CN117810265B - 一种宽禁带半导体沟槽mosfet器件及其制造方法 - Google Patents
一种宽禁带半导体沟槽mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN117810265B CN117810265B CN202410224932.8A CN202410224932A CN117810265B CN 117810265 B CN117810265 B CN 117810265B CN 202410224932 A CN202410224932 A CN 202410224932A CN 117810265 B CN117810265 B CN 117810265B
- Authority
- CN
- China
- Prior art keywords
- type
- source
- source electrode
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000000873 masking effect Effects 0.000 claims abstract description 57
- 239000010410 layer Substances 0.000 claims description 305
- 239000000758 substrate Substances 0.000 claims description 110
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 238000005468 ion implantation Methods 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 230000002441 reversible effect Effects 0.000 description 11
- 238000011084 recovery Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000002035 prolonged effect Effects 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种宽禁带半导体沟槽MOSFET器件及其制造方法，可用于半导体器件领域，该器件包括：续流二极管结构以及沟槽MOSFET结构；N型电流通道在续流二极管结构中位于P型埋层与两个源极P型区的接触区域之间，在沟槽MOSFET结构中沿第二方向分布于P型埋层中；多个源极P型区在两个沟槽MOSFET结构之间间断分布；源极P型区贯穿源极N型区和第二N型外延层；沟槽MOSFET结构还包括：栅极、P型阱区、第一P型掩蔽层以及第一P型接地柱。由此，在栅极下方形成深掩蔽结构，可以保护栅极沟槽的槽角；在两个源极P型区之间集成PN结控制的高速续流二极管，降低了宽禁带半导体MOSFET器件的开关损耗。
Description
技术领域
本申请涉及半导体器件技术领域，特别是涉及一种宽禁带半导体沟槽MOSFET器件及其制造方法。
背景技术
近年来，碳化硅SiC、氮化镓GaN以及氧化镓Ga2O3等宽禁带半导体和超宽禁带半导体材料因其在禁带宽度、临界击穿电场强度以及电子饱和漂移速度等物理特性上的优异表现，如何应用第三代和第四代半导体制造半导体器件越发受到关注。
目前，在功率开关应用中，通常将巴利伽优值BFOM作为表示半导体材料在电力电子方面的适用程度的指标，其表示为：BFOM＝εμE3，其中ε是介电常数，μ是迁移率，E是半导体的击穿场强，BFOM值大致上与禁带宽度Eg的六次方成正相关。因此，宽禁带半导体在功率器件的应用中具有更低的功率损耗和更高的转换效率，能够更好地适用于电力电子方面。然而，宽禁带半导体材料漂移区的高电场会导致栅介质层上的电场很高，这个问题在栅极沟槽的槽角处加剧，从而在高漏极电压下造成栅介质层迅速击穿，器件对恶劣环境的静电效应以及电路中的高压尖峰耐受能力差。此外，为了在半导体沟槽MOSFET器件关断时提供一个放电路径，以减少电荷积累和电压尖峰的产生，从而保护MOSFET免受损坏，通常会在半导体沟槽MOSFET中设置寄生体二极管。然而，由于寄生体二极管为双极器件，存在少子存储效应，反向恢复时间较长，导致半导体沟槽MOSFET器件的开关损耗大。
因此，如何在降低宽禁带半导体沟槽MOSFET器件的栅极沟槽槽角电场的同时，降低开关损耗，成为需要解决的问题。
发明内容
基于上述问题，本申请提供了一种宽禁带半导体沟槽MOSFET器件及其制造方法，可以降低宽禁带半导体沟槽MOSFET器件的栅极沟槽槽角电场和开关损耗。
本申请实施例公开了如下技术方案：
第一方面，本申请实施例提供了一种宽禁带半导体沟槽MOSFET器件，所述器件包括：续流二极管结构以及沟槽MOSFET结构；
所述沟槽MOSFET结构与所述续流二极管结构沿第一方向间隔排列；宽禁带半导体沟槽MOSFET器件的第一截面区和第二截面区沿第二方向间隔排列；所述第一方向垂直于所述第二方向；
漏极、衬底、第一N型外延层、P型埋层与N型电流通道、第二N型外延层、源极欧姆接触金属以及源极沿第三方向依次堆叠；所述第三方向垂直于所述第一方向且垂直于所述第二方向；
多个源极P型区在两个所述沟槽MOSFET结构之间间断分布，所述源极P型区与所述P型埋层和所述源极欧姆接触金属接触；
源极N型区设于所述第二N型外延层背离所述衬底的一侧，侧表面与所述源极P型区第三方向上的侧壁接触，上表面与所述源极欧姆接触金属接触；
所述N型电流通道在所述续流二极管结构中位于所述P型埋层与两个所述源极P型区的接触区域之间间断分布，在所述沟槽MOSFET结构中沿第二方向分布于第二截面区的P型埋层中；
所述沟槽MOSFET结构还包括：栅极、P型阱区、第一P型掩蔽层以及第一P型接地柱；
所述P型阱区位于所述第二N型外延层背离衬底的一侧，所述P型阱区的上表面与所述源极N型区的下表面接触；
所述栅极贯穿所述P型阱区和所述源极N型区并嵌于所述第二N型外延层；
所述第一P型掩蔽层与所述栅极的底面接触，沿所述第二方向在所述第二N型外延层中延伸；
所述第一P型接地柱位于所述第一截面区内的所述第二N型外延层中，靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第一P型掩蔽层。
可选地，多个所述源极P型区在两个所述沟槽MOSFET结构之间沿所述第二方向间断分布；
所述N型电流通道在所述续流二极管结构中沿所述第二方向间断分布，位于所述P型埋层与两个所述源极P型区的接触区域之间。
可选地，多个所述源极P型区在两个所述沟槽MOSFET结构之间沿第一方向间断分布；
所述N型电流通道在所述续流二极管结构中沿所述第一方向间断分布，位于所述P型埋层与两个所述源极P型区的接触区域之间。
可选地，两个所述源极P型区在两个所述沟槽MOSFET结构之间沿所述第一方向间断分布；所述N型电流通道在所述续流二极管结构中沿第二方向间断分布，位于所述第二截面区内的所述P型埋层与两个所述源极P型区的接触区域之间；
所述续流二极管结构中还包括：源极沟槽结构、第二P型掩蔽层以及第二P型接地柱；
所述源极沟槽结构位于两个所述源极P型区之间，贯穿所述源极N型区并嵌于所述第二N型外延层；
所述第二P型掩蔽层与所述源极沟槽结构的底面接触，沿所述第二方向在所述第二N型外延层中延伸；
所述第二P型接地柱位于所述第一截面区内的所述第二N型外延层中，靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第二P型掩蔽层。
可选地，所述源极沟槽结构包括：源极沟槽、源极介质层以及源极多晶硅；
所述源极介质层设于所述源极沟槽内壁侧；所述源极多晶硅填充于所述源极沟槽内，且与所述源极介质层接触。
可选地，两个所述源极P型区在两个所述沟槽MOSFET结构之间沿所述第一方向间断分布；所述N型电流通道在所述续流二极管结构中沿第二方向间断分布，位于所述第二截面区内的所述P型埋层与两个所述源极P型区的接触区域之间；
所述续流二极管结构中还包括：源极沟槽；
所述源极沟槽位于两个所述源极P型区之间，贯穿所述源极N型区并嵌于所述第二N型外延层；
所述源极欧姆接触金属设于所述源极沟槽内壁侧；所述源极填充于所述源极沟槽内，且与所述源极欧姆接触金属接触。
可选地，所述栅极包括：栅极沟槽、栅极介质层以及栅极多晶硅；
所述栅极介质层设于所述栅极沟槽内壁侧；所述栅极多晶硅填充于所述栅极沟槽内，且与所述栅极介质层接触。
可选地，所述沟槽MOSFET结构还包括：层间介质层；
所述层间介质层盖设于所述栅极背离所述衬底一侧的上端面；所述层间介质层靠近衬底一侧的中部与所述栅极的上端面接触，背离衬底一侧与所述源极接触。
第二方面，本申请实施例提供了一种宽禁带半导体沟槽MOSFET器件的制造方法，用于制造如第一方面中任一实施方式所述的宽禁带半导体沟槽MOSFET器件，所述方法包括：
提供衬底；所述衬底为宽禁带半导体材料；
在所述衬底的一侧生长第一N型外延层；
在所述第一N型外延层背离所述衬底的一侧生长P型埋层；
在所述P型埋层背离所述衬底的一侧生长第二N型外延层；
通过离子注入，在所述第二N型外延层背离所述衬底的一侧形成P型阱区和源极N型区；多个所述P型阱区间断分布，所述源极N型区位于所述P型阱区背离所述衬底的一侧；
通过离子注入，在两个所述P型阱区之间形成间断分布的多个源极P型区，所述源极P型区贯穿所述源极N型区和所述第二N型外延层，靠近所述衬底的一侧与所述P型埋层接触；
干法刻蚀所述源极N型区、所述P型阱区以及所述第二N型外延层，形成栅极沟槽；
通过离子注入，在所述栅极沟槽的底部形成第一P型掩蔽层；
通过离子注入，在所述P型埋层中形成N型电流通道；所述N型电流通道在所述P型埋层与两个所述源极P型区的接触区域之间间断分布，在所述栅极沟槽的投影区域沿第二方向分布于第二截面区的P型埋层中；所述第二方向垂直于所述P型阱区的排列方向；所述第二截面区与第一截面区沿所述第二方向间隔排列；
通过在所述第一截面区内进行离子注入，形成沿第二方向分布于所述第二N型外延层中的第一P型接地柱；所述第一P型接地柱靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第一P型掩蔽层；
填充所述栅极沟槽，形成栅极；
在所述源极N型区和所述源极P型区背离所述衬底的一侧沉积源极欧姆接触金属；
在所述源极欧姆接触金属背离所述衬底的一侧沉积源极金属，形成源极；
在所述衬底背离所述第一N型外延层的一侧沉积漏极金属，形成漏极。
可选地，所述通过离子注入，在两个所述P型阱区之间形成间断分布的多个源极P型区，所述源极P型区贯穿所述源极N型区和所述第二N型外延层，靠近所述衬底的一侧与所述P型埋层接触，包括：
通过离子注入，在两个所述P型阱区之间形成沿所述P型阱区的排列方向间断分布的两个源极P型区，所述源极P型区贯穿所述源极N型区和所述第二N型外延层，靠近所述衬底的一侧与所述P型埋层接触；
所述干法刻蚀所述源极N型区、所述P型阱区以及所述第二N型外延层，形成栅极沟槽，包括：
干法刻蚀所述源极N型区、所述P型阱区以及所述第二N型外延层，形成栅极沟槽；干法刻蚀所述源极N型区和所述第二N型外延层，形成源极沟槽；
所述通过离子注入，在所述栅极沟槽的底部形成第一P型掩蔽层，包括：
通过离子注入，在所述栅极沟槽的底部形成第一P型掩蔽层，在所述源极沟槽的底部形成第二P型掩蔽层；
所述通过在所述第一截面区内进行离子注入，形成沿第二方向分布于所述第二N型外延层中的第一P型接地柱，包括：
通过在所述第一截面区内进行离子注入，形成沿第二方向分布于所述第二N型外延层中的第一P型接地柱和第二P型接地柱；所述第二P型接地柱靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第二P型掩蔽层；
所述填充所述栅极沟槽，形成栅极，包括：
填充所述栅极沟槽和所述源极沟槽，形成栅极和源极沟槽结构。
相较于现有技术，本申请具有以下有益效果：
本申请实施例提供了一种宽禁带半导体沟槽MOSFET器件，该器件中，漏极、衬底、第一N型外延层、P型埋层与N型电流通道、第二N型外延层、源极欧姆接触金属以及源极沿第三方向依次堆叠；多个源极P型区在两个沟槽MOSFET结构之间间断分布，源极P型区与P型埋层和源极欧姆接触金属接触；源极N型区设于第二N型外延层背离衬底的一侧，侧表面与源极P型区第三方向上的侧壁接触，上表面与源极欧姆接触金属接触；N型电流通道在续流二极管结构中位于P型埋层与两个源极P型区的接触区域之间间断分布，在沟槽MOSFET结构中沿第二方向间断分布于第二截面区的P型埋层中；沟槽MOSFET结构还包括：栅极、P型阱区、第一P型掩蔽层以及第一P型接地柱；P型阱区位于第二N型外延层背离衬底的一侧，P型阱区的上表面与源极N型区的下表面接触；栅极贯穿P型阱区和源极N型区并嵌于第二N型外延层；第一P型掩蔽层与栅极的底面接触，沿第二方向在第二N型外延层中延伸；第一P型接地柱位于第一截面区内的第二N型外延层中，靠近衬底的一侧接触P型埋层，背离衬底的一侧接触第一P型掩蔽层。由此，一方面，在栅极下方形成由P型掩蔽层、第一P型接地柱、P型埋层以及N型电流通道等共同构成了深掩蔽结构，可以对栅极沟槽的槽角提供保护，减少栅极介质层的漏电情况，延长栅极介质层的寿命，提升器件的可靠性；另一方面，在两个源极P型区之间集成了一个PN结控制的高速续流二极管，由于续流二极管为导通过程中只有电子在运动的单极型器件，不存在少子存储效应，反向恢复时间短，降低了宽禁带半导体MOSFET器件的开关损耗。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种宽禁带半导体沟槽MOSFET器件的三维结构示意图；
图2为本申请实施例提供的另一种宽禁带半导体沟槽MOSFET器件的三维结构示意图；
图3为本申请实施例提供的又一种宽禁带半导体沟槽MOSFET器件的三维结构示意图；
图4为本申请实施例提供的一种宽禁带半导体MOSFET器件的截面图；
图5为本申请实施例提供的一种控制续流二极管结构导电通道开关的MOS结构和PN结示意图；
图6为本申请实施例提供的源漏极间电压为零时导电通道中的耗尽区示意图；
图7为本申请实施例提供的源漏极间存在正向电压时导电通道中的耗尽区示意图；
图8为本申请实施例提供的再一种宽禁带半导体MOSFET器件的三维结构示意图；
图9为本申请实施例提供的一种宽禁带半导体沟槽MOSFET器件的制造流程示意图；
图10为本申请实施例提供的另一种宽禁带半导体沟槽MOSFET器件的制造流程示意图。
具体实施方式
本申请提供的一种宽禁带半导体沟槽MOSFET器件及其制造方法可用于半导体器件领域，上述仅为示例，并不对本申请提供的一种宽禁带半导体沟槽MOSFET器件及其制造方法的应用领域进行限定。
本申请说明书和权利要求书及附图说明中的术语“第一”、“第二”、“第三”以及“第四”等是用于区别不同对象，而不是用于限定特定顺序。
在本申请实施例中，“作为示例”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“作为示例”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“作为示例”或者“例如”等词旨在以具体方式呈现相关概念。
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，该图为本申请实施例提供的一种宽禁带半导体沟槽MOSFET器件的三维结构示意图，该器件包括续流二极管结构以及沟槽MOSFET结构；其中，续流二极管结构位于两个沟槽MOSFET结构之间。沟槽MOSFET结构与续流二极管结构沿第一方向间隔排列；宽禁带半导体沟槽MOSFET器件的第一截面区和第二截面区沿第二方向间隔排列；其中，第一方向垂直于第二方向。
沟槽MOSFET结构包括：衬底101、第一N型外延层102、P型埋层103、N型电流通道104、第二N型外延层105、P型阱区106、源极N型区107、栅极108、第一P型掩蔽层109、第一P型接地柱110、源极P型区111、源极欧姆接触金属112、源极113和漏极114。
续流二极管结构包括：衬底101、第一N型外延层102、P型埋层103、N型电流通道104、第二N型外延层105、源极N型区107、源极P型区111、源极欧姆接触金属112、源极113和漏极114。
在沟槽MOSFET结构中，P型阱区106位于第二N型外延层105背离衬底101的一侧，P型阱区106的上表面与源极N型区107的下表面接触；栅极108贯穿P型阱区106和源极N型区107并嵌于第二N型外延层105；第一P型掩蔽层109位于第二N型外延层105中，在第二N型外延层105中沿第二方向延伸且与栅极108的底面接触；第一P型接地柱110位于第一截面区内的第二N型外延层105中，第一P型接地柱110靠近衬底101的一侧接触P型埋层103，背离衬底101的一侧接触第一P型掩蔽层109。
可选地，栅极108包括：栅极介质层、栅极多晶硅和栅极沟槽。其中，栅极介质层设于栅极沟槽内壁侧；栅极多晶硅填充于栅极沟槽的中部，且与栅极介质层接触。
在沟槽MOSFET结构与续流二极管结构中：
漏极114、衬底101、第一N型外延层102、P型埋层103与N型电流通道104、第二N型外延层105、源极欧姆接触金属112以及源极113沿第三方向依次堆叠；其中，第三方向垂直于第一方向且垂直于第二方向。
具体地，第一N型外延层102设于衬底101的一侧，漏极114设于衬底101的另一侧。P型埋层103与N型电流通道104位于第一N型外延层102背离衬底101的一侧；其中，N型电流通道104在续流二极管结构中位于P型埋层103与两个源极P型区111的接触区域之间，在沟槽MOSFET结构中沿第二方向分布于第二截面区的P型埋层103中。第二N型外延层105、源极N型区107、源极欧姆接触金属112以及源极113依次设于P型埋层103与N型电流通道104背离衬底101的一侧。
多个源极P型区111在两个沟槽MOSFET结构之间间断分布；源极P型区111贯穿源极N型区107和第二N型外延层105，靠近衬底101的一侧与P型埋层103接触，背离衬底101的一侧与源极欧姆接触金属112接触。
可选地，如图1中所示，多个源极P型区111在两个沟槽MOSFET结构之间沿第二方向间断分布；此时，N型电流通道104在续流二极管结构中沿第二方向间断分布，位于P型埋层103与两个源极P型区111的接触区域之间。
可选地，如图2中所示，多个源极P型区111在两个沟槽MOSFET结构之间沿第一方向间断分布；此时，N型电流通道104在续流二极管结构中沿第一方向间断分布，位于P型埋层103与两个源极P型区111的接触区域之间。
由此，在两个源极P型区111之间集成了一个PN结控制的高速续流二极管，可以降低宽禁带半导体MOSFET器件的反向恢复时间，从而降低宽禁带半导体MOSFET器件的开关损耗。
可以理解的是，图2所展示的截面中虽未示出第一P型接地柱110，但沟槽MOSFET结构中仍存在位于所述第一截面区内的第二N型外延层105、接触P型埋层103和第一P型掩蔽层109的第一P型接地柱110，相关之处可参见图1中示出的第一P型接地柱110。
可选地，本申请实施例提供的宽禁带半导体沟槽MOSFET器件中还包括层间介质层115，其盖设于栅极108背离衬底101一侧的上端面；层间介质层115靠近衬底101一侧的中部与栅极108的上端面接触，背离衬底101一侧与源极113接触。
通过设置层间介质层，可以将栅极108与源极113隔离开来，防止二者之间发生短路等故障情况，提升器件的可靠性。
由此，一方面，在栅极108下方形成由P型掩蔽层109、第一P型接地柱110、P型埋层103以及N型电流通道102等共同构成了深掩蔽结构，可以对栅极沟槽的槽角提供保护，减少栅极介质层的漏电情况，延长栅极介质层的寿命，提升器件的可靠性；另一方面，在两个源极P型区之间集成了一个PN结控制的高速续流二极管，由于续流二极管为导通过程中只有电子在运动的单极型器件，不存在少子存储效应，反向恢复时间短，降低了宽禁带半导体MOSFET器件的开关损耗。
本申请实施例所提供的宽禁带半导体MOSFET器件中，第三象限的电流分布为以集成的高速续流二极管结构作为反向导通路径，而传统的未集成续流二极管的沟槽MOSFET器件则是以体二极管作为反向导通路径，由此，本申请实施例提供的方案可以降低第三象限的开启电压；与未集成续流二极管的沟槽MOSFET器件在相同条件下进行比较，发现二者的击穿电压和导通特性基本保持一致，也即本申请实施例所提供的集成了高速续流二极管的沟槽MOSFET器件在可以保证击穿特性和导通特性的同时，可以提升器件的第三象限特性，降低反向恢复时间，进而降低器件的开关损耗。此外，与未集成续流二极管的沟槽MOSFET器件在相同条件下进行比较，本申请实施例所提供的宽禁带半导体沟槽MOSFET器件的第三象限开启电压更低，具有更低的功耗。
参见图3，该图为本申请实施例提供的又一种宽禁带半导体MOSFET器件的三维结构示意图。两个源极P型区111在两个沟槽MOSFET结构之间沿第一方向间断分布；N型电流通道104在续流二极管结构中沿第二方向间断分布，位于第二截面区内的P型埋层103与两个源极P型区111的接触区域之间。
本申请实施例中，续流二极管结构中还包括：源极沟槽结构116、第二P型掩蔽层117以及第二P型接地柱118。
其中，源极沟槽结构116位于两个源极P型区111之间，贯穿源极N型区107并嵌于第二N型外延层105；第二P型掩蔽层117与源极沟槽结构116的底面接触，沿第二方向在第二N型外延层105中延伸；第二P型接地柱118位于第一截面区内的第二N型外延层105中，靠近衬底101的一侧接触P型埋层103，背离衬底101的一侧接触第二P型掩蔽层117。
参见图4，该图为本申请实施例提供的一种宽禁带半导体MOSFET器件的截面图，在本申请提供的一些实施例中，源极沟槽结构包括：源极沟槽、源极介质层1161以及源极多晶硅1162；其中，源极介质层1161设于源极沟槽内壁侧；源极多晶硅1162填充于源极沟槽内，且与源极介质层1161接触。
参见图5，该图为本申请实施例提供的一种控制续流二极管结构导电通道开关的MOS结构和PN结示意图。
图5中以图3和图4所展示的宽禁带半导体MOSFET器件为例，续流二极管结构中包括一个MOS结构和五个PN结。具体地，源极多晶硅1162、源极介质层1161以及第二N型外延层105构成一个MOS结构；源极P型区111与第二N型外延层105构成PN结1；第二P型掩蔽层117与第二N型外延层105构成PN结2；P型埋层103与第二N型外延层105构成PN结3；P型埋层103与N型电流通道104构成PN结4；P型埋层103与第一N型外延层102构成PN结5。
参见图6，该图为本申请实施例提供的源漏极间电压为零时导电通道中的耗尽区示意图。当源漏极间电压为零时，PN结1、PN结3、PN结4以及PN结5的耗尽区为耗尽区1，MOS结构和PN结2的耗尽区为耗尽区2，MOS结构以及多个PN结的耗尽区相互重叠，使得导电通道关闭；若在源漏极间施加反向电压，则耗尽区会进一步扩大，续流二极管结构不导电。
参见图7，该图为本申请实施例提供的源漏极间存在正向电压时导电通道中的耗尽区示意图。若在源漏极间施加正向电压，则耗尽区会缩小，使得导电通道打开，续流二极管导通。
由此可见，续流二极管的导通过程中，只有电子在运动，故而续流二极管为单极型器件，不存在少子存储效应，反向恢复时间短，降低了宽禁带半导体MOSFET器件的开关损耗。
参见图8，该图为本申请实施例提供的再一种宽禁带半导体MOSFET器件的三维结构示意图。
本申请实施例中，两个源极P型区111在两个沟槽MOSFET结构之间沿第一方向间断分布；N型电流通道104在续流二极管结构中沿第二方向间断分布，位于第二截面区内的P型埋层103与两个源极P型区111的接触区域之间。续流二极管结构中还包括：源极沟槽。
具体地，源极沟槽位于两个源极P型区111之间，贯穿源极N型区107并嵌于第二N型外延层105；源极欧姆接触金属112设于源极沟槽内壁侧；源极113填充于源极沟槽内，且与源极欧姆接触金属112接触。
本申请实施例中，通过将源极欧姆接触金属112覆盖于源极沟槽内壁，并填充源极金属，可以进一步增大欧姆接触面积，增加宽禁带半导体MOSFET器件的电流导通能力。
参见图9，该图为本申请实施例提供的一种宽禁带半导体沟槽MOSFET器件的制造流程示意图，该制造流程包括：
S101：提供衬底101。
具体地，衬底101为宽禁带或超宽禁带半导体材料，例如，可以是碳化硅SiC、氮化镓GaN、氧化镓Ga2O3、金刚石C或氮化铝AlN等。
S102：在衬底101的一侧生长第一N型外延层102。
具体地，第一N型外延层为低掺杂浓度的N-外延层。
S103：在第一N型外延层102背离衬底101的一侧生长P型埋层103。
S104：在P型埋层103背离衬底101的一侧生长第二N型外延层105。
具体地，第一N型外延层为低掺杂浓度的N-外延层。
S105：通过离子注入，在第二N型外延层105背离衬底101的一侧形成P型阱区106和源极N型区107。
具体地，可以通过在第二N型外延层105中注入P型离子，形成P型阱区106；注入N型离子，形成源极N型区107；其中，多个P型阱区106间断分布，源极N型区107位于P型阱区106背离衬底101的一侧。
可选地，还可以通过例如二次外延或生长P型氧化物等方式形成P型阱区。
S106：通过离子注入，在两个P型阱区106之间形成间断分布的多个源极P型区111。
具体地，可以通过进行P型离子注入，形成源极P型区111；源极P型区111贯穿源极N型区107和第二N型外延层105，靠近衬底101的一侧与P型埋层103接触。
可选地，多个源极P型区111可以沿第二方向间断分布，也可以沿P型阱区的排列方向间断分布；其中，第二方向垂直于P型阱区的排列方向。
S107：干法刻蚀源极N型区107、P型阱区106以及第二N型外延层105，形成栅极沟槽。
S108：通过离子注入，在栅极沟槽的底部形成第一P型掩蔽层109。
示例性地，可以先在栅极沟槽所在侧的器件表面形成例如氧化硅/多晶硅/氧化硅的“三明治”结构的掩膜；而后，刻蚀栅极沟槽内部的掩膜，得到离子注入掩膜；最后，通过P型离子注入，在栅极沟槽底部形成第一P型掩蔽层109。
S109：通过离子注入，在P型埋层103中形成N型电流通道104。
具体地，N型电流通道104在P型埋层103与两个源极P型区111的接触区域之间间断分布，在栅极沟槽的投影区域沿第二方向分布与第二截面区的P型埋层103中。其中，第二方向垂直于P型阱区106的排列方向；第二截面区与第一截面区沿第二方向间隔排列。
具体地，若多个源极P型区111在两个沟槽MOSFET结构之间沿第二方向间断分布，则在通过离子注入形成位于栅极108沟槽的投影区域的N型电流通道104后，再一次通过离子注入工艺在P型埋层103与两个源极P型区111的接触区域之间形成沿第二方向间断分布的N型电流通道104；若多个源极P型区111在两个沟槽MOSFET结构之间沿P型阱区106的排列方向间断分布，也即沿第一方向间断分布，则在通过离子注入形成位于栅极108沟槽的投影区域的N型电流通道104后，再一次通过离子注入工艺在P型埋层103与两个源极P型区111的接触区域之间形成沿P型阱区106的排列方向间断分布的N型电流通道104。
S110：通过在第一截面区内进行离子注入，形成沿第二方向分布于第二N型外延层105中的第一P型接地柱110。
具体地，第一P型接地柱110靠近衬底101的一侧接触P型埋层103，背离衬底101的一侧接触第一P型掩蔽层109。
S111：填充栅极沟槽，形成栅极108。
示例性地，可以先在栅极沟槽的内壁侧形成栅极介质层，而后在栅极沟槽内部填充多晶硅，形成栅极108。
可选地，可以在栅极沟槽敞口处生长于盖设在栅极108上的层间介质层；层间介质层的中部与栅极108的上端面接触。
S112：在源极N型区107和源极P型区111背离衬底101的一侧沉积源极欧姆接触金属112。
S113：在源极欧姆接触金属112背离衬底101的一侧沉积源极金属，形成源极113。
S114：在衬底101背离第一N型外延层102的一侧沉积漏极金属，形成漏极114。
由此，一方面，在栅极108下方形成由P型掩蔽层109、第一P型接地柱110、P型埋层103以及N型电流通道102等共同构成了深掩蔽结构，可以对栅极沟槽的槽角提供保护，减少栅极介质层的漏电情况，延长栅极介质层的寿命，提升器件的可靠性；另一方面，在两个源极P型区111之间集成了一个PN结控制的高速续流二极管，由于续流二极管为导通过程中只有电子在运动的单极型器件，不存在少子存储效应，反向恢复时间短，降低了宽禁带半导体MOSFET器件的开关损耗。
参见图10，该图为本申请实施例提供的另一种宽禁带半导体沟槽MOSFET器件的制造流程示意图，该制造流程包括：
S201：提供衬底101。
具体地，衬底101为宽禁带或超宽禁带半导体材料，例如，可以是碳化硅SiC、氮化镓GaN、氧化镓Ga2O3、金刚石C或氮化铝AlN等。
S202：在衬底101的一侧生长第一N型外延层102。
S203：在第一N型外延层102背离衬底101的一侧生长P型埋层103。
S204：在P型埋层103背离衬底101的一侧生长第二N型外延层105。
S205：通过离子注入，在第二N型外延层105背离衬底101的一侧形成P型阱区106和源极N型区107。
S206：通过离子注入，在两个P型阱区106之间形成沿P型阱区的排列方向间断分布的两个源极P型区111。
具体地，可以通过进行P型离子注入，形成源极P型区111；源极P型区111贯穿源极N型区107和第二N型外延层105，靠近衬底101的一侧与P型埋层103接触。
S207：干法刻蚀源极N型区107、P型阱区106以及第二N型外延层105，形成栅极沟槽；干法刻蚀源极N型区107和第二N型外延层105，形成源极沟槽。
S208：通过离子注入，在栅极沟槽的底部形成第一P型掩蔽层109，在源极沟槽的底部形成第二P型掩蔽层117。
示例性地，可以先在栅极沟槽所在侧的器件表面形成例如氧化硅/多晶硅/氧化硅的“三明治”结构的掩膜；而后，刻蚀栅极沟槽和源极沟槽内部的掩膜，得到离子注入掩膜；最后，通过P型离子注入，在栅极沟槽底部形成第一P型掩蔽层109，在源极沟槽底部形成第二P型掩蔽层117。
S209：通过离子注入，在P型埋层103中形成N型电流通道104。
具体地，N型电流通道104在P型埋层103与两个源极P型区111的接触区域之间沿第二方向间断分布，在栅极沟槽的投影区域沿第二方向间断分布。
可选地，位于P型埋层103与两个源极P型区111的接触区域之间的N型电流通道104的在第一方向上的长度可以小于位于栅极沟槽的投影区域的N型电流通道104的在第一方向上的长度，由此，当源漏电压为零或为反向电压时，更易于使得MOS结构和PN结耗尽区是重叠状态，从而在该情况下保证续流二极管结构中的导电通道是关闭状态。
S210：通过在第一截面区内进行离子注入，形成沿第二方向分布于第二N型外延层105中的第一P型接地柱110和第二P型接地柱118。
具体地，第一P型接地柱110靠近衬底101的一侧接触P型埋层103，背离衬底101的一侧接触第一P型掩蔽层109；第二P型接地柱118靠近衬底101的一侧接触P型埋层103，背离衬底101的一侧接触第二P型掩蔽层117。
S211：填充栅极沟槽和源极沟槽，形成栅极108和源极沟槽结构116。
示例性地，可以先在栅极沟槽的内壁侧形成栅极介质层，而后在栅极沟槽内部填充多晶硅，形成栅极108；在源极沟槽的内壁侧形成源极介质层，而后在源极沟槽内部填充多晶硅，形成源极沟槽结构116。
可选地，在本申请提供的另一些实施例中，在源极沟槽底部不形成第二P型掩蔽层117以及第二P型接地柱118，在源极沟槽的内壁侧沉积源极欧姆接触金属112，而后在源极沟槽内部填充源极金属，形成源极沟槽结构116。
S212：在源极N型区107背离P型阱区106的一侧沉积源极欧姆接触金属112。
S213：在源极欧姆接触金属112背离衬底101的一侧沉积源极金属，形成源极113。
S214：在衬底101背离第一N型外延层102的一侧沉积漏极金属，形成漏极114。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上所描述的方法实施例仅仅是示意性的，可以根据实际的需要选择其中的部分或者全部步骤来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述，仅为本申请的一种具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。
Claims (7)
1.一种宽禁带半导体沟槽MOSFET器件，其特征在于，所述器件包括：续流二极管结构以及沟槽MOSFET结构；
所述沟槽MOSFET结构与所述续流二极管结构沿第一方向间隔排列；宽禁带半导体沟槽MOSFET器件的第一截面区和第二截面区沿第二方向间隔排列；所述第一方向垂直于所述第二方向；
漏极、衬底、第一N型外延层、P型埋层与N型电流通道、第二N型外延层、源极欧姆接触金属以及源极沿第三方向依次堆叠；所述第三方向垂直于所述第一方向且垂直于所述第二方向；
多个源极P型区在两个所述沟槽MOSFET结构之间沿所述第二方向间断分布，所述源极P型区与所述P型埋层和所述源极欧姆接触金属接触；
源极N型区设于所述第二N型外延层背离所述衬底的一侧，侧表面与所述源极P型区第三方向上的侧壁接触，上表面与所述源极欧姆接触金属接触；
所述N型电流通道在所述续流二极管结构中沿所述第二方向间断分布，位于所述P型埋层与两个所述源极P型区的接触区域之间，在所述沟槽MOSFET结构中沿第二方向分布于第二截面区的P型埋层中；
所述沟槽MOSFET结构还包括：栅极、P型阱区、第一P型掩蔽层以及第一P型接地柱；
所述P型阱区位于所述第二N型外延层背离衬底的一侧，所述P型阱区的上表面与所述源极N型区的下表面接触；
所述栅极贯穿所述P型阱区和所述源极N型区并嵌于所述第二N型外延层；
所述第一P型掩蔽层与所述栅极的底面接触，沿所述第二方向在所述第二N型外延层中延伸；
所述第一P型接地柱位于所述第一截面区内的所述第二N型外延层中，靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第一P型掩蔽层。
2.一种宽禁带半导体沟槽MOSFET器件，其特征在于，所述器件包括：续流二极管结构以及沟槽MOSFET结构；
所述沟槽MOSFET结构与所述续流二极管结构沿第一方向间隔排列；宽禁带半导体沟槽MOSFET器件的第一截面区和第二截面区沿第二方向间隔排列；所述第一方向垂直于所述第二方向；
漏极、衬底、第一N型外延层、P型埋层与N型电流通道、第二N型外延层、源极欧姆接触金属以及源极沿第三方向依次堆叠；所述第三方向垂直于所述第一方向且垂直于所述第二方向；
两个源极P型区在两个所述沟槽MOSFET结构之间沿所述第一方向间断分布，所述源极P型区与所述P型埋层和所述源极欧姆接触金属接触；
源极N型区设于所述第二N型外延层背离所述衬底的一侧，侧表面与所述源极P型区第三方向上的侧壁接触，上表面与所述源极欧姆接触金属接触；
所述N型电流通道在所述续流二极管结构中沿所述第二方向间断分布，位于所述第二截面区内的所述P型埋层与两个所述源极P型区的接触区域之间；在所述沟槽MOSFET结构中沿第二方向分布于第二截面区的P型埋层中；
所述沟槽MOSFET结构还包括：栅极、P型阱区、第一P型掩蔽层以及第一P型接地柱；
所述P型阱区位于所述第二N型外延层背离衬底的一侧，所述P型阱区的上表面与所述源极N型区的下表面接触；
所述栅极贯穿所述P型阱区和所述源极N型区并嵌于所述第二N型外延层；
所述第一P型掩蔽层与所述栅极的底面接触，沿所述第二方向在所述第二N型外延层中延伸；
所述第一P型接地柱位于所述第一截面区内的所述第二N型外延层中，靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第一P型掩蔽层；
所述续流二极管结构中还包括：源极沟槽结构、第二P型掩蔽层以及第二P型接地柱；
所述源极沟槽结构位于两个所述源极P型区之间，贯穿所述源极N型区并嵌于所述第二N型外延层；
所述第二P型掩蔽层与所述源极沟槽结构的底面接触，沿所述第二方向在所述第二N型外延层中延伸；
所述第二P型接地柱位于所述第一截面区内的所述第二N型外延层中，靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第二P型掩蔽层。
3.根据权利要求2所述的器件，其特征在于，所述源极沟槽结构包括：源极沟槽、源极介质层以及源极多晶硅；
所述源极介质层设于所述源极沟槽内壁侧；所述源极多晶硅填充于所述源极沟槽内，且与所述源极介质层接触。
4.一种宽禁带半导体沟槽MOSFET器件，其特征在于，所述器件包括：续流二极管结构以及沟槽MOSFET结构；
所述沟槽MOSFET结构与所述续流二极管结构沿第一方向间隔排列；宽禁带半导体沟槽MOSFET器件的第一截面区和第二截面区沿第二方向间隔排列；所述第一方向垂直于所述第二方向；
漏极、衬底、第一N型外延层、P型埋层与N型电流通道、第二N型外延层、源极欧姆接触金属以及源极沿第三方向依次堆叠；所述第三方向垂直于所述第一方向且垂直于所述第二方向；
两个源极P型区在两个所述沟槽MOSFET结构之间沿所述第一方向间断分布，所述源极P型区与所述P型埋层和所述源极欧姆接触金属接触；
源极N型区设于所述第二N型外延层背离所述衬底的一侧，侧表面与所述源极P型区第三方向上的侧壁接触，上表面与所述源极欧姆接触金属接触；
所述N型电流通道在所述续流二极管结构中沿所述第二方向间断分布，位于所述P型埋层与两个所述源极P型区的接触区域之间，在所述沟槽MOSFET结构中沿第二方向分布于第二截面区的P型埋层中；
所述沟槽MOSFET结构还包括：栅极、P型阱区、第一P型掩蔽层以及第一P型接地柱；
所述P型阱区位于所述第二N型外延层背离衬底的一侧，所述P型阱区的上表面与所述源极N型区的下表面接触；
所述栅极贯穿所述P型阱区和所述源极N型区并嵌于所述第二N型外延层；
所述第一P型掩蔽层与所述栅极的底面接触，沿所述第二方向在所述第二N型外延层中延伸；
所述第一P型接地柱位于所述第一截面区内的所述第二N型外延层中，靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第一P型掩蔽层；
所述续流二极管结构中还包括：源极沟槽；
所述源极沟槽位于两个所述源极P型区之间，贯穿所述源极N型区并嵌于所述第二N型外延层；
所述源极欧姆接触金属设于所述源极沟槽内壁侧；所述源极填充于所述源极沟槽内，且与所述源极欧姆接触金属接触。
5.根据权利要求1-4中任一项所述的器件，其特征在于，所述栅极包括：栅极沟槽、栅极介质层以及栅极多晶硅；
所述栅极介质层设于所述栅极沟槽内壁侧；所述栅极多晶硅填充于所述栅极沟槽内，且与所述栅极介质层接触。
6.根据权利要求1-4中任一项所述的器件，其特征在于，所述沟槽MOSFET结构还包括：层间介质层；
所述层间介质层盖设于所述栅极背离所述衬底一侧的上端面；所述层间介质层靠近衬底一侧的中部与所述栅极的上端面接触，背离衬底一侧与所述源极接触。
7.一种宽禁带半导体沟槽MOSFET器件的制造方法，其特征在于，用于制造如权利要求2、3、5、6中任一项所述的宽禁带半导体沟槽MOSFET器件，所述方法包括：
提供衬底；所述衬底为宽禁带半导体材料；
在所述衬底的一侧生长第一N型外延层；
在所述第一N型外延层背离所述衬底的一侧生长P型埋层；
在所述P型埋层背离所述衬底的一侧生长第二N型外延层；
通过离子注入，在所述第二N型外延层背离所述衬底的一侧形成P型阱区和源极N型区；多个所述P型阱区间断分布，所述源极N型区位于所述P型阱区背离所述衬底的一侧；
通过离子注入，在两个所述P型阱区之间形成沿所述P型阱区的排列方向间断分布的两个源极P型区，所述源极P型区贯穿所述源极N型区和所述第二N型外延层，靠近所述衬底的一侧与所述P型埋层接触；
干法刻蚀所述源极N型区、所述P型阱区以及所述第二N型外延层，形成栅极沟槽；干法刻蚀所述源极N型区和所述第二N型外延层，形成源极沟槽；
通过离子注入，在所述栅极沟槽的底部形成第一P型掩蔽层，在所述源极沟槽的底部形成第二P型掩蔽层；
通过离子注入，在所述P型埋层中形成N型电流通道；所述N型电流通道在所述P型埋层与两个所述源极P型区的接触区域之间间断分布，在所述栅极沟槽的投影区域沿第二方向分布于第二截面区的P型埋层中；所述第二方向垂直于所述P型阱区的排列方向；所述第二截面区与第一截面区沿所述第二方向间隔排列；
通过在所述第一截面区内进行离子注入，形成沿第二方向分布于所述第二N型外延层中的第一P型接地柱和第二P型接地柱；所述第二P型接地柱靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第二P型掩蔽层；所述第一P型接地柱靠近所述衬底的一侧接触所述P型埋层，背离所述衬底的一侧接触所述第一P型掩蔽层；
填充所述栅极沟槽和所述源极沟槽，形成栅极和源极沟槽结构；
在所述源极N型区和所述源极P型区背离所述衬底的一侧沉积源极欧姆接触金属；
在所述源极欧姆接触金属背离所述衬底的一侧沉积源极金属，形成源极；
在所述衬底背离所述第一N型外延层的一侧沉积漏极金属，形成漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410224932.8A CN117810265B (zh) | 2024-02-28 | 2024-02-28 | 一种宽禁带半导体沟槽mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410224932.8A CN117810265B (zh) | 2024-02-28 | 2024-02-28 | 一种宽禁带半导体沟槽mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117810265A CN117810265A (zh) | 2024-04-02 |
| CN117810265B true CN117810265B (zh) | 2024-05-14 |
Family
ID=90428089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410224932.8A Active CN117810265B (zh) | 2024-02-28 | 2024-02-28 | 一种宽禁带半导体沟槽mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117810265B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111149213A (zh) * | 2017-08-31 | 2020-05-12 | 株式会社电装 | 碳化硅半导体装置及其制造方法 |
| CN116487437A (zh) * | 2023-04-13 | 2023-07-25 | 华为数字能源技术有限公司 | 半导体器件 |
| CN117080249A (zh) * | 2023-08-31 | 2023-11-17 | 湖北九峰山实验室 | 一种积累型宽禁带半导体沟槽mosfet器件结构及其制备方法 |
| CN117558761A (zh) * | 2024-01-10 | 2024-02-13 | 湖北九峰山实验室 | 一种宽禁带半导体沟槽mosfet器件及其制造方法 |
| CN117613090A (zh) * | 2023-11-23 | 2024-02-27 | 湖北九峰山实验室 | 一种宽禁带半导体沟槽mosfet器件结构及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027193A (ja) * | 2005-07-12 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ |
| JP7180402B2 (ja) * | 2019-01-21 | 2022-11-30 | 株式会社デンソー | 半導体装置 |
-
2024
- 2024-02-28 CN CN202410224932.8A patent/CN117810265B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111149213A (zh) * | 2017-08-31 | 2020-05-12 | 株式会社电装 | 碳化硅半导体装置及其制造方法 |
| CN116487437A (zh) * | 2023-04-13 | 2023-07-25 | 华为数字能源技术有限公司 | 半导体器件 |
| CN117080249A (zh) * | 2023-08-31 | 2023-11-17 | 湖北九峰山实验室 | 一种积累型宽禁带半导体沟槽mosfet器件结构及其制备方法 |
| CN117613090A (zh) * | 2023-11-23 | 2024-02-27 | 湖北九峰山实验室 | 一种宽禁带半导体沟槽mosfet器件结构及其制备方法 |
| CN117558761A (zh) * | 2024-01-10 | 2024-02-13 | 湖北九峰山实验室 | 一种宽禁带半导体沟槽mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117810265A (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9059284B2 (en) | Semiconductor device | |
| US7915617B2 (en) | Semiconductor device | |
| CN103703566A (zh) | 半导体装置及其制造方法 | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| KR101802419B1 (ko) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 | |
| US8946817B2 (en) | Semiconductor device with compensation regions | |
| US11404542B2 (en) | Trench planar MOS cell for transistors | |
| US12009389B2 (en) | Edge termination for power semiconductor devices and related fabrication methods | |
| US11588045B2 (en) | Fortified trench planar MOS power transistor | |
| CN117558761B (zh) | 一种宽禁带半导体沟槽mosfet器件及其制造方法 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| CN114744049B (zh) | 碳化硅mosfet半导体器件及制作方法 | |
| KR102100863B1 (ko) | SiC MOSFET 전력 반도체 소자 | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| WO2023183215A1 (en) | Support shield structures for trenched semiconductor devices | |
| CN117810265B (zh) | 一种宽禁带半导体沟槽mosfet器件及其制造方法 | |
| CN113571575B (zh) | 碳化硅功率半导体器件和场效应晶体管 | |
| US20220173227A1 (en) | Finfet power semiconductor devices | |
| WO2019053199A1 (en) | CONCEPT FOR SILICON CARBIDE POWER DEVICES | |
| GB2592928A (en) | Insulated gate switched transistor | |
| CN117650158B (zh) | 一种宽禁带半导体沟槽mosfet器件及其制造方法 | |
| JP2023500880A (ja) | 縦型電界効果トランジスタおよびその形成のための方法 | |
| US20230246102A1 (en) | Superjunction semiconductor device | |
| CN114284360A (zh) | 一种无泄漏肖特基超结半导体器件及其制造方法 | |
| CN113964186A (zh) | 一种肖特基超结半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |