CN117766415A - 一种构造垂直互连封装结构的方法及相应结构 - Google Patents
一种构造垂直互连封装结构的方法及相应结构 Download PDFInfo
- Publication number
- CN117766415A CN117766415A CN202311773758.4A CN202311773758A CN117766415A CN 117766415 A CN117766415 A CN 117766415A CN 202311773758 A CN202311773758 A CN 202311773758A CN 117766415 A CN117766415 A CN 117766415A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- constructing
- silicon bridge
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 238000000465 moulding Methods 0.000 claims abstract description 16
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 3
- 241000723873 Tobacco mosaic virus Species 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及半导体制造技术领域,提出一种构造垂直互连封装结构的方法及相应结构。该方法包括:在载板上布置第一芯片以及第二芯片;在第一芯片以及第二芯片上布置硅桥芯片;对载板进行塑封以形成塑封层,并且在所述塑封层上构造垂直互连电气结构,其中所述塑封层将所述第一芯片、第二芯片以及硅桥芯片包覆;以及在所述塑封层上布置重分布层,其中将所述第一芯片、第二芯片、硅桥芯片以及所述重分布层垂直互连。本发明通过具有TSV垂直互连的硅桥芯片结构实现了芯片间的D2D高密度互连以及与RDL层的垂直互连,通过具有TMV垂直互连的塑封结构实现了芯片与RDL的垂直互连,同时可以封装翘曲,并且降低了工艺难度。
Description
技术领域
本发明总的来说涉及半导体制造技术领域。具体而言,本发明涉及一种构造垂直互连封装结构的方法及相应结构。
背景技术
随着人工智能、虚拟现实等领域中大算力芯片的快速发展和应用,芯片存算一体的发展趋势日趋明显,这对集成电路系统内专用集成电路(ASIC)芯片与双倍数据速率(DDR)芯片或者高带宽内存(HBM)模组之间的互连密度提出更高要求。因此如何提高封装互连密度,同时降低工艺难度和成本,成为了目前需要迫切解决的问题。
硅桥芯片是一种能够实现D2D(Die-to-Die)高密度互连的半导体芯片,目前得到了广泛的应用。传统的硅桥芯片互连封装结构,在构造过程中通常是在基板内挖孔后埋入硅桥芯片,存在互连密度有限、工艺难度大的问题。此外,在传统的硅桥芯片互连封装结构中,由于集成线路(IC,Integrated Circuit Chip)芯片、基板等部件与塑封材料之间的热膨胀系数失配,导致封装翘曲和热应力的产生,这不利于后续工艺的实施,导致产品的良率降低,并且严重影响了产品的可靠性。
发明内容
为至少部分解决现有技术中的上述问题,本发明提出一种构造垂直互连封装结构的方法,包括下列步骤:
在载板上布置第一芯片以及第二芯片;
在第一芯片以及第二芯片上布置硅桥芯片;
对载板进行塑封以形成塑封层,并且在所述塑封层上构造垂直互连电气结构,其中所述塑封层将所述第一芯片、第二芯片以及硅桥芯片包覆;以及
在所述塑封层上布置重分布层,其中将所述第一芯片、第二芯片、硅桥芯片以及所述重分布层垂直互连。
在本发明中,术语“垂直互连”是指在垂直方向上相互连接。
在本发明一个实施例中规定,在载板上布置第一芯片以及第二芯片包括下列步骤:
在载板上涂敷键合胶以形成临时键合层;以及
将第一芯片以及第二芯片布置在所述临时键合层上。
在本发明一个实施例中规定,所述第一芯片以及第二芯片的第一面上设有多个微凸点,其中将所述第一芯片以及第二芯片的与第一面相对的第二面与所述临时键合层连接。
在本发明一个实施例中规定,硅桥芯片的第一面上设有多个微凸点,其中在第一芯片以及第二芯片上布置硅桥芯片包括:
将硅桥芯片的与第一面相对的第二面与第一部分的所述第一芯片以及第二芯片的多个微凸点连接。
在本发明一个实施例中规定,在所述塑封层上构造垂直互连电气结构包括:
在所述塑封层上构造多个穿塑通孔,其中将所述穿塑通孔垂直连接至第二部分的所述第一芯片以及第二芯片的多个微凸点;以及
在所述穿塑通孔内填充导电材料。
在本发明一个实施例中规定,在所述穿塑通孔内填充导电材料包括电镀铜金属。
在本发明一个实施例中规定,在所述塑封层上构造垂直互连电气结构还包括:
将所述塑封减薄以使所述穿塑通孔以及所述硅桥芯片的第一面上的微凸点裸露。
在本发明一个实施例中规定,在所述塑封层上布置重分布层包括:
在所述塑封层上构造重分布层,并且在所述重分布层上构造球栅阵列,其中将所述重分布层与所述穿塑通孔以及所述硅桥芯片的第一面上的微凸点连接。
在本发明一个实施例中规定,所述构造垂直互连封装结构的方法还包括:
拆除载板以及临时键合层,并且进行划片。
本发明还提出一种垂直互连封装结构,其根据所述方法进行构造,该结构包括:
第一芯片以及第二芯片;
硅桥芯片,其布置在所述第一芯片以及第二芯片上;
塑封层,其包覆第一芯片、第二芯片以及硅桥芯片;以及
重分布层,其布置在所述塑封层上,其中所述第一芯片、第二芯片、硅桥芯片以及所述重分布层垂直互连。
本发明至少具有如下有益效果:本发明提出一种构造垂直互连封装结构的方法及相应结构,其中通过具有TSV垂直互连的硅桥芯片结构实现芯片间的D2D高密度互连以及与RDL层的垂直互连,通过具有TMV垂直互连的塑封结构实现芯片与RDL的垂直互连,同时可以封装翘曲,并且降低了工艺难度。
附图说明
为进一步阐明本发明的各实施例中具有的及其它的优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出了本发明一个实施例中一个构造垂直互连封装结构的方法的流程示意图。
图2A-H示出了本发明一个实施例中构造垂直互连封装结构的方法的构造过程中的部件结构示意图。
图3示出了本发明一个实施例中一个垂直互连封装结构的示意图。
具体实施方式
应当指出,各附图中的各组件可能为了图解说明而被夸大地示出,而不一定是比例正确的。在各附图中,给相同或功能相同的组件配备了相同的附图标记。
在本发明中,除非特别指出,“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外,“布置在…上或上方”仅仅表示两个部件之间的相对位置关系,而在一定情况下、如在颠倒产品方向后,也可以转换为“布置在…下或下方”,反之亦然。
在本发明中,各实施例仅仅旨在说明本发明的方案,而不应被理解为限制性的。
在本发明中,除非特别指出,量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出,在本发明的实施例中,为清楚、简单起见,可能示出了仅仅一部分部件或组件,但是本领域的普通技术人员能够理解,在本发明的教导下,可根据具体场景需要添加所需的部件或组件。另外,除非另行说明,本发明的不同实施例中的特征可以相互组合。例如,可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征,所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出,在本发明的范围内,“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等,而是允许一定的合理误差,也就是说,所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推,在本发明中,表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外,本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出,各方法步骤可以以不同顺序执行。
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了本发明一个实施例中一个构造垂直互连封装结构的方法的流程示意图。如图1所示,该方法可以包括下列步骤:
步骤101、在载板上设置第一芯片以及第二芯片。
步骤102、在第一芯片以及第二芯片上设置硅桥芯片。
步骤103、对载板进行塑封以形成塑封层,并且在所述塑封层上构造垂直互连电气结构,其中所述塑封层将所述第一芯片、第二芯片以及硅桥芯片包覆。
步骤104、在所述塑封层上布置重分布层,其中将所述第一芯片、第二芯片、硅桥芯片以及所述重分布层垂直互连。
图2A-H示出了本发明一个实施例中构造垂直互连封装结构的方法的构造过程中的部件结构示意图。下面结合图2A-H,具体说明该方法的各步骤。
具体来说,在步骤101中,在载板上设置第一芯片以及第二芯片可以包括下列步骤:
S1、如图2A所示,在载板201上涂敷键合胶以形成临时键合层202。
S2、如图2B所示,将第一芯片203以及第二芯片204布置在临时键合层202上,所述第一芯片203以及第二芯片204的第一面上设有多个微凸点,其中将所述第一芯片203以及第二芯片204的与第一面相对的第二面与所述临时键合层202连接。
进一步地,在步骤102中,在第一芯片以及第二芯片上设置硅桥芯片可以包括下列步骤:
S3、如图2C所示,在第一芯片203以及第二芯片204上设置硅桥芯片205,硅桥芯片205的第一面上设有多个微凸点,其中将硅桥芯片205的与第一面相对的第二面与第一部分的所述第一芯片203以及第二芯片204的多个微凸点连接。
进一步地,在步骤103中,对载板进行塑封以形成塑封层,并且在所述塑封层上构造垂直互连电气结构包括下列步骤:
S4、如图2D所示,对载板201进行塑封以形成塑封层206,其中塑封层206将第一芯片203、第二芯片204以及硅桥芯片205包覆。
S5、如图2E所示,在所述塑封层206上构造多个穿塑通孔(TMV)207,所述穿塑通孔207垂直连接至第二部分的所述第一芯片203以及第二芯片204的多个微凸点。
S6、如图2F所示,在所述穿塑通孔207内填充导电材料,其中可以电镀铜金属。
S7、如图2G所示,将所述塑封层206减薄以使所述穿塑通孔207以及所述硅桥芯片205的第一面上的微凸点裸露。
进一步地,在步骤104中,在所述塑封层上设置重分布层包括下列步骤:
S9、如图2H所示,在所述塑封层206上构造重分布层208,并且在所述重分布层208上构造球栅阵列209。
进一步地,该方法还包括:
S10、拆除载板201以及临时键合层202,并且进行划片以形成如图3所示的垂直互连封装结构。
图3示出了本发明一个实施例中一个垂直互连封装结构的示意图,该结构根据上述方法构造,其中该结构包括:
第一芯片203以及第二芯片204;
硅桥芯片205,其布置在所述第一芯片203以及第二芯片204上;
塑封层206,其包覆第一芯片203、第二芯片204以及硅桥芯片205;以及
重分布层208,其布置在所述塑封层206上,其中所述第一芯片203、第二芯片204、硅桥芯片205以及所述重分布层208垂直互连。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。
Claims (10)
1.一种构造垂直互连封装结构的方法,其特征在于,包括下列步骤:
在载板上布置第一芯片以及第二芯片;
在第一芯片以及第二芯片上布置硅桥芯片;
对载板进行塑封以形成塑封层,并且在所述塑封层上构造垂直互连电气结构,其中所述塑封层将所述第一芯片、第二芯片以及硅桥芯片包覆;以及
在所述塑封层上布置重分布层,其中将所述第一芯片、第二芯片、硅桥芯片以及所述重分布层垂直互连。
2.根据权利要求1所述的构造垂直互连封装结构的方法,其特征在于,在载板上布置第一芯片以及第二芯片包括下列步骤:
在载板上涂敷键合胶以形成临时键合层;以及
将第一芯片以及第二芯片布置在所述临时键合层上。
3.根据权利要求2所述的构造垂直互连封装结构的方法,其特征在于,所述第一芯片以及第二芯片的第一面上设有多个微凸点,其中将所述第一芯片以及第二芯片的与第一面相对的第二面与所述临时键合层连接。
4.根据权利要求3所述的构造垂直互连封装结构的方法,其特征在于,硅桥芯片的第一面上设有多个微凸点,其中在第一芯片以及第二芯片上布置硅桥芯片包括:
将硅桥芯片的与第一面相对的第二面与第一部分的所述第一芯片以及第二芯片的多个微凸点连接。
5.根据权利要求4所述的构造垂直互连封装结构的方法,其特征在于,在所述塑封层上构造垂直互连电气结构包括:
在所述塑封层上构造多个穿塑通孔,其中将所述穿塑通孔垂直连接至第二部分的所述第一芯片以及第二芯片的多个微凸点;以及
在所述穿塑通孔内填充导电材料。
6.根据权利要求5所述的构造垂直互连封装结构的方法,其特征在于,在所述穿塑通孔内填充导电材料包括电镀铜金属。
7.根据权利要求5所述的构造垂直互连封装结构的方法,其特征在于,在所述塑封层上构造垂直互连电气结构还包括:
将所述塑封减薄以使所述穿塑通孔以及所述硅桥芯片的第一面上的微凸点裸露。
8.根据权利要求7所述的构造垂直互连封装结构的方法,其特征在于,在所述塑封层上布置重分布层包括:
在所述塑封层上构造重分布层,并且在所述重分布层上构造球栅阵列,其中将所述重分布层与所述穿塑通孔以及所述硅桥芯片的第一面上的微凸点连接。
9.根据权利要求1所述的构造垂直互连封装结构的方法,其特征在于,还包括:
拆除载板以及临时键合层,并且进行划片。
10.一种垂直互连封装结构,其特征在于,根据权利要求1-9的其中之一所述的方法进行构造,该结构包括:
第一芯片以及第二芯片;
硅桥芯片,其布置在所述第一芯片以及第二芯片上;
塑封层,其包覆第一芯片、第二芯片以及硅桥芯片;以及
重分布层,其布置在所述塑封层上,其中所述第一芯片、第二芯片、硅桥芯片以及所述重分布层垂直互连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311773758.4A CN117766415A (zh) | 2023-12-21 | 2023-12-21 | 一种构造垂直互连封装结构的方法及相应结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311773758.4A CN117766415A (zh) | 2023-12-21 | 2023-12-21 | 一种构造垂直互连封装结构的方法及相应结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117766415A true CN117766415A (zh) | 2024-03-26 |
Family
ID=90315848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311773758.4A Pending CN117766415A (zh) | 2023-12-21 | 2023-12-21 | 一种构造垂直互连封装结构的方法及相应结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117766415A (zh) |
-
2023
- 2023-12-21 CN CN202311773758.4A patent/CN117766415A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11996401B2 (en) | Packaged die and RDL with bonding structures therebetween | |
US11217563B2 (en) | Fully interconnected heterogeneous multi-layer reconstructed silicon device | |
KR100404373B1 (ko) | 칩-온-칩 패키지 및 그 제조 방법 | |
US8889484B2 (en) | Apparatus and method for a component package | |
CN106558573A (zh) | 半导体封装结构及形成该半导体封装结构的方法 | |
US10121736B2 (en) | Method of fabricating packaging layer of fan-out chip package | |
US9847284B2 (en) | Stacked wafer DDR package | |
CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
CN111952274A (zh) | 电子封装件及其制法 | |
WO2021062742A1 (zh) | 一种芯片堆叠封装及终端设备 | |
JP2022023830A (ja) | 半導体パッケージにおける放熱及びその形成方法 | |
CN115547961A (zh) | 高密度集成式三维立体芯片封装结构及其制造方法 | |
CN110246812A (zh) | 一种半导体封装结构及其制作方法 | |
CN115527972A (zh) | 高密度互联三维集成器件封装结构及其制造方法 | |
CN115394768A (zh) | 一种多层高带宽存储器及其制造方法 | |
CN117766415A (zh) | 一种构造垂直互连封装结构的方法及相应结构 | |
CN210073829U (zh) | 用于超高密度芯片FOSiP封装的结构 | |
CN114334947A (zh) | 一种封装结构及其制备方法 | |
US20220208733A1 (en) | Chip Package and Method of Forming Chip Packages | |
CN112420530B (zh) | 封装件及其形成方法 | |
CN112420529B (zh) | 封装件及形成封装件的方法 | |
CN117810100A (zh) | 一种构造硅桥芯片互连封装结构的方法及相应结构 | |
US20220173074A1 (en) | Chip Package and Method of Forming Chip Packages | |
CN210516718U (zh) | 一种封装结构 | |
CN117832104A (zh) | 一种构造高速互连封装结构的方法及相应结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |