CN117737653A - 可剥铜载板及其制备方法以及其在先进封装中的应用 - Google Patents
可剥铜载板及其制备方法以及其在先进封装中的应用 Download PDFInfo
- Publication number
- CN117737653A CN117737653A CN202311756403.4A CN202311756403A CN117737653A CN 117737653 A CN117737653 A CN 117737653A CN 202311756403 A CN202311756403 A CN 202311756403A CN 117737653 A CN117737653 A CN 117737653A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- carrier plate
- rdl
- strippable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 195
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 188
- 239000010949 copper Substances 0.000 title claims abstract description 188
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 72
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 229910001120 nichrome Inorganic materials 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims abstract description 25
- 239000011888 foil Substances 0.000 claims abstract description 10
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000004033 plastic Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 36
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 239000013067 intermediate product Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000011889 copper foil Substances 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
Abstract
本发明涉及半导体技术领域，公开了可剥铜载板及其制备方法以及其在先进封装中的应用。公开的可剥铜载板，包括可剥基体，所述可剥基体包括基板和设置在所述基板的至少一面的镍铬合金层，所述可剥铜载板还包括设置在每个所述镍铬合金层上的溅射铜层。公开的制备方法，包括将镍铬合金箔压合到基板上；在镍铬合金箔上溅射铜层。公开了可剥铜载板在先进封装中的应用。本发明提供的可剥铜载板，铜层厚度极薄，可以加工超精细线路，适合芯片先进封装，也可以用于加工IC载板、高密度PCB。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及可剥铜载板及其制备方法以及其在先进封装中的应用。
背景技术
较多现有技术中公开了可剥铜的制备方法。如：授权公告号CN106498467B(申请号201611021942.3)山东金宝电子股份有限公司“一种可稳定剥离的超薄载体铜箔的制备方法”，授权公告号CN112795964 B(申请号202011425862.0)安徽铜冠铜箔集团股份有限公司“一种极薄可剥离的复合铜箔及其制备方法”。
这些现有技术中的可剥离铜层，均由电镀形成，厚度一般为2000～6000nm，厚度较厚且均匀性较差，可剥铜箔的厚度不够薄则闪蚀用时长，对线路影响大；此外，其用到的可剥离铜层的载体一般为厚度17～35μm的铜箔，以此铜箔做为载体，总体上非常软、易变形，不能直接应用在先进封装中，其载体也不能重复使用。
鉴于此，特提出本发明。
发明内容
本发明的目的在于提供可剥铜载板及其制备方法以及其在先进封装中的应用。
本发明是这样实现的：
第一方面，本发明提供一种可剥铜载板，包括可剥基体，可剥基体包括基板和设置在基板的至少一面的镍铬合金层，可剥铜载板还包括设置在每个镍铬合金层上的溅射铜层。
在可选的实施方式中，铜层的厚度为300～2000nm；
可选地，所述镍铬合金层为Ni90Cr10、Ni80Cr20、Ni70Cr30牌号。
可选地，镍铬合金层的厚度为3～30um；
可选地，基板的材质为玻璃、不锈钢或树脂；
可选地，镍铬合金层通过第一粘接材料材料与基板结合。
第二方面，本发明提供一种如前述实施方式的可剥铜载板的制备方法，包括在基板的至少一面上依次形成第一粘接材料、镍铬合金层和铜层；
可选地，制备方法具体包括：
将镍铬合金箔压合到基板上；
在镍铬合金箔上溅射铜层；
可选地，所述镍铬合金层通过第一粘接材料与所述基板结合；
可选地，所述第一粘接材料选自聚酰亚胺、环氧树脂或他们的改性树脂中的至少一种。
第三方面，本发明提供一种如前述实施方式的可剥铜载板或如前述实施方式的制备方法制得的可剥铜载板在先进封装、IC载板制造、高密度PCB制造中的应用；
剥离下来的所述可剥基体能够循环使用。
第四方面，本发明提供一种Die Last/RDL First先进封装方法，包括：
以如前述实施方式的可剥铜载板或如前述实施方式的制备方法制得的可剥铜载板作为第一块载板，在第一块载板的铜层上依次进行贴干膜、曝光、显影以及图形电镀铜层；
对电镀铜层进行处理形成第一层RDL线路；
在第一层RDL线路之上贴合第二粘接材料，并在第一层RDL线路之上加工RDL线路至第N-M层；
在第N-M层的RDL线路上压合另一片如前述实施方式的可剥铜载板或如前述实施方式的制备方法制得的可剥铜载板作为第二块载板；
将第一块载板的可剥基体剥离，然后将结合在第一层RDL线路上的铜层闪蚀掉形成具有精细路线的RDL；
在具有精细路线的RDL之上进行键合；
对键合的一面进行塑封形成塑封层，并将另一片如前述实施方式的可剥铜载板或如前述实施方式的制备方法制得的可剥铜载板作为第三块载板塑封在塑封层上；
将第二块载板的可剥基体剥离，然后继续加工形成最后M层RDL线路；
将第三块载板的可剥基体剥离，闪蚀掉结合在塑封层上的铜层。
在可选的实施方式中，第一块载板为双面铜层载板，即基板的相对两面依次设置有第一粘接材料、镍铬合金层和铜层；
先进封装方法包括：
在第一块载板的相对两面的铜层上依次进行贴干膜、曝光、显影以及图形电镀铜层；
对每一个电镀铜层进行处理形成第一层RDL线路；
在每一个第一层RDL线路之上贴合第二粘接材料，并在第一层RDL线路之上加工RDL线路至第N-M层；
在每一个第N-M层的RDL线路上压合第二块载板；
将第一块载板的可剥基体剥离，形成了两块相同的中间品，中间品包括第二块载板，以及依次设置在第二块载板上的第N-M层至第一层的RDL线路，以及结合在第一层RDL线路上的第一块载板转移过来的铜层；
将每个中间品结合在第一层RDL线路上的铜层闪蚀掉形成具有精细路线的RDL；
在每个具有精细路线的RDL之上进行键合；
对每个键合的一面进行塑封得到塑封层，并将第三块载板塑封在每一个塑封层上；
将每个第二块载板的可剥基体剥离，然后继续进行加工形成最后M层RDL线路；
将每个第三块载板的可剥基体剥离，闪蚀掉结合在每个塑封层上的铜层。
在可选的实施方式中，对电镀铜层进行处理形成第一层RDL线路具体为：对电镀铜层表面进行粗化、褪膜形成第一层RDL线路；
可选地，在第一层RDL线路之上加工RDL线路至第N-M层，层与层之间通过金属化填孔或铜柱互联；
可选地，第二粘接材料为聚酰亚胺感光材料、积层材料、半固化片或改性聚酰亚胺；
可选地，电镀铜层厚度为1～70μm；
可选地，M为1；
可选地，RDL总层数N为2～6层。
第五方面，本发明提供一种Die First/Molding First先进封装方法，包括：
以如前述实施方式的可剥铜载板或如前述实施方式的制备方法制得的可剥铜载板作为第一块载板，在第一块载板的铜层上依次进行贴干膜、曝光、显影以及图形电镀铜层；
对电镀铜层进行处理形成第一层RDL线路；
在第一块载板的铜层上需要的部位上胶，之后键合、塑封得到塑封层，并将另一片如前述实施方式的可剥铜载板或如前述实施方式的制备方法制得的可剥铜载板作为第二块载板塑封在塑封层上；
将第一块载板的可剥基体剥离，然后将结合在第一层RDL线路上的铜层闪蚀掉形成具有精细路线的RDL；
用第二粘接材料继续在具有精细路线的RDL之上加工多层RDL，并完成阻焊、表面处理或植焊锡球；
将第二块载板的可剥基体剥离，然后将结合在塑封层上的铜层闪蚀掉。
在可选的实施方式中，对电镀铜层进行处理形成第一层RDL线路具体为：对电镀铜层表面进行粗化、褪膜形成第一层RDL线路；
可选地，用第二粘接材料继续在具有精细路线的RDL之上加工多层RDL时，层与层之间通过金属化填孔或铜柱互联；
可选地，电镀铜层厚度为1～70μm。
第六方面，本发明提供一种半导体元件，采用如前述实施方式任一项的封装方法制得。
本发明具有以下有益效果：
本发明提供的可剥离铜箔，溅射形成厚度为最小可达300nm明显小于现有的电镀铜层，均匀性也明显更好。极薄的铜层，可以加工超精细线路，适合芯片先进封装RDL，也可以用于加工IC载板、高密度PCB。
本发明提供的Die Last/RDL First和Die First/Molding First先进封装方法，能确保面板级RDL、封装流程在可剥铜载板上加工，避免因翘曲(应力)造成的器件位置偏差、晶粒碎裂。特别是在Die First/Molding First先进封装中，不需要昂贵的临时键合、解键、FlipChip、TCB等设备投入，是一种非常经济的面板级芯片FanOut封装。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1至3为本发明实施例提供的可剥铜载板的结构示意图，其中图2为单面铜层示意图，图3为双面铜层示意图；
图4至图17为实施Die Last/RDL First先进封装方法过程中封装对象的结构变化图；
图18至图29为实施Die First/Molding First先进封装方法过程中封装对象的结构变化图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
以下结合实施例对本发明的特征和性能作进一步的详细描述。
如图1至图3所示，本发明实施例提供的一种包括可剥基体，可剥基体包括基板和设置在基板的至少一面的镍铬合金层，可剥铜载板还包括设置在每个镍铬合金层上的溅射铜层；所述镍铬合金层靠近所述铜层的一侧具有钝化膜。
本发明实施例的可剥铜载板，在镍铬合金层上设置铜层，由于镍铬合金层表面具有一层钝化膜，因此结合在其上的铜层能实现可剥离；由于铜层是通过溅射形成，其厚度均匀且可以做到很薄，适合加工超精细线路，适合先进封装中的RDL(ReDistributionLayer重布线层)加工；铜层最小厚度可达300nm，相较于现有的通过电镀形成的铜层(厚度为2000nm～6000nm)厚度得到大大减小，如此就能减小在先进封装或加工IC载板时，闪蚀铜对线路的影响，能加工出线距更小的线路。因此，利用本发明实施例的可剥铜载板适合加工制造超精细线路，制备的半导体元件具有更优异的性能。
需要说明的是，选择镍铬合金作为铜层的载体，原因在于镍铬合金表面存在钝化层，溅射形成的铜层与镍铬合金钝化膜结合力可控，能实现可剥离。镍铬合金表面的钝化层并非是特意制备，镍铬合金在制造出来后其表面会与空气中的氧气反应迅速生成钝化层，而本申请中则是利用其表面具有的钝化层来实现溅射铜层的可剥离。
优选地，铜层的厚度为300～2000nm；
可选地，镍铬合金层的厚度为3～30μm。
镍铬合金层的作用是为溅射铜提供载体；剥离下来的可剥基体，在镍铬合金层上再次溅射铜层，又形成新的可剥铜载板。可剥基体可以循环使用。
可选地，所述镍铬合金层中镍含量60％～90％(例如为60％、70％、80％或90％)，铬含量10％～30％(例如10％、15％、20％、25％或30％)。
可选地，镍铬合金层例如可为Ni90Cr10、Ni80Cr20、Ni70Cr30等牌号。
可选地，镍铬合金层通过第一粘接材料与基板结合。
具体地，可剥铜载板可以是一面具有第一粘接材料、镍铬合金层和铜层的载板(如图2所示)，也可以是两面均具有第一粘接材料、镍铬合金层和铜层的载板(如图3所示)。
可选地，基板的材质为玻璃、不锈钢或树脂。优选为1.0mm的玻璃。在玻璃基板上加工RDL及塑封，可避免塑封后的翘曲，适合面板级芯片封装。
如图1至图3所示，本发明实施例提供的上述可剥铜载板的制备方法，包括在基板的至少一面上依次形成镍铬合金层和铜层。
制备方法具体包括：
将镍铬合金箔压合到基板上；
在镍铬合金箔上溅射铜层。
进一步地，镍铬合金箔可通过第一粘接材料压合到基板上。
可选地，所述第一粘接材料选自聚酰亚胺、环氧树脂或他们的改性树脂等中的至少一种。
本发明实施例提供上述可剥铜载板或上述制备方法制得的可剥铜载板在先进封装、IC载板制造、高密度PCB制造中的应用。
剥离下来的所述可剥基体能够循环使用。
本发明实施例提供2种具体的先进封装方法，均是利用本发明实施例的可剥铜载板实施，具体如下：
一、在先进封装中的应用Die Last/RDL First
如图4至图17所示，一种Die Last/RDL First先进封装方法，包括：
(1)以可剥铜载板作为第一块载板，在第一块载板的铜层上依次进行贴干膜、曝光、显影(如图4所示)以及图形电镀铜层。
可选地，电镀铜层的厚度为1～70μm。
(2)对电镀铜层进行处理形成第一层RDL线路，如图5所示。
可选地，处理方式是对电镀铜层表面进行粗化、褪膜形成第一层RDL线路。
(3)在第一层RDL线路之上贴合第二粘接材料，并在第一层RDL线路之上加工RDL线路至第N-M层，如图6所示。
可选地，第二粘接材料为聚酰亚胺感光材料、积层材料、半固化片或改性聚酰亚胺；
可选地，RDL层与层之间通过金属化填孔或铜柱互联。
(4)在第N-M层的RDL线路上压合、固化另一片可剥铜载板作为第二块载板，如图7所示。
(5)将第一块载板的可剥基体剥离，如图8所示，然后将结合在第一层RDL线路上的铜层闪蚀掉形成具有精细路线的RDL，如图9所示。
可剥铜载板上的可剥铜层转移到第一层RDL线路上，铜层厚度极薄，且第一层RDL线路嵌入到第二粘接材料中，铜层闪蚀对线路影响极小，第一层RDL线路的线宽间距能做到8μm左右；若加工Pads，可以做到直径25μm左右。
(6)在具有精细路线的RDL之上进行键合，如图10所示。
可选地，键合可使用打线、SMT、FlipChip、TCB等，键合的元件可以为异质芯片或无源器件等。
(7)对键合的一面进行塑封形成塑封层，如图11所示，并将另一片可剥铜载板作为第三块载板塑封在塑封层上，如图12所示。
(8)将第二块载板的可剥基体剥离，如图13所示，然后继续加工形成最后M层RDL线路，含阻焊、表面处理，如图14所示，或植焊锡球，如图15所示。
(9)将第三块载板的可剥基体剥离，如图16所示，形成面板级封装，闪蚀掉结合在塑封层上的铜层，如图17所示。
最后切粒、测试，完成封装。
进一步地，第一块载板可以为单面铜层的载板，也可以是双面铜层的载板，当第一块载板为单面铜层的载板时，经上述一系列步骤制得一个半导体元件。当第一块载板为双面铜层的载板(如图3所示)时，基板的相对两面依次设置有第一粘接材料、镍铬合金层和铜层，具体先进封装方法包括：
(1)在第一块载板的相对两面的铜层上依次进行贴干膜、曝光、显影(如图4所示)以及图形电镀铜层；
(2)对每一个电镀铜层进行处理形成第一层RDL线路，如图5所示；
(3)在每一个第一层RDL线路之上贴合第二粘接材料，并在第一层RDL线路之上加工RDL线路至第N-M层，如图6所示；
(4)在每一个第N-M层的RDL线路上压合第二块载板，如图7所示；
(5)将第一块载板的可剥基体剥离，形成了两块相同的中间品，中间品包括第二块载板，以及依次设置在第二块载板上的第N-M层至第一层的RDL线路，以及结合在第一层RDL线路上的第一块载板转移过来的铜层，如图8所示；
将每个中间品结合在第一层RDL线路上的铜层闪蚀掉形成具有精细路线的RDL，如图9所示；
(6)在每个具有精细路线的RDL之上进行键合，如图10所示；
(7)对每个键合的一面进行塑封得到塑封层，如图11所示，并将第三块载板塑封在每一个塑封层上，如图12所示；
(8)将每个第二块载板的可剥基体剥离，如图13所示，然后继续加工形成最后M层RDL线路，含阻焊、表面处理，如图14所示；或植焊锡球，如图15所示。
(9)将每个第三块载板的可剥基体剥离，如图16所示，闪蚀掉结合在每个塑封层上的铜层，如图17所示。
上述Die Last/RDL First先进封装方法，能确保面板级RDL、封装流程在可剥铜载板上加工，避免因翘曲(应力)造成的器件位置偏差、晶粒碎裂。上述封装方法，先加工N-M层RDL线路，后加工M层RDL线路。M优选为1，如此能减少塑封后RDL加工过程中的热固化影响。
二、在先进封装中的应用Die First/Molding First
如图18至图29所示，一种Die First/Molding First先进封装方法，包括：
(1)以可剥铜载板作为第一块载板，在第一块载板的铜层上依次进行贴干膜、曝光、显影(如图18所示)以及图形电镀铜层。
可选地，电镀铜层的厚度为1～70μm。
(2)对电镀铜层进行处理形成第一层RDL线路，如图19所示。
可选地，处理方式是对电镀铜层表面进行粗化、褪膜形成第一层RDL线路。
(3)在第一块载板的铜层上需要的部位上胶(如图20所示)，之后键合(如图21所示)、塑封得到塑封层，并将另一片可剥铜载板作为第二块载板塑封在塑封层上，如图22所示。
可选地，上胶方式可以是贴胶或点胶。
可选地，键合可使用打线、SMT、FlipChip、TCB等，键合的元件为异质芯片或无源器件等。
(4)将第一块载板的可剥基体剥离，如图23所示，然后将结合在第一层RDL线路上的铜层闪蚀掉形成具有精细路线的RDL，如图24所示。
(5)用第二粘接材料继续在具有精细路线的RDL之上加工多层RDL，如图25所示，并完成阻焊、表面处理或植焊锡球，如图26、27所示。
可选地，多层RDL的层与层之间通过金属化填孔或铜柱互联。
(6)将第二块载板的可剥基体剥离，如图28所示，然后将结合在塑封层上的铜层闪蚀掉，如图29所示。
最后切粒、测试，完成封装。
上述Die First/Molding First先进封装方法，能确保面板级RDL、封装流程在可剥铜载板上加工，避免因翘曲(应力)造成的器件位置偏差、晶粒碎裂。可剥铜载板在该封装方法中，不需要昂贵的FlipChip、TCB等设备投入，是一种非常经济的面板级芯片FanOut封装。
本发明实施例提供了一种半导体元件，采用本发明实施例提供的封装方法制得。由于封装过程中用到的可剥铜载板上铜层厚度薄，闪蚀时间短且蚀刻均匀，对与铜层连接的线路影响小，因此该半导体元件具有较佳的品质。
综上，本发明实施例提供的可剥铜载板及其制备方法具有以下优势：
由于是溅射形成的铜层，厚度300nm-2000nm，均匀性好。极薄的铜层，可以加工超精细线路，适合芯片先进封装RDL，也可以用于加工IC载板等。硬度好/平整/耐高温的材质(例如玻璃)作为基板时，在可剥铜载板上加工RDL及塑封，可避免塑封后的翘曲，适合面板级芯片FanOut封装。
本发明中的可剥铜载板，加工出的第一层嵌入式线路，线距可以做到8μm左右，Pads可以做到直径25μm左右。无论是Die Last/RDLFirst先进封装，还是Die First/Molding First先进封装，本发明都节省了昂贵的临时键合及解键设备，加之独特的工艺安排，使得RDL及塑封始终在可剥铜载板上加工，避免了翘曲造成的各种品质问题，同时实现了面板级封装，提高了效率。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种可剥铜载板，其特征在于，包括可剥基体，所述可剥基体包括基板和设置在所述基板的至少一面的镍铬合金层，所述可剥铜载板还包括设置在每个所述镍铬合金层上的溅射铜层；
所述镍铬合金层靠近所述铜层的一侧具有钝化膜。
2.根据权利要求1所述的可剥铜载板，其特征在于，所述铜层的厚度为300～2000nm；
可选地，所述镍铬合金层的厚度为3～30um；
可选地，所述镍铬合金层为Ni90Cr10、Ni80Cr20、Ni70Cr30牌号；
可选地，所述基板的材质为玻璃、不锈钢或树脂；
可选地，所述镍铬合金层通过第一粘接材料与所述基板结合。
3.一种如权利要求1或2所述的可剥铜载板的制备方法，其特征在于，包括在所述基板的至少一面上依次形成所述镍铬合金层和所述铜层；
可选地，制备方法具体包括：
将镍铬合金箔压合到所述基板上；
在所述镍铬合金箔上溅射铜层；
可选地，所述镍铬合金箔通过第一粘接材料压合到所述基板上；
可选地，所述第一粘接材料选自聚酰亚胺及其改性树脂和环氧树脂及其改性树脂中的至少一种。
4.一种如权利要求1或2所述的可剥铜载板或如权利要求3所述的制备方法制得的可剥铜载板在先进封装、IC载板制造、高密度PCB制造中的应用；
剥离下来的所述可剥基体能够循环使用。
5.一种Die Last/RDL First先进封装方法，其特征在于，包括：
以如权利要求1或2所述的可剥铜载板或如权利要求3所述的制备方法制得的可剥铜载板作为第一块载板，在所述第一块载板的所述铜层上依次进行贴干膜、曝光、显影以及图形电镀铜层；
对所述电镀铜层进行处理形成第一层RDL线路；
在所述第一层RDL线路之上压合第二粘接材料，并在所述第一层RDL线路之上加工RDL线路至第N-M层；
在所述第N-M层的RDL线路上压合另一片如权利要求1或2所述的可剥铜载板或如权利要求3所述的制备方法制得的可剥铜载板作为第二块载板；
将所述第一块载板的所述可剥基体剥离，然后将结合在所述第一层RDL线路上的所述铜层闪蚀掉形成具有精细路线的RDL；
在所述具有精细路线的RDL之上进行键合；
对键合的一面进行塑封形成塑封层，并将另一片如权利要求1或2所述的可剥铜载板或如权利要求3所述的制备方法制得的可剥铜载板作为第三块载板塑封在所述塑封层上；
将所述第二块载板的所述可剥基体剥离，然后继续加工形成最后M层RDL线路；
将所述第三块载板的所述可剥基体剥离，闪蚀掉结合在所述塑封层上的铜层。
6.根据权利要求5所述的先进封装方法，其特征在于，所述第一块载板为双面铜层载板，即所述基板的相对两面依次设置有镍铬合金层和铜层；
所述先进封装方法包括：
在所述第一块载板的相对两面的铜层上依次进行贴干膜、曝光、显影以及图形电镀铜层；
对每一个所述电镀铜层进行处理形成第一层RDL线路；
在每一个所述第一层RDL线路之上贴合第二粘接材料，并在所述第一层RDL线路之上加工RDL线路至第N-M层；
在每一个所述第N-M层的RDL线路上压合所述第二块载板；
将所述第一块载板的所述可剥基体剥离，形成了两块相同的中间品，所述中间品包括第二块载板，以及依次设置在第二块载板上的第N-M层至第一层的RDL线路，以及结合在所述第一层RDL线路上的所述第一块载板转移过来的铜层；
将每个所述中间品结合在所述第一层RDL线路上的所述铜层闪蚀掉形成具有精细路线的RDL；
在每个所述具有精细路线的RDL之上进行键合；
对每个键合的一面进行塑封得到塑封层，并将所述第三块载板塑封在每一个所述塑封层上；
将每个所述第二块载板的所述可剥基体剥离，然后继续加工形成最后M层RDL线路；
将每个所述第三块载板的所述可剥基体剥离，闪蚀掉结合在每个所述塑封层上的铜层。
7.根据权利要求5或6所述的先进封装方法，其特征在于，对所述电镀铜层进行处理形成第一层RDL线路具体为：对所述电镀铜层表面进行粗化、褪膜形成所述第一层RDL线路；
可选地，在所述第一层RDL线路之上加工RDL线路至第N-M层，层与层之间通过金属化填孔或铜柱互联；
可选地，所述第二粘接材料为聚酰亚胺感光材料、积层材料、半固化片或改性聚酰亚胺；
可选地，所述电镀铜层厚度为1～70μm；
可选地，M为1；
可选地，RDL总层数N为2～6层。
8.一种Die First/Molding First先进封装方法，其特征在于，包括：
以如权利要求1或2所述的可剥铜载板或如权利要求3所述的制备方法制得的可剥铜载板作为第一块载板，在所述第一块载板的所述铜层上依次进行贴干膜、曝光、显影以及图形电镀铜层；
对所述电镀铜层进行处理形成第一层RDL线路；
在所述第一块载板的所述铜层上需要的部位上胶，之后键合、塑封得到塑封层，并将另一片如权利要求1或2所述的可剥铜载板或如权利要求3所述的制备方法制得的可剥铜载板作为第二块载板塑封在所述塑封层上；
将所述第一块载板的所述可剥基体剥离，然后将结合在所述第一层RDL线路上的所述铜层闪蚀掉形成具有精细路线的RDL；
用第二粘接材料继续在所述具有精细路线的RDL之上加工多层RDL，并完成阻焊、表面处理或植焊锡球；
将所述第二块载板的所述可剥基体剥离，然后将结合在所述塑封层上的铜层闪蚀掉。
9.根据权利要求8所述的封装方法，其特征在于，对所述电镀铜层进行处理形成第一层RDL线路具体为：对所述电镀铜层表面进行粗化、褪膜形成所述第一层RDL线路；
可选地，用第二粘接材料继续在所述具有精细路线的RDL之上加工多层RDL时，层与层之间通过金属化填孔或铜柱互联；
可选地，所述电镀铜层厚度为1～70μm。
10.一种半导体元件，其特征在于，采用如权利要求5～9任一项所述的封装方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311756403.4A CN117737653A (zh) | 2023-12-19 | 2023-12-19 | 可剥铜载板及其制备方法以及其在先进封装中的应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311756403.4A CN117737653A (zh) | 2023-12-19 | 2023-12-19 | 可剥铜载板及其制备方法以及其在先进封装中的应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117737653A true CN117737653A (zh) | 2024-03-22 |
Family
ID=90282756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311756403.4A Pending CN117737653A (zh) | 2023-12-19 | 2023-12-19 | 可剥铜载板及其制备方法以及其在先进封装中的应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117737653A (zh) |
-
2023
- 2023-12-19 CN CN202311756403.4A patent/CN117737653A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9439282B2 (en) | Method for manufacturing printed circuit board | |
| WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
| US20060166490A1 (en) | Forming buried via hole substrates | |
| JP2000133746A (ja) | 集積回路チップ・キャリア・アセンブリおよび形成方法 | |
| JP2007129124A (ja) | 多層プリント配線基板及びその製造方法 | |
| JP2013120771A (ja) | 配線基板の製造方法、及び、配線基板製造用の支持体 | |
| US10271430B2 (en) | Printed wiring board having support plate and method for manufacturing printed wiring board having support plate | |
| US8421204B2 (en) | Embedded semiconductor power modules and packages | |
| KR20110077403A (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
| JP2013030807A (ja) | 多層プリント回路基板の製造方法 | |
| JP2007088477A (ja) | キャビティを備えた基板の製造方法 | |
| WO2011077886A1 (ja) | 配線用電子部品及びその製造方法 | |
| JP2009016378A (ja) | 多層配線板及び多層配線板製造方法 | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| CN117737653A (zh) | 可剥铜载板及其制备方法以及其在先进封装中的应用 | |
| KR20110002527A (ko) | 다층 연성회로기판 및 그 제조방법 | |
| JP2014003292A (ja) | 集積回路パッケージおよびそれを作る方法 | |
| CN107770953B (zh) | 一种基于可分离铜箔的单面柔性线路板及其贴膜制备方法 | |
| JP2010283300A (ja) | 突起電極付き配線基板及び突起電極付き配線基板の製造方法 | |
| JP3583241B2 (ja) | 金属箔張り積層板の製造法及びプリント配線板の製造法 | |
| WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| KR101119306B1 (ko) | 회로기판의 제조방법 | |
| CN113498633B (zh) | 内埋电子元件的电路板及制作方法 | |
| US20220361329A1 (en) | Method for Forming Flipped-Conductor-Patch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |