CN117729831A - 一种半导体致冷器陶瓷双面集成电路及其制备方法 - Google Patents
一种半导体致冷器陶瓷双面集成电路及其制备方法 Download PDFInfo
- Publication number
- CN117729831A CN117729831A CN202410179738.2A CN202410179738A CN117729831A CN 117729831 A CN117729831 A CN 117729831A CN 202410179738 A CN202410179738 A CN 202410179738A CN 117729831 A CN117729831 A CN 117729831A
- Authority
- CN
- China
- Prior art keywords
- layer
- ceramic substrate
- solder
- blind hole
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 114
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000003466 welding Methods 0.000 claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- 239000011224 oxide ceramic Substances 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 3
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052574 oxide ceramic Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 230000007480 spreading Effects 0.000 abstract description 6
- 238000003892 spreading Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 16
- 238000005476 soldering Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000002708 enhancing effect Effects 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000005679 Peltier effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005057 refrigeration Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
本发明公开了一种半导体致冷器陶瓷双面集成电路及其制备方法，属于集成电路制造领域，包括：陶瓷基板；至少两个第一焊接小单元；至少两个第一盲孔；一个第二焊接小单元；以及一个第二盲孔；第一盲孔由陶瓷基板的正表面向背表面方向延伸，第一焊接小单元的底面与第一盲孔的底面连接，第一焊接小单元的侧面与第一盲孔的侧壁连接，第一焊接小单元的顶面不高于陶瓷基板的正表面；第二盲孔由陶瓷基板的背表面向正表面方向延伸，第二焊接小单元的顶面与第二盲孔的底面连接，第二焊接小单元的侧面与第二盲孔的侧壁连接，第二焊接小单元的底面不低于陶瓷基板的背表面。本发明降低了半导体致冷器陶瓷双面集成电路的高度，解决了焊料向外蔓延的问题。
Description
技术领域
本发明涉及集成电路制造领域，并且更具体地，涉及一种半导体致冷器陶瓷双面集成电路及其制备方法。
背景技术
目前，随着电子产品小型化、轻量化、薄型化、高性能、I/O端数的增加以及功能多样化的发展，传统的半导体封装技术已不能很好的满足要求，使得对微型超微型半导体制冷器焊接成为亟待解决的问题和挑战。
半导体制冷器（TEC）是一种利用半导体材料的Peltier效应（珀耳帖效应）来实现制冷的电子器件。其原理是由半导体晶粒按一定顺序排列、并固定在绝缘的两块金属化陶瓷基板之间，故TEC由半导体晶粒、导热绝缘材质基板、导线、焊料等组成。因陶瓷基板具有高导热性能、良好绝缘性能、以及高强度可提供平整表面，所以半导体制冷器件的导热绝缘材质基板广泛使用氧化铝、氮化铝等陶瓷基板。
半导体制冷器普遍使用浸润性良好的锡焊料将半导体颗粒焊接于金属化陶瓷基板表面，锡焊料在使用过程中会呈液态具有流动性。
图1为现有的TEC集成电路俯视图示意图，图1中，陶瓷基板11上分布有若干第一焊接小单元10，图2为截面示意图，图2中，第一焊接小单元10连接在陶瓷基板11的外表面上。在用焊料将半导体晶粒(也称为元器件)焊接到第一焊接小单元10上及后续TEC的使用过程中，由于焊料表面张力的作用，焊料容易向外蔓延并与其他第一焊接小单元10接触，降低半导体晶粒焊接的可靠性和焊接精度，影响TEC的质量。
为了解决该问题，有的技术人员采用增加设置表面光滑的金属铂材料阻挡层防止焊料蔓延接触，但效果并不理想；有的技术人员采用在第一焊接小单元10之间设置坑，当从第一焊接小单元10位置处蔓延而来的焊料经过坑时，流入坑内从而停止继续流动，该方法虽然有部分效果，但焊料向外蔓延的方向必须指定流到坑内才能停止流动，而焊料融化为液体形态，其流向可能向第一焊接小单元10四方流动，不必然流到坑内，而可能曲线流动。
上述背景技术是为了便于理解本发明，并非是申请本发明之前已向普通公众公开的公知技术。
发明内容
针对上述问题，本发明提供一种半导体致冷器陶瓷双面集成电路，该半导体致冷器陶瓷双面集成电路降低了半导体致冷器陶瓷双面集成电路的高度，更适宜于尺寸小型化。
一种半导体致冷器陶瓷双面集成电路，包括：
陶瓷基板；
至少两个第一焊接小单元；
至少两个第一盲孔；
一个第二焊接小单元；以及
一个第二盲孔；
其中，第一焊接小单元与第一盲孔的数量相等，第一盲孔由陶瓷基板的正表面向背表面方向延伸，第一焊接小单元的底面与第一盲孔的底面连接，第一焊接小单元的侧面与第一盲孔的侧壁连接，第一焊接小单元的顶面不高于陶瓷基板的正表面；第二盲孔由陶瓷基板的背表面向正表面方向延伸，第二焊接小单元的顶面与第二盲孔的底面连接，第二焊接小单元的侧面与第二盲孔的侧壁连接，第二焊接小单元的底面不低于陶瓷基板的背表面。
可选地，所述陶瓷基板为氮化铝陶瓷基板、氮化硼陶瓷基板、氧化铝陶瓷基板或氧化铍陶瓷基板。
可选地，所述第一焊接小单元的顶面低于陶瓷基板的正表面，所述第二焊接小单元的底面高于陶瓷基板的背表面。
可选地，所述第一焊接小单元包括第一金属层和第一预制焊料层，第一预制焊料层连接在第一金属层的正表面上；所述第二焊接小单元包括第二金属层和第二预制焊料层，第二预制焊料层连接在第二金属层的背表面上。
可选地，所述陶瓷基板的正表面与第一焊接小单元顶面之间的距离h1≧第一预制焊料层的液态体积/第一盲孔的截面积-第一预制焊料层的固态体积/第一盲孔的截面积；所述陶瓷基板的背表面与第二焊接小单元底面之间的距离h2≧第二预制焊料层的液态体积/第二盲孔的截面积-第二预制焊料层的固态体积/第二盲孔的截面积。
可选地，所述第一金属层为铜层、镍层、钯层、金层中的一层或多层，所述第一预制焊料层为金锡层，所述第二金属层为铜层、镍层、钯层、金层中的一层或多层，所述第二预制焊料层为金锡层。
可选地，所述第一预制焊料层厚度为3-10μm，所述第一金属层厚度为10-100μm；所述第二预制焊料层厚度为3-10μm，所述第二金属层厚度为10-100μm。
可选地，所述第一焊接小单元还包括第一底膜层，第一底膜层覆盖在第一盲孔的底面和侧面上；所述第二焊接小单元还包括第二底膜层，第二底膜层覆盖在第二盲孔的底面和侧面上。
可选地，所述第一底膜层厚度为100nm-1000nm，所述第二底膜层厚度为100nm-1000nm。
本发明还提供一种半导体致冷器陶瓷双面集成电路的制备方法。
一种半导体致冷器陶瓷双面集成电路的制备方法，包括以下步骤：
S1,陶瓷基板上形成做掩膜的光刻胶图形；
S2,陶瓷基板上刻出第一盲孔和第二盲孔；
S3,去掉光刻胶图形；
S5,形成做掩膜的光刻胶图形；
S6,电沉积，在第一盲孔内形成电沉积第一金属层，第二盲孔内形成电沉积第二金属层；
S7，电镀，在第一盲孔内形成第一预制焊料层，第二盲孔内形成第二预制焊料层；
S8，去掉光刻胶图形；
形成上述半导体致冷器陶瓷双面集成电路。
可选地，所述半导体致冷器陶瓷双面集成电路的制备方法中，S3后还包括S4,陶瓷基板的正面方向与背面方向分别溅射金属，形成第一底膜层和第二底膜层；S8后还包括S9，形成做掩膜的光刻胶图形；S9后还包括S10，去除底膜；S10后还包括S11，去除光刻胶图形。
可选地，S7中，在形成的第一预制焊料层前，先在S6电沉积形成的电沉积第一金属层上电镀形成电镀第一金属层，电沉积第二金属层上电镀形成电镀第二金属层。
与现有技术相比，本发明的有益效果在于：
本发明通过在陶瓷基板正表面上开设有第一盲孔，并将第一焊接小单元位于第一盲孔内，解决了焊料向外蔓延，同时降低了半导体致冷器陶瓷双面集成电路的高度，更适宜于尺寸小型化。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明背景技术TEC集成电路俯视图示意图；
图2是图1的截面示意图；
图3是本发明提供的一种半导体致冷器陶瓷双面集成电路截面示意图；
图4是图3 中A 处放大示意图；
图5是图3 中B 处放大示意图；
图6是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图一；
图7是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图二；
图8是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图三；
图9是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图四；
图10是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图五；
图11是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图六；
图12是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图七；
图13是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图八；
图14是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图九；
图15是本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图十；
附图标记说明：10、第一焊接小单元，11、陶瓷基板，12、第一盲孔，13、第一金属层，14、第一预制焊料层，15、第一底膜层，16、光刻胶，17、第一铜层，18、第一镍钯金层，19、第二盲孔，20、第二底膜层，21、第二金属层，22、第二预制焊料层，23、第二铜层，24、第二镍钯金层，25、第二焊接小单元。
具体实施方式
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图3-图5，图3为本发明提供的一种半导体致冷器陶瓷双面集成电路截面示意图，图4为图3 中A处放大示意图, 图5为图3 中B 处放大示意图。
一种半导体致冷器陶瓷双面集成电路，包括陶瓷基板11、2个以上第一焊接小单元10和1个第二焊接小单元25，该陶瓷基板11上设置有与第一焊接小单元10数量相等的第一盲孔12，每一第一焊接小单元10嵌入在一第一盲孔12中，第一盲孔12由陶瓷基板11的正表面向背表面方向延伸，该陶瓷基板11上还设置有一第二盲孔19，第二焊接小单元25嵌入在该第二盲孔19中，第二盲孔19，第二盲孔19由陶瓷基板11的背表面向正表面方向延伸，第二盲孔19的截面积至少为一第一盲孔12的2倍以上。
通过在陶瓷基板11上设置第一盲孔12及第二盲孔19，并将第一焊接小单元10嵌入在第二盲孔19中，第二焊接小单元25嵌入在第二盲孔19中，一方面，在后续用焊料将半导体晶粒(也称为元器件，比如金属柱)或其他电子元件焊接到第一焊接小单元10（第二焊接小单元25）上及后续TEC的使用过程中，由于第一焊接小单元10（第二焊接小单元25）嵌入在第一盲孔12（第二盲孔19）中，降低了焊料到陶瓷基板11的距离，虽然焊料向外蔓延，但由于高度降低，因此蔓延的速度及范围降低，减少了到达其余第一焊接小单元10的可能性；另一方面，第一焊接小单元10（第二焊接小单元25）嵌入在第一盲孔12（第二盲孔19）中后，在高度方向减少了半导体致冷器陶瓷双面集成电路的高度，减少了半导体致冷器陶瓷双面集成电路的空间范围。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，陶瓷基板11可以为氮化铝陶瓷基板，也可以为氮化硼陶瓷基板、氧化铝陶瓷基板、氧化铍陶瓷基板，本领域技术人员可以根据客户需要进行选择。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，第一焊接小单元10包括第一金属层13和第一预制焊料层14，第一预制焊料层14连接在第一金属层13的正表面上；第二焊接小单元25包括第二金属层21和第二预制焊料层22，第二预制焊料层22连接在第二金属层21的背表面上。封装时，第一预制焊料层14将半导体晶粒(也称为元器件)与第一焊接小单元10焊接到一起，第二预制焊料层22将另外的半导体元件与第二焊接小单元25焊接到一起。
在本发明的一个或多个具体实施方式中，第一焊接小单元10的底面与第一盲孔12的底面连接，第一焊接小单元10的顶面与陶瓷基板11的正表面齐平。由于第一焊接小单元10的顶面为第一预制焊料层14的顶面，因此，第一预制焊料层14的顶面与陶瓷基板11的正表面齐平，在后续用焊料将半导体晶粒(也称为元器件)焊接到第一焊接小单元10上及后续TEC的使用过程中，即使焊料熔化，由于第一预制焊料层14被第一盲孔12的孔壁阻挡，因此焊料无法向外蔓延，不但解决了焊料蔓延到其他第一焊接小单元10的可能性，而且，由于焊料熔化后并不向外蔓延而停留在第一预制焊料层14处，与背景技术中在第一焊接小单元10之间设置坑相比，第一焊接小单元10处的焊料并没有减少，不会因使用时间越长焊料越少而导致焊接性能变差。并且，由于第一焊接小单元10低于陶瓷基板11的正表面，因此第一焊接小单元10上存在可用于作为定位的定位槽，在焊接封装时作为定位，防止封装偏移。第二焊接小单元25的顶面与第二盲孔19的底面连接，第二焊接小单元25的底面与陶瓷基板11的背表面齐平。由于第二焊接小单元25的底面为第二预制焊料层22的底面，因此，第二预制焊料层22的底面与陶瓷基板11的背表面齐平，在后续用焊料将其他电子元件焊接到第二焊接小单元25上及后续TEC的使用过程中，即使焊料熔化，由于第二预制焊料层22被第二盲孔19的孔壁阻挡，因此焊料无法向外蔓延，不但解决了焊料蔓延到其他第二焊接小单元25的可能性，而且，由于焊料熔化后并不向外蔓延而停留在第二预制焊料层22处，避免了焊料流失，从而第二焊接小单元25处的焊料并没有减少，不会因使用时间越长焊料越少而导致焊接性能变差。
在本发明的一个或多个具体实施方式中，进一步地，第一焊接小单元10的顶面低于陶瓷基板11的正表面，陶瓷基板11的正表面与第一焊接小单元10顶面之间的距离h1≧（第一预制焊料层14的液态体积-第一预制焊料层14的固态体积）/第一盲孔12的截面积，此时，即使第一预制焊料层14完全熔化，熔化后的液体也位于第一盲孔12内，从而彻底避免了向外蔓延。第二焊接小单元25的底面高于陶瓷基板11的背表面，陶瓷基板11的背表面与第二焊接小单元25底面之间的距离h2≧（第二预制焊料层22的液态体积-第二预制焊料层22的固态体积）/第二盲孔19的截面积，此时，即使第二预制焊料层22完全熔化，熔化后的液体也位于第二盲孔19内，从而彻底避免了向外蔓延。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，第一金属层13即可以包括第一铜层、镍层、钯层或金层，也可以包括第一铜层、镍层、钯层、金层中的任一两层或两层以上，本领域技术人员可以根据客户需要进行选择。第二金属层21即可以包括第二铜层23、镍层、钯层或金层，也可以包括第二铜层23、镍层、钯层、金层中的任一两层或两层以上，本领域技术人员可以根据客户需要进行选。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，第一预制焊料层14为金锡层，金锡层在焊接或温度较高时熔化，在温度较低时凝固。第二预制焊料层22为金锡层，金锡层在焊接或温度较高时熔化，在温度较低时凝固。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，第一预制焊料层14厚度为3-10μm，第二预制焊料层22厚度为3-10μm。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，第一金属层13厚度为10-100μm，第二金属层21厚度为10-100μm。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，第一焊接小单元10还包括第一底膜层15，第一底膜层15覆盖在第一盲孔12的底面和侧面上；第一底膜层15一方面用于加强第一金属层13与陶瓷基板11的附着性，另一方面提升第一金属层13的导电连接性；而第一底膜层15覆盖在第一盲孔12的底面和侧面上时，一方面增大了第一焊接小单元10与陶瓷基板11的连接面积，另一方面还增大了第一底膜层15与第一金属层13的连接面积，大大提高了半导体致冷器陶瓷双面集成电路的整体性能。第二焊接小单元25还包括第二底膜层20，第二底膜层20覆盖在第二盲孔19的底面和侧面上；第二底膜层20一方面用于加强第二金属层21与陶瓷基板11的附着性，另一方面提升第二金属层21的导电连接性；而第二底膜层20覆盖在第二盲孔19的底面和侧面上时，一方面增大了第二焊接小单元25与陶瓷基板11的连接面积，另一方面还增大了第二底膜层20与第二金属层21的连接面积，大大提高了半导体致冷器陶瓷双面集成电路的整体性能。第一底膜层15将第一金属层13包覆在内，更有利于第一金属层13的保护，第二底膜层20将第二金属层21包覆在内，更有利于第二金属层21的保护。
本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，第一底膜层15厚度为100nm-1000nm，第二底膜层20厚度为100nm-1000nm。
本发明还提供图3的半导体致冷器陶瓷双面集成电路的制备方法。
请参考图6-图15，图6-15为本发明的半导体致冷器陶瓷双面集成电路的制备制备工艺过程中的结构截面示意图；
一种图3的半导体致冷器陶瓷双面集成电路的制备方法，包括以下步骤：
S1,在陶瓷基板11上光刻，形成做掩膜的光刻胶16图形，如图6；
光刻为电子领域的现有技术，光致抗蚀剂分正性光致抗蚀剂和负性光致抗蚀剂，两者的作用正好相反，本发明在此不对选用的光致抗蚀剂进行选择，本发明中，光刻胶16覆盖的地方为工艺处理后保留的地方，也就是不被工艺处理的地方；
S2,在陶瓷基板11上无光刻胶16覆盖的地方刻出第一盲孔12和第二盲孔19，第一盲孔12和第二盲孔19的高度根据需要设定，第一盲孔12至少两个，第一盲孔12一个，如图7；
S3,去掉光刻胶16，形成如图8的结构；
S4, 在陶瓷基板11的正表面和背表面溅射Ti、Cu，形成第一底膜层15和第二底膜层20，形成如图9的结构；
S5, 光刻，形成做掩膜的光刻胶16图形，如图10；
S6, 在第一盲孔12和第二盲孔19内电沉积Cu，形成第一铜层17和第二铜层23，如图11；
S7，在第一盲孔12和第二盲孔19内电镀镍、钯、金，形成第一镍钯金层18和第二镍钯金层24，第一铜层17与第一镍钯金层18形成第一金属层13，第二铜层23与第二镍钯金层24形成第二金属层21，然后电镀金锡，在第一镍钯金层18上形成第一预制焊料层14，第二镍钯金层24上形成第二预制焊料层22，如图12；
S8，去掉光刻胶16，形成如图13的结构；
S9，光刻，形成做掩膜的光刻胶16图形，如图14；
S10，去除底膜，形成图15的结构；
S11，去除光刻胶16，形成如图3的结构。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种半导体致冷器陶瓷双面集成电路，其特征在于，包括：
陶瓷基板；
至少两个第一焊接小单元；
至少两个第一盲孔；
一个第二焊接小单元；以及
一个第二盲孔；
其中，第一焊接小单元与第一盲孔的数量相等，第一盲孔由陶瓷基板的正表面向背表面方向延伸，第一焊接小单元的底面与第一盲孔的底面连接，第一焊接小单元的侧面与第一盲孔的侧壁连接，第一焊接小单元的顶面不高于陶瓷基板的正表面；第二盲孔由陶瓷基板的背表面向正表面方向延伸，第二焊接小单元的顶面与第二盲孔的底面连接，第二焊接小单元的侧面与第二盲孔的侧壁连接，第二焊接小单元的底面不低于陶瓷基板的背表面。
2.根据权利要求1所述的半导体致冷器陶瓷双面集成电路，其特征在于，所述陶瓷基板为氮化铝陶瓷基板、氮化硼陶瓷基板、氧化铝陶瓷基板或氧化铍陶瓷基板；或/和
所述第一焊接小单元的顶面低于陶瓷基板的正表面，所述第二焊接小单元的底面高于陶瓷基板的背表面。
3.根据权利要求2所述的半导体致冷器陶瓷双面集成电路，其特征在于，所述第一焊接小单元包括第一金属层和第一预制焊料层，第一预制焊料层连接在第一金属层的正表面上；所述第二焊接小单元包括第二金属层和第二预制焊料层，第二预制焊料层连接在第二金属层的背表面上。
4.根据权利要求3所述的半导体致冷器陶瓷双面集成电路，其特征在于，所述陶瓷基板的正表面与第一焊接小单元顶面之间的距离h1≧第一预制焊料层的液态体积/第一盲孔的截面积-第一预制焊料层的固态体积/第一盲孔的截面积；所述陶瓷基板的背表面与第二焊接小单元底面之间的距离h2≧第二预制焊料层的液态体积/第二盲孔的截面积-第二预制焊料层的固态体积/第二盲孔的截面积。
5.根据权利要求3所述的半导体致冷器陶瓷双面集成电路，其特征在于，所述第一金属层为铜层、镍层、钯层、金层中的一层或多层，所述第一预制焊料层为金锡层，所述第二金属层为铜层、镍层、钯层、金层中的一层或多层，所述第二预制焊料层为金锡层。
6.根据权利要求5所述的半导体致冷器陶瓷双面集成电路，其特征在于，所述第一预制焊料层厚度为3-10μm，所述第一金属层厚度为10-100μm；所述第二预制焊料层厚度为3-10μm，所述第二金属层厚度为10-100μm。
7.根据权利要求3-6任一项所述的半导体致冷器陶瓷双面集成电路，其特征在于，所述第一焊接小单元还包括第一底膜层，第一底膜层覆盖在第一盲孔的底面和侧面上；所述第二焊接小单元还包括第二底膜层，第二底膜层覆盖在第二盲孔的底面和侧面上。
8.根据权利要求7所述的半导体致冷器陶瓷双面集成电路，其特征在于，所述第一底膜层厚度为100nm-1000nm，所述第二底膜层厚度为100nm-1000nm。
9.一种半导体致冷器陶瓷双面集成电路的制备方法，其特征在于，包括以下步骤：
S1，陶瓷基板上形成做掩膜的光刻胶图形；
S2，陶瓷基板上刻出第一盲孔和第二盲孔；
S3，去掉光刻胶图形；
S5，形成做掩膜的光刻胶图形；
S6，电沉积，在第一盲孔内形成电沉积第一金属层，第二盲孔内形成电沉积第二金属层；
S7，电镀，在第一盲孔内形成第一预制焊料层，第二盲孔内形成第二预制焊料层；
S8，去掉光刻胶图形；
形成权利要求1-8任一项所述的半导体致冷器陶瓷双面集成电路。
10.根据权利要求9所述的半导体致冷器陶瓷双面集成电路的制备方法，其特征在于，所述半导体致冷器陶瓷双面集成电路的制备方法中，S3后还包括S4，陶瓷基板的正面方向与背面方向分别溅射金属，形成第一底膜层和第二底膜层；S8后还包括S9，形成做掩膜的光刻胶图形；S9后还包括S10，去除底膜；S10后还包括S11，去除光刻胶图形；
或/和
S7中，在形成的第一预制焊料层和第二预制焊料层前，先在S6电沉积形成的电沉积第一金属层上电镀形成电镀第一金属层，电沉积第二金属层上电镀形成电镀第二金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410179738.2A CN117729831A (zh) | 2024-02-18 | 2024-02-18 | 一种半导体致冷器陶瓷双面集成电路及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410179738.2A CN117729831A (zh) | 2024-02-18 | 2024-02-18 | 一种半导体致冷器陶瓷双面集成电路及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117729831A true CN117729831A (zh) | 2024-03-19 |
Family
ID=90211098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410179738.2A Pending CN117729831A (zh) | 2024-02-18 | 2024-02-18 | 一种半导体致冷器陶瓷双面集成电路及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117729831A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318451A (ja) * | 2002-04-25 | 2003-11-07 | Kyocera Corp | 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール |
| JP2009043808A (ja) * | 2007-08-07 | 2009-02-26 | Sony Corp | 熱電装置及び熱電装置の製造方法 |
| CN102522412A (zh) * | 2011-12-28 | 2012-06-27 | 贵州振华风光半导体有限公司 | 高集成高可靠工作温度可控薄膜混合集成电路的集成方法 |
| KR20160126805A (ko) * | 2015-04-24 | 2016-11-02 | 엘지이노텍 주식회사 | 열전모듈 및 이를 포함하는 열전환장치 |
| US20210013696A1 (en) * | 2019-07-09 | 2021-01-14 | Applied Optoelectronics, Inc. | Techniques for attachment and alignment of optical components on a thermoelectric cooler (tec) and an optical subassembly implementing same |
| CN115636695A (zh) * | 2022-12-21 | 2023-01-24 | 四川科尔威光电科技有限公司 | 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法 |
-
2024
- 2024-02-18 CN CN202410179738.2A patent/CN117729831A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318451A (ja) * | 2002-04-25 | 2003-11-07 | Kyocera Corp | 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール |
| JP2009043808A (ja) * | 2007-08-07 | 2009-02-26 | Sony Corp | 熱電装置及び熱電装置の製造方法 |
| CN102522412A (zh) * | 2011-12-28 | 2012-06-27 | 贵州振华风光半导体有限公司 | 高集成高可靠工作温度可控薄膜混合集成电路的集成方法 |
| KR20160126805A (ko) * | 2015-04-24 | 2016-11-02 | 엘지이노텍 주식회사 | 열전모듈 및 이를 포함하는 열전환장치 |
| US20210013696A1 (en) * | 2019-07-09 | 2021-01-14 | Applied Optoelectronics, Inc. | Techniques for attachment and alignment of optical components on a thermoelectric cooler (tec) and an optical subassembly implementing same |
| CN115636695A (zh) * | 2022-12-21 | 2023-01-24 | 四川科尔威光电科技有限公司 | 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100492607C (zh) | 包括导电凸起的微电子器件及其制备方法 | |
| TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
| US7777352B2 (en) | Semiconductor device with semiconductor device components embedded in plastic package compound | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| US5904499A (en) | Package for power semiconductor chips | |
| JP5084509B2 (ja) | 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法 | |
| CN101379602B (zh) | 高电流半导体装置中低电阻低电感互连的制造方法 | |
| EP0382080A2 (en) | Bump structure for reflow bonding of IC devices | |
| CN106057749B (zh) | 半导体封装件及其制造方法 | |
| CN107924878A (zh) | 用于低温接合的结构和方法 | |
| US6613605B2 (en) | Interconnection method entailing protuberances formed by melting metal over contact areas | |
| US20060125076A1 (en) | Circuit boards, electronic devices, and methods of manufacturing thereof | |
| TW201620074A (zh) | 用於嵌入式半導體裝置封裝的電性互連結構及其製造方法 | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN104756267A (zh) | 发光装置及其制造方法以及发光装置安装体 | |
| KR101167805B1 (ko) | 패키지 기판 및 이의 제조방법 | |
| KR20020018930A (ko) | Ｍｏｓｆｅｔ를 이용한 보호 회로 장치 및 그 제조 방법 | |
| CN114586145A (zh) | 凸起结构的形成 | |
| JP3639515B2 (ja) | Ｍｏｓｆｅｔの実装構造の製造方法 | |
| CN108962846B (zh) | 一种厚膜混合集成电路的封装结构及其制作方法 | |
| WO2020010046A1 (en) | Semiconductor device with electroplated die attach | |
| CN117729831A (zh) | 一种半导体致冷器陶瓷双面集成电路及其制备方法 | |
| CN117729830A (zh) | 一种半导体致冷器陶瓷集成电路及其制备方法 | |
| JPH05235102A (ja) | 半導体装置 | |
| TW201225209A (en) | Semiconductor device and method of confining conductive bump material with solder mask patch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |