CN117712075A - 引线框及半导体装置 - Google Patents

引线框及半导体装置 Download PDF

Info

Publication number
CN117712075A
CN117712075A CN202211715502.3A CN202211715502A CN117712075A CN 117712075 A CN117712075 A CN 117712075A CN 202211715502 A CN202211715502 A CN 202211715502A CN 117712075 A CN117712075 A CN 117712075A
Authority
CN
China
Prior art keywords
groove
groove portion
lead frame
mounting region
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211715502.3A
Other languages
English (en)
Inventor
渡部和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN117712075A publication Critical patent/CN117712075A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的实施方式涉及引线框及半导体装置，能够抑制固装材料从半导体芯片的搭载区域流出。本实施方式所涉及的引线框具有：主体部，具有主面，该主面包含供半导体芯片搭载的搭载区域；引线部，与所述主体部连接；槽部，以将所述搭载区域包围的方式设置于所述主体部的主面，具有内侧面及外侧面；以及突出设置部，沿着所述槽部的内缘被突出设置。

Description

引线框及半导体装置
相关申请的交叉引用
本申请享有以日本专利申请2022－145352号(申请日：2022年9月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及引线框及半导体装置。
背景技术
作为使用引线框制造的半导体装置，存在MOSFET(Metal Oxide Semicond uctorField Effect Transistor)等。该半导体装置具有将经由固装材料而配置于金属板上的半导体芯片用模塑树脂等包覆的构造。模塑树脂会吸湿，由此在密封部与金属板之间水分凝集。在如上所述的状态下半导体装置成为高温的情况下，由于该水分的蒸汽压，有时密封部和金属板发生剥离。为了避免如上所述的情况，已知下述方法，即，在金属板设置槽部，抑制模塑树脂和金属板的剥离。
但是，在半导体装置的制造中，在半导体芯片经由固装材料而搭载于金属板上时，有时该固装材料从搭载区域流出。由此，例如固装材料流入槽部，容易发生密封部和金属板的剥离。
发明内容
本实施方式所涉及的引线框具有：主体部，具有主面，该主面包含供半导体芯片搭载的搭载区域；引线部，与所述主体部连接；槽部，以将所述搭载区域包围的方式设置于所述主体部的主面，具有内侧面及外侧面；以及突出设置部，沿着所述槽部的内缘被突出设置。
本发明的实施方式能够提供抑制固装材料从半导体芯片的搭载区域流出的引线框及半导体装置。
附图说明
图1A的(a)是实施方式所涉及的引线框的俯视图。
图1A的(b)是实施方式所涉及的引线框的侧视图。
图1B是第1实施方式所涉及的引线框的图1A的(a)中的I－I线剖视图。
图2是与第1实施方式所涉及的半导体装置的图1B相当的剖视图。
图3的(a)是第1实施方式所涉及的引线框的槽部的纵剖视图。图3的(b)是第1实施方式所涉及的半导体装置的槽部的纵剖视图。
图4的(a)是第1实施方式的第1变形例所涉及的引线框的槽部的纵剖视图。图4的(b)是第1实施方式的第2变形例所涉及的引线框的槽部的纵剖视图。
图5是第1实施方式的第3变形例所涉及的引线框的槽部的纵剖视图。
图6是形成第1实施方式所涉及的槽部的工具的立体图。
图7是用于对形成第1实施方式所涉及的槽部的工序进行说明的图。
图8的(a)是实施方式所涉及的槽部的侧面的SEM图像。图8的(b)是实施方式所涉及的主面的SEM图像。
图9的(a)是第2实施方式所涉及的引线框的槽部的纵剖视图。图9的(b)是第2实施方式所涉及的半导体装置的槽部的纵剖视图。
图10是用于对形成第2实施方式所涉及的槽部的工序进行说明的图。
图11的(a)是第3实施方式所涉及的引线框的槽部的纵剖视图。图11的(b)是第3实施方式所涉及的半导体装置的槽部的纵剖视图。
图12是形成第3实施方式所涉及的槽部的工具的局部透射立体图。
图13是形成第3实施方式所涉及的槽部的工具的局部透射正视图。
图14是形成第3实施方式所涉及的槽部的工具的侧视图。
图15是用于对形成第3实施方式所涉及的槽部的工序进行说明的图。
具体实施方式
以下，参照附图对本发明所涉及的实施方式进行说明。附图是示意性或者概念性的，各部分的比率等并不必须限于与现实的情况相同。在说明书和附图中，对与关于已有的附图叙述过的要素相同的要素，标注相同的附图标记而适当省略详细的说明。
此外，关于在本说明书中使用的对形状、几何学条件及物理特性以及它们的程度进行确定的、例如“正交”、“平行”、“相交成锐角”等的用语、尺寸、物理特性的值等，并不被严格的含义束缚，包含能够期待相同功能的程度的范围而进行解释。
(第1实施方式)
参照图1A及图1B，对第1实施方式所涉及的引线框1进行说明。图1A的(a)是本实施方式所涉及的引线框1的俯视图，图1A的(b)是本实施方式所涉及的引线框1的侧视图。图1B是本实施方式所涉及的引线框1的沿着图1A的(a)中的I－I线的剖视图。
如图1A及图1B所示，引线框1具有主体部(载置部)2、多个引线部4、槽部5、突出设置部6、突出设置部6A、连结杆7、框8和贯通孔9。引线框1例如是对金属板进行冲裁加工而得到的。此外，引线框1的材质并不特别受到限定，例如为铜、42％Ni－Fe合金(42合金)等。
主体部2具有包含搭载区域3的主面2s。搭载区域3也被称为底座部，是对后面记述的半导体芯片60进行搭载的区域。
引线部4在本实施方式中设置有3个，其中的1个与主体部2直接连接，剩余的2个经由连结杆7及框8而与主体部2连接。连结杆7及框8在使用引线框1制造半导体装置40(后面记述)的过程中被去除。此外，引线部4的根数及形状等是任意的。
槽部5在主体部2的主面2s以将搭载区域3包围的方式设置。此外，槽部5可以如图1A那样以将搭载区域3连续地包围的方式设置，也可以以将搭载区域3断续地包围的方式设置。
突出设置部6在主体部2的主面2s突出设置，沿槽部5的内缘(即，槽部5的两缘之中的搭载区域3侧)突出设置。即，突出设置部6以将搭载区域3包围的方式突出设置。详细内容在后面记述，由此，在对半导体芯片60进行搭载时，能够抑制固装材料80从搭载区域3流出。优选突出设置部6以将搭载区域3无间隙地包围的方式突出设置。此外，若是带来上述效果的范围，则可以在突出设置部6的一部分存在间隙。
突出设置部6A在主体部2的主面2s突出设置，沿槽部5的外缘(即，槽部5的两缘之中的与搭载区域3相反的一侧)突出设置。此外，突出设置部6A可以以将搭载区域3无间隙地包围的方式突出设置，也可以以虚线状设置有间隙。此外，如后面记述的图5所示，突出设置部6A也可以不突出设置。
贯通孔9设置于引线框1的主体部2。贯通孔9是供螺钉等插通而用于将半导体装置40固定于散热板等的孔。此外，也可以不设置贯通孔9。
接下来，参照图2，对使用引线框1制造的半导体装置40进行说明。图2是与本实施方式所涉及的半导体装置40的图1B相当的剖视图。半导体装置40例如是MOSFET等。
如图2所示，半导体装置40具有主体部(载置部)2、槽部5、突出设置部6、6A、半导体芯片60、密封部70和固装材料80。另外，虽然未图示，但半导体装置40还具有多个引线部4和贯通孔9。关于其中的主体部2、引线部4、槽部5、突出设置部6、6A及贯通孔9，由于与引线框1相同，因此省略说明。
半导体芯片60如图2所示，经由固装材料80而搭载于主体部2的搭载区域3。更详细地说，半导体芯片60经由固装材料80而搭载于由槽部5及突出设置部6、6A包围的主体部2的搭载区域3。此外，半导体芯片60也可以经由线缆(未图示)而与引线部4电连接。另外，半导体芯片60也可以经由固装材料80而与主体部2电连接。
此外，半导体芯片60的位置只要是在搭载区域3之上则是任意的。另外，也可以是多个半导体芯片搭载于搭载区域3。
密封部70以将突出设置部6、6A、半导体芯片60及固装材料80埋设的方式设置。另外，槽部5由密封部70填充。密封部70的材料例如为环氧树脂。
固装材料80的材料例如为固装膏、焊料、银烧结剂等。此外，如图2所示，突出设置部6的高度可以高于固装材料80的上表面的高度。由此，在半导体芯片60经由固装材料80而搭载于搭载区域3时，能够进一步抑制固装材料80从搭载区域3流出。另外，突出设置部6的高度高于固装材料80的上表面的高度例如在半导体芯片60搭载于突出设置部6的附近的情况、多个半导体芯片搭载于搭载区域3的情况下是有利的。
接下来，参照图3，对本实施方式所涉及的槽部5的剖面形状详细地进行说明。图3的(a)是本实施方式所涉及的引线框1的槽部5的纵剖视图。图3的(b)是本实施方式所涉及的半导体装置40的槽部5的纵剖视图。
如图3的(a)及图3的(b)所示，槽部5具有内侧面51、外侧面52及底面53。内侧面51以与主面2s正交的方式设置。另外，外侧面52以与主面2s正交且与内侧面51对置的方式设置。即，内侧面51和外侧面52以彼此对置的方式设置。底面53以将内侧面51和外侧面52连接的方式设置。如图3的(a)及图3的(b)所示，底面53是中央部分变高的倒V字状的形状。更详细地说，底面53至少包含部分面53a及部分面53b。在这里，部分面53a与内侧面51连接，与内侧面51相交成锐角。另外，部分面53b与外侧面52连接，与外侧面52相交成锐角。
此外，在本说明书中“2个面对置”是指2个面大致平行。即，在本实施方式中，内侧面51与外侧面52大致平行地设置。
如以上所述，根据本实施方式所涉及的引线框1及半导体装置40，突出设置部6以将搭载区域3包围的方式突出设置。由此，在半导体芯片60搭载于引线框1的主体部2时，能够抑制固装材料80从主体部2的搭载区域3流出。例如，能够抑制固装材料80流入槽部5而槽部5与密封部70之间的接合面积减少。另外，与不突出设置有突出设置部6的情况相比，主体部2与密封部70的接合面积增加，能够进一步抑制密封部70从主体部2剥离。此外，在本实施方式中，突出设置部6设为具有半圆状的剖面形状，但并不限定于此，也可以具有矩形形状、倒V字状(山型)等剖面形状。
另外，在本实施方式所涉及的引线框1及半导体装置40中，槽部5的形状如上述所示，内侧面51与主面2s正交，外侧面52与主面2s正交且与内侧面51对置，底面53将内侧面51和外侧面52连接。并且，底部53是包含与内侧面51相交成锐角的部分面53a和与外侧面52相交成锐角的部分面53b在内的形状。即，槽部5具有多个相交成锐角的面的组合。因此，在本实施方式所涉及的半导体装置40中，填充至槽部5的密封部70具有与槽部5的形状互补的形状。即，密封部70在填充至槽部5的部分中，具有多个相交成锐角的面的组合。由此，根据本实施方式，能够进一步抑制密封部70从主体部2剥离。
此外，槽部5的深度是任意的，但优选更深。通过加深槽部5，从而密封部70与槽部5的接合面积增加。由此，能够进一步抑制密封部70从主体部2剥离。在此后的实施方式中也是同样的。
此外，底面53的形状并不限定于上述的形状，例如也可以是如图4的(a)及图4的(b)所示的形状。在图4的(a)中，底面53A譬如是倒W字状的形状。另外，在图4的(b)中，底面53B是圆弧的形状，譬如是倒U字状的形状。底面53A及底面53B的任一个与内侧面51及外侧面52相交成锐角。因此，能够得到与上述本实施方式相同的效果。
另外，根据本实施方式所涉及的引线框1及半导体装置40，突出设置部6A沿着槽部5的外缘而突出设置。由此，与不突出设置有突出设置部6A的情况相比，主体部2与密封部70的接合面积增加，能够进一步抑制密封部70从主体部2剥离。此外，如图5所示，在槽部5的外缘也可以不突出设置有突出设置部6A。另外，在本实施方式中，突出设置部6A设为具有半圆状的剖面形状，但并不限定于此，也可以具有矩形形状、倒V字状(山型)等剖面形状。
(第1实施方式所涉及的引线框的制造方法)
接下来，参照图6及图7，对第1实施方式所涉及的引线框1的制造方法的一个例子进行说明。图6是为了形成本实施方式所涉及的槽部5而使用的工具100的立体图。图7是对形成本实施方式所涉及的槽部5的工序进行说明的纵剖视图。
首先，如图6所示，准备用于形成槽部5的工具100。工具100具有刃10和与刃10连接的超声波装置90。
刃10具有与槽部5互补的形状。即，刃10包含侧面11、侧面12和前端面13。在这里，侧面11与侧面12彼此平行。另外，前端面13包含与侧面11相交成锐角的部分面13a及与侧面12相交成锐角的部分面13b。此外，刃10的材料只要具有为了形成槽部5所需的硬度则是任意的，例如是超硬合金。
超声波装置90是对刃10赋予纵向及横向的超声波振动的超声波发生装置。超声波振动的振动频率例如为20kHz～100kHz。
接下来，如图7的(1)所示，准备引线框部件1A。引线框部件1A是没有形成槽部5和突出设置部6、6A的引线框1。然后，使工具100的刃10垂直地与引线框部件1A的主体部2的主面2s抵接。此外，引线框部件1A并不限定于上述情况，例如也可以是冲裁加工前的金属板。
接下来，如图7的(2)所示，通过超声波装置90在相对于主面2s垂直的方向(在图中为箭头方向)上赋予超声波振动。由此，形成包含与内侧面51、外侧面52及底面53相当的面在内的临时槽部。在这里，内侧面51及外侧面52与主面2s正交。另外，外侧面52与内侧面51对置。并且，底面53包含与内侧面51相交成锐角的部分面53a和与外侧面52相交成锐角的部分面53b。
接下来，如图7的(3)所示，通过超声波装置90在相对于主面2s平行的方向(为水平方向。在图中为箭头方向)上赋予超声波振动。由此，形成突出设置部6、6A。更详细地说，以刃10的侧面11与临时槽部的内侧面51抵接，且刃10的侧面12与临时槽部的外侧面52抵接的方式，对于刃10在水平方向上赋予超声波振动。由此，沿临时槽部的内缘形成突出设置部6，沿临时槽部的外缘形成突出设置部6A。其结果，形成槽部5、沿着槽部5的内缘突出设置的突出设置部6和沿着槽部5的外缘突出设置的突出设置部6A。
重复进行以上的工序，以使得槽部5及突出设置部6、6A将搭载区域3包围，由此能够制造具有本实施方式所涉及的槽部5、突出设置部6及突出设置部6A的引线框1。
此外，也可以同时使用多个工具100。由此能够缩短工序。在此后的实施方式中也是同样的。
此外，严格地说，在图7的(3)的工序中，在内侧面51与部分面53a相交的部分，或者在外侧面52与部分面53b相交的部分中，有时局部地产生具有水平的面的间隙等。本说明书中所使用的“相交成锐角”这一表现还包含存在该间隙等的情况。
另外，在图7的(3)的工序中，也可以通过使刃10的侧面12不与临时槽部的外侧面52抵接，由此形成图5所示的没有将突出设置部6A突出设置的槽部5。例如，在图7的(3)的工序中，对刃10赋予朝向内侧面51的横向(在图中为朝左方向)的力，由此形成不将突出设置部6A突出设置的槽部5。
参照图8，对本实施方式所涉及的引线框1的槽部5的内侧面51及外侧面52的表面粗糙度进行说明。图8的(a)是本实施方式所涉及的内侧面51(图中的“加工面”)的扫描型电子显微镜图像(SEM图像)。本图中示出了通过超声波振动在图8中从上方沿着箭头的朝向加工后的情形。图8的(b)是本实施方式所涉及的主面2s的SEM图像。
图8的(a)所示的本实施方式所涉及的槽部5的内侧面51(图中的“加工面”)的表面粗糙度，比图8的(b)所示的主面2s的表面粗糙度粗糙。另外，同样地，槽部5的外侧面52的表面粗糙度也比主面2s的表面粗糙度粗糙。其原因在于，通过超声波振动形成了槽部5。通过内侧面51及外侧面52的表面粗糙度比主面2s的表面粗糙度粗糙，由此锚固效应提高，能够进一步抑制密封部70从主体部2剥离。此外，表面粗糙度例如使用在JIS B 0601(2013)中规定的算术平均粗糙度Ra、最大高度Ry或者十点平均粗糙度Rz等进行评价。
此外，如图8的(b)所示，在本实施方式中，主面2s的表面没有被实施粗化处理，但并不限定于此，主面2s的表面也可以被实施粗化处理。
如以上所述，根据本实施方式所涉及的引线框1的制造方法，能够制造具有带有上述这样的形状的槽部5、突出设置部6及突出设置部6A的引线框1。
另外，根据本实施方式所涉及的引线框1的制造方法，槽部5的内侧面51及外侧面52的表面粗糙度比主面2s的表面粗糙度粗糙，因此能够提供能够进一步抑制密封部70从主体部2剥离的半导体装置40。
并且，根据本实施方式所涉及的引线框1的制造方法，与通过使用了模具的冲压加工而形成槽部5的情况相比，能够容易地变更槽部5的形状及配置。例如，对超声波装置90的设定进行变更，改变触碰刃10的位置、角度、次数等，由此能够容易地形成多样的形状的槽部5。
(第2实施方式)
参照图9，对第2实施方式所涉及的引线框及半导体装置进行说明。图9的(a)是本实施方式所涉及的引线框的槽部5A的纵剖视图。图9的(b)是本实施方式所涉及的半导体装置的槽部5A的纵剖视图。本实施方式和第1实施方式的差异点是槽部的形状。在下面的说明中，以与第1实施方式的差异点为中心进行说明，省略相同部分的说明。
如图9的(a)及图9的(b)所示，本实施方式所涉及的槽部5A具有内侧面51及外侧面52。内侧面51随着变深而向搭载区域3接近。另外，外侧面52随着变深而向搭载区域3接近，与内侧面51相交成锐角。即，在图9的(a)及图9的(b)所示的剖面中，槽部5A的纵剖面形状通过内侧面51及外侧面52而成为V字状。而且，槽部5A的底部(内侧面51与外侧面52相交的部分)与槽部5A的开口相比，位于搭载区域3侧。
在本实施方式中，如图9的(a)及图9的(b)所示，沿槽部5A的内缘而突出设置有突出设置部6。另一方面，突出设置部6A不沿槽部5B的外缘突出设置。
如图9的(b)所示，在本实施方式所涉及的半导体装置中，槽部5A由密封部70填充。密封部70具有与槽部5A互补的形状。
如以上所述，根据第2实施方式所涉及的引线框及半导体装置，突出设置部6以将搭载区域3包围的方式突出设置。由此，在半导体芯片60搭载于引线框的主体部2时，能够抑制固装材料80从主体部2的搭载区域3流出。另外，主体部2与密封部70的接合面积增加，能够进一步抑制密封部70从主体部2剥离。
另外，根据本实施方式所涉及的引线框及半导体装置，槽部5A的形状如上述所示，是内侧面51随着变深而向搭载区域3接近且外侧面52与内侧面51相交成锐角的形状。由此，填充至槽部5的密封部70的锚固效应提高，能够进一步抑制密封部70从主体部2剥离。
并且，密封部70在填充至槽部5的部分中具有相交成锐角的面的组合。由此，能够进一步抑制密封部70从主体部2剥离。
(第2实施方式所涉及的引线框的制造方法)
接下来，参照图10，对第2实施方式所涉及的引线框的制造方法的一个例子进行说明。图10是用于对形成第2实施方式所涉及的槽部5A的工序进行说明的图。在下面的说明中，以与第1实施方式所涉及的引线框的制造方法的差异点为中心进行说明，省略相同部分的说明。
首先，如图10所示，准备用于形成槽部5A的工具。工具具有刃20和与刃20连接的超声波装置(未图示)。此外，刃20的材料只要具有为了形成槽部5A而需要的硬度则是任意的，例如是超硬合金。超声波装置能够应用与在第1实施方式中说明的超声波装置90相同的装置。
接下来，如图10所示，准备引线框部件。然后，使刃20在斜方向上相对于引线框部件的主体部2的主面2s抵接。然后，通过超声波装置，对主面2s在斜方向(在图中为箭头方向)上赋予超声波振动。由此，形成图9的(a)所示的槽部5A及突出设置部6。
重复进行以上的工序，以使得槽部5A及突出设置部6将搭载区域3包围，由此能够制造具有图9的(a)所示的本实施方式所涉及的槽部5A及突出设置部6的引线框。
另外，本实施方式能够通过一个方向(斜方向)的超声波振动而制造槽部5A及突出设置部6。由此，与第1实施方式所涉及的引线框的制造方法相比，能够简化工序。
(第3实施方式)
参照图11，对第3实施方式所涉及的引线框及半导体装置进行说明。图11的(a)是本实施方式所涉及的引线框的槽部5B的纵剖视图。图11的(b)是本实施方式所涉及的半导体装置的槽部5B的纵剖视图。本实施方式与第1及第2实施方式的差异点是槽部的形状。在下面的说明中，以与第1及第2实施方式的差异点为中心进行说明，省略相同部分的说明。
如图11的(a)及图11的(b)所示，本实施方式所涉及的引线框的槽部5B具有内侧面51、外侧面52及底面53。槽部5B譬如是大致燕尾槽形状。即，设置为内侧面51随着变深而向搭载区域3接近且外侧面52随着变深而从搭载区域3远离。底面53以将内侧面51和外侧面52连接的方式设置。如图11的(a)及图11的(b)所示，底面53具有中央部分升高的倒V字状的形状。更详细地说，底面53包含部分面53a及部分面53b。在这里，部分面53a与内侧面51连接，与内侧面51相交成锐角。另外，部分面53b与外侧面52连接，与外侧面52相交成锐角。
在本实施方式中，如图11的(a)及图11的(b)所示，沿槽部5B的内缘而突出设置有突出设置部6。另外，沿槽部5B的外缘而突出设置有突出设置部6A。
如图11的(b)所示，本实施方式所涉及的半导体装置的槽部5B由密封部70填充。密封部70之中的填充至槽部5B的部分具有与槽部5B互补的形状。
如以上所述，根据第3实施方式所涉及的引线框及半导体装置，突出设置部6以将搭载区域3包围的方式突出设置。由此，在半导体芯片60搭载于引线框的主体部2时，能够抑制固装材料80从主体部2的搭载区域3流出。另外，主体部2与密封部70的接合面积增加，能够进一步抑制密封部70从主体部2剥离。
另外，根据本实施方式所涉及的引线框及半导体装置，槽部5B的形状如上述所示，是内侧面51随着变深而向搭载区域3接近、外侧面52随着变深而从搭载区域3远离、底面53将内侧面51和外侧面52连接、包含部分面53a和与部分面53a相交的部分面53b、部分面53a与内侧面51相交成锐角、部分面53b与外侧面52相交成锐角的形状。即，槽部5B具有多个相交成锐角的面的组合。在本实施方式所涉及的半导体装置中，具有与槽部5B互补的形状的密封部70在填充至槽部5B的部分中具有多个相交成锐角的面的组合。由此，能够进一步抑制密封部70从主体部2剥离。另外，与第2实施方式相比，填充至槽部5的密封部70的锚固效应进一步提高，能够进一步抑制密封部70从主体部2剥离。
另外，根据本实施方式所涉及的引线框及半导体装置，突出设置部6A沿槽部5B的外缘而突出设置。由此，主体部2与密封部70的接合面积增加，能够进一步抑制密封部70从主体部2剥离。
(第3实施方式所涉及的引线框的制造方法)
参照图12～图15，对第3实施方式所涉及的引线框的制造方法的一个例子进行说明。图12是用于形成本实施方式所涉及的槽部5B的工具300的局部透射立体图。图13是工具300的局部透射正视图，图14是工具300的侧视图。图15是用于对形成本实施方式所涉及的槽部5B的工序进行说明的图。此外，在图12、图13及图15中，为了容易理解工具300的构造，将近前侧(正面侧)的固定板32透射地示出。在下面的说明中，以与第1及第2实施方式所涉及的引线框的制造方法的差异点为中心进行说明，省略相同部分的说明。
首先，准备用于形成本实施方式所涉及的槽部5B的工具300。如图12～图14所示，工具300具有：超声波装置90；工具主体30；在工具主体30的正面和背面突出设置的多个弹簧固定部30a；一端与各弹簧固定部30a连接的多个弹簧31；与各弹簧31的另一端连接的2块固定板32；将2块固定板32彼此连接的2根固定销33；中心部分被各固定销33插通并枢轴支撑于各固定销33的2个切割刃34；在各切割刃34的正面及背面分别设置的弹簧固定部34a；以及两端与多个弹簧固定部34a连接并经由弹簧固定部34a将2个切割刃34彼此连接的多个弹簧35。2个切割刃34通过弹簧35的复原力而以前端34b彼此相对的方式闭合。此外，2个切割刃34的材料只要具有为了形成槽部5B而需要的硬度则是任意的，例如是超硬合金。
另外，工具主体30具有对切割刃34的一部分进行收容的凹部36。凹部36的形状形成为在切割刃34绕固定销33旋转时2个切割刃34的前端的宽度扩展。
在准备了上述的工具300后，如图15的(1)所示，使工具300垂直地与引线框部件的主体部的主面2s抵接。即，使工具300的切割刃34的前端34b如图15的(1)所示与主面2s抵接。
接下来，如图15的(2)所示，使超声波装置90驱动，相对于主面2s在垂直的方向(在图中为箭头方向)上赋予超声波振动。随着槽部的挖掘进展，切割刃34的前端34b从主面2s受到上方向的力而作为反作用，固定板32对抗弹簧31的复原力而相对于工具主体30上升。由此，切割刃34的基端34c沿工具主体30的凹部36的表面移动，从而各切割刃的前端34b对抗弹簧35的复原力向外侧移动，前端34b间的宽度扩展。其结果，形成图15的(2)所示的形状的槽部5B及突出设置部6、6A。
重复进行以上的工序，以使得槽部5B及突出设置部6、6A将搭载区域3包围，由此能够制造具有本实施方式所涉及的槽部5B及突出设置部6、6A的引线框。
此外，槽部5B也可以使用第2实施方式的工具，从2个斜方向进行超声波加工而形成。优选使用本实施方式的工具300。由此，能够通过一个方向(纵向)的超声波振动进行制造，能够缩短工序。另外，能够更稳定地形成槽部5B的形状。
对本发明的几个实施方式进行了说明，但这些实施方式及实施例是作为例子提示出的，并不是要对发明的范围进行限定。这些实施方式及实施例能够以其他各种方式实施，在不脱离发明的主旨的范围，能够进行各种省略、置换、变更。这些实施方式及实施例以及其变形包含于发明的范围及主旨，同样地包含于权利要求书所记载的发明和其等同的范围。
附图标记的说明
1 引线框
1A 引线框部件
2 主体部
2s 主面
3 搭载区域
4 引线部
5、5A、5B槽部
6、6A突出设置部
7 连结杆
8 框
9 贯通孔
10 刃
11、12侧面
13 前端面
20 刃
30 工具主体
30a、34a弹簧固定部
31、35 弹簧
32 固定板
33 固定销
34 切割刃
34b 前端
34c 基端
36 凹部
40 半导体装置
51 内侧面
52 外侧面
53 底面
60 半导体芯片
70 密封部
80 固装材料
90 超声波装置
100、300 工具

Claims (8)

1.一种引线框，其中，具有：
主体部，具有主面，该主面包含供半导体芯片搭载的搭载区域；
引线部，与所述主体部连接；
槽部，以将所述搭载区域包围的方式设置于所述主体部的主面，具有内侧面及外侧面；以及
突出设置部，沿着所述槽部的内缘被突出设置。
2.如权利要求1所述的引线框，其特征在于，
所述槽部的所述内侧面与所述主面正交，
所述槽部的所述外侧面与所述主面正交且与所述内侧面对置，
所述槽部还具有底面，该底面将所述内侧面和所述外侧面连接，并包含与所述内侧面相交成锐角的部分面和与所述外侧面相交成锐角的部分面。
3.如权利要求1所述的引线框，其特征在于，
所述槽部的所述内侧面随着变深而向所述搭载区域接近，所述槽部的所述外侧面与所述内侧面相交成锐角。
4.如权利要求1所述的引线框，其特征在于，
所述槽部的所述内侧面随着变深而向所述搭载区域接近，
所述槽部的所述外侧面随着变深而从所述搭载区域远离，
所述槽部还具有底面，该底面将所述内侧面和所述外侧面连接，并包含第1部分面和与所述第1部分面相交的第2部分面，
所述第1部分面与所述内侧面相交成锐角，
所述第2部分面与所述外侧面相交成锐角。
5.如权利要求1至4中任一项所述的引线框，其中，
所述槽部的所述内侧面的表面粗糙度比所述主面的表面粗糙度粗糙。
6.如权利要求1、2或4所述的引线框，其中，
还具有沿所述槽部的外缘设置的与所述突出设置部不同的另一突出设置部。
7.一种半导体装置，其中，
具有：
载置部，具有包含搭载区域的主面，且具有槽部和突出设置部，该槽部以将所述搭载区域包围的方式设置于所述主面并具有内侧面及外侧面，该突出设置部沿着所述槽部的内缘被突出设置；
半导体芯片，隔着固装材料搭载于所述载置部的所述搭载区域；以及
密封部，以将所述半导体芯片埋设的方式设置，填充至所述槽部。
8.如权利要求7所述的半导体装置，其中，
所述突出设置部的高度高于所述固装材料的上表面的高度。
CN202211715502.3A 2022-09-13 2022-12-28 引线框及半导体装置 Pending CN117712075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022145352A JP2024040777A (ja) 2022-09-13 2022-09-13 リードフレームおよび半導体装置
JP2022-145352 2022-09-13

Publications (1)

Publication Number Publication Date
CN117712075A true CN117712075A (zh) 2024-03-15

Family

ID=90141650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211715502.3A Pending CN117712075A (zh) 2022-09-13 2022-12-28 引线框及半导体装置

Country Status (3)

Country Link
US (1) US20240087994A1 (zh)
JP (1) JP2024040777A (zh)
CN (1) CN117712075A (zh)

Also Published As

Publication number Publication date
JP2024040777A (ja) 2024-03-26
US20240087994A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
KR20070098526A (ko) 리드 커터, 및 반도체 장치를 제조하는 방법
CN1842915A (zh) 面装配型电子部件及其制造方法
JP2019114640A (ja) 半導体モジュール
JP2020038914A (ja) 半導体装置
JP7367154B2 (ja) 半導体装置
CN117712075A (zh) 引线框及半导体装置
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
CN210123730U (zh) 半导体封装组件
CN104821301B (zh) 散热板和半导体装置
JP2016039321A (ja) リードフレーム、樹脂成型体、表面実装型電子部品、表面実装型発光装置、及びリードフレーム製造方法
JP2005039081A (ja) 半導体モジュールの放熱板
JP2020088319A (ja) 半導体装置
JP3666594B2 (ja) パッケージ型電子部品におけるリード端子の切断方法
EP1729342A1 (en) Heat sink board and manufacturing method thereof
US10431520B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3155943B2 (ja) 電子部品用パッケージの形成方法
JP3957579B2 (ja) 電子部品用パッケージ及びその形成方法
CN215896384U (zh) 一种具有防溢料功能的引线框架
CN111435647B (zh) 半导体装置的制造方法
JP4200150B2 (ja) リードフレームの製造方法
JP2022085967A (ja) 電子部品の製造方法
JP2020181864A (ja) 半導体装置および半導体装置の製造方法
JP7285225B2 (ja) リードフレーム及びその製造方法
JP4194317B2 (ja) リードフレーム加工用コイニングポンチ、及びコイニングポンチの製造方法
JP2007096357A (ja) 面実装型電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination