CN117711328A - 显示装置 - Google Patents

Abstract

本申请涉及一种显示装置。选通驱动器包括：第一扫描信号生成器，其通过级联连接的多个级输出用于驱动执行切换操作以将数据电压传送到像素的驱动晶体管的扫描晶体管的逻辑电压；第二扫描信号生成器，其通过级联连接的多个级输出用于驱动感测像素的发光元件的劣化的感测晶体管的逻辑电压；发光控制信号生成器，其通过级联连接的多个级输出用于控制像素的发光控制晶体管的逻辑电压；以及初始化电压生成器，其基于发光控制信号生成器由从第一扫描信号生成器的一些节点接收到的逻辑电压驱动，以向所述像素提供初始化电压。

Description

显示装置

本申请是原案申请号为202011526453.X的发明专利申请(申请日：2020年12月22日，发明名称：选通驱动器和包括其的有机发光显示装置)的分案申请。

技术领域

本发明涉及一种选通驱动器和包括该选通驱动器的有机发光显示(OLED)装置，更具体地，涉及一种集成了用于生成要提供给像素的发光控制信号的发光控制信号生成器和用于向像素提供初始化电压的初始化电压生成器的选通驱动器、以及包括该选通驱动器的OLED装置。

背景技术

在依赖信息的社会中，已经研发了与将视觉信息显示为图像或图片的显示装置领域相关的多种技术。显示装置当中的有机发光显示(OLED)装置使用通过电子和空穴的复合生成光的有机发光二极管来显示图片。OLED装置作为下一代显示装置已经受到关注，因为它具有快的响应速度并且能够根据自发光实现低灰度级表示。

OLED装置包括具有显示区域和非显示区域的显示面板，在该显示区域中设置有显示图像的像素，该非显示区域设置在显示区域周围并且不显示图像。每个像素由扫描信号驱动并发射亮度对应于数据电压的电平的光。

这种OLED装置包括：显示面板，该显示面板包括数据线、选通线、以及连接到数据线和选通线的多个像素；被配置为向选通线提供扫描信号的选通驱动器；以及被配置为向数据线提供数据电压的数据驱动器。选通驱动器可由显示面板的非显示区域中的面板内选通(GIP)电路形成。选通驱动器包括多个级。这些级向选通线提供扫描信号，每个扫描信号在选通高电压和选通低电压之间摆动。

在现有GIP电路中，需要一级来生成一个扫描信号。每一级由多个晶体管组成。为此，在像素阵列的数量增加的高分辨率模式中，扫描信号的数量也增加。因此，级的数量也会增加，从而导致选通驱动器的面积增加。选通驱动器面积的增加使得难以提供减小非显示区域的厚度的窄边框。

发明内容

因此，本发明涉及一种选通驱动器和包括该选通驱动器的有机发光显示(OLED)装置，其基本上消除了由于现有技术的限制和缺点导致的一个或更多个问题。

本发明的目的在于提供一种能够提供窄边框的选通驱动器、以及包括该选通驱动器的OLED装置。

本发明的另一目的在于提供一种具有初始化电压生成器的选通驱动器和包括该选通驱动器的OLED装置，该初始化电压生成器能够通过基于发光控制信号生成器的配置响应于扫描信号生成器的Q节点和QB节点处的逻辑电压执行切换操作来提供初始化电压。

本发明的其它优点、目的和特征将在以下描述中部分地进行阐述，并且对于本领域技术人员来说将在研究以下内容之后部分地变得显而易见，或者可以从本发明的实践中获得。本发明的目的和其它优点可以通过在书面说明书及其权利要求书以及附图中特别指出的结构来实现和获得。

为了实现这些目的和其它优点并且根据本发明的目的，如在此具体化和广泛描述地，选通驱动器包括：第一扫描信号生成器，该第一扫描信号生成器被配置为通过级联连接的多个级输出用于驱动扫描晶体管的逻辑电压，该扫描晶体管执行切换操作以将数据电压传送到像素的驱动晶体管；第二扫描信号生成器，该第二扫描信号生成器被配置为通过级联连接的多个级输出用于驱动感测晶体管的逻辑电压，该感测晶体管感测像素的发光元件的劣化；发光控制信号生成器，该发光控制信号生成器被配置为通过级联连接的多个级输出用于控制像素的发光控制晶体管的逻辑电压；以及初始化电压生成器，该初始化电压生成器基于发光控制信号生成器由从第一扫描信号生成器的一些节点接收的逻辑电压驱动，以向像素提供初始化电压。

初始化电压生成器可以包括被配置为分别接收在发光控制信号生成器的Q节点和QB节点处的逻辑电压并分别响应于接收到的逻辑电压而操作的开关晶体管，以及被配置为分别接收在第一扫描信号生成器的Q节点和QB节点处的逻辑电压并分别响应于接收到的逻辑电压而操作的开关晶体管。

初始化电压生成器可基于在第一扫描信号生成器的Q节点和QB节点处的逻辑电压输出用于控制提供初始化电压的逻辑电压。

初始化电压生成器可以与发光控制信号生成器同时接收开始脉冲和时钟。

初始化电压生成器可以包括第一开关晶体管，该第一开关晶体管由施加到其栅电极的发光控制信号生成器的QB节点处的逻辑电压导通，以通过其漏电极输出传送到其源电极的高电平初始化电压；第二开关晶体管，该第二开关晶体管由施加到其栅电极的第一扫描信号生成器的QB节点处的逻辑电压导通，以通过其源电极从第一开关晶体管接收输出电压并通过其漏电极输出高电平初始化电压；第三开关晶体管，该第三开关晶体管由施加到其栅电极的发光控制信号生成器的Q节点处的逻辑电压导通，以通过其漏电极输出传送到其源电极的低电平初始化电压；以及第四开关晶体管，该第四开关晶体管由施加到其栅电极的第一扫描信号生成器的Q节点处的逻辑电压导通，以通过其源极接收低电平初始化电压并通过其漏电极输出低电平初始化电压。

初始化电压生成器还可以包括：第五开关晶体管，该第五开关晶体管由施加到其栅电极的用于驱动发光控制信号生成器的低电平电压导通，以将发光控制信号生成器的Q节点处的逻辑电压传送到第三开关晶体管的栅电极；以及第六开关晶体管，该第六开关晶体管由施加到其栅电极的用于驱动第一扫描信号生成器的低电平电压导通，以将第一扫描信号生成器的Q节点处的逻辑电压传送到第四开关晶体管的栅电极。

应当理解，本发明的以上概述和以下详细描述是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。

附图说明

附图被包括以提供对本发明的进一步理解并且被并入并构成本申请的一部分，附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：

图1是示出根据本发明的有机发光显示(OLED)装置的构造的框图；

图2是根据本发明的一个实施方式的选通驱动器的框图；

图3是图2中的选通驱动器的集成电路的详细框图；

图4是图2中的选通驱动器的集成电路的详细电路图；

图5是根据本发明的另一实施方式的初始化电压生成器的电路图；

图6是图2中的选通驱动器的第一扫描信号生成器的电路图；和

图7是示出根据本发明的一个实施方式的初始化电压生成器的操作的波形图。

具体实施方式

针对说明书中公开的本发明的实施方式，为了描述本发明的实施方式的目的而例示了具体的结构和功能描述，并且本发明的实施方式可以以各种形式实现并且不应被解读为对本发明的限制。

本发明可以以各种方式修改并具有各种形式，并且将参考附图来详细描述特定实施方式。然而，本公开不应当被解释为限于在此阐述的实施方式，而是相反，本公开要覆盖落入本发明的精神和范围内的所有修改、等同物和替换。

虽然诸如“第一”、“第二”等的术语可以用于描述各种组件，但是这些组件不应受上述术语的限制。上述术语仅用于将一个组件与另一组件区分开。例如，在不脱离本发明的范围的情况下，第一组件可以称为第二组件，第二组件可以称为第一组件。

当元件“联接”或“连接”到另一元件时，应当理解，尽管该元件可以直接联接或连接到另一元件，但是第三元件可以存在于这两个元件之间。当元件“直接联接”或“直接连接”到另一元件时，应理解在这两个元件之间不存在元件。应以相同的方式来解读用于描述元件之间的关系的其它表示(即，“在……之间”，“直接在……之间”，“接近于”，“直接接近于”等)。

本说明书中使用的术语仅用于描述特定的实施方式，而不旨在限制本发明的范围。以单数形式描述的元件旨在包括多个元件，除非上下文清楚地指示其它。在本说明书中，将进一步理解，术语“包括”和“包含”指定存在所述的特征、整体、步骤、操作、元件、组件和/或其组合，但并不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组合。

除非另有定义，否则本文中使用的包括技术和科学术语的所有术语具有与本发明所属领域的普通技术人员通常理解的相同的含义。还应当理解，诸如在常用词典中定义的术语应当被解读为具有与其在相关技术的上下文中的含义一致的含义，并且不应以理想化或过度形式的感觉进行解读，除非在此明确地如此定义。

此外，当某个实施方式可以以不同方式实现时，在特定块中指定的功能或操作可以以与在流程图中指定的顺序不同的顺序来执行。例如，根据相关的功能或操作，可以同时执行或相反地执行两个连续的块。

在下面的描述中，形成在显示面板的基板上的像素电路和选通驱动电路可以用n型或p型晶体管来实现。例如，晶体管可以用金属氧化物半导体场效应晶体管(MOSFET)结构的晶体管来实现。晶体管是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在晶体管中，载流子从源极开始流动。漏极是载流子在晶体管中向外流动的电极。例如，载流子在晶体管中从源极流向漏极。在n型晶体管的情况下，载流子是电子，因此源极电压低于漏极电压，使得电子从源极流向漏极。由于在n型晶体管中电子从源极流向漏极，所以电流从漏极流向源极。在p型晶体管的情况下，载流子是空穴，因此源极电压高于漏极电压，使得空穴从源极流向漏极。由于在p型晶体管中空穴从源极流向漏极，因此电流从源极流向漏极。晶体管的源极和漏极不是固定的，并且可以根据施加到其上的电压而互换。

在下面的描述中，在p型晶体管中，导通电压可以是低电平电压，而截止电压可以是高电平电压。在n型晶体管中，导通电压可以是高电平电压，而截止电压可以是低电平电压。

在下文中，将参考附图来描述根据本发明的选通驱动器和包括该选通驱动器的有机发光显示(OLED)装置。

图1是显示根据本发明的OLED装置的构造的框图。图2是根据本发明的一个实施方式的选通驱动器的框图。参考图1，根据本发明的OLED装置包括显示面板100、数据驱动器300、第一选通驱动器200-L和第二选通驱动器200-R、以及定时控制器400。

根据本发明的OLED装置按照向选通线G1至Gn顺序提供扫描信号的行顺序扫描方式来向像素P提供数据电压。

显示面板100包括数据线D1至Dm(其中m是大于或等于2的正整数)、选通线G1至Gn(其中n是大于或等于2的正整数)、连接到数据线D1至Dm和选通线G1至Gn的像素P、以及第一选通驱动器200-L和第二选通驱动器200-R。

每个像素P可以连接到数据线D1至Dm中的任一条和选通线G1至Gn中的任一条。因此，当扫描信号被提供给相应的选通线时，每个像素P被提供相应数据线的数据电压，并且基于所提供的数据电压发射具有特定亮度的光。

第一选通驱动器200-L连接到选通线G1至Gn中的奇数编号的选通线G1、G3、……、Gn-1，以向其提供奇数编号的扫描信号。第二选通驱动器200-R连接到选通线G1至Gn中的偶数编号的选通线G2、G4、……、Gn以向其提供偶数编号的扫描信号。

详细地，第一选通驱动器200-L从定时控制器400接收第一选通控制信号GCS1。第一选通驱动器200-L响应于第一选通控制信号GCS1生成奇数编号的扫描信号，并将其提供给奇数编号的选通线G1、G3、……、Gn-1。第二选通驱动器200-R从定时控制器400接收第二选通控制信号GCS2。第二选通驱动器200-R响应于第二选通控制信号GCS2生成偶数编号的扫描信号，并将其提供给偶数编号的选通线G2、G4、……、Gn。即，第一选通驱动器200-L和第二选通驱动器200-R可以按照隔行方式来驱动，但不限于此。

第一选通驱动器200-L可以向显示面板100的一些选通线提供扫描信号，并且第二选通驱动器200-R可以向显示面板100的其它选通线提供扫描信号。

另选地，第一选通驱动器200-L可以向显示面板100的所有选通线提供扫描信号，并且第二选通驱动器200-R也可以向显示面板100的所有选通线提供扫描信号。在这种情况下，相同波形的扫描信号被提供给同一选通线。

显示面板100可以被划分为显示区域DA和非显示区域NDA。显示区域DA是其中设置有像素P以显示图像的区域。非显示区域NDA是设置在显示区域DA周围并且不显示图像的区域。第一选通驱动器200-L和第二选通驱动器200-R可以以面板内选通(GIP)方式设置在非显示区域NDA中。在图1中，第一选通驱动器200-L被示出为设置在显示面板100的非显示区域NDA的左部处，并且第二选通驱动器200-R被示出为设置在显示面板100的非显示区域NDA的右部处。然而，本发明不限于此。例如，第一选通驱动器200-L和第二选通驱动器200-R可以根据需要设置在非显示区域NDA中的显示面板100的非显示区域NDA的不同侧，或者设置在非显示区域NDA的同一侧，除非它们彼此交叠而不离开非显示区域NDA。

数据驱动器300连接到数据线D1到Dm。数据驱动器300从定时控制器400接收数字视频数据DATA和数据控制信号DCS，并响应于数据控制信号DCS将数字视频数据DATA转换成模拟数据电压。数据驱动器300向数据线D1至Dm提供模拟数据电压。数据驱动器300可以包括一个源驱动集成电路(IC)或多个源驱动IC。

定时控制器400从外部系统板接收数字视频数据DATA和定时信号TS。定时信号TS可以包括垂直同步信号、水平同步信号、数据使能信号和点时钟。定时控制器400基于定时信号TS生成用于控制第一选通驱动器200-L和第二选通驱动器200-R的操作定时的第一第二选通控制信号GCS1和和第二选通控制信号GCS2、以及用于控制数据驱动器300的操作定时的数据控制信号DCS。

第一选通控制信号GCS1和和第二选通控制信号GCS2中的每一个都可以包括开始脉冲、时钟和复位信号。

定时控制器400将数字视频数据DATA和数据控制信号DCS提供给数据驱动器300。定时控制器400向第一选通驱动器200-L提供第一选通控制信号GCS1，并向第二选通驱动器200-R提供第二选通控制信号GCS2。

图2是根据本发明的一个实施方式的选通驱动器的框图。如该图所示，选通驱动器200包括第一扫描信号生成器210、第二扫描信号生成器220和集成有发光控制信号生成器和初始化电压生成器的集成电路230。

图3是图2中的选通驱动器200的集成电路230的详细框图。如该图所示，集成电路230包括发光控制信号生成器231和初始化电压生成器232。第一扫描信号生成器210由输入到其中的开始脉冲VST和第一扫描信号时钟CLK驱动，以输出第一扫描信号SC1。发光控制信号生成器231由输入到其中的开始脉冲EMVST和发光控制信号时钟EMCLK驱动，以输出发光控制信号EM。

初始化电压生成器232接收发光控制信号生成器231的Q节点EM_Q和QB节点EM_QB处的逻辑电压以及第一扫描信号生成器210的Q节点SC1_Q和QB节点SC1_QB处的逻辑电压。此时，初始化电压生成器232与发光控制信号生成器231同时接收施加到发光控制信号生成器231的开始脉冲EMVST和和发光控制信号时钟EMCLK，并由开始脉冲EMVST和发光控制信号时钟EMCLK驱动，以输出要提供给像素的初始化电压Vini。

如图4所示，根据本发明的集成电路230包括发光控制信号生成器231和初始化电压生成器232。

发光控制信号生成器231包括第一晶体管T1至第七晶体管T7以及第一至第三电容器CON、CQ和CQB。第六晶体管T6和第七晶体管T7可以包括在输出发光控制信号EM的输出单元中。第一晶体管T1至第七晶体管T7中的任一个可以是双栅极晶体管。

在本实施方式中，发光控制信号生成器231的所有晶体管可以示例性地采用在被施加低电平电压的条件下导通而在被施加高电平电压的条件下截止的P型薄膜晶体管来实现，但是本发明不限于此。

第一晶体管T1具有连接到时钟线的栅电极、连接到开始脉冲线的源电极和连接到节点Q2的漏电极。第一晶体管T1根据施加到时钟线的发光控制信号时钟EMCLK的电压电平导通或截止。

第二晶体管T2具有连接到开始脉冲线的栅电极、连接到高电平电压线的源电极和连接到节点Q1的漏电极。第二晶体管T2根据提供到其栅电极的开始脉冲EMVST的电压电平导通或截止，以将高电平电压VEH传送到节点Q1或将其阻断。

第三晶体管T3具有连接到节点Q1的栅电极、连接到时钟线的源极和连接到节点EM_QB的漏电极。第三晶体管T3根据节点Q1的电压电平导通或截止，以将通过时钟线输入的发光控制信号时钟EMCLK的电压传送到节点EM_QB或将其阻断。

第四晶体管T4具有连接到节点Q2的栅电极、连接到高电平电压线的源电极和连接到节点EM_QB的漏电极。第四晶体管T4根据节点Q2的电压电平导通或截止，以将通过其源电极提供的高电平电压VEH传送到节点EM_QB转移或将其阻断。

第五晶体管T5具有连接到低电平电压线的栅电极、连接到节点Q2的源电极和连接到节点EM_Q的漏电极。第五晶体管T5总是由提供到其栅电极的低电平电压VEL导通，以将节点Q2处的逻辑电压传送到节点EM_Q。

第六晶体管T6具有连接到节点EM_Q的栅电极、连接到低电平电压线的源电极和连接到发光控制信号输出节点的漏电极。第六晶体管T6根据提供到其栅电极的节点EM_Q处的电压电平导通或截止，以将通过其源极提供的低电平电压VEL输出到发光控制信号输出节点或将其阻断。

第七晶体管T7具有连接到节点EM_QB的栅电极、连接到高电平电压线的源电极和连接到发光控制信号输出节点的漏电极。第七晶体管T7根据提供到其栅电极的节点EM_QB处的电压电平导通或截止，以将通过其源电极提供的高电平电压VEH输出到发光控制信号输出节点或将其阻断。

第一电容器CON的一端连接到节点Q1、另一端连接到时钟线。第二电容器CQ的一端连接到节点EM_Q，另一端连接到发光控制信号输出节点。第三电容器CQB的一端连接到节点EM_QB，另一端连接到高电平电压线。

初始化电压生成器232包括第八晶体管T8至第十一晶体管T11以及第一缓冲电容器C1BUF和第二缓冲电容器C2BUF。

第八晶体管T8具有连接到发光控制信号生成器231的节点EM_QB的栅电极、连接到高电平初始化电压线的源电极、以及连接到第九晶体管T9的源电极的漏电极。第八晶体管T8根据提供到其栅电极的发光控制信号生成器231的节点EM_QB处的电压电平导通或截止，以将通过其源电极提供的高电平初始化电压Vini_H传送到其漏电极或将其阻断。

第九晶体管T9具有连接到第一扫描信号生成器210的节点SC1_QB的栅电极、连接到第八晶体管T8的漏电极的源电极、以及连接到初始化电压输出节点的漏电极。第九晶体管T9根据提供给其栅电极的第一扫描信号生成器210的节点SC1_QB处的电压电平导通或截止，以将通过其源极提供的高电平初始化电压Vini_H传送到初始化电压输出节点或将其阻断。

第十晶体管T10具有连接到发光控制信号生成器231的节点EM_Q的栅电极、连接到低电平初始化电压线的源电极、以及连接到初始化电压输出节点的漏电极。第十晶体管T10根据发光控制信号生成器231的节点EM_Q的电压电平导通或截止，以将通过其源电极提供的低电平初始化电压Vini_L传送到初始化电压输出节点或将其阻断。

第十一晶体管T11具有连接到第一扫描信号生成器210的节点SC1_Q的栅电极、连接到低电平初始化电压线的源电极、以及连接到初始化电压输出节点的漏电极。第十一晶体管T11根据第一扫描信号生成器210的节点SC1_Q的电压电平导通或截止，以将通过其源极提供的低电平初始化电压Vini_L传送到初始化电压输出节点或将其阻断。

第一缓冲电容器C1BU的一端连接到发光控制信号生成器231的节点EM_Q，另一端连接到初始化电压输出节点。第二缓冲电容器C2BUF的一端连接到第一扫描信号生成器210的节点SC1_Q，另一端连接到初始化电压输出节点。

初始化电压生成器232的第九晶体管T9和第十一晶体管T11的栅电极分别接收第一扫描信号生成器210的节点SC1_QB和节点SC1_Q处的逻辑电压。

另一方面，可以如图5所示地来配置根据本发明的另一实施方式的初始化电压生成器232-2。第八晶体管T8至第十一晶体管T11以及第一缓冲电容器C1BUF和第二缓冲电容器C2BUF的配置与图4相同。此外，初始化电压生成器232-2可以包括第十二晶体管T12和第十三晶体管T13。

第十二晶体管T12具有连接到发光控制信号生成器231的低电平电压线的栅电极、连接到发光控制信号生成器231的节点EM_Q2的源电极、以及连接到发光控制信号生成器231的节点EM_Q和第十晶体管T10的栅电极的漏电极。第十二晶体管T12总是由发光控制信号生成器231的低电平电压VEL接通，以将基于发光控制信号生成器231的节点EM_Q2的电压电平的逻辑电压传送到第十晶体管T10的栅电极。

第十三晶体管T13具有连接到第一扫描信号生成器210的低电平电压线的栅电极、连接到第一扫描信号生成器210的节点SC1_Q'的源电极、以及连接到第一扫描信号生成器210的节点SC1_Q和第十一晶体管T11的栅电极的漏电极。第十三晶体管T13总是由第一扫描信号生成器210的低电平电压VGL导通，以将基于第一扫描信号生成器210的节点SC1_Q'的电压电平的逻辑电压传送到第十一晶体管T11的栅电极。

添加总是导通的第十二晶体管T12和第十三晶体管T13可以使得能够在发光控制信号生成器231的节点EM_Q2的电压电平与第一扫描信号生成器210的节点SC1_Q'的电压电平之间进行区分，并且能够在发光控制信号生成器231的节点EM_Q的电压电平和第一扫描信号生成器210的节点SC1_Q的电压电平之间进行区分。因此，发光控制信号生成器231的第一晶体管T1和第三晶体管T3的漏-源电压可以增大，从而使得可以防止装置可靠性的降低。

可以如图6所示地来配置第一扫描信号生成器210。

第一扫描信号生成器210包括第十四晶体管T14至第二十四晶体管T24以及第一自举电容器CQ和第二自举电容器CQB。第二十一晶体管T21和第二十二晶体管T22可以包括在输出单元中，该输出单元输出作为要传送到下一级的进位脉冲的逻辑电压。第二十三晶体管T23和第二十四晶体管T24可以包括在输出第一扫描信号SC1的输出单元中。

第十四晶体管T14具有连接到开始脉冲线的栅电极、连接到第二低电平电压线的源电极、以及连接到第十五晶体管T15的源电极的漏电极。第十四晶体管T14根据提供到其栅电极的开始脉冲VST的电压电平导通或截止，以将第二低电平电压VGL2传送到其漏电极或将其阻断。

第十五晶体管T15具有连接到第六时钟线的栅电极、连接到第十四晶体管T14的漏电极的源极、以及连接到节点SC1_Q'的漏电极。第十五晶体管T15根据提供到其栅电极的第六时钟CLK6的电压电平导通或截止，以将通过第十四晶体管T14传送到其源极的第二低电平电压VGL2传送到节点SC1_Q'或将其阻断。

第十六晶体管T16具有连接到节点SC1_QB的栅电极、连接到第二高电平电压线的源电极、和连接到节点SC1_Q'的漏电极。第十六晶体管T16根据提供到其栅电极的节点SC1_QB处的电压电平而导通或截止，以将通过其源电极传送的第二高电平电压VGH2传送到节点SC1_Q'或将其阻断。

第十七晶体管T17具有连接到第五时钟线的栅电极、连接到第二低电平电压线的源电极、和连接到节点SC1_QB的漏电极。第十七晶体管T17根据提供到其栅电极的第五时钟CLK5的电压电平导通或截止，以将通过其源极传送的第二低电平电压VGL2传送到与其漏电极连接的节点SC1_QB或将其阻断。

第十八晶体管T18具有连接到开始脉冲线的栅电极、连接到第二高电平电压线的源电极、和连接到节点SC1_QB的漏电极。第十八晶体管T18根据提供到其栅电极的开始脉冲VST的电压电平导通或截止，以将通过其源电极传送的第二高电平电压VGH2传送到连接到其漏电极的节点SC1_QB或将其阻断。

第十九晶体管T19具有连接到第二低电平电压线的栅电极、连接到节点SC1_Q'的源电极、和连接到节点SC1_Q的漏电极。第十九晶体管T19总是由提供到其栅电极的第二低电平电压VGL2导通，以将节点SC1_Q'处的电压传送到节点SC1_Q。

第二十晶体管T20具有连接到节点SC1_Q'的栅电极、连接到第二高电平电压线的源电极、和连接到节点SC1_QB的漏电极。第二十晶体管T20根据提供到其栅电极的节点SC1_Q'处的电压电平导通或截止，以将通过其源电极传送的第二高电平电压VGH2传送到连接到其漏电极的节点SC1_QB或将其阻断。

第二十一晶体管T21具有连接到节点SC1_Q的栅电极、连接到第一时钟线的源电极、和连接到逻辑输出节点的漏电极。第二十一晶体管T21根据提供到其栅电极的节点SC1_Q处的电压电平导通或截止，以将通过其源电极提供的第一时钟CLK1的逻辑电压输出到逻辑输出节点或将其阻断。

第二十二晶体管T22具有连接到节点SC1_QB的栅电极、连接到第二高电平电压线的源电极、和连接到逻辑输出节点的漏电极。第二十二晶体管T22根据提供到其栅电极的节点SC1_QB处的电压电平而导通或截止，以将通过其源电极提供的第二高电平电压VGH2输出到逻辑输出节点或将其阻断。

第一自举电容器CQ的一端连接到节点SC1_Q，另一端连接到逻辑输出节点。第一自举电容器CQ利用通过第十九晶体管T19提供的电流进行充电，以自举节点SC1_Q处的电压。

第二自举电容器CQB的一端连接到节点SC1_QB，另一端连接到第二高电平电压线。第二自举电容器CQB接收第二高电平电压VGH2以自举节点SC1_QB处的电压。

第二十三晶体管T23具有连接到节点SC1_Q的栅电极、连接到第一高电平电压线的源电极、和连接到第一扫描信号输出节点的漏电极。第二十三晶体管T23根据提供到其栅电极的节点SC1_Q处的电压电平导通或截止，以输出通过其源电极提供的第一高电平电压VGH1作为第一扫描信号SC1或将其阻断。

第二十四晶体管T24具有连接到节点SC1_QB的栅电极、连接到第一低电平电压线的源电极、和连接到第一扫描信号输出节点的漏电极。第二十四晶体管T24根据提供到其栅电极的节点SC1_QB处的电压电平导通或截止，以输出通过其源电极提供的第一低电平电压VGL1作为第一扫描信号SC1或将其阻断。

图7是示出根据本发明的一个实施方式的初始化电压生成器232的操作的波形图。

如图7所示，发光开始脉冲EMVST保持高电平，直到通过第一扫描信号生成器210的第六时钟线提供第六时钟信号CLK6。

通过第一发光控制信号时钟线施加的第一发光控制信号时钟EMCLK1可以在一个水平周期1H的周期处交替地具有低电平电压和高电平电压。

通过第二发光控制信号时钟线施加的第二发光控制信号时钟EMCLK2可以在一个水平周期1H的周期处交替地具有高电平电压和低电平电压。第一发光控制信号时钟EMCLK1和第二发光控制信号时钟EMCLK2可以具有彼此反相的高电平电压和低电平电压。

发光控制信号生成器231中的元件根据发光开始脉冲EMVST、第一发光控制信号时钟EMCLK1、第二发光控制信号时钟EMCLK2、高电平电压VEH和低电平电压VEL进行操作。

发光控制信号生成器231的第一晶体管T1总是由以彼此相反相位提供的第一发光控制信号时钟EMCLK1和第二发光控制信号时钟EMCLK2导通。通过经由第一晶体管T1的源电极提供的高电平电压的发光开始脉冲EMVST，将高电平电压施加到发光控制信号生成器231的节点EM_Q。此时，将低电平电压施加到发光控制信号生成器231的节点EM_QB以导通第七晶体管T7，从而使高电平电压VEH的发光控制信号EM输出到发光控制信号输出节点。

初始化电压生成器232的第八晶体管T8由提供到其栅电极的发光控制信号生成器231的节点EM_QB处的低电平电压导通。通过第八晶体管T8的源电极提供的高电平初始化电压Vini_H经由第八晶体管T8的漏电极传送到第九晶体管T9的源电极。

第九晶体管T9由提供到其栅电极的第一扫描信号生成器210的节点SC1_QB处的低电平电压导通。通过第九晶体管T9的源电极提供的高电平初始化电压Vini_H通过初始化电压输出节点输出。

此时，第十晶体管T10由发光控制信号生成器231的节点EM_Q处的高电平电压截止。此时，第十一晶体管T11由第一扫描信号生成器210的节点SC1_Q处的高电平电压截止。

另一方面，当第一扫描信号生成器210的节点SC1_QB处的电压从低电平电压变为高电平电压时，第九晶体管T9截止。此时，当第一扫描信号生成器210的节点SC1_Q处的电压从高电平电压变为低电平电压时，初始化电压生成器232的第十一晶体管T11导通。当第十一晶体管T11导通时，通过连接到第十一晶体管T11的源电极的低电平初始化电压线提供的低电平初始化电压Vini_L被输出到初始化电压输出节点。

当低电平电压的第五时钟CLK5被提供到第一扫描信号生成器210的第十七晶体管T17的栅电极时，第十七晶体管T17导通。提供到第十七晶体管T17的源电极的第二低电平电压VGL2被传送到第一扫描信号生成器210的节点SC1_QB。将节点SC1_QB处的低电平电压提供到第一扫描信号生成器210的第二十四晶体管T24的栅电极，以导通第二十四晶体管T24。因此，提供到第二十四晶体管T24的源电极的第一低电平电压VGL1被输出作为第一扫描信号生成器210的输出信号SC1。

此时，第一扫描信号生成器210的节点SC1_Q处的高电平电压被提供到初始化电压生成器232的第十一晶体管T11的栅电极，以截止第十一晶体管T11。

将发光控制信号生成器231的节点EM_QB处的低电平电压提供到初始化电压生成器232的第八晶体管T8的栅电极，以导通第八晶体管T8。第一扫描信号生成器210的节点SC1_QB处的低电平电压被提供到初始化电压生成器232的第九晶体管T9的栅电极，以导通第九晶体管T9。因此，提供到初始化电压生成器232的第八晶体管T8的源电极的高电平初始化电压Vini_H经由初始化电压生成器232的第九晶体管T9的漏电极输出到初始化电压输出节点。

当在低电平电压的开始脉冲VST被提供到第一扫描信号生成器210的第十四晶体管T14的栅电极的同时，低电平电压的第六时钟CLK6被提供到第一扫描信号生成器210的第十五晶体管T15的栅电极时，通过初始化电压生成器232输出的初始化电压Vini从高电平电压变为低电平电压。当低电平电压的第五时钟CLK5被提供到第一扫描信号生成器210的第十七晶体管T17的栅电极时，通过初始化电压生成器232输出的初始化电压Vini从低电平电压变为高电平电压。

如上所述，在根据本发明的选通驱动器和包括该选通驱动器的OLED装置中，集成发光控制信号生成器和初始化电压生成器，使得基于发光控制信号生成器由从第一扫描信号生成器的一些节点接收到的逻辑电压来驱动初始化电压生成器，以向像素提供初始化电压。因此，可以减小边框的尺寸。

从上面描述中可以明显看出，在根据本发明的选通驱动器和包括该选通驱动器的OLED装置中，发光控制信号生成器和初始化电压生成器被集成，使得边框的尺寸可以减小。

尽管为了说明目的公开了本发明的优选实施方式，但是本领域技术人员将理解，在不脱离如所附权利要求中公开的本发明的范围和精神的情况下，可以做出各种修改、添加和替换。

Claims (20)

1.一种显示装置，该显示装置包括：

多个像素，所述多个像素在扫描信号被供应到选通线时接收数据线的数据电压，所述多个像素响应于供应的所述数据电压而发光；

显示面板，所述显示面板包括设置有所述多个像素的显示区域和围绕所述显示区域的非显示区域；

选通驱动器，所述选通驱动器包括被配置为输出第一扫描信号的第一扫描信号生成器和被配置为输出发光控制信号的发光控制信号生成器，

其中，所述第一扫描信号生成器定位为比所述发光控制信号生成器更靠近所述显示区域。

2.根据权利要求1所述的显示装置，其中，所述选通驱动器包括第一选通驱动器电路和第二选通驱动器电路，

其中，所述第一选通驱动器电路位于所述显示区域的一侧，并且所述第二选通驱动器电路位于所述显示区域的另一侧。

3.根据权利要求2所述的显示装置，其中，所述第一选通驱动器电路和所述第二选通驱动器电路中的每一个包括：

被配置为输出所述第一扫描信号的相应的第一扫描信号生成器，

被配置为输出第二扫描信号的相应的第二扫描信号生成器，以及

被配置为输出所述发光控制信号的相应的发光控制信号生成器。

4.根据权利要求2所述的显示装置，该显示装置还包括：

被配置为将所述数据电压供应到所述多个像素的所述数据线的数据驱动器。

5.根据权利要求4所述的显示装置，该显示装置还包括：

被配置为将控制信号供应到相应的所述第一选通驱动器电路和所述第二选通驱动器电路的定时控制器。

6.根据权利要求5所述的显示装置，其中，所述第一选通驱动器电路和所述第二选通驱动器电路分别接收从所述定时控制器输出的包括开始脉冲、时钟和复位信号的控制信号。

7.根据权利要求2所述的显示装置，其中，所述第一选通驱动器电路和所述第二选通驱动器电路被配置为向所述选通线中的同一选通线提供相同的扫描信号。

8.根据权利要求3所述的显示装置，其中，所述发光控制信号生成器包括：

第一晶体管，所述第一晶体管具有连接到时钟线的栅极、连接到开始脉冲线的源极和连接到第二节点的漏极；

第二晶体管，所述第二晶体管具有连接到开始脉冲线的栅极、连接到高电平电压线的源极和连接到第一节点的漏极；

第三晶体管，所述第三晶体管具有连接到所述第一节点的栅极、连接到所述时钟线的源极和连接到所述发光控制信号生成器的QB节点的漏极；

第四晶体管，所述第四晶体管具有连接到所述第二节点的栅极、连接到所述高电平电压线的源极和连接到所述发光控制信号生成器的所述QB节点的漏极；

第五晶体管，所述第五晶体管具有连接到低电平电压线的栅极、连接到所述第二节点的源极和连接到所述发光控制信号生成器的Q节点的漏极；

第六晶体管，所述第六晶体管具有连接到所述Q节点的栅极、连接到所述低电平电压线的源极和连接到发光控制信号输出节点的漏极；以及

第七晶体管，所述第七晶体管具有连接到所述QB节点的栅极、连接到所述高电平电压线的源极和连接到所述发光控制信号输出节点的漏极。

9.根据权利要求8所述的显示装置，其中，所述发光控制信号生成器还包括：

第一电容器，所述第一电容器具有连接到所述第一节点的一个端子和连接到所述时钟线的另一端子；

第二电容器，所述第二电容器具有连接到所述Q节点的一个端子和连接到所述发光控制信号输出节点的另一端子；以及

第三电容器，所述第三电容器具有连接到所述QB节点的一个端子和连接到所述高电平电压线的另一端子。

10.根据权利要求9所述的显示装置，其中，所述第一选通驱动器电路连接到奇数选通线，并且所述第二选通驱动器电路连接到偶数选通线。

11.根据权利要求10所述的显示装置，其中，所述第一选通驱动器电路和所述第二选通驱动器电路以交错方式驱动。

12.根据权利要求3所述的显示装置，其中，所述第一扫描信号生成器包括：

第一晶体管，所述第一晶体管具有连接到开始脉冲线的栅极、连接到第二低电平电压线的源极和连接到第二晶体管的源极的漏极；

第二晶体管，所述第二晶体管具有连接到第六时钟线的栅极、连接到所述第一晶体管的漏极的源极以及连接到所述第一扫描信号生成器的Q’节点的漏极；

第三晶体管，所述第三晶体管具有连接到所述第一扫描信号生成器的QB节点的栅极、连接到第二高电平电压线的源极以及连接到所述Q’节点的漏极；

第四晶体管，所述第四晶体管具有连接到第五时钟线的栅极、连接到所述第二低电平电压线的源极以及连接到所述QB节点的漏极；

第五晶体管，所述第五晶体管具有连接到所述开始脉冲线的栅极、连接到所述第二高电平电压线的源极以及连接到所述QB节点的漏极；

第六晶体管，所述第六晶体管具有连接到所述第二低电平电压线的栅极、连接到所述Q’节点的源极以及连接到所述第一扫描信号生成器的Q节点的漏极；

第七晶体管，所述第七晶体管具有连接到所述Q’节点的栅极、连接到所述第二高电平电压线的源极以及连接到所述QB节点的漏极；

第八晶体管，所述第八晶体管具有连接到所述Q节点的栅极、连接到第一时钟线的源极以及连接到逻辑输出节点的漏极；

第九晶体管，所述第九晶体管具有连接到所述QB节点的栅极、连接到所述第二高电平电压线的源极以及连接到所述逻辑输出节点的漏极；

第十晶体管，所述第十晶体管具有连接到所述Q节点的栅极、连接到第一高电平电压线的源极以及连接到第一扫描信号输出节点的漏极；以及

第十一晶体管，所述第十一晶体管具有连接到所述QB节点的栅极、连接到第一低电平电压线的源极以及连接到所述第一扫描信号输出节点的漏极。

13.根据权利要求12所述的显示装置，其中，所述第一扫描信号生成器还包括：

第一自举电容器，所述第一自举电容器具有连接到所述Q节点的一个端子和连接到所述逻辑输出节点的另一端子；以及

第二自举电容器，所述第二自举电容器具有连接到所述QB节点的一个端子和连接到所述第二高电平电压线的另一端子。

14.根据权利要求2所述的显示装置，其中，所述第一选通驱动器电路和所述第二选通驱动器电路中的每一个包括被配置为向所述多个像素提供初始化电压的初始化电压生成器。

15.根据权利要求14所述的显示装置，其中，所述初始化电压生成器基于所述发光控制信号生成器由从所述第一扫描信号生成器的一些节点接收的电压驱动以向所述多个像素中的像素提供初始化电压。

16.根据权利要求15所述的显示装置，其中，所述初始化电压生成器包括：

第一组开关晶体管，所述第一组开关晶体管被配置为分别接收所述发光控制信号生成器的Q节点和QB节点处的电压，并分别响应于所述发光控制信号生成器的所述Q节点和所述QB节点处的所述电压而操作；以及

第二组开关晶体管，所述第二组开关晶体管被配置为分别接收所述第一扫描信号生成器的Q节点和QB节点处的电压，并分别响应于所述第一扫描信号生成器的所述Q节点和所述QB节点处的所述电压而操作。

17.根据权利要求16所述的显示装置，其中，所述初始化电压生成器基于所述第一扫描信号生成器的所述Q节点和所述QB节点处的逻辑电压输出用于控制所述初始化电压的供应的电压。

18.根据权利要求16所述的显示装置，其中，所述初始化电压生成器与所述发光控制信号生成器同时接收开始脉冲和时钟。

19.根据权利要求16所述的显示装置，其中，所述初始化电压生成器包括：

第一开关晶体管，所述第一开关晶体管由施加到所述第一开关晶体管的栅极的所述发光控制信号生成器的所述QB节点处的所述电压导通以通过所述第一开关晶体管的漏极输出传输至所述第一开关晶体管的源极的高电平初始化电压；

第二开关晶体管，所述第二开关晶体管由施加到所述第二开关晶体管的栅极的所述第一扫描信号生成器的所述QB节点处的所述电压导通以通过所述第二开关晶体管的源极从所述第一开关晶体管接收输出电压并通过所述第二开关晶体管的漏极输出所述高电平初始化电压；

第三开关晶体管，所述第三开关晶体管由施加到所述第三开关晶体管的栅极的所述发光控制信号生成器的所述Q节点处的所述电压导通以通过所述第三开关晶体管的漏极输出传输至所述第三开关晶体管的源极的低电平初始化电压；

第四开关晶体管，所述第四开关晶体管由施加到所述第四开关晶体管的栅极的所述第一扫描信号生成器的Q节点处的逻辑电压导通以通过所述第四开关晶体管的源极接收所述低电平初始化电压并通过所述第四开关晶体管的漏极输出所述低电平初始化电压；

第五开关晶体管，所述第五开关晶体管由施加到所述第五开关晶体管的栅极的用于驱动所述第二选通驱动器电路的低电平电压导通以将所述第二选通驱动器电路的Q节点处的逻辑电压传输到所述第三开关晶体管的所述栅极；以及

第六开关晶体管，所述第六开关晶体管由施加到所述第六开关晶体管的栅极的用于驱动所述第一选通驱动器电路的低电平电压导通以将所述第一选通驱动器电路的Q节点处的逻辑电压传输到所述第四开关晶体管的所述栅极。

20.根据权利要求19所述的显示装置，其中，所述初始化电压生成器还包括：

第一缓冲电容器，所述第一缓冲电容器具有连接到所述发光控制信号生成器的所述Q节点的一个端子和连接到初始化电压输出节点的另一端子；以及

第二缓冲电容器，所述第二缓冲电容器具有连接到所述第一扫描信号生成器的所述Q节点的一个端子和连接到所述初始化电压输出节点的另一端子。