CN117690962A - 氮化镓功率器件的结构、制造方法及电子设备 - Google Patents
氮化镓功率器件的结构、制造方法及电子设备 Download PDFInfo
- Publication number
- CN117690962A CN117690962A CN202410149194.5A CN202410149194A CN117690962A CN 117690962 A CN117690962 A CN 117690962A CN 202410149194 A CN202410149194 A CN 202410149194A CN 117690962 A CN117690962 A CN 117690962A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium nitride
- power device
- metal
- nitride power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 73
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 96
- 230000004888 barrier function Effects 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 108091006146 Channels Proteins 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 7
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000007740 vapor deposition Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种氮化镓功率器件的结构、制造方法及电子设备，属于半导体技术领域，包括衬底、缓冲层、沟道层、势垒层、第一盖层、多个第一金属层、第一绝缘层、第二金属层以及第三金属层；缓冲层位于衬底的上表面。沟道层位于缓冲层的上表面；势垒层位于沟道层的上表面；第一盖层位于势垒层的上表面且部分覆盖势垒层；多个第一金属层位于势垒层的上表面且位于第一盖层第一侧间隔设置；第一绝缘层位于多个第一金属层的上表面和势垒层上表面且位于第一盖层第一侧；第二金属层位于势垒层的上表面且位于第一盖层第二侧；第三金属层设置于第一盖层的上表面和第一绝缘层的上表面；实现了对漏源电流进行调制。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种氮化镓功率器件的结构、制造方法及电子设备。
背景技术
相关的氮化镓高电子迁移率晶体管(GaN high electron mobility transistor，GaN HEMT) 具有更高的电子迁移率，更适合高效能和高频应用。GaN HEMT 可实现更快的切换速度和更高的工作频率，因此能增进信号控制，因此，便可使用更小的电感、电容和变压器，进而减小电子设备的整体尺寸和重量。针对不同的应用，针对不同实际需求，需要设计不同漏源电流的GaN HEMT，然而，现有的氮化镓功率器件的结构对漏源电流的调制能力差。
故相关的氮化镓功率器件无法灵活调制漏源电流的缺陷。
发明内容
本申请的目的在于提供一种氮化镓功率器件的结构、制造方法及电子设备，旨在解决相关的氮化镓功率器件无法灵活调制漏源电流的问题。
本申请实施例提供了一种氮化镓功率器件的结构，包括：
衬底；
位于所述衬底的上表面的缓冲层；
位于所述缓冲层的上表面的沟道层；
位于所述沟道层的上表面的势垒层；
位于所述势垒层的上表面且部分覆盖所述势垒层的第一盖层；
位于所述势垒层的上表面且位于所述第一盖层第一侧间隔设置的多个第一金属层；
位于多个所述第一金属层的上表面和所述势垒层上表面且位于所述第一盖层第一侧的第一绝缘层；
位于所述势垒层的上表面且位于所述第一盖层第二侧的第二金属层；
设置于所述第一盖层的上表面和所述第一绝缘层的上表面的第三金属层。
在其中一个实施例中，所述沟道层为N型沟道层，所述第一盖层为P型第一盖层。
在其中一个实施例中，所述第一金属层为所述氮化镓功率器件的源极电极，所述第二金属层为所述氮化镓功率器件的漏极电极，所述第三金属层为所述氮化镓功率器件的栅极电极。
在其中一个实施例中，还包括：
位于所述第一盖层和所述第二金属层之间且位于所述势垒层的上表面的第二盖层；
位于所述第二盖层上表面的第四金属层。
在其中一个实施例中，所述第二盖层为P型第二盖层，所述第四金属层和所述第二金属层为所述氮化镓功率器件的漏极电极。
在其中一个实施例中，所述第一盖层、所述沟道层和所述缓冲层的材料包括氮化镓；所述势垒层的材料包括氮化铝镓。
本申请实施例还提供一种氮化镓功率器件的制造方法，所述制造方法包括：
在衬底的上表面形成缓冲层；
在所述缓冲层的上表面形成沟道层；
在所述沟道层的上表面形成势垒层；
在所述势垒层的部分上表面形成第一盖层；
在所述势垒层的上表面且位于所述第一盖层第一侧形成间隔设置的多个第一金属层，且在所述势垒层的上表面且位于所述第一盖层第二侧形成第二金属层；
在多个所述第一金属层的上表面和所述势垒层上表面且位于所述第一盖层第一侧形成第一绝缘层；
在所述第一盖层的上表面和所述第一绝缘层的上表面形成第三金属层。
在其中一个实施例中，在所述势垒层的部分上表面形成第一盖层的同时，在所述势垒层的部分上表面形成第二盖层；
所述在所述势垒层的上表面且位于所述第一盖层第一侧形成间隔设置的多个第一金属层，且在所述势垒层的上表面且位于所述第一盖层第二侧形成第二金属层的同时，在所述第二盖层上表面形成第四金属层。
在其中一个实施例中，所述第一金属层为所述氮化镓功率器件的源极电极，所述第二金属层为所述氮化镓功率器件的漏极电极，所述第三金属层为所述氮化镓功率器件的栅极电极。
本申请实施例还提供一种电子设备，所述电子设备包括上述的氮化镓功率器件的结构。
本发明实施例与现有技术相比存在的有益效果是：由于多个第一金属层位于所述势垒层的上表面且位于所述第一盖层第一侧间隔设置；第一绝缘层位于多个第一金属层的上表面和势垒层上表面且位于第一盖层第一侧；第三金属层设置于第一盖层的上表面和第一绝缘层的上表面；具体实施中，多个第一金属层作为源极电极，第三金属层作为栅极电极，从而在势垒层上表面源极电极和栅极电极交错设置，通过配置交错设置的源极电极的宽度和栅极电极的宽度，可以调节源极势垒高度，调节势垒层的电场，从而对漏源电流进行调制。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的氮化镓功率器件的结构的一种结构示意图；
图2为本申请一实施例提供的氮化镓功率器件的结构的另一种结构示意图；
图3为本申请实施例提供的氮化镓功率器件的制造方法中形成缓冲层的一种示意图；
图4为本申请实施例提供的氮化镓功率器件的制造方法中形成沟道层的一种示意图；
图5为本申请实施例提供的氮化镓功率器件的制造方法中形成势垒层的一种示意图；
图6为本申请实施例提供的氮化镓功率器件的制造方法中形成第一盖层的一种示意图；
图7为本申请实施例提供的氮化镓功率器件的制造方法中形成多个第一金属层和第二金属层的一种示意图；
图8为本申请实施例提供的氮化镓功率器件的制造方法中形成第一绝缘层的一种示意图；
图9为本申请实施例提供的氮化镓功率器件的制造方法中形成第三金属层的一种示意图；
图10为本申请实施例提供的氮化镓功率器件的制造方法中形成第一盖层和第二盖层的一种示意图；
图11为本申请实施例提供的氮化镓功率器件的制造方法中形成多个第一金属层、第二金属层和第四金属层的一种示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本发明实施例提供的氮化镓功率器件的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
氮化镓功率器件的结构，包括衬底90、缓冲层01、沟道层02、势垒层03、第一盖层04、多个第一金属层05、第一绝缘层06、第二金属层08以及第三金属层07。
缓冲层01位于衬底90的上表面。
沟道层02位于缓冲层01的上表面。
势垒层03位于沟道层02的上表面。
第一盖层04位于势垒层03的上表面且部分覆盖势垒层03。
多个第一金属层05位于势垒层03的上表面且位于第一盖层04第一侧间隔设置。
第一绝缘层06位于多个第一金属层05的上表面和势垒层03上表面且位于第一盖层04第一侧。
第二金属层08位于势垒层03的上表面且位于第一盖层04第二侧。
第三金属层07设置于第一盖层04的上表面和第一绝缘层06的上表面。
作为示例而非限定，沟道层02为N型沟道层，第一盖层04为P型第一盖层。
作为示例而非限定，第一侧可以为左侧，第二侧可以为右侧；或者
第二侧可以为左侧，第一侧可以为右侧。
需要说明的是，第一金属层05为氮化镓功率器件的源极电极，第二金属层08为氮化镓功率器件的漏极电极，第三金属层07为氮化镓功率器件的栅极电极。
如图2所示，氮化镓功率器件的结构还包括第二盖层09的第四金属层10。
位于第一盖层04和第二金属层08之间且位于势垒层03的上表面的第二盖层09；
位于第二盖层09上表面的第四金属层10。
需要说明的是，第二盖层09为P型第二盖层，第四金属层10和第二金属层08为氮化镓功率器件的漏极电极。第二盖层09的材料可以为氮化镓。
在漏极与栅极之间增加P型第二盖层09（P型GaN结构），该P型GaN结构与漏极电极连接，在空穴的注入下漏极附近的电子陷阱将大幅降低，从而提高漏源饱和电流并降低导通电阻，同时，减弱漏极附近的电场，提高耐压能力。
值得强调的是，第一盖层04、沟道层02和缓冲层01的材料包括氮化镓；势垒层03的材料包括氮化铝镓。
与一种氮化镓功率器件实施例相对应，本发明还提供了一种氮化镓功率器件的制造方法的一种实施例。
一种氮化镓功率器件的制造方法，方法包括步骤401至步骤407。
在步骤401中，如图3所示，在衬底90的上表面形成缓冲层01。
通过气相沉积或溅射在衬底90的上表面形成缓冲层01。
在步骤402中，如图4所示，在缓冲层01的上表面形成沟道层02。
通过气相沉积或溅射在缓冲层01的上表面形成沟道层02。
在步骤403中，如图5所示，在沟道层02的上表面形成势垒层03。
通过气相沉积或溅射在沟道层02的上表面形成势垒层03。
在步骤404中，如图6所示，在势垒层03的部分上表面形成第一盖层04。
通过气相沉积和显像在势垒层03的部分上表面形成第一盖层04。显像包括刻蚀工艺。
在步骤405中，如图7所示，在势垒层03的上表面且位于第一盖层04第一侧形成间隔设置的多个第一金属层05，且在势垒层03的上表面且位于第一盖层04第二侧形成第二金属层08。
通过气相沉积和显像在势垒层03的上表面且位于第一盖层04第一侧形成间隔设置的多个第一金属层05，通过气相沉积和刻蚀在势垒层03的上表面且位于第一盖层04第二侧形成第二金属层08。
在步骤406中，如图8所示，在多个第一金属层05的上表面和势垒层03上表面且位于第一盖层04第一侧形成第一绝缘层06。
通过气相沉积和显像在多个第一金属层05的上表面和势垒层03上表面且位于第一盖层04第一侧形成第一绝缘层06。
在步骤407中，如图9所示，在第一盖层04的上表面和第一绝缘层06的上表面形成第三金属层07。
通过气相沉积和显像在第一盖层04的上表面和第一绝缘层06的上表面形成第三金属层07。
具体实施中，如图10所示，在步骤404的同时，在势垒层03的部分上表面形成第二盖层09；具体实施中，通过气相沉积和显像在势垒层03的部分上表面形成第二盖层09。
如图11所示，在步骤405的同时，在第二盖层09上表面形成第四金属层10。
值得强调的是，第一金属层05为氮化镓功率器件的源极电极，第二金属层08为氮化镓功率器件的漏极电极，第三金属层07为氮化镓功率器件的栅极电极。第四金属层10也为氮化镓功率器件的漏极电极。
值得注意的是，金属层可以为金或钯。
本发明实施例包括衬底、缓冲层、沟道层、势垒层、第一盖层、多个第一金属层、第一绝缘层、第二金属层以及第三金属层；缓冲层位于衬底的上表面。沟道层位于缓冲层的上表面；势垒层位于沟道层的上表面；第一盖层位于势垒层的上表面且部分覆盖势垒层；多个第一金属层位于势垒层的上表面且位于第一盖层第一侧间隔设置；第一绝缘层位于多个第一金属层的上表面和势垒层上表面且位于第一盖层第一侧；第二金属层位于势垒层的上表面且位于第一盖层第二侧；第三金属层设置于第一盖层的上表面和第一绝缘层的上表面；从而在势垒层上表面源极电极和栅极电极交错设置，通过配置交错设置的源极电极的宽度和栅极电极的宽度，可以调节源极势垒高度，调节势垒层的电场，从而对漏源电流进行调制。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种氮化镓功率器件的结构，其特征在于，包括：
衬底；
位于所述衬底的上表面的缓冲层；
位于所述缓冲层的上表面的沟道层；
位于所述沟道层的上表面的势垒层；
位于所述势垒层的上表面且部分覆盖所述势垒层的第一盖层；
位于所述势垒层的上表面且位于所述第一盖层第一侧间隔设置的多个第一金属层；
位于多个所述第一金属层的上表面和所述势垒层上表面且位于所述第一盖层第一侧的第一绝缘层；
位于所述势垒层的上表面且位于所述第一盖层第二侧的第二金属层；
设置于所述第一盖层的上表面和所述第一绝缘层的上表面的第三金属层。
2.如权利要求1所述的氮化镓功率器件的结构，其特征在于，所述沟道层为N型沟道层，所述第一盖层为P型第一盖层。
3.如权利要求1所述的氮化镓功率器件的结构，其特征在于，所述第一金属层为所述氮化镓功率器件的源极电极，所述第二金属层为所述氮化镓功率器件的漏极电极，所述第三金属层为所述氮化镓功率器件的栅极电极。
4.如权利要求1所述的氮化镓功率器件的结构，其特征在于，还包括：
位于所述第一盖层和所述第二金属层之间且位于所述势垒层的上表面的第二盖层；
位于所述第二盖层上表面的第四金属层。
5.如权利要求4所述的氮化镓功率器件的结构，其特征在于，所述第二盖层为P型第二盖层，所述第四金属层和所述第二金属层为所述氮化镓功率器件的漏极电极。
6.如权利要求1至5任意一项所述的氮化镓功率器件的结构，其特征在于，所述第一盖层、所述沟道层和所述缓冲层的材料包括氮化镓；所述势垒层的材料包括氮化铝镓。
7.一种氮化镓功率器件的制造方法，其特征在于，所述制造方法包括：
在衬底的上表面形成缓冲层；
在所述缓冲层的上表面形成沟道层；
在所述沟道层的上表面形成势垒层；
在所述势垒层的部分上表面形成第一盖层；
在所述势垒层的上表面且位于所述第一盖层第一侧形成间隔设置的多个第一金属层，且在所述势垒层的上表面且位于所述第一盖层第二侧形成第二金属层；
在多个所述第一金属层的上表面和所述势垒层上表面且位于所述第一盖层第一侧形成第一绝缘层；
在所述第一盖层的上表面和所述第一绝缘层的上表面形成第三金属层。
8.根据权利要求7所述的氮化镓功率器件的制造方法，其特征在于，在所述势垒层的部分上表面形成第一盖层的同时，在所述势垒层的部分上表面形成第二盖层；
所述在所述势垒层的上表面且位于所述第一盖层第一侧形成间隔设置的多个第一金属层，且在所述势垒层的上表面且位于所述第一盖层第二侧形成第二金属层的同时，在所述第二盖层上表面形成第四金属层。
9.根据权利要求7所述的氮化镓功率器件的制造方法，其特征在于，所述第一金属层为所述氮化镓功率器件的源极电极，所述第二金属层为所述氮化镓功率器件的漏极电极，所述第三金属层为所述氮化镓功率器件的栅极电极。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至6任意一项所述的氮化镓功率器件的结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410149194.5A CN117690962B (zh) | 2024-02-02 | 2024-02-02 | 氮化镓功率器件的结构、制造方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410149194.5A CN117690962B (zh) | 2024-02-02 | 2024-02-02 | 氮化镓功率器件的结构、制造方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117690962A true CN117690962A (zh) | 2024-03-12 |
| CN117690962B CN117690962B (zh) | 2024-05-07 |
Family
ID=90128603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410149194.5A Active CN117690962B (zh) | 2024-02-02 | 2024-02-02 | 氮化镓功率器件的结构、制造方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117690962B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722465A (zh) * | 2004-07-14 | 2006-01-18 | 株式会社东芝 | 氮化物半导体器件 |
| CN101414637A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 凹槽绝缘交叠栅异质结场效应晶体管 |
| CN108321198A (zh) * | 2017-01-17 | 2018-07-24 | 株式会社东芝 | 半导体装置、电源电路、计算机和半导体装置的制造方法 |
| JP2019009321A (ja) * | 2017-06-26 | 2019-01-17 | 日本電信電話株式会社 | 電界効果型トランジスタ |
| CN110600549A (zh) * | 2019-10-21 | 2019-12-20 | 中证博芯（重庆）半导体有限公司 | 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法 |
| CN115274846A (zh) * | 2022-09-26 | 2022-11-01 | 晶通半导体(深圳)有限公司 | 高电子迁移率晶体管 |
| CN117374114A (zh) * | 2023-10-23 | 2024-01-09 | 电子科技大学 | 一种新型双复合GaN HEMT器件 |
-
2024
- 2024-02-02 CN CN202410149194.5A patent/CN117690962B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722465A (zh) * | 2004-07-14 | 2006-01-18 | 株式会社东芝 | 氮化物半导体器件 |
| CN101414637A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 凹槽绝缘交叠栅异质结场效应晶体管 |
| CN108321198A (zh) * | 2017-01-17 | 2018-07-24 | 株式会社东芝 | 半导体装置、电源电路、计算机和半导体装置的制造方法 |
| JP2019009321A (ja) * | 2017-06-26 | 2019-01-17 | 日本電信電話株式会社 | 電界効果型トランジスタ |
| CN110600549A (zh) * | 2019-10-21 | 2019-12-20 | 中证博芯（重庆）半导体有限公司 | 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法 |
| CN115274846A (zh) * | 2022-09-26 | 2022-11-01 | 晶通半导体(深圳)有限公司 | 高电子迁移率晶体管 |
| CN117374114A (zh) * | 2023-10-23 | 2024-01-09 | 电子科技大学 | 一种新型双复合GaN HEMT器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117690962B (zh) | 2024-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108074902B (zh) | 半导体器件 | |
| JP6522521B2 (ja) | 半導体デバイスの電極及びその製造方法 | |
| US9812534B2 (en) | Semiconductor device and method of manufacturing the same | |
| US10256100B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US8637905B2 (en) | Semiconductor device and fabrication method thereof | |
| US11056584B2 (en) | Semiconductor device | |
| TWI499058B (zh) | 氮化鎵二極體及積體組件 | |
| CN104157691B (zh) | 一种半导体器件及其制造方法 | |
| JP5789967B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
| CN103178106A (zh) | 用于异质结构的场效应晶体管的屏蔽罩 | |
| US20180308925A1 (en) | High electron mobility transistor | |
| TW201421648A (zh) | 半導體裝置 | |
| US20150069615A1 (en) | Semiconductor device | |
| CN110649096A (zh) | 一种高压n沟道HEMT器件 | |
| CN103681858A (zh) | 半导体装置 | |
| TW202101600A (zh) | 半導體裝置 | |
| CN102315262B (zh) | 半导体器件及其制造方法 | |
| CN115472686A (zh) | 一种低动态电阻增强型GaN器件 | |
| CN216250739U (zh) | 一种具有高导通能力的氮化镓晶体管 | |
| CN110649097A (zh) | 一种高压p沟道HEMT器件 | |
| CN117690962B (zh) | 氮化镓功率器件的结构、制造方法及电子设备 | |
| CN110880534B (zh) | 一种具有复合缓冲层的氮化镓异质结场效应晶体管 | |
| CN113224155A (zh) | 一种具有高导通能力的氮化镓晶体管及其制备方法 | |
| US20230080636A1 (en) | Device structure for power semiconductor transistor | |
| CN201829506U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |