CN117672826A - 封装方法 - Google Patents

Abstract

一种封装方法，包括：提供多个晶圆，晶圆包括键合面，晶圆包括第一晶圆和第二晶圆；在晶圆背向键合面的面形成应力平衡层，用于平衡晶圆的应力，所述应力包括拉应力或压应力；将第一晶圆与第二晶圆相键合，第一晶圆的键合面与第二晶圆的键合面相对设置；将第一晶圆与第二晶圆相键合后，去除应力平衡层。本发明提高了封装可靠性。

Description

封装方法

技术领域

本发明实施例涉及半导体封装技术领域，尤其涉及一种封装方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。相应的，对集成电路的封装要求也日益提高，在多芯片组件 (Multichip-Module，MCM)X、Y平面内的二维封装的基础上，沿Z方向堆叠的 3D封装技术得到了充分发展，且所述3D封装技术具有更高密度。

三维集成电路(3D IC：Three-Dimensional Integrated Circuit)是利用先进的芯片堆叠技术制备而成，将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快，从而满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。

根据三维集成电路中芯片间连接方法的不同，使堆叠的芯片能互连的技术分为金属引线封装(Wire Bonding)、倒装芯片封装(Wafer Bonding)以及穿透硅通孔封装(Through Silicon Via，TSV)。其中，由于TSV封装技术具有能够使芯片在三维方向堆叠的密度增大、芯片之间的互连线缩短、外形尺寸减小，并且可以大大改善芯片速度和低功耗的性能，成为了三维集成电路中堆叠芯片实现互连的最常用的方法。

发明内容

本发明实施例解决的问题是提供一种封装方法，提高封装可靠性。

为解决上述问题，本发明实施例提供一种封装方法，包括：提供多个晶圆，晶圆包括键合面，晶圆包括第一晶圆和第二晶圆；在晶圆背向键合面的面形成应力平衡层，用于平衡晶圆的应力，所述应力包括拉应力或压应力；将第一晶圆与第二晶圆相键合，第一晶圆的键合面与第二晶圆的键合面相对设置；将第一晶圆与第二晶圆相键合后，去除应力平衡层。

可选的，在所述晶圆背向所述键合面的面形成应力平衡层之前，所述封装方法还包括：对所述晶圆进行应力测试，获得所述晶圆的应力。

可选的，对所述晶圆进行应力测试的步骤包括：量测所述晶圆的弯曲程度；根据所述弯曲程度获得所述晶圆的应力。

可选的，在所述晶圆背向所述键合面的面形成应力平衡层之前，所述封装方法还包括：在所述键合面上形成保护膜；在所述晶圆背向所述键合面的面形成应力平衡层后，将所述第一晶圆与所述第二晶圆相键合之前，所述封装方法还包括：去除所述保护膜。

可选的，在所述晶圆背向所述键合面的面形成应力平衡层的步骤中，所述应力平衡层的应力与所述晶圆的应力大小相等且方向相反。

可选的，在所述晶圆背向所述键合面的面形成应力平衡层的步骤中，所述应力平衡层为单层结构或叠层结构。

可选的，在所述晶圆背向所述键合面的面形成应力平衡层的步骤中，所述应力平衡层的材料包括金属材料、无机材料和有机材料中的一种或多种。

可选的，所述金属材料包括铜、钛、铝、金、镍、铁、锡、银、锌或铬中的一种或多种；所述无机材料包括氧化硅、氮化硅、氮氧化硅和硅-玻璃键合结构材料；所述有机材料包括树脂。

可选的，在所述晶圆背向所述键合面的面形成应力平衡层后，将所述第一晶圆与所述第二晶圆相键合之前，所述封装方法还包括：图形化所述应力平衡层。

可选的，在所述晶圆背向所述键合面的面形成所述应力平衡层的工艺包括物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺或旋涂工艺。

可选的，采用湿法清洗工艺去除所述应力平衡层。

可选的，采用熔融键合或混合键合将所述第一晶圆与所述第二晶圆相键合。

可选的，去除所述应力平衡层后，所述封装方法还包括：对所述第一晶圆或第二晶圆进行背面减薄处理；在所述第一晶圆或第二晶圆进行背面减薄处理的面上形成与第一晶圆和第二晶圆中的器件电连接的互连结构；形成所述互连结构后，对所述第一晶圆和第二晶圆进行切割；或者，形成所述互连结构后，在所述互连结构顶部键合其他所述晶圆。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的封装方法中，在晶圆背向键合面的面形成应力平衡层，用于平衡所述晶圆的应力，有利于改善晶圆受到自身应力的影响而产生变形的程度，从而有利于提高键合面的表面平坦度，在键合的步骤中，有利于尽可能避免因晶圆变形过大而导致键合面之间产生空隙或键合面上焊垫错位的问题，减小第一晶圆和第二晶圆之间接触不良的概率，进而提高了第一晶圆与第二晶圆的键合效果，相应提高了封装可靠性。

附图说明

图1至图4是一种封装方法中各步骤对应的结构示意图；

图5至图12是本发明封装方法一实施例中各步骤对应的结构示意图；

具体实施方式

由背景技术可知，目前封装可靠性有待提高。现结合一种封装方法分析封装可靠性有待提高的原因。

图1至图4是一种封装方法中各步骤对应的结构示意图。

参考图1，提供多个晶圆10，晶圆10包括键合面10a，晶圆10包括第一晶圆11(如图1(a)所示)和第二晶圆12(如图1(b)所示)。

在半导体工艺制程中，晶圆10自身会带有应力，包括张应力和压应力，从而导致晶圆10产生弯曲变形，如图1(a)示出了晶圆10带有张应力的形貌。

参考图2，将第一晶圆11与第二晶圆12相键合，第一晶圆11的键合面10a 与第二晶圆12的键合面10a相对设置。

由于第一晶圆11产生弯曲变形，将第一晶圆11与第二晶圆12相键合时，在第一晶圆11和第二晶圆12的键合面10a处容易产生气泡，导致第一晶圆11 和第二晶圆12的键合面10a难以紧密贴合，影响第一晶圆11和第二晶圆12的键合效果。

结合参考图3和图4，图4是图3的剖视图，当第一晶圆11和第二晶圆12 均因带有应力而产生弯曲变形时，也容易导致第一晶圆11和第二晶圆12的键合面10a难以紧密贴合，而且，第一晶圆11和第二晶圆12的变形程度也不一致，还容易导致在第一晶圆11和第二晶圆12的键合面10a上的焊垫20错位的问题，从而导致第一晶圆11和第二晶圆12之间接触不良的问题，进而影响第一晶圆11和第二晶圆12的键合效果，相应影响了封装可靠性。

为解决上述问题，本发明实施例提供一种封装方法，包括：提供多个晶圆，晶圆包括键合面，晶圆包括第一晶圆和第二晶圆；在晶圆背向键合面的面形成应力平衡层，用于平衡晶圆的应力，应力包括拉应力或压应力；将第一晶圆与第二晶圆相键合，第一晶圆的键合面与第二晶圆的键合面相对设置；将第一晶圆与第二晶圆相键合后，去除应力平衡层。

本发明实施例提供的封装方法中，在晶圆背向键合面的面形成应力平衡层，用于平衡所述晶圆的应力，有利于改善晶圆受到自身应力的影响而产生变形的程度，从而有利于提高键合面的表面平坦度，在键合的步骤中，有利于尽可能避免因晶圆变形过大而导致键合面之间产生空隙或键合面上焊垫错位的问题，减小第一晶圆和第二晶圆之间接触不良的概率，进而提高了第一晶圆与第二晶圆的键合效果，相应提高了封装可靠性。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图12是本发明封装方法第一实施例中各步骤对应的结构示意图。

结合参考图5和图6，提供多个晶圆100，晶圆100包括键合面100a，晶圆100包括第一晶圆110(如图5(a)所示)和第二晶圆120(如图5(b)所示)。

本实施例中，封装方法用于实现晶圆级系统封装，晶圆100用于在后续工艺中相互进行键合。

本实施例中，晶圆100采用集成电路制作技术所制成，晶圆100包括衬底 (未标示)和位于衬底上的电路结构(未标示)，键合面100a为电路结构露出的表面，后续实现晶圆100之间的键合后，能够实现晶圆100的电路结构之间的电连接，从而实现封装结构的正常功能。

作为一种示例，晶圆100的衬底为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。

本实施例中，键合面100a上形成有焊垫(Pad)(未示出)，用于在后续晶圆100之间相互键合的步骤中，实现晶圆100的电路结构之间的电连接。

本实施例中，焊垫的材料为导电材料。本实施例中，焊垫的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的一种或多种，具有较好的导电效果。

需要说明的是，采用集成电路制作技术制成晶圆100后，晶圆100通常自身带有应力，包括张应力和压应力，从而导致晶圆100产生弯曲变形，如图6 (c)示出了晶圆100带有张应力的形貌，如图6(d)示出了晶圆100带有压应力的形貌。

继续参考图5，后续在晶圆100背向键合面100a的面形成应力平衡层之前，封装方法还包括：对晶圆100进行应力测试，获得晶圆100的应力。

对晶圆100进行应力测试，获得晶圆100的应力，为后续在晶圆100背向键合面100a的面形成的应力平衡层所需平衡的应力，从而进行应力测试获得的应力作为后续形成应力平衡层的基准。

具体地，本实施例中，对晶圆100进行应力测试的步骤包括：量测晶圆100 的弯曲程度；根据弯曲程度获得晶圆100的应力。

量测晶圆100的弯曲程度，用于获得晶圆100的键合面100a为内凹或外凸、以及内凹的尺寸或外凸的尺寸。

相应的，根据弯曲程度获得晶圆100的应力的步骤中，当晶圆100的键合面100a为内凹时，根据内凹的尺寸，获得晶圆100的张应力；当晶圆100的键合面100a为外凸时，根据外凸的尺寸，获得晶圆100的压应力。

参考图7，后续在晶圆100背向键合面100a的面形成应力平衡层之前，封装方法还包括：在键合面100a上形成保护膜200。

后续需要翻转晶圆100，在晶圆100背向键合面100a的面形成应力平衡层，从而在键合面100a上形成保护膜200，用于在形成应力平衡层的过程中提供支撑，同时保护键合面100a的电路结构，防止在晶圆100背向键合面100a的面进行工艺制程的过程中，键合面100a被划伤或污染。

具体地，本实施例中，在第一晶圆110的键合面100a上形成保护膜200；在第二晶圆120的键合面100a上形成保护膜200。

本实施例中，保护膜200包括树脂膜。

树脂膜成本较低且易获取，且能够起到较好的保护作用，而且，利用静电作用即可将树脂膜贴合在键合面100a的表面，简单易操作，同时减少其他材料对键合面100a的电路结构的影响。

在其他实施例中，保护膜还可以为无机膜，具体地，无机膜的材料包括氮化硅、氧化硅或碳化钛。

结合参考图8和图9，在晶圆100背向键合面100a的面100b形成应力平衡层300，用于平衡晶圆100的应力。

本实施例中，在晶圆100背向键合面100a的面100b形成应力平衡层300，用于平衡晶圆100的应力，有利于改善晶圆100受到自身应力的影响而产生变形的程度，从而有利于提高键合面100a的表面平坦度，在键合的步骤中，有利于尽可能避免因晶圆100变形过大而导致键合面100a之间产生空隙或键合面 100a上焊垫错位的问题，减小第一晶圆110和第二晶圆120之间接触不良的概率，进而提高了第一晶圆110与第二晶圆120的键合效果，相应提高了封装可靠性。

而且，晶圆100背向键合面100a的面100b为衬底的面，则在晶圆100背向键合面100a的面100b形成应力平衡层300，有利于在平衡晶圆100的应力的同时，减小对晶圆100中的电路结构的影响。

本实施例中，在晶圆100背向键合面100a的面100b形成应力平衡层300 的步骤中，应力平衡层300的应力与晶圆100的应力大小相等且方向相反。

应力平衡层300的应力与晶圆100的应力大小相等且方向相反，从而能够消除晶圆100自身带的应力，相应使得晶圆100恢复平整。

具体地，图9(c)为图6(c)在本步骤对应的视图，当晶圆100具有张应力时，形成具有压应力且应力大小与张应力相等的应力平衡层300，改善了晶圆100的弯曲变形程度，获得了平整度较好的键合面100a；图9(d)为图6(d) 在本步骤对应的视图，当晶圆100具有压应力时，形成具有张应力且应力大小与压应力相等的应力平衡层300，改善了晶圆100的弯曲变形程度，获得了平整度较好的键合面100a。

本实施例中，在晶圆背100向键合面100a的面100b形成应力平衡层300 的步骤中，应力平衡层300为单层结构或叠层结构。

晶圆100自身所带的应力为经由半导体工艺制程获得，则每个晶圆100的应力通常难以统一，应力平衡层300采用单层结构或叠层结构，从而能够灵活选取应力平衡层300的材料、厚度和层数，获得具有不同应力的应力平衡层300，适应于具有不同应力的各个晶圆100。

本实施例中，在晶圆背100向键合面100a的面100b形成应力平衡层300 的步骤中，应力平衡层300的材料包括金属材料、无机材料和有机材料中的一种或多种。

金属材料、无机材料和有机材料为具有与自身材料相关的应力的材料，有利于通过选取材料获得符合工艺需求的应力，采用金属材料、无机材料和有机材料能够构成单结构或叠层结构的具有不同应力的应力平衡层300，而且，后续还需要去除应力平衡层300，采用金属材料、无机材料和有机材料形成应力平衡层300也使得后续易于去除。

具体地，本实施例中，金属材料包括铜、钛、铝、金、镍、铁、锡、银、锌或铬中的一种或多种。

铜、钛、铝、金、镍、铁、锡、银、锌或铬成本较低且易获取，后续也可以通过简单清洗即可去除，而且，铜、钛、铝、金、镍、铁、锡、银、锌或铬具有较强的应力，从而采用厚度较小的应力平衡层300即可起到较强的应力平衡作用。

本实施例中，无机材料包括氧化硅、氮化硅、氮氧化硅和硅-玻璃键合结构(Silicon On Glass，SOG)材料。

氧化硅、氮化硅、氮氧化硅和硅-玻璃键合结构材料成本较低且易获取，后续也可以通过简单清洗即可去除，而且氧化硅、氮化硅、氮氧化硅和硅-玻璃键合结构材料不会引入金属离子污染的问题，有利于减小对晶圆100的影响。

本实施例中，有机材料包括树脂。

树脂成本较低且易获取，且成膜温度较低，有利于减小高温对晶圆100结构的影响，后续的去除工艺也较为简单。

本实施例中，在晶圆100背向键合面100a的面100b形成应力平衡层300 的工艺包括物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺或旋涂工艺。

物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺或旋涂工艺沉积的膜层厚度均匀性较好，有利于形成膜层厚度较为均匀的应力平衡层300，从而有利于使得应力平衡层300对晶圆100的应力平衡效果更为均匀。

作为一种示例，应力平衡层300采用氮化硅或氧化硅的材料在晶圆100背向键合面100a的面100b沉积形成，应力平衡层300可以带有压应力也可以带有拉应力，这与氮化硅或氧化硅在沉积过程中的工艺温度、工艺压力、气体流速以及功率相关。例如改变工艺条件可以改变应力的大小，还可以使压应力转变为拉应力，或者使拉应力转变为压应力。氧化硅、氮化硅、氮氧化硅等无机材料均具有以上特性。

作为另一种示例，应力平衡层300采用铝或铜的材料在晶圆100背向键合面100a的面100b沉积形成，通常应力平衡层300表现为具有压应力。

在其他实施例中，在晶圆背向所述键合面的面形成应力平衡层后，后续将第一晶圆与第二晶圆相键合之前，封装方法还可以包括：图形化应力平衡层。

当在晶圆背向所述键合面的面形成应力平衡层后，应力平衡层所带来的应力仍无法较好地平衡晶圆自身的应力，可以通过图形化应力平衡层，改变应力平衡层的应力(例如，增大应力或减小应力)，使得图形化后的应力平衡层所具有的应力能够较好地平衡晶圆自身的应力。

例如，在晶圆背向所述键合面的面形成金属材料的应力平衡层，由于金属材料的应力较大，可以通过图形化应力平衡层减小金属材料的应力，使得图形化后的应力平衡层所具有的应力能够平衡晶圆自身的应力。

参考图10，将第一晶圆110与第二晶圆120相键合，第一晶圆110的键合面100a与第二晶圆120的键合面100a相对设置。

通过将第一晶圆110与第二晶圆120相键合，实现第一晶圆110与第二晶圆120的系统集成。

本实施例中，采用熔融键合(Fusion Bonding)或混合键合(Hybrid Bonding) 将第一晶圆110与第二晶圆120相键合。

采用熔融键合将第一晶圆110与第二晶圆120键合在一起，第一晶圆110 与第二晶圆120之间均构成氧化硅-氧化硅的共价键，熔融键合的工艺温度较低 (室温即可)，且工艺压力较低，有利于减小高温高压对键合面100a中金属焊垫的键合对准精度的影响，使得第一晶圆110与第二晶圆120较高效且较高精度的键合，而且，熔融键合无需其它的键合介质，成本较低，且制程成熟简单。

具有较高的键合强度，进从而提高封装成品率。

混合键合是通过Si-Si直接键合、以及Metal-Metal热压键合将第一晶圆110 与第二晶圆120键合在一起，有利于增加键合强度(bonding strength)，提高晶圆100的键合质量，从而提高了封装可靠性。

需要说明的是，为了露出第一晶圆110和第二晶圆120的键合面100a，在晶圆100背向键合面100a的面100b形成应力平衡层300后，将第一晶圆110 与第二晶圆120相键合之前，封装方法还包括：去除保护膜200。

去除保护膜200，为将第一晶圆110与第二晶圆120相键合做准备。

具体地，本实施例中，去除第一晶圆110的保护膜200；去除第二晶圆120 的保护膜200。

本实施例中，保护膜200为利用静电作用贴合在键合面100a的表面的树脂膜，则人工撕下即可去除保护膜200，有利于减小额外的去除工艺对晶圆100 中电路结构的影响。

参考图11，将第一晶圆110与第二晶圆120相键合后，去除应力平衡层300。

去除应力平衡层300，露出第一晶圆110和第二晶圆120的衬底，为后续在衬底上进行的工艺制程提供工艺平台。

本实施例中，采用湿法清洗工艺去除应力平衡层300。

湿法清洗工艺的成本相对较低，工艺制程成熟且操作步骤简单，同时，湿法清洗工艺有利于实现较大的清洗选择比，有利于将应力平衡层300去除干净，同时减小对晶圆100的损伤。

具体地，本实施例中，进行湿法清洗工艺的溶液包括SC1溶液、SC2溶液、丙酮溶液、异丙醇溶液和超纯水溶液中的一种或多种。

本实施例中，针对金属材料、无机材料或有机材料的应力平衡层300，需灵活采用对应的溶液进行湿法清洗工艺。

参考图12，去除应力平衡层300后，封装方法还包括：对第一晶圆110或第二晶圆120进行背面减薄处理。

本实施例中，以对第一晶圆110进行背面减薄处理为例，对第一晶圆110 进行背面减薄处理，为后续在第一晶圆110的衬底中形成硅通孔 (Through-Silicon-Via，TSV)结构做准备。

本实施例中，在第一晶圆110或第二晶圆120进行背面减薄处理的面上形成与第一晶圆110和第二晶圆120中的器件电连接的互连结构。

具体地，互连结构为TSV结构，本实施例中，在进行背面减薄处理后的第一晶圆110的衬底中形成TSV结构，实现第一晶圆110两端电路的垂直导通，也就是说，能够通过第一晶圆110中的TSV结构实现与其他电路的电连接。

通过TSV结构使晶圆100在三维方向堆叠的密度较大，外形尺寸较小，并且大大改善芯片速度、以及减小芯片功耗。

本实施例中，第一晶圆110和第二晶圆120中的器件包括电阻、电容、MOS、二极管等器件、以及由简单器件集成的移位寄存器、Sram、数模转换、电源管理、DRAM等集成电路。

本实施例中，形成器件后，对第一晶圆110和第二晶圆120进行切割。

对第一晶圆110和第二晶圆120进行切割，获得产品芯片。

在其他实施例中，还可以，形成器件后，在器件顶部键合其他晶圆，进一步实现晶圆的3D堆叠。

在另一些实施例中，还可以，形成器件后，对第一晶圆和第二晶圆进行切割，获得产品芯片后，将产品芯片键合于其他晶圆上，或者，将产品芯片相互键合。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种封装方法，其特征在于，包括：

提供多个晶圆，所述晶圆包括键合面，所述晶圆包括第一晶圆和第二晶圆；

在所述晶圆背向所述键合面的面形成应力平衡层，用于平衡所述晶圆的应力，所述应力包括拉应力或压应力；

将所述第一晶圆与所述第二晶圆相键合，所述第一晶圆的键合面与所述第二晶圆的键合面相对设置；

将所述第一晶圆与所述第二晶圆相键合后，去除所述应力平衡层。

2.如权利要求1所述的封装方法，其特征在于，在所述晶圆背向所述键合面的面形成应力平衡层之前，所述封装方法还包括：对所述晶圆进行应力测试，获得所述晶圆的应力。

3.如权利要求2所述的封装方法，其特征在于，对所述晶圆进行应力测试的步骤包括：量测所述晶圆的弯曲程度；根据所述弯曲程度获得所述晶圆的应力。

4.如权利要求1所述的封装方法，其特征在于，在所述晶圆背向所述键合面的面形成应力平衡层之前，所述封装方法还包括：在所述键合面上形成保护膜；

在所述晶圆背向所述键合面的面形成应力平衡层后，将所述第一晶圆与所述第二晶圆相键合之前，所述封装方法还包括：去除所述保护膜。

5.如权利要求1所述的封装方法，其特征在于，在所述晶圆背向所述键合面的面形成应力平衡层的步骤中，所述应力平衡层的应力与所述晶圆的应力大小相等且方向相反。

6.如权利要求1所述的封装方法，其特征在于，在所述晶圆背向所述键合面的面形成应力平衡层的步骤中，所述应力平衡层为单层结构或叠层结构。

7.如权利要求1所述的封装方法，其特征在于，在所述晶圆背向所述键合面的面形成应力平衡层的步骤中，所述应力平衡层的材料包括金属材料、无机材料和有机材料中的一种或多种。

8.如权利要求7所述的封装方法，其特征在于，所述金属材料包括铜、钛、铝、金、镍、铁、锡、银、锌或铬中的一种或多种；所述无机材料包括氧化硅、氮化硅、氮氧化硅和硅-玻璃键合结构材料；所述有机材料包括树脂。

9.如权利要求1所述的封装方法，其特征在于，在所述晶圆背向所述键合面的面形成应力平衡层后，将所述第一晶圆与所述第二晶圆相键合之前，所述封装方法还包括：图形化所述应力平衡层。

10.如权利要求1所述的封装方法，其特征在于，在所述晶圆背向所述键合面的面形成所述应力平衡层的工艺包括物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺或旋涂工艺。

11.如权利要求1所述的封装方法，其特征在于，采用湿法清洗工艺去除所述应力平衡层。

12.如权利要求1所述的封装方法，其特征在于，采用熔融键合或混合键合将所述第一晶圆与所述第二晶圆相键合。

13.如权利要求1所述的封装方法，其特征在于，去除所述应力平衡层后，所述封装方法还包括：对所述第一晶圆或第二晶圆进行背面减薄处理；

在所述第一晶圆或第二晶圆进行背面减薄处理的面上形成与第一晶圆和第二晶圆中的器件电连接的互连结构；

形成所述互连结构后，对所述第一晶圆和第二晶圆进行切割；

或者，形成所述互连结构后，在所述互连结构顶部键合其他所述晶圆。