CN117650057A - 一种半导体分立器件或集成电路柔性封装方法 - Google Patents
一种半导体分立器件或集成电路柔性封装方法 Download PDFInfo
- Publication number
- CN117650057A CN117650057A CN202311661336.8A CN202311661336A CN117650057A CN 117650057 A CN117650057 A CN 117650057A CN 202311661336 A CN202311661336 A CN 202311661336A CN 117650057 A CN117650057 A CN 117650057A
- Authority
- CN
- China
- Prior art keywords
- wafer
- integrated circuit
- flexible
- polyimide film
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000009459 flexible packaging Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229920001721 polyimide Polymers 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 238000003466 welding Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 19
- 238000009713 electroplating Methods 0.000 claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 239000011241 protective layer Substances 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 239000012188 paraffin wax Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000005520 cutting process Methods 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000009434 installation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 37
- 230000001681 protective effect Effects 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005021 flexible packaging material Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
发明提出了一种半导体分立器件或集成电路的晶圆减薄制备技术，并直接进行晶圆级柔性封装的方法。该方法的特点在于：直接在晶圆表面覆盖一层柔性光敏聚酰亚胺薄膜，该薄膜既可以作为晶圆减薄时的保护层，又可以作为晶圆的封装层。此后，通过光刻工艺在聚酰亚胺薄膜表面刻出原压焊区，通过电镀从原压焊区长出金属柱到聚酰亚胺薄膜表面，在晶圆背面覆盖上聚酰亚胺薄膜，通过切片分割，直接实现半导体器件在晶圆层面的柔性封装。本发明在完成芯片柔性封装的同时，还保证芯片具有一定的刚性特征，适合安装应用。本发明适用于半导体封装技术领域。
Description
技术领域
本发明涉及半导体器件及其封装技术领域，其主要涉及柔性分立器件或柔性集成电路的制造及完成其相应的柔性封装，包括晶圆的减薄、晶圆级的柔性封装、以及划道分离裂片实现柔性分立器件芯片或柔性集成电路芯片的制造。
背景技术
柔性电子是将有机/无机薄膜电子器件制作在柔性材料上。近年来，柔性电子芯片在可植入医疗设备、可穿戴智能器件、柔性传感器、太阳能电池、发光器件和生物应用等方面的应用越来越广泛，柔性电子器件的研究和制造也越来越重要。
现今，90％以上的主流芯片仍采用硅基等硬质材料制备。但当硬质的硅晶圆减薄到50um后，超薄硅芯片就具有一定的柔性特征。故而芯片柔性化的关键技术在于：高成品率的超薄硅晶圆减薄工艺，及减薄后超薄芯片的封装。
现阶段，芯片柔性化的主流方案便是基于硅晶圆减薄技术。晶圆减薄技术不仅能实现硅质芯片的柔性化，同时还有着非常多的优势。在功率器件的应用中，芯片的发热区有百分之八十以上是由硅芯片产生的，其自身的热阻率较大，当完成晶圆减薄后，可以大幅度的降低芯片热阻，由此便可以降低工作时器件的结温，进而提高器件的安全工作区；此外，由于晶圆的减薄，其纵向的寄生电阻降低，便降低了器件导通时的导通电阻Ron。
随着硅晶圆的减薄，超薄的硅芯片必须面临磨削制备过程中引发的崩边、应力残余等问题，导致芯片面临破损、碎裂、电性能变化等可靠性挑战；同时，超薄芯片在焊接测试时缺少支撑、易发生损坏。因此，研究硅芯片的减薄技术，实现其晶圆级柔性封装，是现阶段研究的一个重要方向。
本发明中，提出了一种芯片的减薄以及晶圆级柔性封装方法，利用芯片封装的柔性封装材料作为晶圆减薄的保护层；并在柔性材料上，利用光刻技术，通过刻出的引线导孔，实现原压焊区的重新布局。本发明解决了超薄芯片的工业化制造、柔性封装和电路的装配应用。晶圆级封装技术，实现了芯片的小尺寸封装，在封装芯片表面直接具有柔性焊点，可直接与柔性材料基板焊接互联，进行电性能测试。
发明内容
本发明提出了一种芯片的减薄及其晶圆级的柔性封装方法，其特征在于：在覆盖光敏聚酰亚胺膜后，光刻出原压焊区，并在原压焊区处电镀出与薄膜等高的金属柱，此后进行晶圆的磨削减薄，最终在晶圆背面贴保护膜后划片，实现超薄芯片的晶圆级柔性封装。
一种半导体分立器件或集成电路柔性封装方法，包括以下步骤：
S1.完成集成电路芯片或分立器件的设计制作，并完成压焊区的金属化；
S2.在步骤S1所述的晶圆表面覆盖一层柔性光敏聚酰亚胺薄膜作为钝化封装层；
S3.在完成步骤S2的晶圆表面聚酰亚胺薄上，光刻出原压焊区形成引线孔；
S4.利用电镀设备，在压焊区电镀出金属柱；
S5.通过石蜡等粘性材料把硅片粘在比晶圆稍大的支撑片上，然后利用晶圆减薄机器，对步骤S4所述完成金属电镀的晶圆进行背面减薄；
S6.在晶圆背面，通过均胶涂覆或压膜的方式，形成一层柔性保护层，以实现对晶圆背面的保护；
S7.将正面支撑片取下，可将支撑片利用粘性材料或专用夹具贴装到晶圆背面，并在晶圆正面金属柱处电镀或进行植球形成新焊点；
S8.将晶圆转移到蓝膜，通过划片机进行划片；
具体的，步骤S1提供的晶圆上的芯片可以为所有引脚在单面的芯片，其可通过晶圆级的重新布局布线工艺，对压焊区重新进行布线。
可选的，步骤S2中所述的聚酰亚胺薄膜覆盖方法，可以为均匀旋转涂覆光敏聚酰亚胺胶，也可以为采用压膜的方法直接贴装一层光敏聚酰亚胺薄膜，聚酰亚胺薄膜的厚度可选择为30-50μm。
可选的，步骤S3中可直接对光敏聚酰亚胺薄膜进行光刻，可根据覆盖的聚酰亚胺薄膜的厚度选择进行单次或多次光刻，直到刻出原芯片压焊区，光刻形状可为方形或圆形。
可选的，步骤S4所述电镀可采用专用金属电镀设备，电镀出金属柱高度可为30-50μm，与钝化薄膜表面齐平或稍高。
可选的，步骤S5减薄可采用整体磨削减薄的方法，也可采用其它磨削设备进行减薄。
可选的，步骤S5中所述的支撑片可为硬质硅片，可选择利用石蜡等粘接材料实现晶圆与支撑片的粘接，后续通过加热熔化粘接材料取下支撑片。
可选的，步骤S6中所述的背面保护层，可直接旋转涂覆聚酰亚胺胶，固化形成保护膜；也可以通过专用设备，在晶圆背后压膜贴装一层柔性聚酰亚胺保护膜，所述保护膜厚度可为30-50μm。
可选的，依据减薄后硅晶圆能否支撑后续电镀植球加工，同步骤S5相同，可选择利用石蜡等粘接材料或专用夹具，在晶圆背面再次粘接比晶圆稍大的支撑片，之后进行电镀或植球工艺形成新焊点。
可选的，步骤S8中贴蓝膜的方式可选择为利用贴片机抽真空贴装，后采用专用划片机划片。
可选的，步骤S8所述划片后的芯片已完成封装，可直接装配于柔性基板上使用。
根据上述技术方案，本发明所取得的有益效果为：
(1).本发明通过芯片的减薄制造，不仅可以大幅度降低功率器件或集成电路的热阻，从而降低器件工作时的结温，提高器件或电路的安全工作区；还能有效降低器件或芯片的导通电阻，提高电路的工作效率。
(2)本发明所述方法，硅片自身被包裹在柔性封装层中，能够消除电镀或植球时引起的应力作用，也可以规避在焊接时引起硅片的损伤。
(3)本发明采用晶圆级封装技术，所有封装操作以晶圆形式进行操作，其封装面积小，无需再进行额外的封装。
附图说明
图1为本发明所采用的进行减薄晶圆级封装的一种实施器件的元胞结构，其为NPN器件。
图2为图1所述实施器件的俯视结构图，其发射极、基极、集电极均已完成PAD的设计和金属化。
图3为完成压焊区金属化后的未减薄NPN器件晶圆的简单剖面示意图。
图4为晶圆正面涂覆或贴装聚酰亚胺薄膜后的剖面结构示意图。
图5为在聚酰亚胺薄膜表面光刻出引线孔的剖面结构示意图。
图6为在压焊区电镀金属柱后的剖面结构示意图。
图7为电镀金属柱后的晶圆正面加装支撑片后的剖面结构示意图。
图8为加装支撑片后的晶圆进行减薄后的剖面结构示意图。
图9为晶圆减薄后背面贴柔性保护膜后的剖面结构示意图。
图10为晶圆正面金属柱处电镀金属并钝化形成新压焊点的剖面结构示意图，此时未加装背面支撑片。
图11为晶圆正面金属柱处植球形成新压焊点的剖面结构示意图，此时未加装背面支撑片。
图12为未植球的减薄柔性晶圆，背面贴蓝膜拟划片示意图。
图13为植球的减薄柔性晶圆，背面贴蓝膜拟划片示意图。
图14为完成减薄划片后的柔性封装芯片的剖面结构示意图。
图15为封装好的芯片倒装在柔性基板上的结构示意图。
图16为封装流程示意图。
图中：1、金属层1；2、金属层2；3、单器件含PAD示意图；4、NPN器件发射极E；5、NPN器件基极B；6、NPN器件集电极C；7、未减薄厚度的晶圆；8、聚酰亚胺膜；9、光刻引线孔；10、电镀金属柱；11、粘接材料；12、支撑片；13、减薄后的晶圆；14、背面柔性保护薄膜；15、电镀金属压焊点；16、植球；17、蓝膜；18、卡环；19、柔性基板；20、柔性基板焊点
具体实施方式
下面，将结合附图与具体的实施例进行说明。应当理解，此处所描述的实施例仅用于说明和解释本发明，为优选实施例，并不用于限定本发明。
如图1为本实施例所选择进行柔性封装的一个实施例，该结构为一个NPN器件。
其具体实施步骤如下，参照图16：
步骤S1.完成集成电路芯片或分立器件的设计制作，并完成压焊区的金属化。
具体的，所述的晶圆其压焊区均位于晶圆正面，本发明实施例中采用的NPN晶圆俯视结构如图2所示，剖面简示结构如图3所示，压焊区位于单面且已通过金属布线引出金属PAD，并通过镀镍等方式完成了压焊区的金属化。应当理解，图3仅展示了晶圆部分剖面结构，不代表实际晶圆上器件数目。
可选的，所述的晶圆的压焊区数量是可变的，可以为三个也可以更少或更多，根据芯片实际结构决定。
步骤S2.如图4所示，在步骤S1所述的晶圆表面覆盖一层柔性光敏聚酰亚胺薄膜作为钝化封装层；
具体的，作为一种薄膜覆盖方式，可将晶圆放置在选择涂胶台上，将热熔的光敏聚酰亚胺胶旋转涂覆在晶圆表面并固化形成一层聚酰亚胺薄膜。
具体的，作为另一种薄膜覆盖方式，可采取贴膜机抽真空压膜的方式，将一层具有一定厚度的光敏聚酰亚胺薄膜直接贴装在晶圆正面。
可选的，两种方式覆盖的聚酰亚胺薄膜的厚度范围可以为30-50μm，需要说明的是，该厚度可根据实际需求进行变化，并不应限定为30-50μm这个范围，其要求为保证聚酰亚胺薄膜能保证柔性，根据实际所需封装器件的厚度按实际选择。
步骤S3.在完成步骤S2的晶圆表面聚酰亚胺薄上，光刻出原压焊区形成引线孔
具体的，利用光刻设备，直接在聚酰亚胺薄膜表面进行光刻，单次或多次光刻，直至光刻出晶圆的压焊区。
示例性的，如图5所示，在覆盖了聚酰亚胺薄膜晶圆表面进行光刻后形成引线孔。
需要说明的是，根据聚酰亚胺薄膜厚度对光刻的影响，单次光刻可能无法完全透过聚酰亚胺薄膜，故而在本实施例中，可采取多次光刻的方式直到露出晶圆正面的压焊区。
可选的，所光刻的引线孔可以为方形也可以为圆形。
步骤S4如图6所示，利用电镀设备，在压焊区电镀出金属柱。
具体的，采用专用金属电镀电镀设备，在原晶圆的压焊区进行电镀，沿着光刻出的引线孔，生长出一定高度的金属柱，金属柱的高度为30-50μm，与聚酰亚胺薄膜的厚度相同。
步骤S5如图7、8所示，通过石蜡等粘性材料把硅片粘在比晶圆稍大的支撑片上，然后利用晶圆减薄机器，对步骤S4所述完成金属电镀的晶圆进行背面减薄；
具体的，将加热熔化的石蜡等粘性材料涂覆到晶圆正面，并将晶圆粘贴到比晶圆稍大的支撑片上。将上述加装支撑片的晶圆转移到特定的减薄机器，再将晶圆固定，对其背部进行化学机械研磨。
可选的，可以将晶圆减薄至20-50μm，完成芯片的柔性化制备，需要说明的是，该厚度可根据实际要求进行选择，需保证晶圆为柔性。
步骤S6如图9所示，在晶圆背面，通过均胶涂覆或压膜的方式，形成一层柔性保护层，以实现对晶圆背面的保护；
具体的，作为一种保护膜覆盖方式，可选择采用旋转涂胶的方式在晶圆背部有源区覆盖一层聚酰亚胺胶并固化，形成一层柔性保护膜。
具体的，作为另一种保护膜覆盖方式，可选择压膜的方式，直接在晶圆背部覆盖一层柔性聚酰亚胺保护膜。
可选的，所述贴装的柔性薄膜保护膜的厚度可为20-50um。。
步骤S7将正面支撑片取下，根据减薄厚度可将支撑片利用粘性材料或专用夹具贴装到晶圆背面，并在晶圆正面金属柱处电镀或进行植球形成新焊点。
具体的，根据覆盖两层保护膜后的减薄晶圆厚度能否支撑晶圆进行后续加工，可对后续工艺步骤进行调整。若晶圆厚度足够，可直接通过专用设备进行电镀引线金属台或植球，如图10、图11所示；若晶圆厚度不足，则需同步骤S5一样，利用石蜡等粘接材料或利用专用夹具在晶圆背面贴装支撑片，再利用专用设备电镀金属台或进行植球形成新焊点。
可选的，电镀的金属台高度为2-3μm，形状与引线孔中电镀出的金属柱相同。
步骤S8将晶圆转移到蓝膜，通过划片机进行划片。
具体的，将卡环置于贴膜机上，将待切割晶圆的正面朝上放置在贴膜机中心小台面上，抽真空将晶圆固定，然后将贴膜机的蓝膜拉到覆盖晶圆和晶圆卡环的位置，并使蓝膜贴紧晶圆和晶圆卡环，再用滚轮将蓝膜和晶圆间压紧，将贴装蓝膜后的晶圆转移到专用划片机上，调整切割参数后进行切割。
示例的，如图12、13所示，将完成减薄封装的晶圆置于划片蓝膜上，并且置于专用划片机上，设定参数，调整划片深度，划片透过全厚度的硅片，此时便可以得到完成柔性封装的单个芯片，封装后的单个芯片如图14所示。
可选的，在进行步骤S8之前，可先在晶圆上完成NPN器件的性能测试。
可选的，本实施例中的卡环形状可以根据实际进行调整，可根据实际要求选择合理的尺寸及形状。
可选的，划片后的芯片已完成封装，可直接装配于柔性基板上使用，如图15所示。
需要说明的，在本实施例中，晶圆上存在多个单体的NPN器件，为方便表示，在本实施例的示意图中，仅画出三个NPN器件。
需要说明的，作为本实施例的一种应用，不应该仅限于文中所涉及的NPN器件，还可以选择集成电路芯片。其主要区别为，集成电路芯片具有与NPN器件不同数量和布局的压焊区PAD，在对聚酰亚胺薄膜表面进行光刻时，需采用不同的掩膜板，在对应的PAD处光刻，直至露出晶圆表面的压焊点，完成相同的柔性封装步骤后，在划片步骤中以集成电路芯片为单位进行切割。
Claims (10)
1.一种半导体分立器件或集成电路柔性封装方法，其特征在于包括如下步骤：
S1.完成集成电路芯片或分立器件的设计制作，并完成压焊区的金属化；
S2.在步骤S1所述的晶圆表面覆盖一层柔性光敏聚酰亚胺薄膜作为钝化封装层；
S3.在完成步骤S2的晶圆表面聚酰亚胺薄上，光刻出原压焊区形成引线孔；
S4.利用电镀设备，在压焊区电镀出金属柱；
S5.通过石蜡等粘性材料把硅片粘在比晶圆稍大的支撑片上，然后利用晶圆减薄机器，对步骤S4所述完成金属电镀的晶圆进行背面减薄；
S6.在晶圆背面，通过均胶涂覆或压膜的方式，形成一层柔性保护层，以实现对晶圆背面的保护；
S7.将正面支撑片取下，根据减薄厚度，可将支撑片利用粘性材料或专用夹具贴装到晶圆背面，并在晶圆正面金属柱处电镀或进行植球形成新焊点；
S8.将晶圆转移到蓝膜，通过划片机进行划片。
2.根据权利要求1所述的一种半导体分立器件或集成电路柔性封装方法，其特征在于，在步骤S2中，覆盖光敏聚酰亚胺薄膜的方法可选择为旋转涂覆或压膜。
3.根据权利要求1所述的一种半导体分立器件或集成电路柔性封装方法，其特征在于，在步骤S2中，覆盖的光敏聚酰亚胺薄膜的厚度可选择为30-50μm。
4.根据权利要求1所述的一种半导体分立器件或集成电路柔性封装方法，其特征在于，在步骤S3中，可根据覆盖的聚酰亚胺薄膜的厚度选择进行单次或多次光刻，直到刻出原芯片压焊区，光刻形状可为方形或圆形。
5.根据权利要求1所述的一种半导体分立器件或集成电路柔性封装方法，其特征在于，在步骤S4中，所述电镀金属柱高度可以为30-50μm，与聚酰亚胺薄膜表面齐平。
6.根据权利要求1所述的一种半导体分立器件或集成电路柔性封装方法，其特征在于，在步骤S5中，所述减薄方法为机械研磨设备磨削。
7.根据权利要求1所述一种半导体分立器件或集成电路柔性封装方法，其特征在于，步骤S6中所述有源区背面的柔性保护层可为涂覆或压膜的聚酰亚胺薄膜，厚度可为20-50μm。
8.根据权利要求1所述一种半导体分立器件或集成电路柔性封装方法，其特征在于，步骤S7中，若减薄后晶圆厚度不足以支撑后续加工工艺，需采用同步骤S5利用粘接材料或利用专用夹具在晶圆背面贴支撑片。
9.根据权利要求1所述一种半导体分立器件或集成电路柔性封装方法，其特征在于，步骤S8所采用方法为晶圆背面贴蓝膜固定后，调整划片道进行晶圆切割，划片后的芯片已完成封装，可直接装配于柔性基板上使用。
10.根据权利要求1-9所述，其特征在于，进行柔性封装的芯片可以为分立器件芯片，也可以集成电路芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311661336.8A CN117650057A (zh) | 2023-12-06 | 2023-12-06 | 一种半导体分立器件或集成电路柔性封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311661336.8A CN117650057A (zh) | 2023-12-06 | 2023-12-06 | 一种半导体分立器件或集成电路柔性封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117650057A true CN117650057A (zh) | 2024-03-05 |
Family
ID=90043028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311661336.8A Pending CN117650057A (zh) | 2023-12-06 | 2023-12-06 | 一种半导体分立器件或集成电路柔性封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117650057A (zh) |
-
2023
- 2023-12-06 CN CN202311661336.8A patent/CN117650057A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563358B2 (en) | Method of producing a chip package, and chip package | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI567897B (zh) | 薄型扇出式多晶片堆疊封裝構造與製造方法 | |
| TWI387077B (zh) | 晶粒重新配置之封裝結構及其方法 | |
| KR101535611B1 (ko) | 반도체장치의 제조방법 | |
| KR20070113991A (ko) | 기판 처리 방법 및 반도체 장치를 제조하는 방법 | |
| KR20070093836A (ko) | 반도체 장치의 제조 방법 | |
| JP2006287235A (ja) | 積層されたダイのパッケージ | |
| KR20100087329A (ko) | 칩 스케일 적층형 다이 패키지 | |
| CN101221936A (zh) | 具有晶粒置入通孔之晶圆级封装及其方法 | |
| CN101621041B (zh) | 芯片重新配置的封装结构及其方法 | |
| US10325881B2 (en) | Vertical semiconductor device having a stacked die block | |
| US20220208714A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
| CN114050111A (zh) | 一种扇出型封装方法及扇出型封装结构 | |
| US11670600B2 (en) | Panel level metal wall grids array for integrated circuit packaging | |
| US11721654B2 (en) | Ultra-thin multichip power devices | |
| JP2013149660A (ja) | 半導体装置の製造方法 | |
| US7416919B2 (en) | Method for wafer level stack die placement | |
| KR20140017544A (ko) | 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름 | |
| JP3618330B2 (ja) | 半導体装置及びその製造方法 | |
| KR100726892B1 (ko) | 3차원 칩 적층 패키지 모듈 및 이의 제조방법 | |
| CN117650057A (zh) | 一种半导体分立器件或集成电路柔性封装方法 | |
| CN101609822A (zh) | 芯片重新配置的封装结构及其方法 | |
| CN116072554A (zh) | 扇出封装方法 | |
| US20220077053A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |