CN117641988A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN117641988A
CN117641988A CN202311073668.4A CN202311073668A CN117641988A CN 117641988 A CN117641988 A CN 117641988A CN 202311073668 A CN202311073668 A CN 202311073668A CN 117641988 A CN117641988 A CN 117641988A
Authority
CN
China
Prior art keywords
layer
inorganic
pattern layer
sub
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311073668.4A
Other languages
English (en)
Inventor
李弘范
李正浩
金晒玹
文裕韩
徐延周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117641988A publication Critical patent/CN117641988A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示面板。显示面板包括：包含第一区域、第二区域和在第一区域与第二区域之间的第三区域的衬底；在第二区域处的发光二极管；在发光二极管上面的封装层；在第三区域处的第一分隔壁和第二分隔壁；在第二分隔壁与第一区域之间的第一分隔件；在第一分隔件与第一区域之间的第二分隔件；以及在第一分隔件与第二分隔件之间的第一凹槽。第一分隔件和第二分隔件中的每个包括第一金属图案层、第一无机图案层、第二金属图案层、第二无机图案层、第三金属图案层和第三无机图案层。第一无机图案层、第二无机图案层和第三无机图案层中的每个的端部包括朝向第一凹槽的中心延伸的尖端。

Description

显示面板
相关申请的交叉引用
本申请要求于2022年9月1日提交到韩国知识产权局的第10-2022-0110961号韩国专利申请的优先权及权益，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
本公开的一个或多个实施方式的各方面涉及显示面板。
背景技术
近来，显示面板已用于各种目的。而且，随着显示面板变得更薄且更轻，它们的使用范围已拓宽。
随着显示面板中由显示区域占据的面积扩大，已添加了与显示面板组合或关联的各种功能。作为用于在扩大显示区域的面积的同时向显示面板添加各种功能的方案，已经对其中各种部件可布置在其显示区域中的显示设备进行了研究。
在本背景技术部分中所公开的上述信息用于增强对本公开的背景的理解，并且因此其可包含不构成现有技术的信息。
发明内容
本公开的一个或多个实施方式涉及在其显示区域中包括其中可布置有各种部件的开口区域的显示面板。
然而，本公开的方面和特征不限于上述的那些，并且附加方面和特征将在下面的描述中部分地阐述，并且部分地将通过本描述而显而易见，或者可通过实践本公开的所呈现的实施方式中的一个或多个而习得。
根据本公开的一个或多个实施方式，显示面板包括：包含第一区域、围绕第一区域的至少一部分的第二区域和在第一区域与第二区域之间的第三区域的衬底；在第二区域处并且包括子像素电极、相对电极和在子像素电极与相对电极之间的中间层的发光二极管；在发光二极管上面并且包括第一无机封装层、第二无机封装层和在第一无机封装层与第二无机封装层之间的有机封装层的封装层；在从第二区域朝向第一区域的方向上位于第三区域处的第一分隔壁和第二分隔壁；位于第二分隔壁与第一区域之间的第一分隔件；位于第一分隔件与第一区域之间的第二分隔件；以及限定在第一分隔件与第二分隔件之间的第一凹槽。第一分隔件和第二分隔件中的每个包括在衬底上面的第一金属图案层、在第一金属图案层上面的第一无机图案层、在第一无机图案层上面的第二金属图案层、在第二金属图案层上面的第二无机图案层、在第二无机图案层上面的第三金属图案层和在第三金属图案层上面的第三无机图案层。第一无机图案层、第二无机图案层和第三无机图案层中的每个的端部包括朝向第一凹槽的中心延伸的尖端。
在实施方式中，第一无机图案层的尖端可包括从第一金属图案层的侧表面和第一无机图案层的下表面彼此相交的点朝向第一凹槽的中心延伸的第一尖端，第二无机图案层的尖端可包括从第二金属图案层的侧表面和第二无机图案层的下表面彼此相交的点朝向第一凹槽的中心延伸的第二尖端，并且第三无机图案层的尖端可包括从第三金属图案层的侧表面和第三无机图案层的下表面彼此相交的点朝向第一凹槽的中心延伸的第三尖端。
在实施方式中，第一无机图案层可具有比第一金属图案层的宽度大的宽度，第二无机图案层可具有比第二金属图案层的宽度和第三金属图案层的宽度大的宽度，并且第三无机图案层可具有比第三金属图案层的宽度大的宽度。
在实施方式中，显示面板还可包括在第三区域处位于第一凹槽下面的下层，并且下层的上表面可对应于第一凹槽的底表面。
在实施方式中，显示面板还可包括电连接到发光二极管的子像素电路单元，子像素电路单元包括：包含硅基半导体层和与硅基半导体层至少部分地重叠的第一栅电极的第一薄膜晶体管；包含氧化物基半导体层和与氧化物基半导体层至少部分地重叠的第二栅电极的第二薄膜晶体管；与第一薄膜晶体管的第一栅电极至少部分地重叠的电容器电极；以及在硅基半导体层、氧化物基半导体层、第一栅电极、第二栅电极或电容器电极上面的多个无机绝缘层。
在实施方式中，下层可包括与硅基半导体层的材料相同的材料。
在实施方式中，第一金属图案层、第二金属图案层和第三金属图案层各自可包括与第一栅电极、第二栅电极和电容器电极中的一个的材料相同的材料，并且第一无机图案层、第二无机图案层和第三无机图案层各自可包括与多个无机绝缘层中的一个的材料相同的材料。
在实施方式中，显示面板还可包括在第一分隔壁与第二分隔壁之间的第三分隔件以及限定在第一分隔壁与第三分隔件之间或限定在第三分隔件与第二分隔壁之间的第二凹槽。有机封装层的至少一部分可填充第二凹槽。
在实施方式中，第一无机封装层的第一部分和第二无机封装层的第一部分可在第二分隔壁上彼此直接接触。
在实施方式中，第一无机封装层的第二部分和第二无机封装层的第二部分可在第一分隔件或第二分隔件上彼此直接接触。
在实施方式中，第一分隔件和第二分隔件中的每个还可包括在第三无机图案层上面的第四金属图案层，第四金属图案层可包括彼此顺序地堆叠的第一子层、第二子层和第三子层，并且第三子层可包括从第二子层的侧表面和第三子层的下表面彼此相交的点朝向第一凹槽的中心延伸的尖端。
在实施方式中，第一子层和第三子层可包括彼此相同的材料，并且第二子层可包括与第一子层和第三子层的材料不同的材料。
在实施方式中，中间层可包括至少一个有机材料层，并且至少一个有机材料层和相对电极可在第三区域处被第一分隔件和第二分隔件断开或分离。
根据本公开的一个或多个实施方式，显示面板包括：包含第一区域、围绕第一区域的至少一部分的第二区域和在第一区域与第二区域之间的第三区域的衬底；在第二区域处并且包括子像素电极、相对电极和在子像素电极与相对电极之间的中间层的发光二极管；在发光二极管上面并且包括第一无机封装层、第二无机封装层和在第一无机封装层与第二无机封装层之间的有机封装层的封装层；位于第三区域处的分隔壁；以及位于分隔壁与第一区域之间的第一分隔件。第一分隔件包括在衬底上面的第一金属图案层、在第一金属图案层上面的第一无机图案层、在第一无机图案层上面的第二金属图案层、在第二金属图案层上面的第二无机图案层、在第二无机图案层上面的第三金属图案层和在第三金属图案层上面的第三无机图案层。第一无机图案层、第二无机图案层和第三无机图案层中的每个的端部包括比定位在其正下方的对应的层横向突出更多的尖端。
在实施方式中，第一无机图案层的尖端可包括从第一金属图案层的侧表面和第一无机图案层的下表面彼此相交的点横向突出的第一尖端，第二无机图案层的尖端可包括从第二金属图案层的侧表面和第二无机图案层的下表面彼此相交的点横向突出的第二尖端，并且第三无机图案层的尖端可包括从第三金属图案层的侧表面和第三无机图案层的下表面彼此相交的点横向突出的第三尖端。
在实施方式中，显示面板还可包括电连接到发光二极管的子像素电路单元，子像素电路单元包括：包含硅基半导体层和与硅基半导体层至少部分地重叠的第一栅电极的第一薄膜晶体管；包含氧化物基半导体层和与氧化物基半导体层至少部分地重叠的第二栅电极的第二薄膜晶体管；与第一薄膜晶体管的第一栅电极至少部分地重叠的电容器电极；以及在硅基半导体层、氧化物基半导体层、第一栅电极、第二栅电极或电容器电极上面的多个无机绝缘层。
在实施方式中，第一金属图案层、第二金属图案层和第三金属图案层各自可包括与第一栅电极、第二栅电极和电容器电极中的一个的材料相同的材料，并且第一无机图案层、第二无机图案层和第三无机图案层各自可包括与多个无机绝缘层中的一个的材料相同的材料。
在实施方式中，显示面板还可包括在第三区域处位于第二区域与分隔壁之间的第二分隔件，并且有机封装层的至少一部分可覆盖第二分隔件。
在实施方式中，第一分隔件还可包括在第三无机图案层上面的第四金属图案层，第四金属图案层可包括彼此顺序地堆叠的第一子层、第二子层和第三子层，并且第三子层可包括从第二子层的侧表面和第三子层的下表面彼此相交的点横向突出的尖端。
在实施方式中，第一子层和第三子层可包括彼此相同的材料，并且第二子层可包括与第一子层和第三子层的材料不同的材料。
附图说明
通过参照附图的说明性的非限制性实施方式的以下详细描述，将更加清楚地理解本公开的上述和其它方面和特征，在附图中：
图1是示意性地示出根据实施方式的电子设备的透视图；
图2是根据实施方式的沿图1的线I-I'截取的电子设备的简化剖面图；
图3是示意性地示出根据实施方式的显示面板的平面图；
图4是示意性地示出根据实施方式的子像素电路和连接到子像素电路的发光二极管的等效电路图；
图5是示出根据实施方式的显示面板的放大部分的平面图；
图6是根据实施方式的沿图5的线VI-VI'截取的显示面板的剖面图；
图7是根据实施方式的沿图5的线VII-VII'截取的显示面板的剖面图；
图8A至图8D是示出根据实施方式的显示面板的制造方法的工艺的剖面图；
图9A至图9D是示出根据实施方式的形成显示面板的分隔件和凹槽的工艺的剖面图；
图10A是根据实施方式的显示面板的剖面图；
图10B是图10A中所示的一个分隔件的放大剖面图；以及
图11A和图11B是示出根据实施方式的形成显示面板的分隔件和凹槽的工艺的剖面图。
具体实施方式
在下文中，将参照附图对实施方式进行更加详细地描述，在附图中，相同的附图标记始终指示相同的元件。然而，本公开可以各种不同的形式实施，并且不应被解释为仅限于本文中所示的实施方式。相反，将这些实施方式提供作为实例，以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达本公开的方面和特征。相应地，对于本领域普通技术人员完整地理解本公开的方面和特征而言并不是必要的工艺、元件和技术可不被描述。除非另有说明，否则在整个附图和书面描述中相同的附图标记表示相同的元件，并且因此其冗余描述可不被重复。
当特定实施方式可以不同地实现时，具体工艺顺序可与所描述的顺序不同。例如，两个连续描述的工艺可同时或实质上同时执行，或者可以与所描述的顺序相反的顺序执行。
在附图中，为了清楚起见，元件、层和区的相对尺寸、厚度和比例可被放大和/或简化。空间相对术语，诸如“之下(beneath)”、“下方(below)”、“下(lower)”、“下面(under)”、“上方(above)”、“上(upper)”等，可在本文中出于解释的便利而使用，以描述如图中所示的一个元件或者特征与另一(些)元件或者特征的关系。应理解，除了图中所描绘的取向以外，空间相对术语旨在还涵盖装置在使用或操作中的不同取向。例如，如果图中的装置被翻转，则被描述为在其它元件或者特征“下方”、“之下”或者“下面”的元件将随后被取向为在其它元件或特征“上方”。因此，示例性术语“下方”和“下面”能够涵盖上方和下方的取向这两者。装置可以其它方式取向(例如，旋转90度或者在其它取向)，并且本文中所使用的空间相对描述词应被相应地解释。
在图中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直或实质上垂直，或者可表示彼此不垂直的彼此不同的方向。
如本文中所使用的，当线被描述为“在第一方向或第二方向上延伸”时，除非另有具体描述，否则线可在第一方向或第二方向上以线性形状、Z字形形状或弯折形状延伸。
此外，表述“在平面图中”可指示从上方观察目标部分的视图，并且表述“在剖面图中”可指示被垂直切割并且从侧面观察的目标部分的剖面。如本文中所使用的，表述“与……重叠”和“与……重叠的”可包括“在平面图中”和/或“在剖面图中”彼此重叠的两个物体或其部分。
应理解，尽管术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应受这些术语限制。这些术语用于将一个元件、部件、区、层或者部分与另一个元件、部件、区、层或者部分区分开。因此，下面所描述的第一元件、部件、区、层或者部分可被称为第二元件、部件、区、层或者部分，而不背离本公开的精神和范围。
应理解，当元件或层被称为在另一元件或层“上”，“连接到”或者“联接到”另一元件或层时，该元件或层能够直接在另一元件或层上，直接连接到或者联接到另一元件或层，或者可存在有一个或多个居间元件或层。相似地，当层、区域或元件被称为“电连接”到另一层、区域或元件时，其可直接电连接到另一层、区域或元件，和/或可隔着一个或多个居间层、区域或元件进行间接地电连接。此外，还应理解，当元件或层被称为在两个元件或层“之间”时，该元件或层能够是两个元件或层之间的唯一元件或层，或者也可存在有一个或多个居间元件或层。
本文中所使用的用语是出于描述特定实施方式的目的，而不旨在进行对本公开的限制。除非上下文中另有明确指示，否则如本文中所使用的单数形式“一”和“一个”也旨在包括复数形式。还应理解，术语“包括(comprise)”、“包括有(comprising)”、“包括(include)”、“包括有(including)”、“具有(has)”、“具有(have)”和“具有(having)”当在本说明书中使用时，指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或者多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或者添加。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。例如，表述“A和/或B”表示A、B、或A和B。诸如“……中的至少一个”的表述在一列元件之后时，修饰整列元件，而不是修饰该列中的个别元件。例如，表述“a、b和c中的至少一个”和“选自由a、b和c构成的组中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其变体。
如本文中所使用的，术语“实质上”、“约(about)”以及类似术语用作近似的术语而不是用作程度的术语，并且旨在考虑由本领域普通技术人员认识到的测量值或计算值的固有偏差。此外，当描述本公开的实施方式时对“可(may)”的使用是指“本公开的一个或多个实施方式”。如本文中所使用的，术语“使用(use)”、“使用(using)”和“使用的(used)”可被视为分别与术语“利用(utilize)”、“利用(utilizing)”和“利用的(utilized)”同义。
除非另有定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还应理解，术语，诸如常用词典中定义的那些术语，应被解释为具有与它们在相关技术和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于刻板的含义来解释。
图1是示意性地示出根据实施方式的电子设备的透视图。
参照图1，电子设备1可为用于显示运动图像和/或静止图像的设备。电子设备1可用作诸如电视机、笔记本计算机、监视器、广告牌和物联网(IoT)装置的各种合适的产品以及诸如移动电话、智能电话、平板个人计算机、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动个人计算机(UMPC)的各种合适的便携式电子设备的显示屏。根据实施方式的电子设备1可用于诸如智能表、手表电话、眼镜型显示器和头戴式显示器(HMD)的可穿戴装置中。根据实施方式的电子设备1可用作布置在车辆的仪表面板处的中央信息显示器(CID)或车辆的中央仪表板或仪表盘、替代车辆的侧镜的车内镜显示器、或者布置在车辆的前座的后侧处作为用于车辆的后座的娱乐的显示器。为了图示的便利，图1示出了根据实施方式的用作智能电话的电子设备1。
电子设备1可在平面图中形成为矩形形状。例如，电子设备1可具有如图1中所示的矩形平面形状，该矩形平面形状具有在x方向上延伸的短边和在y方向上延伸的长边。在x方向上延伸的短边和在y方向上延伸的长边彼此相交的边缘可形成为具有适当曲率(例如，预定或特定曲率)的倒圆形状，或者可形成为直角形状。电子设备1的平面形状不限于矩形形状，并且可为任何其它合适的多边形形状、椭圆形状或不规则形状。
电子设备1可包括开口区域OA(例如，第一区域)和至少部分地围绕开口区域OA(例如，在开口区域OA的外围周围)的显示区域DA(例如，第二区域)。电子设备1可包括位于开口区域OA与显示区域DA之间的中间区域MA(例如，第三区域)和位于显示区域DA外部的外围区域PA(例如，第四区域)，诸如以在显示区域DA周围(例如，与显示区域DA的外围周围相邻或围绕显示区域DA的外围周围)为例的外围区域PA(例如，第四区域)。在平面图中，中间区域MA可具有完全围绕开口区域OA(例如，在开口区域OA的外围周围)的闭环形状。
开口区域OA可位于显示区域DA内部(例如，内)。在实施方式中，如图1中所示，开口区域OA可布置在显示区域DA的上部中心处。在其它实例中，开口区域OA可被不同地布置，诸如布置在显示区域DA的左上方处或者布置在显示区域DA的右上方处。图1示出了布置有一个开口区域OA，然而，在另一实施方式中，可提供和布置多个开口区域OA。
图2是根据实施方式的沿图1的线I-I'截取的电子设备的简化剖面图。
参照图2，电子设备1可包括显示面板10和布置在显示面板10的开口区域OA中的部件70。显示面板10和部件70可容纳在壳体HS中。
显示面板10可包括图像生成层20、输入感测层40、光学功能层50和覆盖窗60。
图像生成层20可包括发射光以显示图像的显示元件(例如，发光元件)。显示元件可包括发光二极管，诸如以包括有机发射层的有机发光二极管为例。在另一实施方式中，发光二极管可为包括无机材料的无机发光二极管。无机发光二极管可包括包含无机半导体基材料的PN结二极管。当在正向方向上向PN结二极管施加电压时，空穴和电子可被注入，并且由空穴和电子的复合而生成的能量可转换成光能以发射合适颜色(例如，预定颜色或特定颜色)的光。无机发光二极管可具有几微米至几百微米或者几纳米至几百纳米的宽度。在一些实施方式中，图像生成层20可包括量子点发光二极管。例如，图像生成层20的发射层可包括有机材料、无机材料、量子点、有机材料和量子点、或者无机材料和量子点。
输入感测层40可被配置为根据外部输入(诸如以触摸事件为例)来获取坐标信息。输入感测层40可包括感测电极(例如，触摸电极)和连接到感测电极的信号线(例如，迹线)。输入感测层40可设置在图像生成层20上面。输入感测层40可被配置为通过互电容方法和/或自电容方法感测外部输入。
输入感测层40可直接形成在图像生成层20上面，或者可单独形成并且然后通过诸如光学透明粘合剂OCA的粘合层联接(例如，连接或附接)到图像生成层20。例如，输入感测层40可在形成图像生成层20的工艺之后连续地形成，并且在这种情况下，在输入感测层40与图像生成层20之间可不布置有粘合层。图2示出了输入感测层40布置在图像生成层20与光学功能层50之间，然而，在另一实施方式中，输入感测层40可设置在光学功能层50上面。
光学功能层50可包括抗反射层。抗反射层可被配置为减少从外部朝向显示面板10通过覆盖窗60入射的光(例如，外部光)的反射率。抗反射层可包括相位延迟器和偏振器。在另一实施方式中，抗反射层可包括黑矩阵和滤色器。滤色器可根据(例如，考虑)从图像生成层20的发光二极管中的每个发射的光的颜色来布置。
为了提高开口区域OA的透射率，显示面板10可包括穿过(例如，穿透)构成显示面板10的层中的一些的开口10OP。开口10OP可包括分别穿过(例如，穿透)图像生成层20、输入感测层40和光学功能层50的第一开口20OP、第二开口40OP和第三开口50OP。图像生成层20的第一开口20OP、输入感测层40的第二开口40OP和光学功能层50的第三开口50OP可彼此重叠以形成显示面板10的开口10OP。
覆盖窗60可设置在光学功能层50上面。覆盖窗60可通过布置在其间的诸如光学透明粘合剂OCA的粘合层联接到(例如，连接到或附接到)光学功能层50。覆盖窗60可覆盖图像生成层20的第一开口20OP、输入感测层40的第二开口40OP和光学功能层50的第三开口50OP。
覆盖窗60可包括玻璃材料或塑料材料。玻璃材料可包括超薄玻璃。塑料材料可包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。
开口区域OA可为其中定位有用于向显示设备1添加各种合适的功能的部件70的一种部件区域(例如，传感器区域、相机区域或扬声器区域)。
部件70可包括电子元件。例如，部件70可包括使用光或声音的电子元件。例如，电子元件可包括使用光的诸如红外传感器的传感器、用于接收光以获得图像的相机、用于输出和感测光或声音以测量距离、识别指纹等的传感器、用于输出光的微型灯、或者用于输出声音的扬声器。在使用光的电子元件的情况下，电子元件可使用各种合适波长带的光，诸如可见光、红外光和/或紫外光。开口区域OA可对应于从部件70输出到外部或者从外部朝向部件70传播的光和/或声音可透过的区域。
图3是示意性地示出根据实施方式的显示面板的平面图。
参照图3，显示面板10可包括开口区域OA、显示区域DA、中间区域MA和外围区域PA。
显示面板10可包括布置在显示区域DA处(例如，中或上)的多个子像素P。显示面板10可通过使用从子像素P(例如，从子像素P中的每个)发射的光来显示图像。每个子像素P可通过使用发光二极管发射红色光、绿色光或蓝色光。每个子像素P可电连接到对应的扫描线SL和对应的数据线DL。
在外围区域PA处(例如，中或上)可布置有用于向每个子像素P提供扫描信号的扫描驱动器2300、用于向每个子像素P提供数据信号的数据驱动器2200、用于提供第一电源电压的第一主电源线以及用于提供第二电源电压的第二主电源线。扫描驱动器2300可隔着显示区域DA布置在外围区域PA的相对侧中的每侧处(例如，中或上)。在这种情况下，布置在开口区域OA的左侧上的子像素P可连接到布置在左侧上的扫描驱动器2300，并且布置在开口区域OA的右侧上的子像素P可连接到布置在右侧上的扫描驱动器2300。
中间区域MA可围绕开口区域OA(例如，在开口区域OA的外围周围)。中间区域MA可为其中未布置有诸如用于发射光的发光二极管的显示元件的区域。用于向提供在开口区域OA周围的子像素P提供信号的信号线可穿过中间区域MA。例如，数据线DL和/或扫描线SL可与显示区域DA交叉，并且数据线DL和/或扫描线SL的一些可沿形成在开口区域OA中的显示面板10的开口10OP的边缘绕过中间区域MA。在实施方式中，图3示出了数据线DL在y方向上与显示区域DA交叉，并且数据线DL中的一些在中间区域MA处(例如，中或上)绕过并且部分地围绕开口区域OA(例如，在开口区域OA的外围周围)。扫描线SL可在x方向上与显示区域DA交叉，并且扫描线SL中的一些的部分可隔着开口区域OA彼此间隔开。
图3示出了数据驱动器2200布置成与衬底100的一侧相邻。然而，在另一实施方式中，数据驱动器2200可设置在与布置在显示面板10的一侧上的焊盘电连接的印刷电路板上面。印刷电路板可为柔性的，并且印刷电路板的一部分可弯曲成位于衬底100的后表面下面。
图4是示意性地示出根据实施方式的子像素电路和连接到子像素电路的发光二极管的等效电路图。
参照图4，上面已参照图3描述的子像素P可通过发光二极管LED发射光，并且发光二极管LED可电连接到子像素电路PC。
子像素电路PC可包括多个薄膜晶体管T1至T7和存储电容器Cst。在实施方式中，多个薄膜晶体管T1至T7可包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7。然而，本公开不限于此。
开关晶体管T2可连接到扫描线SL和数据线DL。开关晶体管T2可被配置为基于从扫描线SL输入的开关电压(例如，开关信号、扫描信号)Sn将从数据线DL输入的数据电压(例如，数据信号)Dm传输到驱动晶体管T1。存储电容器Cst可连接到驱动晶体管T1和驱动电压线PL，并且可存储与从开关晶体管T2接收的电压与供给到驱动电压线PL的第一电源电压(例如，驱动电压)ELVDD之间的差对应的电压。
驱动晶体管T1可连接到驱动电压线PL和存储电容器Cst，并且可响应于存储在存储电容器Cst中的电压值来控制从驱动电压线PL通过发光二极管LED流动的驱动电流。发光二极管LED可根据驱动电流发射具有期望亮度(例如，预定或特定亮度)的光。发光二极管LED的相对电极可被供给有第二电源电压(例如，公共电压)ELVSS。
补偿晶体管T3的栅电极可连接到扫描线SL。补偿晶体管T3的源电极(或漏电极)可与驱动晶体管T1的漏电极(或源电极)连接，并且可经由发射控制晶体管T6连接到发光二极管LED的子像素电极。补偿晶体管T3的漏电极(或源电极)可连接到存储电容器Cst的任一个电极、第一初始化晶体管T4的源电极(或漏电极)和驱动晶体管T1的栅电极。补偿晶体管T3可根据通过扫描线SL接收的扫描信号Sn而导通，并且可将驱动晶体管T1的栅电极和漏电极彼此连接以便以二极管的方式连接驱动晶体管T1。
第一初始化晶体管T4的栅电极可连接到前一扫描线SL-1。第一初始化晶体管T4的漏电极(或源电极)可连接到初始化电压线VL。第一初始化晶体管T4的源电极(或漏电极)可连接到存储电容器Cst的任一个电极、补偿晶体管T3的漏电极(或源电极)和驱动晶体管T1的栅电极。第一初始化晶体管T4可根据通过前一扫描线SL-1接收的前一扫描信号Sn-1而导通，并且可将初始化电压Vint传输到驱动晶体管T1的栅电极以执行初始化驱动晶体管T1的栅电极的电压的初始化操作。
操作控制晶体管T5的栅电极可连接到发射控制线EL。操作控制晶体管T5的源电极(或漏电极)可连接到驱动电压线PL。操作控制晶体管T5的漏电极(或源电极)可连接到驱动晶体管T1的源电极(或漏电极)和开关晶体管T2的漏电极(或源电极)。
发射控制晶体管T6的栅电极可连接到发射控制线EL。发射控制晶体管T6的源电极(或漏电极)可连接到驱动晶体管T1的漏电极(或源电极)和补偿晶体管T3的源电极(或漏电极)。发射控制晶体管T6的漏电极(或源电极)可电连接到发光二极管LED的子像素电极。操作控制晶体管T5和发射控制晶体管T6可根据通过发射控制线EL接收的发射控制信号En而彼此同步地(例如，同时或实质上同时)导通，以使得驱动电压ELVDD可传输到发光二极管LED，并且驱动电流可流过发光二极管LED。
第二初始化晶体管T7可初始化发光二极管LED的子像素电极。第二初始化晶体管T7的栅电极可连接到下一扫描线SL+1。第二初始化晶体管T7的源电极(或漏电极)可连接到发光二极管LED的子像素电极。第二初始化晶体管T7的漏电极(或源电极)可连接到初始化电压线VL。第二初始化晶体管T7可根据通过下一扫描线SL+1接收的下一扫描信号Sn+1而导通，并且可初始化发光二极管LED的子像素电极。
存储电容器Cst的另一个电极可连接到驱动电压线PL。存储电容器Cst的任一个电极可连接到驱动晶体管T1的栅电极、补偿晶体管T3的漏电极(或源电极)和第一初始化晶体管T4的源电极(或漏电极)。
发光二极管LED的相对电极可被提供有第二电源电压(例如，公共电压)ELVSS。发光二极管LED可通过从驱动晶体管T1接收驱动电流来发射光。
子像素电路PC的多个薄膜晶体管T1至T7中的至少一个可包括包含氧化物的半导体层，并且多个薄膜晶体管T1至T7中的其它薄膜晶体管可包括包含硅的半导体层。图4示出了补偿晶体管T3和第一初始化晶体管T4被实现为n沟道MOSFET(例如，NMOS)，并且驱动晶体管T1、开关晶体管T2、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7被实现为p沟道MOSFET(例如，PMOS)。在另一实施方式中，补偿晶体管T3可被实现为NMOS，并且驱动晶体管T1、开关晶体管T2、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7可被实现为PMOS。
更详细地，直接影响显示设备的亮度的驱动晶体管T1可被配置为包括包含具有高可靠性的多晶硅的半导体层，并且相应地，可实现高分辨率的显示设备。
由于氧化物半导体可具有高载流子迁移率和低漏电流，因此即使当其驱动时间长时，其电压降也可不大。换言之，由于即使在低频驱动的情况下，因电压降导致的图像的颜色变化也可不大，因此低频驱动可为可能的。如此，由于氧化物半导体具有小漏电流，因此连接到驱动晶体管T1的栅电极的第一初始化晶体管T4和补偿晶体管T3中的至少一个可包括氧化物半导体以在防止或实质上防止可能流到驱动晶体管T1的栅电极的漏电流的同时降低功耗。
图5是示出根据实施方式的显示面板的放大部分的平面图。
参照图5，子像素P可布置在显示区域DA处(例如，中或上)。中间区域MA可位于开口区域OA与显示区域DA之间。在平面图中，与开口区域OA相邻的子像素P可布置成在开口区域OA周围彼此间隔开。
在图5的平面图中，子像素P可在开口区域OA周围垂直地布置成彼此间隔开，或者可在开口区域OA周围水平地布置成彼此间隔开。由于每个子像素P使用从对应的发光二极管发射的红色光、绿色光或蓝色光，因此图5中所示的子像素P的位置可分别对应于发光二极管的位置。换言之，在平面图中子像素P在开口区域OA周围布置成彼此间隔开可被理解为在平面图中发光二极管在开口区域OA周围布置成彼此间隔开。例如，在平面图中，发光二极管可布置成在开口区域OA周围彼此垂直地间隔开，或者可布置成在开口区域OA周围彼此水平地间隔开。
在用于向连接到每个子像素P的发光二极管的子像素电路供给信号的信号线之中，与开口区域OA相邻的信号线可绕过开口区域OA和/或开口10OP。在穿过显示区域DA的数据线之中，数据线DL中的一些可在±y方向上延伸以将数据信号提供到设置在开口区域OA上面和下面(例如，上方和下方)的子像素P，并且可在中间区域MA处(例如，中或上)沿开口区域OA和/或开口10OP的边缘绕过开口区域OA和/或开口10OP。
数据线DL之中的至少一个数据线的旁路部分DL-C1可形成在不同于与显示区域DA交叉的延伸部分DL-L1的层的层处(例如，中或上)。数据线DL的延伸部分DL-L1和旁路部分DL-C1可通过接触孔CNT彼此连接。数据线DL之中的至少一个数据线的旁路部分DL-C2可位于与延伸部分DL-L2的层相同的层处(例如，中或上)，并且可与延伸部分DL-L2一体地形成。
扫描线SL(例如，扫描线SL中的一些的部分SL-L)可在开口区域OA周围分离或断开。如上面参照图3所述，布置在开口区域OA的左侧上的扫描线SL可从布置在显示区域DA的左侧上的扫描驱动器2300接收信号。如图3中所示，布置在开口区域OA的右侧上的扫描线SL可从布置在显示区域DA的右侧上的扫描驱动器2300接收信号。
凹槽G可位于开口区域OA与中间区域MA的被数据线DL绕过的区域之间。在平面图中，凹槽G中的每个可具有围绕开口区域OA(例如，在开口区域OA的外围周围)的闭环形状，并且凹槽G可布置成彼此间隔开。
图6是根据实施方式的沿图5的线VI-VI'截取的显示面板的剖面图。
参照图6中所示的显示区域DA，显示面板10可包括衬底100、设置在衬底100上面的图像生成层20以及在图像生成层20上面的输入感测层40。图像生成层20可包括电路二极管层200和封装层300。电路二极管层200可包括子像素电路PC和有机发光二极管OLED。
电路二极管层200可包括包含子像素电路PC的子像素电路单元以及设置在子像素电路PC的部件上面或下面的多个绝缘层。多个绝缘层可包括无机绝缘层和有机绝缘层。无机绝缘层可包括例如缓冲层201、第一栅极绝缘层203、第二栅极绝缘层205、第一层间绝缘层207、第三栅极绝缘层209和第二层间绝缘层210。有机绝缘层可包括例如第一有机绝缘层211和第二有机绝缘层213。
衬底100可包括玻璃材料或聚合物树脂。在实施方式中，衬底100可包括包含聚合物树脂的基础层和包含诸如氧化硅或氮化硅的无机绝缘材料的阻挡层的交替堆叠结构。聚合物树脂可包括例如聚醚砜、聚芳酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯、三乙酸纤维素或乙酸丙酸纤维素。
子像素电路PC可形成在衬底100上面，并且发光二极管(诸如以有机发光二极管OLED为例)可设置在子像素电路PC上面。
在形成子像素电路PC之前，用于防止或实质上防止杂质渗透到子像素电路PC中的缓冲层201可形成在衬底100上面。缓冲层201可包括诸如氮化硅、氮氧化硅或氧化硅的无机绝缘材料，并且可包括包含上述无机绝缘材料中的一种或多种的单层结构或多层结构。
子像素电路PC可包括如上面参照图4所述的多个晶体管和存储电容器。在这方面，图6示出了第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst。
第一薄膜晶体管TFT1可包括第一半导体层Act1、第一栅电极GE1、第一源电极SE1和第一漏电极DE1。第二薄膜晶体管TFT2可包括第二半导体层Act2、第二栅电极GE2、第二源电极SE2和第二漏电极DE2。存储电容器Cst可包括第一电容器电极CE1和第二电容器电极CE2。
第一半导体层Act1可为包括硅半导体材料的硅基半导体层。例如，第一半导体层Act1可包括多晶硅。作为另一实例，第一半导体层Act1可包括非晶硅。第一半导体层Act1可包括沟道区域C1以及分别布置在沟道区域C1的相对侧处(例如，中或上)的漏区域D1和源区域S1。第一栅电极GE1可与沟道区域C1重叠。
第一栅极绝缘层203可布置在第一半导体层Act1与第一栅电极GE1之间。第一栅极绝缘层203可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌的无机绝缘材料，并且可包括包含上述无机绝缘材料中的一种或多种的单层结构或多层结构。
第一栅电极GE1可包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电材料，并且可包括包含上述导电材料中的一种或多种的单层结构或多层结构。在实施方式中，第一栅电极GE1可包括钼(Mo)。
第二栅极绝缘层205可覆盖第一栅电极GE1。第二栅极绝缘层205可设置在第一栅电极GE1上面。与第一栅极绝缘层203一样，第二栅极绝缘层205可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌的无机绝缘材料。
第二电容器电极CE2可设置在第二栅极绝缘层205上面。在实施方式中，第二电容器电极CE2可与其下面的第一栅电极GE1重叠。在这种情况下，第二电容器电极CE2和第一栅电极GE1可隔着第二栅极绝缘层205彼此重叠以形成存储电容器Cst。换言之，第一薄膜晶体管TFT1的第一栅电极GE1可用作存储电容器Cst的第一电容器电极CE1。如此，存储电容器Cst和第一薄膜晶体管TFT1可形成为彼此重叠。在另一实施方式中，存储电容器Cst可形成为不与第一薄膜晶体管TFT1重叠。
存储电容器Cst的第二电容器电极CE2可包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可包括包含上述低电阻导电材料中的一种或多种的单层结构或多层结构。在实施方式中，第二电容器电极CE2可包括钼(Mo)。
第一层间绝缘层207可设置在存储电容器Cst上面。第一层间绝缘层207可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪和/或氧化锌的无机绝缘材料，并且可包括包含上述无机绝缘材料中的一种或多种的单层结构或多层结构。
第二半导体层Act2可设置在第一层间绝缘层207上面。第二半导体层Act2可为包括氧化物半导体材料的氧化物基半导体层。例如，第二半导体层Act2可包括Zn氧化物基材料，诸如Zn氧化物、In-Zn氧化物或Ga-In-Zn氧化物。在一些实施方式中，第二半导体层Act2可包括在ZnO中包含诸如铟(In)、镓(Ga)和/或锡(Sn)的金属的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。
第二半导体层Act2可包括沟道区域C2以及分别布置在沟道区域C2的相对侧处(例如，中或上)的源区域S2和漏区域D2。源区域S2和漏区域D2可通过使用氢基气体、氟基气体或其组合的等离子体处理增加氧化物半导体中的载流子浓度来形成。
第三栅极绝缘层209可覆盖第二半导体层Act2。第三栅极绝缘层209可布置在第二半导体层Act2与第二栅电极GE2之间。第三栅极绝缘层209可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪或氧化锌的无机绝缘材料。第三栅极绝缘层209可包括包含上述无机绝缘材料中的一种或多种的单层结构或多层结构。
第二栅电极GE2可设置在第三栅极绝缘层209上面。第二栅电极GE2可与第二半导体层Act2重叠。第二栅电极GE2可与第二半导体层Act2的沟道区域C2重叠。第二栅电极GE2可包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电材料，并且可包括包含上述导电材料中的一种或多种的单层或多层。在实施方式中，第二栅电极GE2可包括钼(Mo)。
第二层间绝缘层210可覆盖第二栅电极GE2。第二层间绝缘层210可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪或氧化锌的无机绝缘材料。第二层间绝缘层210可包括包含上述无机绝缘材料中的一种或多种的单层结构或多层结构。
第一源电极SE1和第一漏电极DE1可设置在第二层间绝缘层210上面。第一源电极SE1和第一漏电极DE1可连接到第一半导体层Act1。第一源电极SE1和第一漏电极DE1可通过穿过(例如，穿透)其下面的绝缘层的第一接触孔CT1连接到第一半导体层Act1。例如，第一源电极SE1和第一漏电极DE1可通过穿过(例如，穿透)第一栅极绝缘层203、第二栅极绝缘层205、第一层间绝缘层207、第三栅极绝缘层209和第二层间绝缘层210的第一接触孔CT1电连接到第一半导体层Act1。
第二源电极SE2和第二漏电极DE2可设置在第二层间绝缘层210上面。第二源电极SE2和第二漏电极DE2可电连接到第二半导体层Act2。第二源电极SE2和第二漏电极DE2可通过穿过(例如，穿透)其下面的绝缘层的第二接触孔CT2电连接到第二半导体层Act2。例如，第二源电极SE2和第二漏电极DE2可通过穿过(例如，穿透)第三栅极绝缘层209和第二层间绝缘层210的第二接触孔CT2电连接到第二半导体层Act2。
第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2可包括具有合适的导电性(例如，良好的导电性)的合适的材料。第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2可包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电材料，并且可包括包含上述导电材料中的一种或多种的单层或多层。在实施方式中，第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2可具有Ti/Al/Ti的多层结构。
底栅电极BGE可设置在第二半导体层Act2下面。在实施方式中，底栅电极BGE可布置在第二栅极绝缘层205与第一层间绝缘层207之间。在实施方式中，底栅电极BGE可接收栅极信号。在这种情况下，第二薄膜晶体管TFT2可具有其中其栅电极设置在第二半导体层Act2上面和下面的双栅电极结构。
底栅电极BGE可包括与存储电容器Cst的第二电容器电极CE2的材料相同的材料。底栅电极BGE可包括例如包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电材料，并且可包括包含上述导电材料中的一种或多种的单层或多层。在实施方式中，底栅电极BGE可包括钼(Mo)。
子线SWL可布置在第三栅极绝缘层209与第二层间绝缘层210之间。在实施方式中，子线SWL可通过第一层间绝缘层207和第三栅极绝缘层209中(例如，穿透第一层间绝缘层207和第三栅极绝缘层209)的接触孔电连接到底栅电极BGE。
背金属层BML可布置在衬底100和与显示区域DA重叠的子像素电路PC之间。在实施方式中，背金属层BML可与第一薄膜晶体管TFT1重叠。恒定或实质上恒定的电压可施加到背金属层BML。由于背金属层BML设置在第一薄膜晶体管TFT1下面，因此第一薄膜晶体管TFT1可较少受到环境干扰信号的影响，并且因此可提高其可靠性。
包括包含硅半导体材料的第一半导体层Act1的第一薄膜晶体管TFT1可为例如驱动晶体管T1(例如，参见图4)。包括包含氧化物半导体材料的第二半导体层Act2的第二薄膜晶体管TFT2可为例如补偿晶体管T3(例如，参见图4)。
图6示出了与上面参照图4描述的多个晶体管之中的驱动晶体管T1对应的第一薄膜晶体管TFT1和与上面参照图4描述的多个晶体管之中的补偿晶体管T3对应的第二薄膜晶体管TFT2，并且示出了第一半导体层Act1和第二半导体层Act2布置在彼此不同的层处(例如，中或上)。然而，本公开不限于此。
上面参照图4描述的驱动晶体管T1、开关晶体管T2、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7可具有与上面参照图6描述的第一薄膜晶体管TFT1的结构相同或实质上相同的结构。例如，驱动晶体管T1、开关晶体管T2、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7(例如，参见图4)可包括布置在与第一薄膜晶体管TFT1的第一半导体层Act1的层相同的层处(例如，中或上)的半导体层以及布置在与第一薄膜晶体管TFT1的第一栅电极GE1的层相同的层处(例如，中或上)的栅电极。驱动晶体管T1、开关晶体管T2、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7(例如，参见图4)的半导体层可与第一薄膜晶体管TFT1的半导体层一体地连接。
上面参照图4描述的第一初始化晶体管T4可具有与上面参照图6描述的第二薄膜晶体管TFT2的结构相同或实质上相同的结构。例如，第一初始化晶体管T4可包括布置在与第二薄膜晶体管TFT2的第二半导体层Act2的层相同的层处(例如，中或上)的半导体层以及形成在与第二薄膜晶体管TFT2的第二栅极GE2的层相同的层处(例如，中或上)的栅电极。第一初始化晶体管T4的半导体层和第二薄膜晶体管TFT2的第二半导体层Act2可彼此一体地连接。
第一有机绝缘层211可设置在第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2上面。第一有机绝缘层211可包括有机绝缘材料。有机绝缘材料可包括丙烯酸、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)等。
数据线DL和驱动电压线PL可设置在第一有机绝缘层211上面，并且可被第二有机绝缘层213覆盖。数据线DL和驱动电压线PL可包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可包括包含上述材料中的一种或多种的单层或多层。在实施方式中，驱动电压线PL可包括具有Ti/Al/Ti的三层结构的第一层PL1、第二层PL2和第三层PL3。
第二有机绝缘层213可包括诸如丙烯酸、BCB、聚酰亚胺和/或HMDSO的有机绝缘材料。图6示出了数据线DL和驱动电压线PL形成在第一有机绝缘层211上，但是本公开不限于此。在另一实施方式中，数据线DL和驱动电压线PL中的任一个可布置在与第一源电极SE1和第一漏电极DE1的层相同的层处(例如，中或上)。
诸如以有机发光二极管OLED为例的发光二极管可设置在第二有机绝缘层213上面。
有机发光二极管OLED的子像素电极221可包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其任何合适的化合物的反射层。在另一实施方式中，子像素电极221还可包括在反射层上面和/或下面的导电氧化物层。导电氧化物层可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)。在实施方式中，子像素电极221可具有ITO/Ag/ITO的三层结构。
堤层215可设置在子像素电极221上面。堤层215可包括与子像素电极221重叠的开口，并且可覆盖子像素电极221的边缘。堤层215可包括有机绝缘材料。
中间层222可包括发射层222b。中间层222可包括布置在发射层222b下面的第一功能层222a和/或布置在发射层222b上面的第二功能层222c。发射层222b可包括用于发射期望颜色(例如，预定或特定颜色)的光的高分子量有机材料或低分子量有机材料。第二功能层222c可包括电子传输层(ETL)和/或电子注入层(EIL)。第一功能层222a和第二功能层222c可包括有机材料。
相对电极223可包括具有低功函数的导电材料。例如，相对电极223可包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其任何合适的合金的(半)透明层。作为另一实例，相对电极223还可包括在包含上述材料中的一种或多种的(半)透明层上面的诸如ITO、IZO、ZnO或In2O3的层。
发射层222b可在显示区域DA上面形成为通过堤层215的开口与子像素电极221重叠。第一功能层222a、第二功能层222c和相对电极223可延伸成定位在显示区域DA处(例如，中或上)以及定位在中间区域MA处(例如，中或上)。
间隔件217可形成在堤层215上面。间隔件217和堤层215可在相同或实质上相同的工艺中一起形成，或者可在单独的工艺中彼此单独地形成。在实施方式中，间隔件217可包括有机绝缘材料，诸如聚酰亚胺。
有机发光二极管OLED可被封装层300覆盖。封装层300可包括至少一个有机封装层和至少一个无机封装层。在实施方式中，图6示出了封装层300包括第一无机封装层310和第二无机封装层330以及布置在它们之间的有机封装层320。
第一无机封装层310和第二无机封装层330可包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的一种或多种无机材料。第一无机封装层310和第二无机封装层330可包括包含上述无机材料中的一种或多种的单层或多层。有机封装层320可包括聚合物基材料。聚合物基材料可包括丙烯酸基树脂、环氧基树脂、聚酰亚胺、聚乙烯等。在实施方式中，有机封装层320可包括丙烯酸酯。
第一无机封装层310和第二无机封装层330可具有彼此不同的厚度。第一无机封装层310的厚度可大于第二无机封装层330的厚度。作为另一实例，第二无机封装层330的厚度可大于第一无机封装层310的厚度，或者第一无机封装层310和第二无机封装层330可具有彼此相同或实质上相同的厚度。
输入感测层40可包括设置在第二无机封装层330上面的第一触摸绝缘层401、在第一触摸绝缘层401上面的第一导电层402、在第一导电层402上面的第二触摸绝缘层403、在第二触摸绝缘层403上面的第二导电层404以及在第二导电层404上面的第三触摸绝缘层405。
第一触摸绝缘层401、第二触摸绝缘层403和第三触摸绝缘层405中的每个可包括无机绝缘材料和/或有机绝缘材料。在实施方式中，第一触摸绝缘层401和第二触摸绝缘层403包括诸如氧化硅、氮化硅和/或氮氧化硅的无机绝缘材料，并且第三触摸绝缘层405可包括有机绝缘材料。
输入感测层40的触摸电极TE可包括其中第一导电层402和第二导电层404彼此连接的结构。作为另一实例，触摸电极TE可形成在第一导电层402和第二导电层404中的任一个上，并且可包括提供在对应的导电层中的金属线。第一导电层402和第二导电层404中的每个可包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可包括包含上述材料中的一种或多种的单层或多层。例如，第一导电层402和第二导电层404中的每个可具有Ti/Al/Ti的多层结构。
参照图6中所示的中间区域MA，中间区域MA可包括上面参照图5描述的数据线DL的旁路部分DL-C1和DL-C2穿过的第一子中间区域SMA1。
数据线DL的旁路部分DL-C1和DL-C2可布置在彼此不同的层处(例如，中或上)。彼此相邻的数据线DL的旁路部分DL-C1和DL-C2中的任一个可设置在第二层间绝缘层210上面，并且其另一个可设置在第一有机绝缘层211上面。
当数据线DL的旁路部分DL-C1和DL-C2隔着绝缘层(例如，第一有机绝缘层211)交替地布置时，数据线DL的旁路部分DL-C1和DL-C2之间的间距Δd可减小，并且因此可有效地使用中间区域MA的面积。
图7是根据实施方式的沿图5的线VII-VII'截取的显示面板的剖面图。
参照图6和图7，中间区域MA可包括与显示区域DA(例如，参见图6)相邻的第一子中间区域SMA1和与开口区域OA相邻的第二子中间区域SMA2。上面参照图6描述的数据线DL的旁路部分DL-C1和DL-C2可布置在第一子中间区域SMA1处(例如，中或上)，并且图7的第一子中间区域SMA1中所示的数据线DL的旁路部分DL-C1和DL-C2可对应于上面参照图6描述的数据线DL之中的一些数据线DL的旁路部分。
分隔件MD、分隔壁PW和凹槽G可布置在第二子中间区域SMA2处(例如，中或上)。封装层300可延伸到中间区域MA以覆盖分隔件MD、分隔壁PW和凹槽G。
分隔壁PW可包括第一分隔壁PW1和第二分隔壁PW2。然而，本公开不限于此。在其它实施方式中，一个、三个、或四个或更多个分隔壁PW可位于中间区域MA处(例如，中或上)。第一分隔壁PW1可布置在显示区域DA与开口区域OA之间，并且第二分隔壁PW2可布置在第一分隔壁PW1与开口区域OA之间。第一分隔壁PW1和第二分隔壁PW2可沿开口区域OA的外围布置。
分隔件MD可包括布置成彼此间隔开的第一分隔件MD1、第二分隔件MD2、第三分隔件MD3和第四分隔件MD4。然而，本公开不限于此。四个或更多个分隔件MD可提供在中间区域MA处(例如，中或上)，并且例如，十个分隔件MD可布置在中间区域MA处(例如，中或上)。第一分隔件MD1、第二分隔件MD2、第三分隔件MD3和第四分隔件MD4中的每个可沿开口区域OA的外围布置，并且可在平面图中具有围绕开口区域OA(例如，在开口区域OA的外围周围)的闭环形状。
分隔件MD可具有其中多个无机图案层IIL和多个金属图案层MPL彼此交替地堆叠的结构。分隔件MD可具有其中三个或更多个无机图案层IIL和三个或更多个金属图案层MPL彼此交替地堆叠的结构。无机图案层IIL可包括第一无机图案层2030、第二无机图案层2050、第三无机图案层2070、第四无机图案层2090和第五无机图案层2100。金属图案层MPL可包括第一金属图案层120、第二金属图案层130和第三金属图案层140。多个无机图案层IIL和多个金属图案层MPL可布置成彼此重叠。
分隔件MD可具有例如其中第一无机图案层2030、第一金属图案层120、第二无机图案层2050、第二金属图案层130、第三无机图案层2070、第四无机图案层2090、第三金属图案层140和第五无机图案层2100彼此顺序地堆叠的结构。
第一无机图案层2030、第二无机图案层2050、第三无机图案层2070、第四无机图案层2090和第五无机图案层2100可位于与包括在上面参照图6描述的子像素电路单元中的无机绝缘层的层相同的层处(例如，中或上)并且可包括与包括在上面参照图6描述的子像素电路单元中的无机绝缘层的材料相同的材料。例如，第一无机图案层2030可布置在与第一栅极绝缘层203的层相同的层处(例如，中或上)并且可包括与第一栅极绝缘层203的材料相同的材料。第二无机图案层2050可位于与第二栅极绝缘层205的层相同的层处(例如，中或上)并且可包括与第二栅极绝缘层205的材料相同的材料。第三无机图案层2070可位于与第一层间绝缘层207的层相同的层处(例如，中或上)并且可包括与第一层间绝缘层207的材料相同的材料。第四无机图案层2090可位于与第三栅极绝缘层209的层相同的层处(例如，中或上)并且可包括与第三栅极绝缘层209的材料相同的材料。第五无机图案层2100可位于与第二层间绝缘层210的层相同的层处(例如，中或上)并且可包括与第二层间绝缘层210的材料相同的材料。
第一金属图案层120、第二金属图案层130和第三金属图案层140可位于与包括在上面参照图6描述的子像素电路PC中的存储电容器和晶体管的电极的层相同的层处(例如，中或上)并且可包括与包括在上面参照图6描述的子像素电路PC中的存储电容器和晶体管的电极的材料相同的材料。例如，第一金属图案层120可位于与第一薄膜晶体管TFT1的第一栅电极GE1和/或存储电容器Cst的第一电容器电极CE1的层相同的层处(例如，中或上)并且可包括与第一薄膜晶体管TFT1的第一栅电极GE1和/或存储电容器Cst的第一电容器电极CE1的材料相同的材料。第二金属图案层130可位于与存储电容器Cst的第二电容器电极CE2和/或底栅电极BGE的层相同的层处(例如，中或上)并且可包括与存储电容器Cst的第二电容器电极CE2和/或底栅电极BGE的材料相同的材料。第三金属图案层140可位于与第二薄膜晶体管TFT2的第二栅电极GE2的层相同的层处(例如，中或上)并且可包括与第二薄膜晶体管TFT2的第二栅电极GE2的材料相同的材料。
在实施方式中，位于第一金属图案层120上面的第二无机图案层2050的宽度可大于第一金属图案层120的宽度。位于第二金属图案层130与第三金属图案层140之间的第三无机图案层2070和第四无机图案层2090中的每个的宽度可大于第二金属图案层130和第三金属图案层140中的每个的宽度。而且，位于第三金属图案层140上面的第五无机图案层2100的宽度可大于第三金属图案层140的宽度。
在实施方式中，凹槽G可提供在多个分隔壁PW和多个分隔件MD之间。在这方面，图7示出了第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G布置在中间区域MA处(例如，中或上)。如上面参照图5所述，在平面图中第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G可具有围绕开口区域OA(例如，在开口区域OA的外围周围)的闭环形状。
更详细地，第一凹槽1G可限定在第一分隔壁PW1与第一分隔件MD1之间。第二凹槽2G可限定在第一分隔件MD1与第二分隔壁PW2之间。第三凹槽3G可限定在第二分隔壁PW2与第二分隔件MD2之间。第四凹槽4G可限定在第二分隔件MD2与第三分隔件MD3之间。第五凹槽5G可限定在第三分隔件MD3与第四分隔件MD4之间。
凹槽G可穿过(例如，可穿透)形成在缓冲层201上面的至少一个无机绝缘层。具有形成在其中的凹槽G的至少一个无机绝缘层可包括在子像素电路单元中包含的无机绝缘层中的一个或多个。在这方面，图7示出了第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G通过(例如，穿透)第一栅极绝缘层203、第二栅极绝缘层205、第一层间绝缘层207、第三栅极绝缘层209和第二层间绝缘层210形成。
下层110可位于凹槽G下面(例如，正下方)。下层110可在用于形成凹槽G的蚀刻工艺中用作蚀刻停止件。因此，凹槽G的底表面可为下层110的上表面。在这方面，图7示出了下层110位于第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G中的每个下面，并且第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G中的每个的底表面位于与下层110的上表面的平面相同的平面上。
下层110可位于缓冲层201上面，并且可在与上面参照图6描述的第一半导体层Act1的工艺相同或实质上相同的工艺中形成。下层110可包括与第一半导体层Act1的材料相同的材料(例如，硅半导体材料)。像凹槽G一样，在平面图中下层110可具有围绕开口区域OA(例如，在开口区域OA的外围周围)的闭环形状。
当凹槽G形成在至少一个无机绝缘层上面时，通过衬底100引入的湿气可被至少一个无机绝缘层阻挡。图7示出了其中凹槽G形成在缓冲层201上面的结构，并且缓冲层201有效地阻挡可能通过衬底100引入的湿气。
分隔件MD可布置在凹槽G的至少一侧上。例如，第二分隔件MD2和第三分隔件MD3可布置在第四凹槽4G的相对侧上。在包括在第二分隔件MD2和第三分隔件MD3中的无机图案层IIL之中，多个无机图案层IIL可包括朝向第四凹槽4G的中心延伸的尖端PT。例如，包括在第二分隔件MD2和第三分隔件MD3中的至少三个无机图案层IIL可包括朝向第四凹槽4G的中心延伸的尖端PT。在这方面，图7示出了包括在第二分隔件MD2和第三分隔件MD3中的第二无机图案层2050、第三无机图案层2070和第四无机图案层2090以及第五无机图案层2100的端部包括朝向第四凹槽4G的中心延伸的尖端PT。
更详细地，第二无机图案层2050可包括朝向第四凹槽4G的中心延伸的第一尖端PT1。第三无机图案层2070和第四无机图案层2090可包括朝向第四凹槽4G的中心一体地延伸的第二尖端PT2。第五无机图案层2100可包括朝向第四凹槽4G的中心延伸的第三尖端PT3。因此，至少三个尖端PT可提供在第四凹槽4G的相对侧中的每侧上。
同样地，第三分隔件MD3和第四分隔件MD4可布置在第五凹槽5G的相对侧上，并且包括在第三分隔件MD3和第四分隔件MD4中的至少三个无机图案层IIL可包括朝向第五凹槽5G的中心延伸的尖端PT。至少三个尖端PT可提供在第五凹槽5G的相对侧中的每侧上。
第一分隔件MD1可布置在第一凹槽1G的一侧上和/或布置在第二凹槽2G的一侧上。包括在第一分隔件MD1中的至少三个无机图案层IIL可包括朝向第一凹槽1G的中心延伸的尖端PT。至少三个尖端PT可提供在第一凹槽1G的一侧上。
同样地，第二分隔件MD2可布置在第三凹槽3G的一侧上，并且包括在第二分隔件MD2中的至少三个无机图案层IIL可包括朝向第三凹槽3G的中心延伸的尖端PT。至少三个尖端PT可提供在第三凹槽3G的一侧上。
包括在有机发光二极管OLED中的层中的一些(诸如以第一功能层222a和第二功能层222c为例)可通过分隔件MD和凹槽G的结构断开。
在这方面，图7示出了第一功能层222a和第二功能层222c以及相对电极223可通过第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G以及第一分隔件MD1、第二分隔件MD2、第三分隔件MD3和第四分隔件MD4断开和分离。湿气可能通过显示面板10的开口10OP的侧表面朝向显示区域DA(例如，参见图6)传播，并且连续地形成的有机材料层(诸如以第一功能层222a和第二功能层222c为例)可为湿气的传播路径。然而，如图7中所示，在一些实施方式中，由于第一功能层222a和第二功能层222c被分隔件MD和凹槽G的结构断开，因此可防止或实质上防止湿气朝向显示区域DA传播。
封装层300的第一无机封装层310可连续地覆盖凹槽G的内表面和分隔件MD的外表面。有机封装层320可覆盖第一子中间区域SMA1，并且还可覆盖第二子中间区域SMA2的一部分。在实施方式中，有机封装层320可覆盖凹槽G中的至少一个(例如，一些)，诸如以布置在第一分隔壁PW1与第二分隔壁PW2之间的第一凹槽1G和第二凹槽2G为例。换言之，有机封装层320可覆盖分隔件MD中的至少一个(例如，一些)，诸如以布置在第一分隔壁PW1与第二分隔壁PW2之间的第一分隔件MD1为例。第二无机封装层330可在有机封装层320上面完全覆盖中间区域MA。
当形成有机封装层320时，可通过分隔壁PW和分隔件MD来控制单体的流动。在实施方式中，在中间区域MA处(例如，中或上)，有机封装层320可通过分隔件MD和分隔壁PW等不连续地形成。例如，如图6和图7中所示，在显示区域DA处(例如，中或上)，有机封装层320的一部分可覆盖通过第一子中间区域SMA1和第一分隔壁PW1直至第二分隔壁PW2的区域，并且有机封装层320的另一部分可覆盖第二分隔壁PW2与开口区域OA之间的部分区域。第二无机封装层330的一部分可在可限定(例如，可为)有机封装层320的不连续区域(例如，不连续点)的第二分隔壁PW2上面直接接触第一无机封装层310的一部分。
在实施方式中，有机封装层320的端部可定位在位于第二分隔壁PW2与开口区域OA之间的多个分隔件MD中的任何合适的一个上面或其一侧上。在这方面，图7示出了有机封装层320的端部定位在第三分隔件MD3上面或第三分隔件MD3的一侧上，并且不通过第三分隔件MD3朝向开口区域OA延伸。然而，本公开不限于此。
在实施方式中，第二无机封装层330的一部分可在第二分隔壁PW2的上表面上直接接触第一无机封装层310的一部分。在实施方式中，第二无机封装层330也可在第三分隔件MD3与开口区域OA之间直接接触第一无机封装层310。
上面参照图6描述的触摸绝缘层可延伸到中间区域MA。在这方面，图7示出了其中第一触摸绝缘层401、第二触摸绝缘层403和第三触摸绝缘层405延伸到中间区域MA的结构。
显示面板10可包括在开口区域OA处(例如，中或上)的开口10OP。显示面板10的开口10OP可包括构成显示面板10的部件的开口。例如，显示面板10的开口10OP可包括衬底100的开口100OP、第一无机封装层310的开口310OP和第二无机封装层330的开口330OP以及第三触摸绝缘层405的开口405OP。
构成显示面板10的部件的开口可彼此同步地(例如，同时或实质上同时)形成。因此，衬底100的限定衬底100的开口100OP的内表面100IS、第一无机封装层310的限定第一无机封装层310的开口310OP的内表面310IS和第二无机封装层330的限定第二无机封装层330的开口330OP的内表面330IS以及第三触摸绝缘层405的限定第三触摸绝缘层405的开口405OP的内表面405IS可位于彼此相同的垂直线处(例如，中或上)(例如，可彼此共面)。
图8A至图8D是示出根据实施方式的显示面板的制造方法的工艺的剖面图。图8A至图8D示出了根据显示面板的制造方法的工艺的诸如以第二子中间区域SMA2为例的中间区域MA和开口区域OA的剖面。
参照图8A，第一分隔件MD1、第二分隔件MD2、第三分隔件MD3和第四分隔件MD4、第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G以及第一分隔壁PW1和第二分隔壁PW2可形成在中间区域MA处(例如，中或上)。下面将参照图9A至图9D更详细地描述分隔件MD和凹槽G的形成。
第一分隔壁PW1可布置在显示区域DA与第一凹槽1G之间。第二分隔壁PW2可与第一分隔壁PW1间隔开，并且可布置在第一分隔壁PW1与开口区域OA之间。
第一分隔壁PW1可包括第一有机绝缘层211的部分211P1、第二有机绝缘层213的部分213P1和堤层215的部分215P1。第二分隔壁PW2可包括第一有机绝缘层211的部分211P2、第二有机绝缘层213的部分213P2、堤层215的部分215P2和间隔件217(例如，参见图6)的部分217P2。在其它实施方式中，第一分隔壁PW1和第二分隔壁PW2还可包括其它层中的一些的部分，或者上述层的部分中的一些可根据需要或根据期望而被省略。
无机绝缘层中的一些可设置在第一分隔壁PW1和第二分隔壁PW2下面。例如，第一栅极绝缘层203的部分2031、第二栅极绝缘层205的部分2051、第一层间绝缘层207的部分2071、第三栅极绝缘层209的部分2091和第二层间绝缘层210的部分2101可设置在第二分隔壁PW2下面。
在实施方式中，第一分隔壁PW1的第一有机绝缘层211的部分211P1可布置成覆盖在无机绝缘层中形成的第一凹槽1G的内表面的一部分。而且，第二分隔壁PW2的第一有机绝缘层211的部分211P2可布置成覆盖在无机绝缘层中形成的第二凹槽2G和第三凹槽3G的内表面的一部分。
第二分隔壁PW2的高度H2可等于或大于第一分隔壁PW1的高度H1。图7示出了第二分隔壁PW2的高度H2大于第一分隔壁PW1的高度H1。由于第一分隔壁PW1和第二分隔壁PW2包括相对较厚的多个有机绝缘层的一部分，而分隔件MD包括无机图案层IIL和金属图案层MPL，因此分隔件MD的高度h可小于第一分隔壁PW1的高度H1和第二分隔壁PW2的高度H2。
此处，分隔壁和分隔件的高度可指示从衬底100的上表面到对应的分隔壁或对应的分隔件的上表面的垂直距离。
参照图8B，有机发光二极管的第一功能层222a和第二功能层222c以及相对电极223可形成在形成有分隔壁PW、分隔件MD和凹槽G的衬底100上面。第一功能层222a和第二功能层222c以及相对电极223可通过热沉积来形成。如上面参照图7所述，第一功能层222a和第二功能层222c以及相对电极223中的每个也可沉积在中间区域MA处(例如，中或上)。然而，第一功能层222a和第二功能层222c以及相对电极223中的每个可通过形成在中间区域MA处(例如，中或上)的第一分隔件MD1、第二分隔件MD2、第三分隔件MD3和第四分隔件MD4的尖端PT和第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G断开。
例如，图8B示出了定位在尖端PT上面的第一功能层222a被断开和分离，并且第一功能层222a的部分222ap布置在第四凹槽4G和第五凹槽5G中的每个的底表面上。相似地，图8B示出了定位在尖端PT上面的第二功能层222c被断开和分离，并且第二功能层222c的部分222cp和相对电极223的部分223p布置在第四槽4G和第五槽5G中的每个的底表面上。
参照图8C，可形成封装层300。第一无机封装层310可通过化学气相沉积形成。由于第一无机封装层310的台阶覆盖可为合适的(例如，可为相对优异的)，因此第一无机封装层310可连续地覆盖第一凹槽1G、第二凹槽2G、第三凹槽3G、第四凹槽4G和第五凹槽5G的内表面，并且也可连续地覆盖第一分隔件MD1、第二分隔件MD2、第三分隔件MD3和第四分隔件MD4的尖端PT的下表面。第一无机封装层310也可连续地覆盖第一分隔壁PW1的侧表面和上表面，并且也可连续地覆盖第二分隔壁PW2的侧表面和上表面。
此后，可通过施涂单体并且然后固化单体来形成有机封装层320。单体可通过喷墨方法施涂。单体可被适当地施涂以使得单体中的一些可存在于显示区域DA与第一分隔壁PW1之间的区域中，或者存在于第一分隔壁PW1与第二分隔壁PW2之间的区域中。布置在第一分隔壁PW1与第二分隔壁PW2之间的第一分隔件MD1可起到控制单体的流动的作用。
在实施方式中，当单体的量超过该区域中可容纳的极限(例如，阈值)时，其一部分可移动超过第二分隔壁PW2。在有机封装层320之后形成的第二无机封装层330的一部分可在第二分隔壁PW2上面直接接触第一无机封装层310的一部分。在这方面，图8C示出了其中第二无机封装层330的一部分和第一无机封装层310的一部分彼此直接接触的无机接触区域(在下文中，称为第一无机接触区域)3100存在于第二分隔壁PW2的上表面的一部分处。
通过第二无机封装层330与第一无机封装层310之间的直接接触形成的无机接触区域也可存在于布置在第二分隔壁PW2与开口区域OA之间的分隔件MD上面。例如，有机封装层320可以不通过第三分隔件MD3朝向开口区域OA延伸，并且在第三分隔件MD3的侧表面或上表面上，第二无机封装层330的一部分可直接接触第一无机封装层310的一部分以形成第二无机接触区域3200。
在实施方式中，有机封装层320的部分可存在于第一凹槽1G、第二凹槽2G、第三凹槽3G和第四凹槽4G中。另一方面，与有机封装层320对应的材料可不存在于与第二分隔壁PW2相比更靠近开口区域OA的第五凹槽5G中，并且第二无机封装层330可在第五凹槽5G的内表面上直接接触第一无机封装层310。然而，本公开不限于此。
参照图8D，可在封装层300上面形成第一触摸绝缘层401、第二触摸绝缘层403和第三触摸绝缘层405。第一导电层402(例如，参见图6)可形成在第一触摸绝缘层401与第二触摸绝缘层403之间，并且第二导电层404(例如，参见图6)可形成在第二触摸绝缘层403与第三触摸绝缘层405之间。
此后，通过使用激光束等沿切割线CL去除位于开口区域OA处(例如，中或上)的部件，并且可如图7中所示地在开口区域OA中形成显示面板10的开口10OP。
图9A至图9D是示出根据实施方式的形成显示面板的分隔件和凹槽的工艺的剖面图。图7中所示的分隔件MD和凹槽G的结构可通过图9A至图9D中所示的工艺形成。
参照图9A，可在衬底100上面形成无机绝缘层。无机绝缘层可顺序地包括缓冲层201、第一栅极绝缘层203、第二栅极绝缘层205、第一层间绝缘层207、第三栅极绝缘层209和第二层间绝缘层210。
第一预备金属层120a、第二预备金属层130a和第三预备金属层140a可形成在无机绝缘层之间。第一预备金属层120a、第二预备金属层130a和第三预备金属层140a可布置成彼此重叠。
第一预备金属层120a可形成为布置在第一栅极绝缘层203与第二栅极绝缘层205之间，并且可在与上面参照图6描述的第一薄膜晶体管TFT1的第一栅电极GE1和/或存储电容器Cst的第一电容器电极CE1的工艺相同的工艺中形成。第二预备金属层130a可形成为布置在第二栅极绝缘层205与第一层间绝缘层207之间，并且可在与底栅电极BGE和/或存储电容器Cst的第二电容器电极CE2的工艺相同的工艺中形成。第三预备金属层140a可形成为布置在第三栅极绝缘层209与第二层间绝缘层210之间，并且可在与第二薄膜晶体管TFT2的第二栅电极GE2的工艺相同的工艺中形成。
第一预备金属层120a可与相邻的第一预备金属层120a间隔开。第二预备金属层130a可与相邻的第二预备金属层130a间隔开。第三预备金属层140a可与相邻的第三预备金属层140a间隔开。
例如，第一预备金属层120a可隔着下层110与相邻的第一预备金属层120a间隔开。换言之，两个相邻的第一预备金属层120a可分别布置在下层110的相对侧上。两个相邻的第一预备金属层120a可彼此间隔开第一间隔IV1。第一间隔IV1可对应于两个相邻的第一预备金属层120a的端部之间的间隔距离(例如，水平方向上的间隔距离)。
第二预备金属层130a可隔着下层110与相邻的第二预备金属层130a间隔开。换言之，两个相邻的第二预备金属层130a可分别布置在下层110的相对侧上。两个相邻的第二预备金属层130a可彼此间隔开第二间隔IV2。
第三预备金属层140a可隔着下层110与相邻的第三预备金属层140a间隔开。换言之，两个相邻的第三预备金属层140a可分别布置在下层110的相对侧上。两个相邻的第三预备金属层140a可彼此间隔开第三间隔IV3。
下层110可形成在缓冲层201上面。下层110可在与上面参照图6描述的第一半导体层Act1的工艺相同的工艺中形成。
掩模层214可形成在第二层间绝缘层210上面。掩模层214可包括隔着开口214OP彼此间隔开的第一部分214a和第二部分214b。掩模层214的第一部分214a可布置成与两个相邻的预备金属层中的任一个重叠，并且第二部分214b可布置成与两个相邻的预备金属层中的另一个重叠。
掩模层214的第一部分214a和第二部分214b可彼此间隔开第四间隔IV4。掩模层214的第四间隔IV4，或者换言之，掩模层214的开口214OP的宽度可等于或大于第一预备金属层120a之间的第一间隔IV1、第二预备金属层130a之间的第二间隔IV2和第三预备金属层140a之间的第三间隔IV3。在实施方式中，第三间隔IV3可等于或大于第二间隔IV2，和/或第二间隔IV2可等于或大于第一间隔IV1。例如，如图9A中所示，第四间隔IV4可大于第三间隔IV3，第三间隔IV3可大于第二间隔IV2，并且第二间隔IV2可大于第一间隔IV1。
此后，可部分地去除掩模层214下面的无机绝缘层。例如，可部分地去除掩模层214下面的第一栅极绝缘层203、第二栅极绝缘层205、第一层间绝缘层207、第三栅极绝缘层209和第二层间绝缘层210。
无机绝缘层可通过诸如以干法蚀刻工艺为例的蚀刻工艺去除。在实施方式中，如上面参照图6所述，蚀刻可在形成无机绝缘层中的用于第一源电极SE1和第一漏极DE1到第一半导体层Act1的连接的第一接触孔CT1的工艺中同步地(例如，同时或实质上同时)执行。
下层110可在部分地去除第一栅极绝缘层203、第二栅极绝缘层205、第一层间绝缘层207、第三栅极绝缘层209和第二层间绝缘层210的蚀刻工艺中用作蚀刻停止件。
参照图9B，在蚀刻工艺中，可在厚度方向上去除由掩模层214的开口214OP暴露的无机绝缘层。第二层间绝缘层210的被掩模层214的第一部分214a和第二部分214b保护的部分可保持不被蚀刻。相应地，可形成第五无机图案层2100。
在蚀刻工艺中，第一预备金属层120a、第二预备金属层130a和第三预备金属层140a中的每个也可用作掩模。相应地，第三栅极绝缘层209和第一层间绝缘层207的位于第三预备金属层140a正下方的部分、第二栅极绝缘层205的位于第二预备金属层130a正下方的部分以及第一栅极绝缘层203的位于第一预备金属层120a正下方的部分可不被蚀刻。相应地，可形成第四无机图案层2090、第三无机图案层2070、第二无机图案层2050和第一无机图案层2030。
第四无机图案层2090的侧表面2090S和第三无机图案层2070的侧表面2070S可位于彼此相同或实质上相同的平面上。第四无机图案层2090的侧表面2090S和第三无机图案层2070的侧表面2070S位于彼此相同或实质上相同的平面上的表述可表示第四无机图案层2090的侧表面2090S和第三无机图案层2070的侧表面2070S不在其间形成台阶。
在蚀刻工艺中，第一预备金属层120a的端部(例如，侧表面)120aS、第二预备金属层130a的端部(例如，侧表面)130aS和第三预备金属层140a的端部(例如，侧表面)140aS可不被绝缘层覆盖而被暴露。
参照图9C，可去除第一预备金属层120a、第二预备金属层130a和第三预备金属层140a的一部分。去除第一预备金属层120a、第二预备金属层130a和第三预备金属层140a的一部分的工艺可通过诸如以湿法蚀刻工艺为例的蚀刻工艺执行。在实施方式中，如上面参照图6所述，蚀刻可在形成无机绝缘层中的用于第一源电极SE1和第一漏极DE1到第一半导体层Act1的连接的第一接触孔CT1(例如，参见图6)之后且在形成第一源电极SE1和第一漏电极DE1之前的用于去除杂质的蚀刻工艺中同步地(例如，同时或实质上同时)执行。
在去除第一预备金属层120a、第二预备金属层130a和第三预备金属层140a的一部分的蚀刻工艺中，可使用具有针对第一预备金属层120a、第二预备金属层130a和第三预备金属层140a的高蚀刻选择性和针对第一半导体层Act1的低蚀刻选择性的蚀刻剂。
在蚀刻工艺中，可部分地去除第一预备金属层120a的暴露的端部(例如，侧表面)120aS以形成第一预备金属图案层120b。可部分地去除第二预备金属层130a的暴露的端部(例如，侧表面)130aS以形成第二预备金属图案层130b。可部分地去除第三预备金属层140a的暴露的端部(例如，侧表面)140aS以形成第三预备金属图案层140b。
第一预备金属图案层120b的宽度W1'可小于第一预备金属层120a的宽度W1。第二预备金属图案层130b的宽度W2'可小于第二预备金属层130a的宽度W2。第三预备金属图案层140b的宽度W3'可小于第三预备金属层140a的宽度W3。
第一预备金属图案层120b、第二预备金属图案层130b和第三预备金属图案层140b可相对于分别设置在其上面的无机图案层具有底切结构。
第一预备金属图案层120b的端部(例如，侧表面)120bS、第二预备金属图案层130b的端部(例如，侧表面)130bS和第三预备金属图案层140b的端部(例如，侧表面)140bS可不被绝缘层覆盖而被暴露。
参照图9C和图9D，可去除第一预备金属图案层120b、第二预备金属图案层130b和第三预备金属图案层140b的一部分。去除第一预备金属图案层120b、第二预备金属图案层130b和第三预备金属图案层140b的一部分的工艺可通过诸如以干法蚀刻工艺或湿法蚀刻工艺为例的蚀刻工艺执行。在实施方式中，如上面参照图6所述，蚀刻工艺可在第二有机绝缘层213上面形成有机发光二极管OLED的子像素电极221(例如，参见图6)的工艺中同步地(例如，同时或实质上同时)执行。子像素电极221可通过形成导电层并且然后图案化导电层来形成。
在蚀刻工艺中，可部分地去除第一预备金属图案层120b的暴露的端部(例如，侧表面)120bS以形成第一金属图案层120。可部分地去除第二预备金属图案层130b的暴露的端部(例如，侧表面)130bS以形成第二金属图案层130。可部分地去除第四预备金属图案层140b的暴露的端部(例如，侧表面)140bS以形成第三金属图案层140。
第一金属图案层120的宽度W1”可小于第一预备金属图案层120b的宽度W1'。第二金属图案层130的宽度W2”可小于第二预备金属图案层130b的宽度W2'。第三金属图案层140的宽度W3”可小于第三预备金属图案层140b的宽度W3'。
通过图9A至图9D中所示的工艺，可形成包括多个金属图案层MPL和多个无机图案层IIL的分隔件MD以及位于多个分隔件MD之间的凹槽G。例如，分隔件MD可具有其中第一无机图案层2030、第一金属图案层120、第二无机图案层2050、第二金属图案层130、第三无机图案层2070、第四无机图案层2090、第三金属图案层140和第五无机图案层2100彼此顺序地堆叠的结构。
分隔件MD的第一金属图案层120、第二金属图案层130和第三金属图案层140可相对于分别设置在其上面的无机图案层具有底切结构。第二无机图案层2050、第三无机图案层2070、第四无机图案层2090和第五无机图案层2100的端部可包括朝向凹槽G延伸的尖端PT。换言之，第二无机图案层2050、第三无机图案层2070、第四无机图案层2090和第五无机图案层2100的相应的端部可包括在横向方向上比布置在相应的层正下方的层突出更多的尖端PT。此处，横向方向可为与衬底100的上表面平行或实质上平行的水平方向(例如，与z轴垂直或实质上垂直的方向)，并且可指示远离每个对应的层的中心的方向。
例如，第二无机图案层2050可包括从第一金属图案层120的侧表面和第二无机图案层2050的下表面彼此相交的第一点CP1朝向凹槽G的中心延伸的第一尖端PT1。第三无机图案层2070和第四无机图案层2090可彼此一体地形成，并且可包括从第二金属图案层130的侧表面和第三无机图案层2070的下表面彼此相交的第二点CP2朝向凹槽G的中心延伸的第二尖端PT2。第五无机图案层2100可包括从第三金属图案层140的侧表面和第五无机图案层2100的下表面彼此相交的第三点CP3朝向凹槽G的中心延伸的第三尖端PT3。
换言之，第二无机图案层2050可包括从第一金属图案层120的侧表面和第二无机图案层2050的下表面彼此相交的第一点CP1横向突出的第一尖端PT1。第三无机图案层2070和第四无机图案层2090可彼此一体地形成，并且可包括从第二金属图案层130的侧表面和第三无机图案层2070的下表面彼此相交的第二点CP2横向突出的第二尖端PT2。第五无机图案层2100可包括从第三金属图案层140的侧表面和第五无机图案层2100的下表面彼此相交的第三点CP3横向突出的第三尖端PT3。
根据上述的一个或多个实施方式，通过使用形成第一接触孔CT1的工艺、在形成第一接触孔CT1之后且在形成第一源电极SE1和第一漏电极DE1之前去除杂质的蚀刻工艺和形成子像素电极221的工艺，可在不添加单独的掩模工艺的情况下形成分隔件MD的尖端PT和凹槽G的结构。而且，由于分隔件MD不包括有机绝缘层，并且包括具有相对小的厚度的无机图案层和金属图案层，因此与包括有机绝缘层的分隔件的情况相比，可减小分隔件MD的台阶，并且因此可省略形成用于补偿凹槽G与分隔件MD之间的台阶的平坦化层的工艺。因此，可降低制造显示面板的工艺中的成本。
根据一个或多个实施方式，由于分隔件MD在其一侧上包括至少三个尖端PT，因此第一功能层222a、第二功能层222c和相对电极223可被有效地断开或分离，以最小化或减少可能因湿气而引起的对有机发光二极管OLED的损坏。因此，可提高设备的可靠性。
图10A是根据实施方式的显示面板的剖面图。图10B是图10A中所示的一个分隔件的放大剖面图。参照图10A和图10B，分隔件MD的配置可与上面参照图7描述的实施方式的配置不同。在下文中，将主要描述它们之间的分隔件MD的差异，并且可不重复其冗余描述。
参照图10A和图10B，分隔件MD、分隔壁PW和凹槽G可布置在中间区域MA处(例如，中或上)，诸如以在第二子中间区域SMA2处为例。封装层300可延伸到中间区域MA以覆盖分隔件MD、分隔壁PW和凹槽G。
在实施方式中，分隔件MD可包括布置成彼此间隔开的第一分隔件MD1、第二分隔件MD2、第三分隔件MD3和第四分隔件MD4。然而，本公开不限于此。四个或更多个分隔件MD可提供在中间区域MA处(例如，中或上)，并且例如，十个分隔件MD可布置在中间区域MA处(例如，中或上)。
分隔件MD可具有其中多个无机图案层IIL和多个金属图案层MPL彼此交替地堆叠的结构。分隔件MD可具有其中三个或更多个无机图案层IIL和三个或更多个金属图案层MPL彼此交替地堆叠的结构。无机图案层IIL可包括第一无机图案层2030、第二无机图案层2050、第三无机图案层2070、第四无机图案层2090和第五无机图案层2100。金属图案层MPL可包括第一金属图案层120、第二金属图案层130、第三金属图案层140和第四金属图案层150。多个无机图案层IIL和多个金属图案层MPL可布置成彼此重叠。
分隔件MD可具有例如其中第一无机图案层2030、第一金属图案层120、第二无机图案层2050、第二金属图案层130、第三无机图案层2070、第四无机图案层2090、第三金属图案层140、第五无机图案层2100和第四金属图案层150彼此顺序地堆叠的结构。
在实施方式中，第四金属图案层150可包括彼此顺序地堆叠的第一子层151、第二子层152和第三子层153。第四金属图案层150的第一子层151和第三子层153可包括彼此相同的材料。第二子层152可包括与第一子层151和第三子层153的材料不同的材料。
第四金属图案层150可包括与上面参照图6描述的数据线DL和/或驱动电压线PL的材料相同的材料。例如，第四金属图案层150的第一子层151、第二子层152和第三子层153可包括与驱动电压线PL的第一层PL1、第二层PL2和第三层PL3的材料相同的材料。例如，第一子层151和第三子层153可包括钛(Ti)，并且第二子层152可包括铝(Al)。
第四金属图案层150的第三子层153的宽度可大于第二子层152的宽度。第四金属图案层150的第三子层153可包括从第二子层152的侧表面和第三子层153的下表面彼此相交的第四点CP4朝向凹槽G延伸的第四尖端PT4。换言之，第四金属图案层150的第三子层153可包括从第二子层152的侧表面和第三子层153的下表面彼此相交的第四点CP4横向突出的第四尖端PT4。
根据本实施方式，分隔件MD还可包括第四金属图案层150，并且因此，分隔件MD可在其一侧上包括至少四个尖端PT。相应地，第一功能层222a、第二功能层222c和相对电极223可被有效地断开或分离，并且可进一步最小化或减少因湿气而导致的对有机发光二极管OLED的损坏。因此，可进一步提高设备的可靠性。
图11A和图11B是示出根据实施方式的形成显示面板的分隔件和凹槽的工艺的剖面图。可应用图11A和图11B中所示的工艺来形成图10A和图10B中所示的分隔件MD和凹槽G的结构。在这种情况下，可通过在执行图9A至图9C中所示的工艺之后执行图11A和图11B中所示的工艺来形成图10A和图10B中所示的分隔件MD和凹槽G。
参照图11A，可在通过去除第一预备金属层120a、第二预备金属层130a和第三预备金属层140a(例如，参见图9C)的部分形成第一预备金属图案层120b、第二预备金属图案层130b和第三预备金属图案层140b之后来形成第四预备金属图案层150b。
第四预备金属图案层150b可形成在第五无机图案层2100上面，并且可在与上面参照图6描述的数据线DL和/或驱动电压线PL的工艺相同的工艺中形成。
第四预备金属图案层150b可布置成与第一预备金属图案层120b、第二预备金属图案层130b和第三预备金属图案层140b重叠。
第四预备金属图案层150b的第一预备子层151b的端部(例如，侧表面)151bS、第二预备子层152b的端部(例如，侧表面)152bS和第三预备子层153b的端部(例如，侧表面)153bS可不被绝缘层覆盖而被暴露。
参照图11B，可去除第四预备金属图案层150b的一部分。例如，可去除第四预备金属图案层150b的第一预备子层151b、第二预备子层152b和第三预备子层153b的一部分。去除第四预备金属图案层150b的部分的工艺可通过诸如以湿法蚀刻工艺为例的蚀刻工艺执行。在实施方式中，如上面参照图6所述，蚀刻工艺可在第二有机绝缘层213上面形成有机发光二极管OLED的子像素电极221(例如，参见图6)的工艺中同步地(例如，同时或实质上同时)执行。
在蚀刻工艺中，可通过去除第四预备金属图案层150b的一部分来形成第四金属图案层150。例如，可通过部分地去除第一预备子层151b的暴露的端部(例如，侧表面)151bS来形成第一子层151。可通过部分地去除第二预备子层152b的暴露的端部(例如，侧表面)152bS来形成第二子层152。可通过部分地去除第三预备子层153b的暴露的端部(例如，侧表面)153bS来形成第三子层153。
第二预备子层152b可包括具有与第一预备子层151b和第三预备子层153b的材料的蚀刻选择性不同的蚀刻选择性的材料。根据在蚀刻工艺中使用的蚀刻剂，与包括例如钛(Ti)的第一预备子层151b和第三预备子层153b相比，包括例如铝(Al)的第二预备子层152b可被过蚀刻。相应地，可形成其中第四金属图案层150的第三子层153具有第四尖端PT4的结构。
在蚀刻工艺中，如上面参照图9D所述，可去除第一预备金属图案层120b、第二预备金属图案层130b和第三预备金属图案层140b的一部分，并且可形成第一金属图案层120、第二金属图案层130和第三金属图案层140。
如上所述，根据本公开的一个或多个实施方式，可通过减少用于形成布置在开口区域周围的分隔件和凹槽的工艺掩模的数量来提高生产率。
根据本公开的一个或多个实施方式，可防止或实质上防止因从开口区域引入的诸如湿气的外部杂质而可能引起的对显示元件的损坏。然而，本公开的方面和特征不限于此。
尽管已描述了一些实施方式，但是本领域技术人员将容易理解，能够在不背离本公开的精神和范围的情况下在实施方式中进行各种修改。应理解，除非另有描述，否则每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。因此，如对本领域普通技术人员将显而易见的是，除非另有具体指示，否则结合特定实施方式描述的特征、特性和/或元件可被单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，应理解，上述内容是对各种示例性实施方式的说明，并且将不被解释为限于本文中所公开的特定实施方式，并且对所公开的实施方式的各种修改以及其它示例性实施方式旨在被包括在如在随附的权利要求书及其等同物中所限定的本公开的精神和范围内。

Claims (20)

1.一种显示面板，包括：
衬底，所述衬底包括：
第一区域；
第二区域，所述第二区域围绕所述第一区域的至少一部分；以及
第三区域，所述第三区域在所述第一区域与所述第二区域之间；
发光二极管，所述发光二极管在所述第二区域处并且包括：
子像素电极；
相对电极；以及
中间层，所述中间层在所述子像素电极与所述相对电极之间；
封装层，所述封装层在所述发光二极管上面并且包括：
第一无机封装层；
第二无机封装层；以及
有机封装层，所述有机封装层在所述第一无机封装层与所述第二无机封装层之间；
第一分隔壁和第二分隔壁，所述第一分隔壁和所述第二分隔壁在从所述第二区域朝向所述第一区域的方向上位于所述第三区域处；
第一分隔件，所述第一分隔件位于所述第二分隔壁与所述第一区域之间；
第二分隔件，所述第二分隔件位于所述第一分隔件与所述第一区域之间；以及
第一凹槽，所述第一凹槽限定在所述第一分隔件与所述第二分隔件之间，
其中，所述第一分隔件和所述第二分隔件中的每个包括：
第一金属图案层，所述第一金属图案层在所述衬底上面；
第一无机图案层，所述第一无机图案层在所述第一金属图案层上面；
第二金属图案层，所述第二金属图案层在所述第一无机图案层上面；
第二无机图案层，所述第二无机图案层在所述第二金属图案层上面；
第三金属图案层，所述第三金属图案层在所述第二无机图案层上面；以及
第三无机图案层，所述第三无机图案层在所述第三金属图案层上面，并且
其中，所述第一无机图案层、所述第二无机图案层和所述第三无机图案层中的每个的端部包括朝向所述第一凹槽的中心延伸的尖端。
2.如权利要求1所述的显示面板，其中，所述第一无机图案层的所述尖端包括从所述第一金属图案层的侧表面和所述第一无机图案层的下表面彼此相交的点朝向所述第一凹槽的所述中心延伸的第一尖端，
其中，所述第二无机图案层的所述尖端包括从所述第二金属图案层的侧表面和所述第二无机图案层的下表面彼此相交的点朝向所述第一凹槽的所述中心延伸的第二尖端，以及
其中，所述第三无机图案层的所述尖端包括从所述第三金属图案层的侧表面和所述第三无机图案层的下表面彼此相交的点朝向所述第一凹槽的所述中心延伸的第三尖端。
3.如权利要求1所述的显示面板，其中，所述第一无机图案层具有比所述第一金属图案层的宽度大的宽度，
所述第二无机图案层具有比所述第二金属图案层的宽度和所述第三金属图案层的宽度大的宽度，以及
所述第三无机图案层具有比所述第三金属图案层的所述宽度大的宽度。
4.如权利要求1所述的显示面板，还包括：
下层，所述下层在所述第三区域处位于所述第一凹槽下面，
其中，所述下层的上表面对应于所述第一凹槽的底表面。
5.如权利要求4所述的显示面板，还包括：
子像素电路单元，所述子像素电路单元电连接到所述发光二极管，所述子像素电路单元包括：
第一薄膜晶体管，所述第一薄膜晶体管包括硅基半导体层和与所述硅基半导体层至少部分地重叠的第一栅电极；
第二薄膜晶体管，所述第二薄膜晶体管包括氧化物基半导体层和与所述氧化物基半导体层至少部分地重叠的第二栅电极；
电容器电极，所述电容器电极与所述第一薄膜晶体管的所述第一栅电极至少部分地重叠；以及
多个无机绝缘层，所述多个无机绝缘层在所述硅基半导体层、所述氧化物基半导体层、所述第一栅电极、所述第二栅电极或所述电容器电极上面。
6.如权利要求5所述的显示面板，其中，所述下层包括与所述硅基半导体层的材料相同的材料。
7.如权利要求5所述的显示面板，其中，所述第一金属图案层、所述第二金属图案层和所述第三金属图案层各自包括与所述第一栅电极、所述第二栅电极和所述电容器电极中的一个的材料相同的材料，以及
其中，所述第一无机图案层、所述第二无机图案层和所述第三无机图案层各自包括与所述多个无机绝缘层中的一个的材料相同的材料。
8.如权利要求1至7中的任一项所述的显示面板，还包括：
第三分隔件，所述第三分隔件在所述第一分隔壁与所述第二分隔壁之间；以及
第二凹槽，所述第二凹槽限定在所述第一分隔壁与所述第三分隔件之间或限定在所述第三分隔件与所述第二分隔壁之间，
其中，所述有机封装层的至少一部分填充所述第二凹槽。
9.如权利要求1至7中的任一项所述的显示面板，其中，所述第一无机封装层的第一部分和所述第二无机封装层的第一部分在所述第二分隔壁上彼此直接接触。
10.如权利要求1至7中的任一项所述的显示面板，其中，所述第一无机封装层的第二部分和所述第二无机封装层的第二部分在所述第一分隔件或所述第二分隔件上彼此直接接触。
11.如权利要求1至7中的任一项所述的显示面板，其中，所述第一分隔件和所述第二分隔件中的每个还包括在所述第三无机图案层上面的第四金属图案层，
其中，所述第四金属图案层包括彼此顺序地堆叠的第一子层、第二子层和第三子层，以及
其中，所述第三子层包括从所述第二子层的侧表面和所述第三子层的下表面彼此相交的点朝向所述第一凹槽的所述中心延伸的尖端。
12.如权利要求11所述的显示面板，其中，所述第一子层和所述第三子层包括彼此相同的材料，以及
其中，所述第二子层包括与所述第一子层和所述第三子层的材料不同的材料。
13.如权利要求1至7中的任一项所述的显示面板，其中，所述中间层包括至少一个有机材料层，以及
其中，所述至少一个有机材料层和所述相对电极在所述第三区域处被所述第一分隔件和所述第二分隔件断开或分离。
14.一种显示面板，包括：
衬底，所述衬底包括：
第一区域；
第二区域，所述第二区域围绕所述第一区域的至少一部分；以及
第三区域，所述第三区域在所述第一区域与所述第二区域之间；
发光二极管，所述发光二极管在所述第二区域处并且包括：
子像素电极；
相对电极；以及
中间层，所述中间层在所述子像素电极与所述相对电极之间；
封装层，所述封装层在所述发光二极管上面并且包括：
第一无机封装层；
第二无机封装层；以及
有机封装层，所述有机封装层在所述第一无机封装层与所述第二无机封装层之间；
分隔壁，所述分隔壁位于所述第三区域处；以及
第一分隔件，所述第一分隔件位于所述分隔壁与所述第一区域之间，
其中，所述第一分隔件包括：
第一金属图案层，所述第一金属图案层在所述衬底上面；
第一无机图案层，所述第一无机图案层在所述第一金属图案层上面；
第二金属图案层，所述第二金属图案层在所述第一无机图案层上面；
第二无机图案层，所述第二无机图案层在所述第二金属图案层上面；
第三金属图案层，所述第三金属图案层在所述第二无机图案层上面；以及
第三无机图案层，所述第三无机图案层在所述第三金属图案层上面，并且
其中，所述第一无机图案层、所述第二无机图案层和所述第三无机图案层中的每个的端部包括比定位在其正下方的对应的层横向突出更多的尖端。
15.如权利要求14所述的显示面板，其中，所述第一无机图案层的所述尖端包括从所述第一金属图案层的侧表面和所述第一无机图案层的下表面彼此相交的点横向突出的第一尖端，
其中，所述第二无机图案层的所述尖端包括从所述第二金属图案层的侧表面和所述第二无机图案层的下表面彼此相交的点横向突出的第二尖端，以及
其中，所述第三无机图案层的所述尖端包括从所述第三金属图案层的侧表面和所述第三无机图案层的下表面彼此相交的点横向突出的第三尖端。
16.如权利要求14所述的显示面板，还包括：
子像素电路单元，所述子像素电路单元电连接到所述发光二极管，所述子像素电路单元包括：
第一薄膜晶体管，所述第一薄膜晶体管包括硅基半导体层和与所述硅基半导体层至少部分地重叠的第一栅电极；
第二薄膜晶体管，所述第二薄膜晶体管包括氧化物基半导体层和与所述氧化物基半导体层至少部分地重叠的第二栅电极；
电容器电极，所述电容器电极与所述第一薄膜晶体管的所述第一栅电极至少部分地重叠；以及
多个无机绝缘层，所述多个无机绝缘层在所述硅基半导体层、所述氧化物基半导体层、所述第一栅电极、所述第二栅电极或所述电容器电极上面。
17.如权利要求16所述的显示面板，其中，所述第一金属图案层、所述第二金属图案层和所述第三金属图案层各自包括与所述第一栅电极、所述第二栅电极和所述电容器电极中的一个的材料相同的材料，以及
其中，所述第一无机图案层、所述第二无机图案层和所述第三无机图案层各自包括与所述多个无机绝缘层中的一个的材料相同的材料。
18.如权利要求14至17中的任一项所述的显示面板，还包括：
第二分隔件，所述第二分隔件在所述第三区域处位于所述第二区域与所述分隔壁之间，
其中，所述有机封装层的至少一部分覆盖所述第二分隔件。
19.如权利要求14至17中的任一项所述的显示面板，其中，所述第一分隔件还包括在所述第三无机图案层上面的第四金属图案层，
其中，所述第四金属图案层包括彼此顺序地堆叠的第一子层、第二子层和第三子层，以及
其中，所述第三子层包括从所述第二子层的侧表面和所述第三子层的下表面彼此相交的点横向突出的尖端。
20.如权利要求19所述的显示面板，其中，所述第一子层和所述第三子层包括彼此相同的材料，以及
其中，所述第二子层包括与所述第一子层和所述第三子层的材料不同的材料。
CN202311073668.4A 2022-09-01 2023-08-24 显示面板 Pending CN117641988A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0110961 2022-09-01
KR1020220110961A KR20240032263A (ko) 2022-09-01 2022-09-01 표시 패널

Publications (1)

Publication Number Publication Date
CN117641988A true CN117641988A (zh) 2024-03-01

Family

ID=87848086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311073668.4A Pending CN117641988A (zh) 2022-09-01 2023-08-24 显示面板

Country Status (4)

Country Link
US (1) US20240081094A1 (zh)
EP (1) EP4333601A1 (zh)
KR (1) KR20240032263A (zh)
CN (1) CN117641988A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102663899B1 (ko) * 2018-09-28 2024-05-09 삼성디스플레이 주식회사 표시 패널
KR20220097671A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 디스플레이 패널

Also Published As

Publication number Publication date
US20240081094A1 (en) 2024-03-07
KR20240032263A (ko) 2024-03-12
EP4333601A1 (en) 2024-03-06

Similar Documents

Publication Publication Date Title
US20210351259A1 (en) Display device
US11507151B2 (en) Display apparatus
US20220102678A1 (en) Display panel, method of manufacturing the same, and electronic apparatus using the same
CN114203769A (zh) 显示设备及制造该显示设备的方法
KR20220016372A (ko) 디스플레이 장치 및 전자기기
KR20220030433A (ko) 디스플레이 장치 및 그 제조방법
CN218353026U (zh) 显示装置
US20220209187A1 (en) Display panel
CN117641988A (zh) 显示面板
EP4258845A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US20230232653A1 (en) Display panel
CN218473742U (zh) 显示面板和电子装置
CN219108128U (zh) 显示面板和电子设备
US20230200197A1 (en) Method of manufacturing display panel
US20240126390A1 (en) Display panel and electronic apparatus including the same
US20230371307A1 (en) Display panel and display apparatus including the same
US20220392983A1 (en) Display apparatus and method of manufacturing the same
US20240179941A1 (en) Display panel
KR20230000509A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20230033252A (ko) 디스플레이 장치 및 그 제조방법
KR20240029685A (ko) 표시 패널, 그 제조 방법 및 이를 포함하는 전자 기기
KR20240015818A (ko) 디스플레이 패널 및 디스플레이 장치
KR20240084571A (ko) 표시 장치 및 그 제조방법
CN118159075A (zh) 显示装置和提供该显示装置的方法
CN117156893A (zh) 显示装置和包括显示装置的电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication