CN117640783A - 一种数据传输方法、系统、电子设备以及可读介质 - Google Patents
一种数据传输方法、系统、电子设备以及可读介质 Download PDFInfo
- Publication number
- CN117640783A CN117640783A CN202410106292.0A CN202410106292A CN117640783A CN 117640783 A CN117640783 A CN 117640783A CN 202410106292 A CN202410106292 A CN 202410106292A CN 117640783 A CN117640783 A CN 117640783A
- Authority
- CN
- China
- Prior art keywords
- data
- target
- data area
- area
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004891 communication Methods 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000008054 signal transmission Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
本发明提供了一种数据传输方法、系统、电子设备以及可读介质，用于源设备与目标设备之间的通信，包括：源设备通过数据线将初始数据帧发送给目标设备，初始数据帧从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，位宽数据区储存有预设数据序列；目标设备接收初始数据帧并对位宽数据区解析，得到预设数据序列；目标设备根据预设数据序列，将初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧；目标设备对目标地址数据区以及目标第一数据区中的数据进行解析，得到目标数据。本发明解决了现有技术中存在无法满足更大范围的位宽配置，灵活性较差，导致过往的设计存在兼容性的问题。
Description
技术领域
本发明涉及数字信息的传输领域，尤其涉及一种数据传输方法、系统、电子设备以及可读介质。
背景技术
随着SOC(系统级芯片，也称之为片上系统)技术以及消费类电子设备的爆发式发展，越来越多的芯片都设计有同步串行接口。如SOC利用串行接口对外围EEPROM芯片或者IF芯片进行配置，便携式音频设备用串行接口进行音频数据的传输等等。
目前，这些应用主要都是使用以下几种串行传输协议，包括uart、Motorola的SPI及National的Microware和Philips的I2S等，不同标准之间有很多细节上的差异，如接口信号线上和信号时序上的差异等。
一个SOC的设计需要支撑几个封装方案，每个封装的管脚个数(即需要的位宽)都不一样，然而，i2c只有1bit,spi也是1bit，uart虽然可以扩展成1bit或4bit,但是无法支持更高的bit位宽；导致一个SOC的设计可能需要多个不同的传输协议相互配合转换，较为麻烦；
综上，现有数据传输协议的帧格式仅能满足单一位宽的数据传输或较小范围内不同位宽的数据传输，无法满足更大范围的位宽配置，灵活性较差，导致过往的设计存在兼容性的问题。
发明内容
针对现有技术中所存在的不足，本发明提供了一种数据传输方法、系统、电子设备以及可读介质，解决了现有技术中存在无法满足更大范围的位宽配置，灵活性较差，导致过往的设计存在兼容性的问题。
本发明提供了一种数据传输方法，用于源设备与目标设备之间的通信，包括：
所述源设备通过数据线将初始数据帧发送给目标设备，所述初始数据帧具有初始格式，所述初始格式从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，所述位宽数据区储存有预设数据序列，每一种预设数据序列对应一种数据格式；
所述目标设备接收所述初始数据帧并对所述位宽数据区解析，得到所述预设数据序列；
所述目标设备根据所述预设数据序列，将所述初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧，所述目标数据帧从头至尾依次至少包括目标位宽数据区、目标地址数据区以及目标第一数据区，并将位宽数据区的数据存入目标位宽数据区，将地址数据区的数据存入目标地址区中，将第一数据区的数据存入目标第一数据区中；
所述目标设备对所述目标地址数据区以及所述目标第一数据区中的数据进行解析，得到所述目标数据。
本发明公开提供的技术方案至少具有如下有益效果：
本方法利用对初始数据帧中加入位宽数据区，使得目标设备在解析初始数据帧时，能够根据上述位宽数据区解析出的预设数据序列对地址数据区以及第一数据区，按照其它位宽的数据分布形式进行排列，进而得到适配目标设备的目标数据帧，其排列形式可根据不同位宽自适应的做出相应的改变，无需做出额外的操作或连接额外的转换接口，更为灵活，极大的方便了具有不同位宽设备间传输数据的需要，兼容性更高。
本发明还提供了一种数据传输系统，包括：位于源设备内的第一控制器以及位于目标设备内的第二控制器，其中，
所述第一控制器具有数据产生单元，所述数据产生单元用于产生并发送初始数据帧，其中，所述初始数据帧从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，所述位宽数据区储存有预设数据序列，每一种预设数据序列对应一种数据格式；
所述第二控制器具有协议检测单元、位宽选择单元、地址译码单元以及数据译码单元，其中，
所述协议检测单元用于接收所述数据帧并对所述位宽数据区解析，得到预设数据序列；
所述位宽选择单元用于接收所述预设数据序列，并根据所述预设数据序列，将所述初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧，所述目标数据帧从头至尾依次至少包括目标位宽数据区、目标地址数据区以及目标第一数据区，并将位宽数据区的数据存入目标位宽数据区，将地址数据区的数据存入目标地址区中，将第一数据区的数据存入目标第一数据区中；
所述地址译码单元用于接收所述目标地址数据区，并对所述目标地址数据区进行解析，获得目标地址数据；
所述数据译码单元用于接收所述目标第一数据区以及所述目标地址数据，根据所述目标地址数据对所述目标第一数据区进行解析，得到目标数据。
本发明还提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并在所述处理器上运行的程序，所述处理器执行所述程序时实现如上述的一种数据传输方法。
本发明还提供了一种计算机可读介质，所述计算机可读存储介质中存储有指令，当所述指令在终端设备上运行时，使得所述终端设备执行如上述的一种数据传输方法。
附图说明
图1为本发明关于一种数据传输方法的流程图；
图2为本发明关于一种数据传输方法的数据帧结构示意图，该数据帧采用1bit模式传输且处于写的状态；
图3为本发明关于一种数据传输方法的数据帧结构示意图，该数据帧采用1bit模式传输且处于读的状态；
图4为本发明关于一种数据传输方法的数据帧结构示意图，该数据帧采用4bit模式传输且处于写的状态；
图5为本发明关于一种数据传输方法的数据帧结构示意图，该数据帧采用4bit模式传输且处于读的状态；
图6为本发明关于一种数据传输方法的数据帧结构示意图，该数据帧采用8bit模式传输且处于写的状态；
图7为本发明关于一种数据传输方法的数据帧结构示意图，该数据帧采用8bit模式传输且处于读的状态；
图8为本发明中的fld[0]传输线以及时钟信号线在第一预设状态下的输出信号示意图；
图9为本发明中的fld[0]传输线以及时钟信号线在第二预设状态下的输出信号示意图；
图10为推挽输出Push-Pull的输出原理结构示意图；
图11为本发明关于一种数据传输系统的控制流程图；
图12为本发明关于一种数据传输系统中第一控制器与第二控制器具体连接关系示意图。
具体实施方式
以下对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
本发明提供了一种数据传输方法，此处请参考图1所示，用于源设备与目标设备之间的通信，包括：
源设备通过数据线将初始数据帧发送给目标设备，初始数据帧具有初始格式，初始格式从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，位宽数据区储存有预设数据序列，每一种预设数据序列对应一种数据格式；
在本实施例中，此处请参考图2所示，当初始数据帧处于写的状态时，该初始数据帧包括三个阶段，该三个阶段从头到尾依次是协议阶段(FL protocol)、地址阶段(FLAddress)以及数据阶段（FL Data），其中，位宽数据区位于协议阶段内，该位宽数据区在各附图中用BitW表示，地址数据区位于地址阶段端，该地址数据区在各附图中用Address表示，第一数据区位于数据阶段内，该第一数据区在各附图中用WDATA表示，协议阶段、地址阶段以及数据阶段间设有确认字符，即ACK握手，表示发送而来的数据接收无误，本实施例的初始数据帧中，上述确认字符用A表示；
协议阶段的最后一位为状态位，用以表示该初始数据帧处于读的状态或是写的状态，在本实施例中，当协议阶段的最后一位为0时，表示该初始数据帧处于写的状态(WRITE)，当协议阶段的最后一位为1时，表示初始数据帧处于读的状态(READ)；
此处请依次参考图2、图4至图6，或图3、图5至图7，此处以初始数据帧处于写的状态为例，即参考图2、图4以及图6所示，在本实施例中，第一数据区以及地址数据区均具有32位，当然，也可采用64位甚至128位，以32为的第一数据区以及地址数据区示意性说明，当采用1bit模式(即1位宽)时，对应的1位宽的地址数据区的数据格式以及第一数据区的数据格式参考图2所示，该数据格式为1*32位；
当采用4bit模式(即4位宽)时，对应的数据格式参考图4所示，该数据格式为4*8位；
当采用8bit模式(即8位宽)时，对应的数据格式参考图8所示，该数据格式为8*4位；
目标设备接收初始数据帧并对位宽数据区解析，得到预设数据序列；
目标设备根据预设数据序列，将初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧，目标数据帧从头至尾依次至少包括目标位宽数据区、目标地址数据区以及目标第一数据区，并将位宽数据区的数据存入目标位宽数据区，将地址数据区的数据存入目标地址区中，将第一数据区的数据存入目标第一数据区中；
目标设备对目标地址数据区以及目标第一数据区中的数据进行解析，得到目标数据。
通过对第一数据区的数据以及地址数据区的数据进行数据格式的转换，可方便目标设备对上述数据格式转化后的数据进行读取与解析；目标数据帧的数据格式同样可参考图2、图4至图6，或图3、图5至图7所示。
例如，当初始数据帧为图2所示的数据格式时，则目标设备接收到该出该初始数据帧后，根据其位宽数据区解析出来的位宽数据000，代表目标设备所支持的位宽为1bit位宽，此时，则目标设备对初始数据帧格式转换后的目标数据帧与初始数据帧的数据格式相同，均为图2所示的数据格式；
此处仍参考图2所示，若图2中的初始数据帧中的位宽数据区中的数据修改为010，则该初始数据帧被目标设备接收后，根据目标设备解析处的位宽数据010，代表了目标设备支持的位宽为4bit位宽，此时，目标设备则会将该初始数据帧转化为例如图4所示的目标数据帧的数据格式。
采用上述方案后：
本方法利用对数据帧中加入位宽数据区，使得目标设备在解析初始数据帧时，能够根据上述位宽数据区解析出的预设数据序列对地址数据区以及第一数据区，按照其它位宽的数据分布形式进行排列，进而得到适配目标设备的目标数据帧，其排列形式可根据不同位宽自适应的做出相应的改变，无需做出额外的操作或连接额外的转换接口，更为灵活，极大的方便了具有不同位宽设备间传输数据的需要，兼容性更高。
具体地，初始数据帧还包括同步数据区；
初始数据帧从头至尾依次至少包括同步数据区、位宽数据区、地址数据区以及第一数据区，同步数据区存储有同步数据，同步数据用以同步初始数据帧与目标设备的时序；
目标设备接收初始数据帧并对位宽数据区解析，得到预设数据序列，包括：
目标设备接收初始数据帧，并对同步数据区解析得到同步数据，目标设备利用同步数据，以与初始数据帧时序同步，并对时序同步后的初始数据帧中的位宽数据区解析，得到预设数据序列。
需要理解的是，各个设备均具有自己的时序，为确保两个设备间的正确通信，则需要将源设备发出的数据帧信号与目标设备的时序进行同步，该同步功能则由同步数据区的数据实现，该同步数据区位于协议阶段内，且处于位宽数据区之前，上述同步数据区在各附图中用premble表示；
具体地，数据线包括时钟信号线以及数据传输线，其中，时钟信号线用以提供时钟信号，数据传输线用以传输数据帧；
该数据传输线定义为fld(fast link data)，其中，fld[0]即表示数据传输线fld中的bit[0]传输线，相应的fld[1]即表示数据传输线fld中的bit[1]传输线，fld[2]即表示数据传输线fld中的bit[2]传输线，fld[3]即表示数据传输线fld中的bit[3]传输线，fld[4]即表示数据传输线fld中的bit[4]传输线，fld[5]即表示数据传输线fld中的bit[5]传输线，fld[6]即表示数据传输线fld中的bit[6]传输线，fld[7]即表示数据传输线fld中的bit[7]传输线；
数据帧还包括：开始位以及结束位，开始位表征为第一预设状态，结束为表征为第二预设状态，其中，
当时钟信号线以及数据传输线满足第一预设状态时，源设备开始通过数据线将初始数据帧发送给目标设备；
当时钟信号线以及数据传输线满足第二预设状态时，源设备停止通过数据线将初始数据帧发送给目标设备。
具体地，此处请参考图8所示，第一预设状态为数据传输线中的fld[0]输出的电平信号为高电平的期间，时钟信号线输出的电平信号出现了一个下降沿；开始位在各附图中用START表示，上述第一预设状态在各附图中用S表示；
此处请参考图9所示，第二预设状态为数据传输线中的fld[0]输出的电平信号为高电平的期间，时钟信号线输出的电平信号出现了一个上升沿；上述第二预设状态在各附图中用P表示；
在本实施例中，上述开始位、结束位、状态位、位宽数据区以及同步数据区均处于fld[0]传输线上；需要的理解的是，上述开始位、结束位、状态位、位宽数据区以及同步数据区同样可以处于fld 的其它传输线，为方便目标设备与源设备间的通信，此处定义fld[0]用以传输上述开始位、结束位、状态位、位宽数据区以及同步数据区等控制信号；当目标设备检测并获取fld[0]上的上述控制信号时，目标设备不采集其它传输线上的信号，即其它传输线在该阶段传输的信号可以是任意值，表示为0/1/Z。
此处请参考图2所示，基于此，当采用1bit模式进行信号传输且数据帧处于写的状态时，仅fld[0]参与信号传输，在地址阶段可以读取4G空间的地址，在数据阶段可以进行32bit读写访问；即单次数据帧可以一次32bit地址+32bit数据传输，需要81个clockcycle；此处请参考图3所示，当采用1bit模式进行信号传输且数据帧处于读的状态时，需要90个clock cycle，在该模式下，显然传输数据的效率比较低，但好处在于1bit模式很好的兼容了目前的主流传输协议，比如i2c；
此处请参考图4所示，基于此，当采用4bit模式进行信号传输且数据帧处于写的状态时，fld[0]、fld[1]、fld[2]以及fld[3](该四个传输线可表示为fld[3:0])均参与信号传输，在地址阶段可以读取4G空间的地址，在数据阶段可以进行32bit读写访问；即单次数据帧可以一次32bit地址+32bit数据传输，需要27个clock cycle；此处请参考图5所示，当采用1bit模式进行信号传输且数据帧处于读的状态时，需要36个clock cycle，在该模式下，显然传输数据的效率较1bit模式得到提升。
此处请参考图6所示，基于此，当采用8bit模式进行信号传输且数据帧处于写的状态时，fld[0]、fld[1]、fld[2]、fld[3]、fld[4]、fld[5]、fld[6]以及fld[7](该八个传输线可表示为fld[7:0])均参与信号传输，在地址阶段可以读取4G空间的地址，在数据阶段可以进行32bit读写访问；即单次数据帧可以一次32bit地址+32bit数据传输，需要19个clockcycle；此处请参考图7所示，当采用1bit模式进行信号传输且数据帧处于读的状态时，需要28个clock cycle，显然在该模式下，数据的传输效率非常之高。
具体地，时钟信号线(在各附图中，flc为时钟信号线)以及数据传输线(即上述fld[7:0])均由推挽电路提供电平信号，电平信号包括高电平与低电平信号；
利用如图10所示的推挽电路Push-Pull的推挽式输出，提高了高电平与低电平的驱动能力，电平跳变速度得到增加，较常规如使用Open-Drain的靠IO外部上拉来驱动高电平的方式，位的传输效率更快。
具体地，在本实施例中，位宽数据区具有三位，根据三位位宽数据区的大小分别对应1、2、4、8、16、32、64以及128bit位宽。
三位的位宽数据区的数据由大至下依次对应为，000表示1bit位宽，001表示2bit位宽，010表示4bit位宽，011表示8bit位宽，100表示16bit、位宽，101表示32bit位宽，110表示64bit位宽，111表示128bit位宽；
当目标设备采集到上述位宽数据区的三位具体数据时，即可相应识别出本数据帧需要转换的位宽，并根据上述需要转换的位宽及时对地址数据区以及第一数据区的数据进行排列。
采用上述方法后，源设备在发出初始数据帧时，可对初始数据帧中加入位宽数据区，使位宽数据区的三位数据表征为目标设备需要的位宽，此时，在目标设备在解析初始数据帧时，首先检测到第一预设状态，即fld[0]传输线出现了一个下降沿的同时，时钟信号线flc始终处于高电平，此时目标设备开始接收上述初始数据帧，利用初始数据帧中同步数据区的数据，将目标设备与源设备的时序同步，保证数据传输的正常进行，随后目标设备对位宽数据区进行解析，根据上述位宽数据区解析出的预设数据序列对初始数据帧排列形成适配目标设备接收的目标数据帧，其排列形式可根据不同位宽自适应的做出相应的改变，无需做出额外的操作或连接额外的转换接口，更为灵活，极大的方便了具有不同位宽设备间传输数据的需要，兼容性更高；此时目标设备即可根据排列后的目标数据帧中的目标地址数据区以及目标第一数据区中的数据进行解析，获得目标数据。
本发明还提供了一种数据传输系统，此处请参考图11所示，包括：位于源设备内的第一控制器以及位于目标设备内的第二控制器，其中，
第一控制器具有数据产生单元，数据产生单元用于产生并发送初始数据帧，其中，初始数据帧从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，位宽数据区储存有预设数据序列，每一种预设数据序列对应一种数据格式；
第二控制器具有协议检测单元、位宽选择单元、地址译码单元以及数据译码单元，其中，
协议检测单元用于接收数据帧并对位宽数据区解析，得到预设数据序列；
位宽选择单元用于接收预设数据序列，并根据预设数据序列，将初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧，目标数据帧从头至尾依次至少包括目标位宽数据区、目标地址数据区以及目标第一数据区，并将位宽数据区的数据存入目标位宽数据区，将地址数据区的数据存入目标地址区中，将第一数据区的数据存入目标第一数据区中；
地址译码单元用于接收目标地址数据区，并对目标地址数据区进行解析，获得目标地址数据；
数据译码单元用于接收目标第一数据区以及目标地址数据，根据目标地址数据对目标第一数据区进行解析，得到目标数据。
进一步的，数据产生单元产生的初始数据帧还包括同步数据区；
初始数据帧从头至尾依次至少包括同步数据区、位宽数据区、地址数据区以及第一数据区，同步数据区存储有同步数据，同步数据用以同步初始数据帧与第二控制器的时序；
协议检测单元具体用于：接收初始数据帧，并对同步数据区解析得到同步数据，协议检测单元利用同步数据，以与初始数据帧时序同步，并对时序同步后的初始数据帧中的位宽数据区解析，得到预设数据序列。
进一步的，第一控制器与第二控制器间通过数据线建立通信，数据线包括时钟信号线和数据传输线；
当时钟信号线以及数据传输线满足第一预设状态时，第一控制器开始通过数据线将初始数据帧发送给第二控制器；
当时钟信号线以及数据传输线满足第二预设状态时，第一控制器停止通过数据线将初始数据帧发送给第二控制器。
进一步的，第一预设状态包括：
第一预设状态为数据传输线输出的电平信号为高电平的期间，时钟信号线输出的电平信号为一个下降沿；
第二预设状态包括：
第二预设状态为数据传输线输出的电平信号为高电平的期间，时钟信号线输出的电平信号为一个上升沿。
进一步的，时钟信号线以及数据传输线均由推挽电路提供电平信号，电平信号包括高电平与低电平信号。
进一步的，数据产生单元产生的初始数据帧从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，其中，第一数据区以及地址数据区均具有32位。
进一步的，位宽数据区具有三位，根据三位位宽数据的大小分别对应1、2、4、8、16、32、64以及128bit位宽。
采用上述方案后，此处请参考图12所示，其中fld[n-1：0]中n表示位宽的数量，即采用4bit位宽时，n为4，fld[n-1：0]为fld[3:0]，即表征了fld[0]、fld[1]、fld[2]以及fld[3]四根传输线，数据产生单元可用以生成初始数据帧，该初始数据帧可参考图2至图7的形式，在初始数据帧处于读的状态时，依次具有开始位、协议阶段、地址阶段、数据阶段以及结束位，在数据帧处于写的状态时，依次具有开始位、协议阶段、地址阶段、开始位、协议阶段、数据阶段以及结束位；其中，位宽数据区分布于协议阶段内，该位宽数据区的数据可根据其大小依次对应不同的位宽，在本实施例中，该初始数据帧中位宽数据区中的数据对应目标设备所需要的位宽；此时，当源设备中的数据产生单元在产生上述初始数据帧后，可将该初始数据帧通过数据传输线发送至目标设备，并被目标设备中的第二控制器的协议检测单元接收，时钟信号线用以为协议检测单元、地址译码单元以及数据译码单元提供时钟信号；
协议检测单元可对接收的初始数据帧中的开始位、结束位、位宽数据区以及同步数据区进行解析，以分别得到第一预设状态信号、第二预设状态信号、预设数据序列以及同步数据区输出的0101同步信号，其中，第一预设状态信号表征为数据接收的开始，第二预设状态信号表征为数据接收的结束，预设数据序列表征为目标设备需要的位宽，同步信号用以为源设备与目标设备间同步时序；
协议检测单元检测出的预设数据序列传送至位宽选择单元内，位宽选择单元根据上述预设数据序列确定对应的位宽，将初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧，该目标数据帧的数据格式同样可参考图2至图7的形式，同样的，目标数据帧处于读的状态时，依次具有开始位、协议阶段、地址阶段、数据阶段以及结束位，在目标数据帧处于写的状态时，依次具有开始位、协议阶段、地址阶段、开始位、协议阶段、数据阶段以及结束位；其中，协议阶段内包括目标位宽数据区，地址阶段内包括目标地址数据区，数据阶段内包括目标第一数据区，将位宽数据区的数据存入目标位宽数据区，将地址数据区的数据存入目标地址区中，将第一数据区的数据存入目标第一数据区中，该过程是自适应的，无需额外的设置和干涉；
排列后的目标地址数据区再传输至地址译码单元，地址译码单元对上述目标地址数据区进行解析，得到目标地址数据；
排列后的目标第一数据区传输至数据译码单元，数据译码单元根据目标地址，并对上述目标第一数据区进行解析，获得目标数据。
进一步的，本数据传输系统还包括：内部逻辑处理单元，内部逻辑处理单元用以接收目标数据，并按预设逻辑对目标数据进行处理。
进一步的，本数据传输系统还包括：FIFO单元，FIFO单元用以对数据译码单元中的目标第一数据区和目标地址数据，以及内部逻辑处理单元的目标数据和进行缓存。
本发明还提供了一种电子设备，包括存储器、处理器及存储在存储器上并在处理器上运行的程序，处理器执行程序时实现如上述的一种数据传输方法。
本发明还提供了一种计算机可读介质，计算机可读存储介质中存储有指令，当指令在终端设备上运行时，使得终端设备执行如上述的一种数据传输方法。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种数据传输方法，用于源设备与目标设备之间的通信，其特征在于，包括：
所述源设备通过数据线将初始数据帧发送给目标设备，所述初始数据帧具有初始格式，所述初始格式从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，所述位宽数据区储存有预设数据序列，每一种预设数据序列对应一种数据格式；
所述目标设备接收所述初始数据帧并对所述位宽数据区解析，得到所述预设数据序列；
所述目标设备根据所述预设数据序列，将所述初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧，所述目标数据帧从头至尾依次至少包括目标位宽数据区、目标地址数据区以及目标第一数据区，并将位宽数据区的数据存入目标位宽数据区，将地址数据区的数据存入目标地址区中，将第一数据区的数据存入目标第一数据区中；
所述目标设备对所述目标地址数据区以及所述目标第一数据区中的数据进行解析，得到所述目标数据。
2.根据权利要求1所述一种数据传输方法，其特征在于，所述初始数据帧还包括同步数据区；
所述初始数据帧从头至尾依次至少包括同步数据区、位宽数据区、地址数据区以及第一数据区，所述同步数据区存储有同步数据，所述同步数据用以同步所述初始数据帧与目标设备的时序；
所述目标设备接收所述初始数据帧并对所述位宽数据区解析，得到所述预设数据序列，包括：
所述目标设备接收所述初始数据帧，并对所述同步数据区解析得到同步数据，所述目标设备利用所述同步数据与所述初始数据帧时序同步，并对时序同步后的所述初始数据帧中的所述位宽数据区解析，得到所述预设数据序列。
3.根据权利要求1所述一种数据传输方法，其特征在于，所述数据线包括时钟信号线和数据传输线；
所述源设备通过数据线将初始数据帧发送给目标设备，包括：
当所述时钟信号线以及所述数据传输线满足第一预设状态时，所述源设备开始通过所述数据线将所述初始数据帧发送给目标设备；
当所述时钟信号线以及所述数据传输线满足第二预设状态时，所述源设备停止通过所述数据线将所述初始数据帧发送给目标设备。
4.根据权利要求3所述一种数据传输方法，其特征在于：
所述第一预设状态包括：
所述第一预设状态为所述数据传输线输出的电平信号为高电平的期间，以及所述时钟信号线输出的电平信号为一个下降沿；
所述第二预设状态包括：
所述第二预设状态为所述数据传输线输出的电平信号为高电平的期间，以及所述时钟信号线输出的电平信号为一个上升沿。
5.根据权利要求3所述一种数据传输方法，其特征在于，包括：所述时钟信号线以及所述数据传输线均由推挽电路提供电平信号，所述电平信号包括高电平与低电平信号。
6.根据权利要求1所述一种数据传输方法，其特征在于：所述初始数据帧从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，其中，所述第一数据区以及所述地址数据区均具有32位。
7.一种数据传输系统，其特征在于，包括：位于源设备内的第一控制器以及位于目标设备内的第二控制器，其中，
所述第一控制器具有数据产生单元，所述数据产生单元用于产生并发送初始数据帧，其中，所述初始数据帧从头至尾依次至少包括位宽数据区、地址数据区以及第一数据区，所述位宽数据区储存有预设数据序列，每一种预设数据序列对应一种数据格式；
所述第二控制器具有协议检测单元、位宽选择单元、地址译码单元以及数据译码单元，其中，
所述协议检测单元用于接收所述数据帧并对所述位宽数据区解析，得到预设数据序列；
所述位宽选择单元用于接收所述预设数据序列，并根据所述预设数据序列，将所述初始数据帧的初始格式转换为预设数据序列对应的数据格式，得到目标数据帧，所述目标数据帧从头至尾依次至少包括目标位宽数据区、目标地址数据区以及目标第一数据区，并将位宽数据区的数据存入目标位宽数据区，将地址数据区的数据存入目标地址区中，将第一数据区的数据存入目标第一数据区中；
所述地址译码单元用于接收所述目标地址数据区，并对所述目标地址数据区进行解析，获得目标地址数据；
所述数据译码单元用于接收所述目标第一数据区以及所述目标地址数据，根据所述目标地址数据对所述目标第一数据区进行解析，得到目标数据。
8.根据权利要求7所述一种数据传输系统，其特征在于，所述初始数据帧还包括同步数据区；
所述初始数据帧从头至尾依次至少包括同步数据区、位宽数据区、地址数据区以及第一数据区，所述同步数据区存储有同步数据，所述同步数据用以同步所述初始数据帧与第二控制器的时序；
所述协议检测单元具体用于：接收所述初始数据帧，并对所述同步数据区解析得到同步数据，所述协议检测单元利用所述同步数据，以与所述初始数据帧时序同步，并对时序同步后的所述初始数据帧中的所述位宽数据区解析，得到所述预设数据序列。
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并在所述处理器上运行的程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至6任一项所述的一种数据传输方法。
10.一种计算机可读介质，其特征在于，所述计算机可读存储介质中存储有指令，当所述指令在终端设备上运行时，使得所述终端设备执行如权利要求1至6任一项所述的一种数据传输方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410106292.0A CN117640783B (zh) | 2024-01-25 | 2024-01-25 | 一种数据传输方法、系统、电子设备以及可读介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410106292.0A CN117640783B (zh) | 2024-01-25 | 2024-01-25 | 一种数据传输方法、系统、电子设备以及可读介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117640783A true CN117640783A (zh) | 2024-03-01 |
| CN117640783B CN117640783B (zh) | 2024-04-09 |
Family
ID=90035845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410106292.0A Active CN117640783B (zh) | 2024-01-25 | 2024-01-25 | 一种数据传输方法、系统、电子设备以及可读介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117640783B (zh) |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006067413A (ja) * | 2004-08-30 | 2006-03-09 | Hitachi Communication Technologies Ltd | 可変通信容量データ伝送装置 |
| US20090210590A1 (en) * | 2008-02-15 | 2009-08-20 | Freescale Semiconductor, Inc. | Peripheral module register access methods and apparatus |
| US8045582B1 (en) * | 2009-05-27 | 2011-10-25 | Lockheed Martin Corporation | Variable bandwidth communication system |
| CN103780506A (zh) * | 2012-10-26 | 2014-05-07 | 中兴通讯股份有限公司 | 一种用于以太网设备的数据缓存系统及方法 |
| CN108737259A (zh) * | 2018-05-08 | 2018-11-02 | 平安证券股份有限公司 | 网关设备、数据传输方法及存储介质 |
| CN109218301A (zh) * | 2018-09-05 | 2019-01-15 | 天津市滨海新区信息技术创新中心 | 多协议间软件定义的帧头映射的方法和装置 |
| CN109828941A (zh) * | 2019-03-06 | 2019-05-31 | 苏州浪潮智能科技有限公司 | Axi2wb总线桥实现方法、装置、设备及存储介质 |
| CN111064545A (zh) * | 2019-12-02 | 2020-04-24 | 西安电子科技大学 | 基于fpga实现具有spw接口的专网地检装置及方法 |
| US20200192847A1 (en) * | 2018-12-12 | 2020-06-18 | Realtek Semiconductor Corp. | Data bit width converter and system on chip thereof |
| CN112702377A (zh) * | 2019-10-23 | 2021-04-23 | 苏州华兴源创科技股份有限公司 | 一种数据流转换系统 |
| CN114328318A (zh) * | 2021-12-28 | 2022-04-12 | 湖南航天经济发展有限公司 | 微控制器用直接设备互连的dma控制器及互联控制方法 |
| CN114328326A (zh) * | 2021-12-28 | 2022-04-12 | 湖南航天经济发展有限公司 | 总线矩阵端口可配置的微控制器及其内部数据传输方法 |
| CN114461541A (zh) * | 2022-04-14 | 2022-05-10 | 广州万协通信息技术有限公司 | 芯片数据读取方法、写入方法、装置、设备以及存储介质 |
| JP2022086294A (ja) * | 2020-11-30 | 2022-06-09 | 日本電波工業株式会社 | 伝送回路 |
| CN115543882A (zh) * | 2022-11-30 | 2022-12-30 | 无锡沐创集成电路设计有限公司 | 不同位宽总线间的数据转发装置及数据传输方法 |
| CN115866081A (zh) * | 2022-11-09 | 2023-03-28 | 燕山大学 | 一种基于soc的工业以太网协议转换方法 |
| CN116244234A (zh) * | 2023-02-22 | 2023-06-09 | 中国科学院微电子研究所 | 数据传输方法、装置、电子设备及存储介质 |
| WO2023170319A1 (de) * | 2022-09-27 | 2023-09-14 | Inova Semiconductors Gmbh | Betreiben eines universellen datentransportsystems |
-
2024
- 2024-01-25 CN CN202410106292.0A patent/CN117640783B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006067413A (ja) * | 2004-08-30 | 2006-03-09 | Hitachi Communication Technologies Ltd | 可変通信容量データ伝送装置 |
| US20090210590A1 (en) * | 2008-02-15 | 2009-08-20 | Freescale Semiconductor, Inc. | Peripheral module register access methods and apparatus |
| US8045582B1 (en) * | 2009-05-27 | 2011-10-25 | Lockheed Martin Corporation | Variable bandwidth communication system |
| CN103780506A (zh) * | 2012-10-26 | 2014-05-07 | 中兴通讯股份有限公司 | 一种用于以太网设备的数据缓存系统及方法 |
| CN108737259A (zh) * | 2018-05-08 | 2018-11-02 | 平安证券股份有限公司 | 网关设备、数据传输方法及存储介质 |
| CN109218301A (zh) * | 2018-09-05 | 2019-01-15 | 天津市滨海新区信息技术创新中心 | 多协议间软件定义的帧头映射的方法和装置 |
| US20200192847A1 (en) * | 2018-12-12 | 2020-06-18 | Realtek Semiconductor Corp. | Data bit width converter and system on chip thereof |
| CN109828941A (zh) * | 2019-03-06 | 2019-05-31 | 苏州浪潮智能科技有限公司 | Axi2wb总线桥实现方法、装置、设备及存储介质 |
| CN112702377A (zh) * | 2019-10-23 | 2021-04-23 | 苏州华兴源创科技股份有限公司 | 一种数据流转换系统 |
| CN111064545A (zh) * | 2019-12-02 | 2020-04-24 | 西安电子科技大学 | 基于fpga实现具有spw接口的专网地检装置及方法 |
| JP2022086294A (ja) * | 2020-11-30 | 2022-06-09 | 日本電波工業株式会社 | 伝送回路 |
| CN114328318A (zh) * | 2021-12-28 | 2022-04-12 | 湖南航天经济发展有限公司 | 微控制器用直接设备互连的dma控制器及互联控制方法 |
| CN114328326A (zh) * | 2021-12-28 | 2022-04-12 | 湖南航天经济发展有限公司 | 总线矩阵端口可配置的微控制器及其内部数据传输方法 |
| CN114461541A (zh) * | 2022-04-14 | 2022-05-10 | 广州万协通信息技术有限公司 | 芯片数据读取方法、写入方法、装置、设备以及存储介质 |
| WO2023170319A1 (de) * | 2022-09-27 | 2023-09-14 | Inova Semiconductors Gmbh | Betreiben eines universellen datentransportsystems |
| CN115866081A (zh) * | 2022-11-09 | 2023-03-28 | 燕山大学 | 一种基于soc的工业以太网协议转换方法 |
| CN115543882A (zh) * | 2022-11-30 | 2022-12-30 | 无锡沐创集成电路设计有限公司 | 不同位宽总线间的数据转发装置及数据传输方法 |
| CN116244234A (zh) * | 2023-02-22 | 2023-06-09 | 中国科学院微电子研究所 | 数据传输方法、装置、电子设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 刘沛文;虞亚君;: "基于FPGA的16位宽加载电路的8位宽加载方法", 电子与封装, no. 10, 20 October 2020 (2020-10-20) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117640783B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150220472A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
| US9852104B2 (en) | Coexistence of legacy and next generation devices over a shared multi-mode bus | |
| US20190146944A1 (en) | Dynamically adjustable multi-line bus shared by multi-protocol devices | |
| US7493423B2 (en) | Data transfer control device and electronic instrument | |
| CN107580702B (zh) | 具有多模调制的增强虚拟gpio | |
| KR100614638B1 (ko) | 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법 | |
| JP2005520242A (ja) | Ｒｆサブシステムおよびベースバンドサブシステムのインタフェース | |
| US20190266122A1 (en) | Multilane heterogenuous serial bus | |
| US7231467B2 (en) | Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput | |
| US7936792B2 (en) | Method and circuit for asynchronous transmission | |
| EP4170987A1 (en) | Communication device and communication system | |
| CN101729237A (zh) | 串行信号接收装置、串行发送系统、和串行发送方法 | |
| CN117640783B (zh) | 一种数据传输方法、系统、电子设备以及可读介质 | |
| CN116049054B (zh) | 一种spi从设备在跨时钟域中的数据读写方法及系统 | |
| CN114244909B (zh) | 协议转换电路和相关设备 | |
| CN108024149B (zh) | TCON板通过单条连接线向SoC芯片传输信号的方法、TCON板及电视机 | |
| KR100208371B1 (ko) | 데이터전송 프레임의 포맷과 전송장치 및 그 송신제어방법 | |
| US6885217B2 (en) | Data transfer control circuitry including FIFO buffers | |
| EP3671720B1 (en) | Real-time on-chip data transfer system | |
| US20230205722A1 (en) | Communication device and communication system | |
| CN117178517A (zh) | 通信装置、通信系统和通信方法 | |
| CN114925010A (zh) | 一种Quad SPI转AXI接口的方法 | |
| CN117112480A (zh) | 一种两线通信方法、装置及芯片 | |
| CN115391254A (zh) | Uart到spi接口的转化方法及系统 | |
| CN114846766A (zh) | 基带射频接口、通信系统和信号接收方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |