CN114328318A - 微控制器用直接设备互连的dma控制器及互联控制方法 - Google Patents
微控制器用直接设备互连的dma控制器及互联控制方法 Download PDFInfo
- Publication number
- CN114328318A CN114328318A CN202111631345.3A CN202111631345A CN114328318A CN 114328318 A CN114328318 A CN 114328318A CN 202111631345 A CN202111631345 A CN 202111631345A CN 114328318 A CN114328318 A CN 114328318A
- Authority
- CN
- China
- Prior art keywords
- module
- port
- bit
- interface module
- dma controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
本申请公开了一种微控制器用直接设备互连的DMA控制器及互联控制方法，DMA控制器还包括在接收数据流的FIFO输出端口一侧设置的端口模块，以及设置在寄存器内的端口配置模块；所述的端口模块包括字节序功能模块、位序功能模块和位宽功能模块，所述字节序功能模块按照端口配置模块的参数实现输出数据的字节排序，所述位序功能模块按照端口配置模块的参数实现输出数据的位排序，所述位宽功能模块按照端口配置模块的参数实现输入位宽到输出位宽的转换；所述的端口配置模块内存储有字节序、位宽、位序的配置位数据。本申请实现了不同位宽、不同字节序、不同位序功能模块间的数据自动传输，减少处理器核的干预，提高MCU的模块间通讯效率。
Description
技术领域
本申请涉及单片机的技术领域，特别是涉及一种微控制器用直接设备互连的DMA控制器及互联控制方法。
背景技术
DMA全称Direct Memory Access，即直接存储器访问。DMA传输将数据从一个地址空间复制到另一个地址空间，提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。当CPU初始化这个传输动作，传输动作本身是由DMA控制器来实现和完成的。DMA传输方式无需CPU直接控制传输，也没有中断处理方式那样保留现场和恢复现场过程，通过硬件为RAM和IO设备开辟一条直接传输数据的通道，使得CPU的效率大大提高。
图1给出了现有DMA控制器的工作结构示意图，DMA控制器提供两个AHB主端口：AHB内存端口(用于连接到内存)和AHB外设端口(用于连接到外设)，中间连接有FIFO。DMA控制器可以执行外设到内存、内存到外设、内存到内存之间的信息交换。但是，为了允许内存到内存的传输，AHB外设端口也可以访问内存。
传统DMA可以在不占用CPU的情况下，把数据从一个端口发送到另一个端口，但是如果数据源和目标的格式、位宽不一致，就无法利用这一功能，只能通过CPU转换后才可以传输。而目前种类繁多的各种外设模块，不仅存在数据位宽不相同的问题，还存在位序问题，有的外设模块为大端模式，高位在前，如b7b6b5b4b3b2b1b0，有的外设模块为小端模式，低位在前，如b0b1b2b3b4b5b6b7,在半字或字传输时还存在字节序问题，例如32位数据4字节，大端模式Byte3Byte2Byte1Byte0，小端模式Byte0Byte1Byte2Byte3，这样不同类型主从模块无法通过传统DMA传输，需要CPU频繁介入进行转换，造成CPU效率低下。
发明内容
本发明所要解决的技术问题是提供一种微控制器用直接设备互连的DMA控制器及互联控制方法，可实现不同位宽、不同字节序、不同位序模块间的数据自动传输，减少处理器核的干预，提高MCU的模块间通讯效率，也减少了CPU核的终端代价，使得CPU核可以更高效工作。
本发明的具体方案如下：
一种微控制器用直接设备互连的DMA控制器，包括内存接口模块、外设接口模块和设置在内存接口模块和外设接口模块之间的多只FIFO，所述的内存接口模块与DMA控制器外部的存储器端口互联，外设接口模块与DMA控制器外部的外设端口互联；
其特征在于：所述的DMA控制器还包括在接收数据流的FIFO输出端口一侧设置的端口模块，以及设置在寄存器内的端口配置模块；
所述的端口模块包括字节序功能模块、位序功能模块和位宽功能模块，所述字节序功能模块按照端口配置模块的参数实现输出数据的字节排序，所述位序功能模块按照端口配置模块的参数实现输出数据的位排序，所述位宽功能模块按照端口配置模块的参数实现输入位宽到输出位宽的转换；进入端口模块的数据经过字节序功能模块、位序功能模块和位宽功能模块后输出；
所述的端口配置模块内存储有字节序、位宽、位序的配置位数据。
上述微控制器用直接设备互连的DMA控制器中，当数据流从内存接口模块向外设接口模块传输时，端口模块设置在外设接口模块和FIFO之间。
上述微控制器用直接设备互连的DMA控制器中，当数据流从外设接口模块向内存接口模块传输时，端口模块设置在内存接口模块和FIFO之间。
上述微控制器用直接设备互连的DMA控制器中，字节序功能模块、位序功能模块和位宽功能模块之间通过逻辑电路连线的方式实现前级模块和后级模块之间的互连。
上述微控制器用直接设备互连的DMA控制器中，字节序功能模块、位序功能模块和位宽功能模块分别通过对应的两位译码器实现选通配置。
上述微控制器用直接设备互连的DMA控制器中，端口配置模块设置在DMA控制器的寄存器内。
上述微控制器用直接设备互连的DMA控制器中，外设端口包括串口UART、SPI和I2C接口。
一种微控制器用直接设备互连的DMA控制器互联控制方法，包括以下步骤：
【1】CPU核程序选定要传输数据的内存接口模块和外设接口模块；
【2】CPU核程序读取端口配置模块的参数信息，并对对应的端口模块进行数据单位位宽、位序、字节序的配置，使得内存接口模块传输数据的格式与外设接口模块传输数据的格式相匹配；
【3】传输数据经过FIFO存储后，再经过字节序功能模块、位序功能模块和位宽功能模块输出。
上述微控制器用直接设备互连的DMA控制器互联控制方法中，所述的数据传输模式为外设向内存单点传输；在内存接口模块和FIFO之间设置有端口模块，外设端口输入的数据进入外设接口模块，经过FIFO存储和端口模块格式转换后，再经内存接口模块、存储器端口输出至内存。
上述微控制器用直接设备互连的DMA控制器互联控制方法中，所述的数据传输模式为内存向外设单点传输；在外设接口模块和FIFO之间设置有端口模块，存储器端口输入的数据进入内存接口模块，经过FIFO存储和端口模块格式转换后，再经外设接口模块、外设端口输出至外设。
与现有技术相比，本申请包括以下优点：
1、本申请通过在DMA控制器的内存接口模块和FIFO之间，或外设接口模块和FIFO之间设置有端口模块，并事先进行格式配置，使得外设和内存端口之间的数据格式相匹配，从而实现了不同位宽、不同字节序、不同位序功能模块间的数据自动传输，减少处理器核的干预，提高MCU的模块间通讯效率。
2、本申请可以利用现有的MCU和DMA结构进行配置，内存接口模块和外设接口模块、FIFO以及端口模块仍利用原有的硬件IP和逻辑电路，CPU核、DMA和现有外设IP核都不需要重新硬件设计，使得DMA具有很强的兼容性和扩展性，可以完全适配用户，不需要用户针对新的MCU开发软件和硬件系统，节约开发成本。
附图说明
图1为现有技术的微控制器中总线矩阵结构示意图；
图2为本申请的端口模块与总线矩阵结构示意图；
图3为本申请端口模块的组成以及与FIFO的连接原理示意图；
图4为本申请位序功能子模块构成原理示意图。
附图标记为：1-内存接口模块；2-外设接口模块；4-端口模块。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
本申请的核心构思在于：在DMA的内存接口模块1和FIFO之间，以及外设接口模块2和FIFO之间设置有端口模块4，每个端口模块4包括字节序功能模块、位序功能模块和位宽功能模块，实现设备的字节序、位序、位宽转换。
如图2和图3所示，本申请一种微控制器用直接设备互连的DMA控制器，包括内存接口模块、外设接口模块和设置在内存接口模块1和外设接口模块2之间的多只FIFO，所述的内存接口模块与DMA控制器外部的存储器端口互联，外设接口模块与DMA控制器外部的外设端口互联；外设端口包括UART、SPI和I2C接口等。
DMA控制器还包括在接收数据流的FIFO输出端口一侧设置的端口模块4；
实际应用时，当数据流从内存接口模块1向外设接口模块2传输时，端口模块4设置在外设接口模块2和FIFO之间。当数据流从外设接口模块2向内存接口模块1传输时，端口模块4设置在内存接口模块1和FIFO之间。
端口模块4包括字节序功能模块、位序功能模块和位宽功能模块，进入FIFO的数据缓存后，经字节序功能模块、位序功能模块和位宽功能模块后输出；所述字节序功能模块按照端口配置模块的参数实现输出数据的字节排序，位序功能模块按照端口配置模块的参数实现输出数据的位排序，位宽功能模块按照端口配置模块的参数实现输入位宽到输出位宽的转换。
端口配置模块设置在DMA控制器的寄存器内，便于配置连接属性，减少CPU干预，提高传输效率。端口配置模块的寄存器内保存有数据字节序、位宽、位序的配置位数据。端口模块在启动数据传输前，需要由CPU核程序读取端口配置模块内的配置位数据，并对内存接口模块1或外设接口模块2的传输属性进行配置，分别设置内存接口模块1或外设接口模块2传输数据的单位位宽、位序、字节序。
如图3所示，字节序功能模块实现各个输出数据的字节序选择；位序功能模块用于实现输出数据的位排序，位宽功能模块实现输入位宽到输出位宽的转换，三个功能模块串联设置，但顺序可以更改优化。
字节序功能模块如表1所示，用于实现数据字节排序，根据2位配置位数据选择输出一种排序。其中四种排序是根据常见外设选取的，字节序的配置位数据00、01、10、11则需要放置在端口配置模块内。
表1字节序功能模块的控制示意
| 配置位数据 | 输出字节序 |
| 00 | BYTE0BYTE1BYTE2BYTE3 |
| 01 | BYTE3BYTE2BYTE1BYTE0 |
| 10 | BYTE0BYTE2BYTE1BYTE3 |
| 11 | BYTE1BYTE3BYTE0BYTE2 |
位序功能模块如表2所示，用于实现字节的位排序，根据2位配置位数据选择输出一种排序。其中四种位序是根据常见外设选取的，位序配置位数据00、01、10、11则需要放置在端口配置模块内。
表2位序功能模块的控制示意
| 配置位数据 | 输出字节序 |
| 00 | b0b1b2b3b4b5b6b7 |
| 01 | b7b6b5b4b3b2b1b0 |
| 10 | b3b2b1b0b7b6b5b4 |
| 11 | b1b0b3b2b5b4b7b6 |
位宽功能模块实现不同位宽的输出，根据2位配置位数据选择输出一种位宽，例如配置位为00时，每次输出1个字节，32位数据需要4次输出，配置位为01时，每次输出2个字节，32位数据需要2次输出。同样，位宽配置位数据00、01、10、11则需要放置在端口配置模块内。
表3位宽功能模块的控制示意
采用本申请的微控制器用直接设备互连的DMA控制器互联控制方法，包括以下步骤：
【1】CPU核程序选定要传输数据的内存接口模块1和外设接口模块2；
【2】在启动传输前，CPU核程序读取端口配置模块的参数信息，并对内存接口模块1或外设接口模块2对应的端口模块4进行数据单位位宽、位序、字节序的配置，使得内存接口模块1传输数据的格式与外设接口模块2传输数据的格式相匹配；
【3】传输数据经过FIFO存储后，再经过字节序功能模块、位序功能模块和位宽功能模块输出。实现内存接口模块1或外设接口模块2之间匹配数据格式传输。
数据传输时，采用1对1单点传输。
方式一、数据传输模式为外设向内存单点传输：
在内存接口模块1和FIFO之间设置有端口模块4，外设端口输入的数据进入外设接口模块2，经过FIFO存储和端口模块4格式转换后，再经内存接口模块1、存储器端口输出至内存。
方式二、数据传输模式为内存向外设单点传输：
在外设接口模块2和FIFO之间设置有端口模块4，存储器端口输入的数据进入内存接口模块1，经过FIFO存储和端口模块4格式转换后，再经外设接口模块2、外设端口输出至外设。
如图4所示，以位序功能子模块为例，说明各个功能模块的构成原理。
假设位序功能模块的前级为字节序功能模块，每个字节序功能模块包含32位，共计由4个并排的字节功能子模块组成，每个字节功能子模块输出8位字节数据。同样，每个位序功能模块包括4只并排的位序功能子模块。
前级的每个字节功能子模块与后级的位序功能子模块通过逻辑电路硬连线方式连接，共包括4种位序的并行输出，分别是b0b1b2b3b4b5b6b7、b7b6b5b4b3b2b1b0、b3b2b1b0b7b6b5b4、b1b0b3b2b5b4b7b6；再通过2位配置位控制的2-4译码器选通其中的一路位序输出，使得该位序功能子模块实现前级输入的8位字节的重新排序输出。设计时按照常用排序方式，由两位配置位选通某一个逻辑电路硬件通道，选择输出哪种排序。
需要说明的是，图4仅仅给出了某一个位序功能子模块的构建原理，其他三个位序功能子模块，以及前后级的字节序功能模块和位宽功能模块均采用相同的原理构成，这里不再赘述。
下面给出具体实施例：
比如从内存接口模块1要发送一个一组32位数组的数据至外设接口模块2(串口)，其中串口的接收格式为8位字节。如果采用原有的方式，由于二者数据格式不匹配无法直接传送，则需要通过CPU，流程是：CPU核需要先读取32位数组，转换为4个8位的字节，再交由内存接口模块1传输4次，每次1个字节到串口，这样每一个32位都需要CPU转换一下。
而采用本申请的直接设备互连的DMA控制器则可实现数据自动传输的功能，由于在外设接口模块2和要传输的FIFO之间设置有端口模块4。
CPU核程序首先读取端口配置模块的参数信息，配置字节序功能模块、位序功能模块、位宽功能模块的参数；缺省模式下，字节序配置位00不变，即字节序不用改变，位序配置位00，即位序也不用改变，而位宽配置位需要设置为10，即为8位输出。
其次，内存的数据经过FIFO进入串口处的端口功能模块，再经过端口模块将一个32位数据自动转换为4个8位数据，直接传输至串口。这样无需CPU转换，就可以完成一组32位数组的向8位串口的传输，传输的字节数为原字节数的4倍。
而如果串口协议需要字节序重组，不是按照缺省的BYTE0-BYTE1-BYTE2-BYTE3顺序发送，而是按照BYTE3-BYTE2-BYTE1-BYTE0的顺序发送，则协议设置字节序功能模块的配置位为01，这样仍然无需CPU转换。就可以完成一组32位数组的串口传输，传输的字节数为原字节数的4倍，且字节的顺序为BYTE3-BYTE2-BYTE1-BYTE0。
进一步，如果串口协议字节的高位先传，即不是按照缺省的b0b1b2b3b4b5b6b7的顺序8位顺序，而是按照b7b6b5b4b3b2b1b0格式传输，则协议设置位序功能模块的配置位为01，这样仍然无需CPU转换。就可以完成一组32位数组的串口传输，传输的字节数为原字节数的4倍，且字节的位顺序为b7b6b5b4b3b2b1b0。
类似的原理，同样实现了外设接口模块2向内存接口模块1的数据直接传输。
Claims (10)
1.一种微控制器用直接设备互连的DMA控制器，包括内存接口模块、外设接口模块和设置在内存接口模块(1)和外设接口模块(2)之间的多只FIFO，所述的内存接口模块与DMA控制器外部的存储器端口互联，外设接口模块与DMA控制器外部的外设端口互联；
其特征在于：所述的DMA控制器还包括在接收数据流的FIFO输出端口一侧设置的端口模块(4)，以及设置在寄存器内的端口配置模块；
所述的端口模块(4)包括字节序功能模块、位序功能模块和位宽功能模块，所述字节序功能模块按照端口配置模块的参数实现输出数据的字节排序，所述位序功能模块按照端口配置模块的参数实现输出数据的位排序，所述位宽功能模块按照端口配置模块的参数实现输入位宽到输出位宽的转换；进入端口模块(4)的数据经过字节序功能模块、位序功能模块和位宽功能模块后输出；
所述的端口配置模块内存储有字节序、位宽、位序的配置位数据。
2.根据权利要求1所述的微控制器用直接设备互连的DMA控制器，其特征在于：当数据流从内存接口模块(1)向外设接口模块(2)传输时，端口模块(4)设置在外设接口模块(2)和FIFO之间。
3.根据权利要求1所述的微控制器用直接设备互连的DMA控制器，其特征在于：当数据流从外设接口模块(2)向内存接口模块(1)传输时，端口模块(4)设置在内存接口模块(1)和FIFO之间。
4.根据权利要求1所述的微控制器用直接设备互连的DMA控制器，其特征在于：字节序功能模块、位序功能模块和位宽功能模块之间通过逻辑电路连线的方式实现前级模块和后级模块之间的互连。
5.根据权利要求1所述的微控制器用直接设备互连的DMA控制器，其特征在于：字节序功能模块、位序功能模块和位宽功能模块分别通过对应的两位译码器实现选通配置。
6.根据权利要求1所述的微控制器用直接设备互连的DMA控制器，其特征在于：端口配置模块设置在DMA控制器的寄存器内。
7.根据权利要求1所述的微控制器用直接设备互连的DMA控制器，其特征在于：外设端口包括串口UART、SPI和I2C接口。
8.根据权利要求1-7任意之一所述的微控制器用直接设备互连的DMA控制器互联控制方法，其特征在于，包括以下步骤：
【1】CPU核程序选定要传输数据的内存接口模块(1)和外设接口模块(2)；
【2】CPU核程序读取端口配置模块的参数信息，并对对应的端口模块(4)进行数据单位位宽、位序、字节序的配置，使得内存接口模块(1)传输数据的格式与外设接口模块(2)传输数据的格式相匹配；
【3】传输数据经过FIFO存储后，再经过字节序功能模块、位序功能模块和位宽功能模块输出。
9.根据权利要求8所述的微控制器用直接设备互连的DMA控制器互联控制方法，其特征在于：所述的数据传输模式为外设向内存单点传输；在内存接口模块(1)和FIFO之间设置有端口模块(4)，外设端口输入的数据进入外设接口模块(2)，经过FIFO存储和端口模块(4)格式转换后，再经内存接口模块(1)、存储器端口输出至内存。
10.根据权利要求9所述的微控制器用直接设备互连的DMA控制器互联控制方法，其特征在于：所述的数据传输模式为内存向外设单点传输；在外设接口模块(2)和FIFO之间设置有端口模块(4)，存储器端口输入的数据进入内存接口模块(1)，经过FIFO存储和端口模块(4)格式转换后，再经外设接口模块(2)、外设端口输出至外设。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111631345.3A CN114328318B (zh) | 2021-12-28 | 2021-12-28 | 微控制器用直接设备互连的dma控制器及互联控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111631345.3A CN114328318B (zh) | 2021-12-28 | 2021-12-28 | 微控制器用直接设备互连的dma控制器及互联控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114328318A true CN114328318A (zh) | 2022-04-12 |
| CN114328318B CN114328318B (zh) | 2022-07-12 |
Family
ID=81014943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111631345.3A Active CN114328318B (zh) | 2021-12-28 | 2021-12-28 | 微控制器用直接设备互连的dma控制器及互联控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114328318B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115168260A (zh) * | 2022-09-08 | 2022-10-11 | 深圳鲲云信息科技有限公司 | 直接内存存取装置、数据传输方法及集成电路系统 |
| CN117640783A (zh) * | 2024-01-25 | 2024-03-01 | 富瀚微电子(成都)有限公司 | 一种数据传输方法、系统、电子设备以及可读介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101034384A (zh) * | 2007-04-26 | 2007-09-12 | 北京中星微电子有限公司 | 一种能同时进行读写操作的dma控制器及传输方法 |
| CN101046786A (zh) * | 2007-04-27 | 2007-10-03 | 北京中星微电子有限公司 | 一种实现高效dma传输的dma控制器及传输方法 |
| CN101710309A (zh) * | 2009-12-15 | 2010-05-19 | 北京时代民芯科技有限公司 | 一种基于海量数据传输的dma控制器 |
-
2021
- 2021-12-28 CN CN202111631345.3A patent/CN114328318B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101034384A (zh) * | 2007-04-26 | 2007-09-12 | 北京中星微电子有限公司 | 一种能同时进行读写操作的dma控制器及传输方法 |
| CN101046786A (zh) * | 2007-04-27 | 2007-10-03 | 北京中星微电子有限公司 | 一种实现高效dma传输的dma控制器及传输方法 |
| CN101710309A (zh) * | 2009-12-15 | 2010-05-19 | 北京时代民芯科技有限公司 | 一种基于海量数据传输的dma控制器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115168260A (zh) * | 2022-09-08 | 2022-10-11 | 深圳鲲云信息科技有限公司 | 直接内存存取装置、数据传输方法及集成电路系统 |
| CN115168260B (zh) * | 2022-09-08 | 2022-12-06 | 深圳鲲云信息科技有限公司 | 直接内存存取装置、数据传输方法及集成电路系统 |
| CN117640783A (zh) * | 2024-01-25 | 2024-03-01 | 富瀚微电子(成都)有限公司 | 一种数据传输方法、系统、电子设备以及可读介质 |
| CN117640783B (zh) * | 2024-01-25 | 2024-04-09 | 富瀚微电子(成都)有限公司 | 一种数据传输方法、系统、电子设备以及可读介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114328318B (zh) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114328318B (zh) | 微控制器用直接设备互连的dma控制器及互联控制方法 | |
| CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
| CN110362058A (zh) | 用于多个接口进行测试的系统 | |
| CN107436851A (zh) | 串行外设接口四线隔离系统及其控制方法 | |
| CN109656856A (zh) | 利用fpga实现非复用总线与复用总线互联装置及方法 | |
| CN114328326B (zh) | 总线矩阵端口可配置的微控制器及其内部数据传输方法 | |
| WO2024120267A1 (zh) | 多接口转换装置及车辆 | |
| CN107480085A (zh) | 多接口综合测试系统 | |
| CN116938631B (zh) | 配置总线生成方法、系统、存储介质及电子设备 | |
| CN109933553B (zh) | 一种控制系统及其设计方法、一组控制系统、电子装置 | |
| CN207503207U (zh) | 用于多接口的综合测试系统 | |
| CN111274193A (zh) | 数据处理装置及方法 | |
| CN206224459U (zh) | 一种基于单片机的多机串口通信电路 | |
| CN105550157A (zh) | 一种分形树结构通信结构、方法、控制装置及智能芯片 | |
| CN214474972U (zh) | 一种PCIE和RapidIO数据转换装置 | |
| CN210270888U (zh) | 一种单总线通信电路 | |
| RU2642383C2 (ru) | Способ передачи информации | |
| CN116401188B (zh) | 基于fpga的处理方法、电路以及电子设备 | |
| CN109902044B (zh) | 一种控制系统、一组控制系统及其设计方法、电子装置 | |
| CN103744817A (zh) | 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 | |
| CN219811188U (zh) | 桥接电路、桥接电路集成装置及硅基板 | |
| CN111104353B (zh) | 基于fpga的多功能航空总线接口卡 | |
| CN213025335U (zh) | 显示控制设备以及显示系统 | |
| CN115103032B (zh) | 通信协议控制电路和芯片 | |
| CN115202257B (zh) | 一种lpc总线协议转换及设备并行控制装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |