CN103744817A - 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 - Google Patents
用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 Download PDFInfo
- Publication number
- CN103744817A CN103744817A CN201310465254.6A CN201310465254A CN103744817A CN 103744817 A CN103744817 A CN 103744817A CN 201310465254 A CN201310465254 A CN 201310465254A CN 103744817 A CN103744817 A CN 103744817A
- Authority
- CN
- China
- Prior art keywords
- signal
- fifo
- alm
- read
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000001131 transforming effect Effects 0.000 title abstract 7
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 230000007704 transition Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- ATHVAWFAEPLPPQ-VRDBWYNSSA-N 1-stearoyl-2-oleoyl-sn-glycero-3-phosphocholine Chemical compound CCCCCCCCCCCCCCCCCC(=O)OC[C@H](COP([O-])(=O)OCC[N+](C)(C)C)OC(=O)CCCCCCC\C=C/CCCCCCCC ATHVAWFAEPLPPQ-VRDBWYNSSA-N 0.000 description 2
- 206010021703 Indifference Diseases 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- IXSZQYVWNJNRAL-UHFFFAOYSA-N etoxazole Chemical compound CCOC1=CC(C(C)(C)C)=CC=C1C1N=C(C=2C(=CC=CC=2F)F)OC1 IXSZQYVWNJNRAL-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明涉及一种用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法，包括有设备本体，其特点是：设备本体内设置有信号状态机装置与时钟信号通讯线，时钟信号通讯线分别连接信号状态机装置的时钟端口、FIFO写数据装置的时钟端口、FIFO地址装置的时钟端口、FIFO控制装置的时钟端口和FIFO读数据装置的时钟端口。由此，可实现Avalon总线与Crossbar总线间无差别连接，可以使数据分别满足两边总线各自的时序规范，进行正确的不同总线间的数据传输。
Description
技术领域
本发明涉及一种讯转换桥设备及其转换方法，尤其涉及一种用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法。
背景技术
Avalon总线是Altera公司设计的用于SOPC（System On ProgrammableChip，可编程片上系统）中，连接片上处理器和其他IP模块的一种简单的总线协议，规定了主部件和从部件之间进行连接的端口和通信的时序。
Avalon总线的主要设计目的是：简单性，提供一种非常易于理解的协议；优化总线逻辑的资源使用率，将逻辑装置保存在PLD（ProgrammableLogic Device，可编程逻辑器件）中；同步操作，将其它的逻辑装置很好地集成到同一PLD中，所有外设的接口与Avalon总线时钟同步，不需要复杂的握手/应答机制。这样就简化了Avalon总线的时序行为，而且便于集成高速外设。Avalon总线以及整个系统的性能可以采用标准的同步时序分析技术来评估，这样避免了复杂的时序。
Avalon接口规范是为可编程片上系统SOPC环境下外设的开发而设计的，总线设备分为主从设备，并各有其工作模式。为外设的设计者提供描述主外设和从外设中基于地址读/写接口的基础。Avalon采用了开关结构及从部件仲裁方式提供对主部件的同时互连，外部件与Avalon始终同步操作，使用非三态总线，主、从部件间多种带宽互连，支持数据流传输。Avalon同时对总线信号的定时、主从部件传输的信号作了定义，以便于不同IP核的集成。Altera大部分结构复杂的IP都采用此标准。
Avalon片上总线结构具有性能好、应用范围广和协议规范公开化等优点，使它成为众多IP开发商和SOC系统集成者广为采用的一种流行工业标准片上总线结构。
Avalon总线作为主端口，其接口信号为：
。
其中alm_waitrequest为从设备返回的等待信号，alm_readdatavaild为从设备在进行流水线传输时返回的信号，alm_irq是从设备请求主设备中断时返回的信号，alm_endofpacket是在流传输模式下从设备发出的信号，alm_data是三态传输下的信号。
Avalon总线作为从端口，其接口信号为：
。
Crossbar（即CrossPoint）被称为交叉开关矩阵或纵横式交换矩阵，它是业界公认的用于构建大容量系统的首选交换网络结构。总线交换、环形交换和共享内存交换结构都是某种程度上的共享带宽，而Crossbar结构的交换网完全突破了这种限制，在交换网络内部没有带宽的瓶颈，不会因为带宽资源不够而产生阻塞。Crossbar结构的交换网采用了一种矩阵结构实现了无阻塞交换。Crossbar交换网络在数据平面没有任何瓶颈。这正是因为Crossbar引入了交换矩阵这种新的交换方式，摒弃了共享带宽的交换方式，在数据交换方式上是一种革命性的变化。Crossbar交换网的扩展能力非常强，交换容量可以做的很大，基本不受硬件条件限制，目前单颗芯片交换容量在256G－700G之间，多颗芯片可以构建T级乃至几T容量的大型交换网络，足以满足当前和未来几年网络对交换容量的需求，并且随着硬件集成技术的进步，单颗Crossbar芯片支持的容量会更大。
每一条输入线路与每个输出线路都有一个交叉点。在交叉点处由一个半导体开关连接输入线路与输出线路。当来自某个接口的输入线路需要交换到另一个接口的输出点时，在CPU或交换矩阵控制器的控制下，将交叉点的开关连接，数据就发送到另一个接口。
Crossbar总线作为从端口，其接口信号为：
| cs_addr | 地址信号 | cs_read | 读控制 |
| cs_write | 写控制 | cs_readdata | 读数据 |
| cs_writedata | 写数据 |
。
Crossbar总线作为主端口，其接口信号为：
| cm_addr | 地址信号 | cm_read | 读控制 |
| cm_write | 写控制 | cm_readdata | 读数据 |
| cm_writedata | 写数据 |
发明内容
本发明的目的就是为了解决现有技术中存在的上述问题，提供一种用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法。
本发明的目的通过以下技术方案来实现：
用于Avalon总线向Crossbar总线的通讯转换桥设备，包括有设备本体，其中：所述的设备本体内设置有信号状态机装置与时钟信号通讯线，所述时钟信号通讯线分别连接信号状态机装置的时钟端端口、FIFO写数据装置的时钟端口、FIFO地址装置的时钟端口、FIFO控制装置的时钟端口和FIFO读数据装置的时钟端口。
用于Avalon总线向Crossbar总线的通讯转换方法，其中：通过信号状态机装置的字节使能端口处理alm_byteenable信号，所述FIFO地址装置的地址输入端口以及信号状态机装置的地址输入端口处理alm_addr信号，所述FIFO写数据装置的写输入端口、信号状态机装置的写数据端口处理alm_writedata信号，所述信号状态机装置的写控制输入端口处理alm_write信号，所述信号状态机装置的读控制输入端口处理alm_read信号，所述信号状态机装置的写使能输出端口发出write_en信号，该write_en信号接入FIFO写数据装置的使能输入端口，所述信号状态机装置的地址使能输出端口发出addr_en信号，该addr_en信号接入FIFO地址装置的使能输入端口，所述信号状态机装置的读控制输出端口发出read信号，该read信号接入FIFO控制装置的读控制输入端口，所述信号状态机装置的写控制输出端口发出write信号，该write信号接入FIFO控制装置的写控制输入端口，所述信号状态机装置的控制使能端口发出ctr_en信号，该ctr_en信号接入FIFO控制装置的使能输入端口，所述信号状态机装置的读使能端口发出read_en信号，该read_en信号接入FIFO读数据装置的使能输入端口，所述FIFO写数据装置的写输出端口发出cs_writedata信号，所述FIFO地址装置的地址输出端口发出cs_addr信号，所述FIFO控制装置的写控制输出端口发出cs_write信号，所述FIFO控制装置的读控制输出端口发出cs_read信号，所述时钟信号通讯线反馈的cs_readdata信号接FIFO读数据装置的读输入端口，所述FIFO读数据装置的读输出端口发出alm_readdata信号送入时钟信号通讯线。
上述的用于Avalon总线向Crossbar总线的通讯转换方法，其中：所述的信号状态机装置包括空闲状态，写数据状态和读数据状态，三个状态由alm_write和alm_read两个信号控制状态转移，且alm_write和alm_read两个信号不能同时有效，即两者互为逻辑非的关系，alm_write控制信号状态机装置由当前状态转向写数据状态，alm_read控制由当前状态转向读数据状态。
进一步地，上述的用于Avalon总线向Crossbar总线的通讯转换方法，其中：所述的信号状态机装置处于空闲状态时，将write_en、addr_en、ctr_en、read_en信号置为无效，等待数据信号以及控制信号进行状态转移与数据传输。
更进一步地，上述的用于Avalon总线向Crossbar总线的通讯转换方法，其中：所述的信号状态机装置处于写数据状态时，alm_writedata通过写数据输入端送入写FIFO和信号状态机装置，alm_addr通过地址输入端写入FIFO地址装置和信号状态机装置，信号状态机装置判断alm_writedata和alm_addr信号，当两者皆不为0时，将write_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO写数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read，FIFO地址装置将alm_addr信号送给从端对应的cs_addr，FIFO写数据装置将主端的alm_writedata数据送给从端cs_writedata。
再进一步地，上述的用于Avalon总线向Crossbar总线的通讯转换方法，其中：所述的信号状态机装置处于读数据状态时，将alm_addr通过地址输入端送入FIFO地址装置以及信号状态机装置，信号状态机装置判断alm_addr信号，若alm_addr信号非0，表示FIFO地址装置中的数据是有效的而非空，此时信号状态机装置将read_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO读数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号分别与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read，FIFO地址装置将alm_addr信号送给从端对应的cs_addr，FIFO读数据装置将从端送入的cs_readdata数据送给主端的alm_readdata。
本发明技术方案的优点主要体现在：可实现Avalon总线与Crossbar总线间无差别连接，可以使数据分别满足两边总线各自的时序规范，进行正确的不同总线间的数据传输。
附图说明
本发明的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。
图1是用于Avalon总线向Crossbar总线的通讯转换桥设备的构造示意图。
图2是状态转移过程示意图。
图3是状态转移及信号变化示意图。
图中各附图标记的含义如下：
1 设备本体 2 信号状态机装置
3 时钟信号通讯线 4 FIFO写数据装置
5 FIFO地址装置 6 FIFO控制装置
7 FIFO读数据装置
。
具体实施方式
如图1～3所示的用于Avalon总线向Crossbar总线的通讯转换桥设备，包括有设备本体，其特别之处在于：本发明采用的设备本体内设置有信号状态机装置与时钟信号通讯线。具体来说，时钟信号通讯线分别连接信号状态机装置的时钟端a1端口、FIFO写数据装置的时钟端口、FIFO地址装置的时钟端口、FIFO控制装置的时钟端口和FIFO读数据装置的时钟端口。上述FIFO是First Input First Output的缩写。
就本发明一较佳的实施方式来看，信号状态机装置的字节使能a2端口处理alm_byteenable信号，FIFO地址装置的地址输入端口c3以及信号状态机装置的地址输入a3端口处理alm_addr信号。FIFO写数据装置的写输入端口、信号状态机装置的写数据a4端口处理alm_writedata信号。信号状态机装置的写控制输入a5端口处理alm_write信号，信号状态机装置的读控制输入a6端口处理alm_read信号。
进一步来看，信号状态机装置的写使能输出a7端口发出write_en信号，该write_en信号接入FIFO写数据装置的使能输入端口b2。信号状态机装置的地址使能输出a8端口发出addr_en信号，该addr_en信号接入FIFO地址装置的使能输入端口c2。同时，信号状态机装置的读控制输出a9端口发出read信号，该read信号接入FIFO控制装置的读控制输入d4端口。信号状态机装置的写控制输出a10端口发出write信号，该write信号接入FIFO控制装置的写控制输入端口d3。并且，信号状态机装置的控制使能a11端口发出ctr_en信号，该ctr_en信号接入FIFO控制装置的使能输入端口d2，信号状态机装置的读使能a12端口发出read_en信号，该read_en信号接入FIFO读数据装置的使能输入端口e2，FIFO写数据装置的写输出端口b4发出cs_writedata信号，FIFO地址装置的地址输出端口c4发出cs_addr信号，FIFO控制装置的写控制输出端口d5发出cs_write信号。再者，FIFO控制装置的读控制输出端口d6发出cs_read信号，时钟信号通讯线反馈的cs_readdata信号接FIFO读数据装置的读输入端口e3。FIFO读数据装置的读输出端口e4发出alm_readdata信号送入时钟信号通讯线。
为了实现信号状态机装置的稳定工作与处理，信号状态机装置包括空闲状态（IDLE），写数据状态（Write）和读数据状态（Read）。三个状态由alm_write和alm_read两个信号控制状态转移，且alm_write和alm_read两个信号不能同时有效，即两者互为逻辑非的关系，alm_write控制信号状态机装置由当前状态转向写数据（Write）状态，alm_read控制由当前状态转向读数据（Read）状态。三个状态转移过程如图2所示。
具体来说，信号状态机装置处于空闲状态时，将write_en、addr_en、ctr_en、read_en信号置为无效，等待数据信号以及控制信号进行状态转移与数据传输。
同时，信号状态机装置处于写数据状态时，alm_writedata通过写数据输入端送入写FIFO和信号状态机装置。alm_addr通过地址输入端写入FIFO地址装置和信号状态机装置，信号状态机装置判断alm_writedata和alm_addr信号。当两者皆不为0时，说明FIFO写数据装置和FIFO地址装置中已经有了有效的信号。并且，将write_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO写数据装置、FIFO地址装置和FIFO控制装置的使能信号。信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read。同时，FIFO地址装置将alm_addr信号送给从端对应的cs_addr，FIFO写数据装置将主端的alm_writedata数据送给从端cs_writedata。从而实现写操作，继续等待下一个操作。
再进一步来看，信号状态机装置处于读数据状态时，将alm_addr通过地址输入端送入FIFO地址装置以及信号状态机装置。之后，信号状态机装置判断alm_addr信号，若alm_addr信号非0，表示FIFO地址装置中的数据是有效的而非空，此时信号状态机装置将read_en、addr_en和ctr_en信号置为有效。
这三个信号分别为FIFO读数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置。其中write和read信号分别与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read。之后，FIFO地址装置将alm_addr信号送给从端对应的cs_addr。FIFO读数据装置将从端送入的cs_readdata数据送给主端的alm_readdata。从而实现读操作，继续等待下一个操作。
结合本发明的实际使用情况来看，具体的状态转移及信号变化如图3所示。
IDLE→Write：转移条件：alm_write。在上面的状态转移条件表达式中，alm_write信号高电平有效表明在接下来的周期内将进行一个写传输周期。在状态转移的时候，应该要考虑alm_irq、alm_waitrequest等信号，但是作为从设备的Crossbar总线不会返回有效的信号，所以在这里就不考虑它们对状态转移的影响。在写状态电路要实现将Avalon总线给出的数据写到Crossbar总线中，将alm_writedata送入写FIFO和信号状态机装置，将alm_addr送入FIFO地址装置和信号状态机装置，信号状态机装置判断alm_writedata和alm_addr信号，当两者皆不为0时，即FIFO写数据装置和FIFO地址装置非空以后，信号状态机装置将write_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO写数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read，FIFO地址装置将alm_addr信号送给从端对应的cs_addr，FIFO写数据装置将主端的alm_writedata数据送给从端cs_writedata，从而实现写操作，继续等待下一个操作。
IDLE→Read：转移条件：alm_read。可以看到，与写状态转移过程相比，只有alm_write/alm_read控制信号的区别。在读状态，电路要实现读取对应地址下的数据给Avalon总线，将alm_addr送入FIFO地址装置以及信号状态机装置，若alm_addr不为0，信号状态机装置将read_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO读数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号分别与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read，FIFO地址装置将alm_addr信号送给从端对应的cs_addr，FIFO读数据装置将从端送入的cs_readdata数据送给主端的alm_readdata，从而实现读操作，继续等待下一个操作。
IDLE→IDLE：当无有效的控制信号时，信号状态机装置将write_en、addr_en、ctr_en以及read_en信号置为无效，等待数据信号以及控制信号进行状态转移与数据传输。
Write→Read：转移条件，alm_read。在写状态，如果写控制信号无效，读控制信号有效，信号状态机装置进入读状态。
Write→Write：转移条件，alm_write。只要写控制保持有效，则状态会一直保持在写状态，当接收到正确的地址和数据信号后，再次进行写操作。
Write→IDLE：当无有效的控制信号时，进入初始状态，将write_en、addr_en、ctr_en以及read_en信号置为无效，等待数据信号以及控制信号进行状态转移与数据传输。
Read→Write：转移条件，alm_write。此状态转移的过程与Write→Read状态转移的过程是一致的。
Read→Read：转移条件，alm_read。保持读控制信号有效，当新的地址信号到来时，进行新读操作。
Read→IDLE：无控制信号有效时，信号状态机装置将write_en、addr_en、ctr_en以及read_en信号置为无效，等待数据信号以及控制信号进行状态转移与数据传输。
通过上述的文字表述可以看出，采用本发明后，可实现Avalon总线与Crossbar总线间无差别连接，可以使数据分别满足两边总线各自的时序规范，进行正确的不同总线间的数据传输。
这些实施例仅是应用本发明技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本发明要求保护的范围之内。
Claims (6)
1.用于Avalon总线向Crossbar总线的通讯转换桥设备，包括有设备本体，其特征在于：所述的设备本体内设置有信号状态机装置与时钟信号通讯线，所述时钟信号通讯线分别连接信号状态机装置的时钟端口、FIFO写数据装置的时钟端口、FIFO地址装置的时钟端口、FIFO控制装置的时钟端口和FIFO读数据装置的时钟端口。
2.用于Avalon总线向Crossbar总线的通讯转换方法，其特征在于：通过信号状态机装置的字节使能端口处理alm_byteenable信号，所述FIFO地址装置的地址输入端口以及信号状态机装置的地址输入端口处理alm_addr信号，所述FIFO写数据装置的写输入端口、信号状态机装置的写数据端口处理alm_writedata信号，所述信号状态机装置的写控制输入端口处理alm_write信号，所述信号状态机装置的读控制输入端口处理alm_read信号，所述信号状态机装置的写使能输出端口发出write_en信号，该write_en信号接入FIFO写数据装置的使能输入端口，所述信号状态机装置的地址使能输出端口发出addr_en信号，该addr_en信号接入FIFO地址装置的使能输入端口，所述信号状态机装置的读控制输出端口发出read信号，该read信号接入FIFO控制装置的读控制输入端口，所述信号状态机装置的写控制输出端口发出write信号，该write信号接入FIFO控制装置的写控制输入端口，所述信号状态机装置的控制使能端口发出ctr_en信号，该ctr_en信号接入FIFO控制装置的使能输入端口，所述信号状态机装置的读使能端口发出read_en信号，该read_en信号接入FIFO读数据装置的使能输入端口，所述FIFO写数据装置的写输出端口发出cs_writedata信号，所述FIFO地址装置的地址输出端口发出cs_addr信号，所述FIFO控制装置的写控制输出端口发出cs_write信号，所述FIFO控制装置的读控制输出端口发出cs_read信号，所述时钟信号通讯线反馈的cs_readdata信号接FIFO读数据装置的读输入端口，所述FIFO读数据装置的读输出端口发出alm_readdata信号送入时钟信号通讯线。
3.根据权利要求2所述的用于Avalon总线向Crossbar总线的通讯转换方法，其特征在于：所述的信号状态机装置包括空闲状态，写数据状态和读数据状态，三个状态由alm_write和alm_read两个信号控制状态转移，且alm_write和alm_read两个信号不能同时有效，即两者互为逻辑非的关系，alm_write控制信号状态机装置由当前状态转向写数据状态，alm_read控制由当前状态转向读数据状态。
4.根据权利要求3所述的用于Avalon总线向Crossbar总线的通讯转换方法，其特征在于：所述的信号状态机装置处于空闲状态时，将write_en、addr_en、ctr_en、read_en信号置为无效，等待数据信号以及控制信号进行状态转移与数据传输。
5.根据权利要求3所述的用于Avalon总线向Crossbar总线的通讯转换方法，其特征在于：所述的信号状态机装置处于写数据状态时，alm_writedata通过写数据输入端送入写FIFO和信号状态机装置，alm_addr通过地址输入端写入FIFO地址装置和信号状态机装置，信号状态机装置判断alm_writedata和alm_addr信号，当两者皆不为0时，将write_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO写数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read，FIFO地址装置将alm_addr信号送给从端对应的cs_addr，FIFO写数据装置将主端的alm_writedata数据送给从端cs_writedata。
6.根据权利要求3所述的用于Avalon总线向Crossbar总线的通讯转换方法，其特征在于：所述的信号状态机装置处于读数据状态时，将alm_addr通过地址输入端送入FIFO地址装置以及信号状态机装置，信号状态机装置判断alm_addr信号，若alm_addr信号非0，表示FIFO地址装置中的数据是有效的而非空，此时信号状态机装置将read_en、addr_en和ctr_en信号置为有效，这三个信号分别为FIFO读数据装置、FIFO地址装置和FIFO控制装置的使能信号，信号状态机装置将ctr_en、write和read信号送入FIFO控制装置，其中write和read信号分别与主端给出的alm_write和alm_read保持一致，并对应的送给从端的cs_write和cs_read，FIFO地址装置将alm_addr信号送给从端对应的cs_addr，FIFO读数据装置将从端送入的cs_readdata数据送给主端的alm_readdata。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310465254.6A CN103744817B (zh) | 2013-10-08 | 2013-10-08 | 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310465254.6A CN103744817B (zh) | 2013-10-08 | 2013-10-08 | 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103744817A true CN103744817A (zh) | 2014-04-23 |
| CN103744817B CN103744817B (zh) | 2016-09-07 |
Family
ID=50501835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310465254.6A Expired - Fee Related CN103744817B (zh) | 2013-10-08 | 2013-10-08 | 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103744817B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109918325A (zh) * | 2019-03-06 | 2019-06-21 | 苏州浪潮智能科技有限公司 | 基于Avalon总线的接口转换桥、接口转换方法及系统 |
| CN111414325A (zh) * | 2020-02-29 | 2020-07-14 | 苏州浪潮智能科技有限公司 | 一种Avalon总线转Axi4总线的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070010595A (ko) * | 2005-07-19 | 2007-01-24 | 엘지전자 주식회사 | 보드 내 동기식 직렬 데이터 버스 장치 및 그 전송 방법 |
| CN101419582A (zh) * | 2008-12-10 | 2009-04-29 | 北京交通大学 | 基于sopc技术的mvb/usb适配器及其通信方法 |
-
2013
- 2013-10-08 CN CN201310465254.6A patent/CN103744817B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070010595A (ko) * | 2005-07-19 | 2007-01-24 | 엘지전자 주식회사 | 보드 내 동기식 직렬 데이터 버스 장치 및 그 전송 방법 |
| CN101419582A (zh) * | 2008-12-10 | 2009-04-29 | 北京交通大学 | 基于sopc技术的mvb/usb适配器及其通信方法 |
Non-Patent Citations (1)
| Title |
|---|
| 崔建磊: "Avalon/Wishbone总线转换桥的设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109918325A (zh) * | 2019-03-06 | 2019-06-21 | 苏州浪潮智能科技有限公司 | 基于Avalon总线的接口转换桥、接口转换方法及系统 |
| CN109918325B (zh) * | 2019-03-06 | 2020-12-04 | 苏州浪潮智能科技有限公司 | 基于Avalon总线的接口转换桥、接口转换方法及系统 |
| CN111414325A (zh) * | 2020-02-29 | 2020-07-14 | 苏州浪潮智能科技有限公司 | 一种Avalon总线转Axi4总线的方法 |
| US11657011B2 (en) | 2020-02-29 | 2023-05-23 | Inspur Suzhou Intelligent Technology Co., Ltd. | Avalon-to-Axi4 bus conversion method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103744817B (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10848442B2 (en) | Heterogeneous packet-based transport | |
| US9294403B2 (en) | Mechanism to control resource utilization with adaptive routing | |
| KR20090104137A (ko) | 통합된 고속 패킷 스위칭 방식 직렬 인터페이스를 갖는 프로세서 칩 아키텍처 | |
| CN103136163B (zh) | 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片 | |
| US20070198991A1 (en) | Microcontrol architecture for a system on a chip (SoC) | |
| KR20120040535A (ko) | 버스 시스템 및 그것의 동작 방법 | |
| CN204392269U (zh) | 一种全可编程sdn高速网卡 | |
| CN103257946A (zh) | 一种紧耦合多控存储系统控制器之间的高速互联方法 | |
| CN204423250U (zh) | 一种具有多路高速智能can的x86嵌入式cpu主板 | |
| CN214586880U (zh) | 一种信息处理设备 | |
| TWI338231B (en) | A single chip protocol converter | |
| CN103246623A (zh) | Soc计算设备扩展系统 | |
| CN103744817A (zh) | 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 | |
| US11860811B2 (en) | Message protocol for a data processing system | |
| JP2003050788A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
| KR100662471B1 (ko) | 시스템 온 칩 구조 및 데이터 전송 방법 | |
| Nambinina et al. | Extension of the lisnoc (network-on-chip) with an axi-based network interface | |
| CN108449287A (zh) | Fc交换机芯片体系架构 | |
| CN103744819A (zh) | Crossbar总线向Avalon总线的通讯转换设备及其转换方法 | |
| CN113490080A (zh) | 一种多端口fc交换主机及交换方法 | |
| CN210129113U (zh) | 兼具主线控制和独立控制的EtherCAT控制结构 | |
| KR101378298B1 (ko) | Ｆｐｇａ내 배선 메모리 장치 및 이를 이용한 라우터 시스템 | |
| Taube et al. | Comparison of CAN gateway modules for automotive and industrial control applications | |
| Luo et al. | A low power and delay multi-protocol switch with IO and network virtualization | |
| Bajpai et al. | FPGA Cluster based high performance Computing framework for Cryptanalysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SUZHOU ACCESO COMMUNICATION TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: SUZHOU ACCESO ELECTRONIC TECHNOLOGIES CO., LTD. Effective date: 20140707 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140707 Address after: 215021, Suzhou Jiangsu Industrial Park, Lou Lu, new Su Yuan District, convenient center, public building supporting the use of two floor Applicant after: Suzhou think Communication Technology Co., Ltd. Address before: 215021 two stage of international science and Technology Park, Suzhou Industrial Park, Jiangsu, A309 Applicant before: SUZHOU AISISUO ELECTRONIC SCIENCE & TECHNOLOGY CO., LTD. |
|
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Dong Lan Inventor after: Zhang He Inventor after: Zhang Ke Inventor before: Wu Di Inventor before: Chen Xin Inventor before: Zhang Ke |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: WU DI CHEN XIN ZHANG KE TO: DONG LAN ZHANG HE ZHANG KE |
|
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 215021, Suzhou Jiangsu Industrial Park, Lou Lu, new Su Yuan District, convenient center, public building supporting the use of two floor Applicant after: Suzhou wisdom spectrum Electronic Technology Co., Ltd. Address before: 215021, Suzhou Jiangsu Industrial Park, Lou Lu, new Su Yuan District, convenient center, public building supporting the use of two floor Applicant before: Suzhou think Communication Technology Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SUZHOU ACCESO COMMUNICATION TECHNOLOGY CO., LTD. TO: SUZHOU ZHIHUIPU ELECTRONICS TECHNOLOGY CO., LTD. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160907 Termination date: 20181008 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |