CN117634413A

CN117634413A - 基于odt的芯片管脚互连关系确定方法、介质及设备

Info

Publication number: CN117634413A
Application number: CN202410096894.2A
Authority: CN
Inventors: 请求不公布姓名; 徐兴隆; 谷雨
Original assignee: Muxi Integrated Circuit Shanghai Co ltd
Current assignee: Muxi Integrated Circuit Shanghai Co ltd
Priority date: 2024-01-24
Filing date: 2024-01-24
Publication date: 2024-03-01
Anticipated expiration: 2044-01-24
Also published as: CN117634413B

Abstract

本发明涉及芯片间通讯的技术领域，特别是涉及基于ODT的芯片管脚互连关系确定方法、介质及设备。包括：对第一互连管脚及第二互连管脚进行连接标识获取处理，生成第一互连管脚及第二互连管脚对应的互连标识；根据第一互连管脚及第二互连管脚对应的互连标识，生成第一互连管脚与第二互连管脚的互连关系信息。本发明中通过利用DDR芯片中的ODT功能，可以配置相互连接的两个数据管脚上对应的终端电阻。并保证其中一个互连电路中的终端电阻的阻值与其他互连电路中的终端电阻的阻值不同。进而可以使得互连电路中的对应的连接管脚处的分压不同。由此，使得芯片内比较器输出对应不同的互连标识，通过互连标识来确认管脚的互连映射关系。

Description

基于ODT的芯片管脚互连关系确定方法、介质及设备

技术领域

本发明涉及芯片间通讯的技术领域，特别是涉及基于ODT的芯片管脚互连关系确定方法、介质及设备。

背景技术

在内存芯片端到端互连设计过程中，由于内存芯片（如DDR（Double Data Rate双倍速率）内存芯片）上需要进行互连的管脚较多，且由于两个需要进行互连的芯片相互排放位置及管脚排布顺序的限制，使得在进行端到端互联时，芯片间固定的管脚排布可能导致实际物理走线不顺的问题。例如走线存在交叉，走线等长难以控制达标等问题。

为解决此类问题，或采用成本较高的多层叠的走线设计来规避各种走线路径的交叉。或采用调换管脚互连顺序，来优先保证物理走线顺畅的方式，使得最终的走线互连方案可以满足不交叉且尽量等长的要求。该方式的前提需要芯片或IP（Internet Protocol，指网际互连协议）支持调换管脚互连顺序的功能。对于采用调换管脚互连顺序的方法而言，可有效解决物理互连链路不顺及走线不等长的问题。但与此同时，需要确定出调整连接顺序后，各个管脚之间的连接映射关系，以保证管脚调换后依然可以按照原始要求进行通信，以满足原始功能需求。

相关技术中，通过为发送端的各个管脚配置不同的字符串并发送，然后再通过接收端管脚接收到的字符串的情况，来确定发送端及接收端上各个管脚之间的连接映射关系。但是，在一些芯片中，在管脚之间连接关系混乱的情况下，无法启动通讯功能，也即无法发送对应的字符串，进而无法通过现有方式确定发送端及接收端上各个管脚之间的连接映射关系。

发明内容

针对上述在管脚之间连接关系混乱的情况下，无法确定发送端及接收端上各个管脚之间连接映射关系的技术问题，本发明采用的技术方案为：

根据本发明的一个方面，提供了一种基于ODT的芯片管脚互连关系确定方法，第一互连DDR芯片中的每一第一互连管脚分别与第二互连DDR芯片中的每一第二互连管脚一一对应电性连接，以形成互连电路；

第一互连管脚及第二互连管脚均为待确认互连关系的数据管脚；第一互连DDR芯片与第二互连DDR芯片均具有ODT功能；

方法包括如下步骤：

对第一互连管脚及第二互连管脚进行连接标识获取处理，生成每一第一互连管脚及每一第二互连管脚对应的互连标识；

根据每一第一互连管脚及每一第二互连管脚对应的互连标识，生成第一互连管脚与第二互连管脚的互连关系信息；

连接标识获取处理包括：

控制第一互连DDR芯片通过ODT功能，分别为每一第一互连管脚配置第一终端电阻R1；

控制第二互连DDR芯片通过ODT功能，为第二互连管脚中的任意一个配置第一终端电阻，并为剩余的每一第二互连管脚配置第二终端电阻R2；R2＞R1；

为每一互连电路提供相同的供电电压Ug；

获取每一第一互连管脚及每一第二互连管脚对应的比较器输出的互连标识；比较器用于根据对应的互连管脚处的电压值与预设判决电平的大小关系小，生成互连管脚对应的互连标识；预设判决电平U^p满足如下条件：。

进一步的，。

进一步的，Ug、R1及R2满足如下条件：。

进一步的，且/>。

进一步的，第一终端电阻为40Ω,第二终端电阻为240Ω。

进一步的，根据每一第一互连管脚及每一第二互连管脚对应的互连标识，生成第一互连管脚与第二互连管脚的互连关系信息，包括：

当第一互连管脚为两个时，将具有相同互连标识的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚；

当第一互连管脚大于两个时，将具有相同目标互连标识的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚；目标互连标识为生成的互连标识中数量最少的互连标识。

进一步的，互连标识包括多个互连子标识，互连子标识为0或1；

若第一互连管脚或第二互连管脚的数量为2ⁿ，且n为大于或等于2的正整数；连接标识获取处理包括：

若第一互连管脚或第二互连管脚对应的互连标识中互连子标识数量小于n，则将互连标识相同的第一互连管脚及第二互连管脚聚类为同一族群，生成至少一个互连管脚族群；

对每一个互连管脚族群进行子连接标识获取处理，生成互连管脚族群中每一个第一互连管脚及第二互连管脚对应的新的互连子标识；

子连接标识获取处理包括：

控制第一互连DDR芯片通过ODT功能，分别为互连管脚族群中的每一第一互连管脚配置第一终端电阻R1；

控制第二互连DDR芯片通过ODT功能，为互连管脚族群中一半的第二互连管脚配置第一终端电阻，并为剩余另一半第二互连管脚配置第二终端电阻R2；R2＞R1；

为每一互连电路提供相同的供电电压Ug；

获取互连管脚族群中每一第一互连管脚及每一第二互连管脚对应的比较器输出的互连标识，并将互连标识作为对应的新的互连子标识。

将具有相同互连子标识序列的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚。

根据本发明的第二个方面，提供了一种非瞬时性计算机可读存储介质，非瞬时性计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述的一种基于ODT的芯片管脚互连关系确定方法。

根据本发明的第三个方面，提供了一种电子设备，包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述的一种基于ODT的芯片管脚互连关系确定方法。

本发明至少具有以下有益效果：

本发明中通过利用DDR芯片中的ODT功能，可以配置相互连接的两个数据管脚上对应的终端电阻，来完成每一个互连电路中的电阻值的配置工作。并保证其中一个互连电路中的终端电阻的阻值与其他互连电路中的终端电阻的阻值不同。进而可以使得互连电路中的电流不同，也即在互连管脚处的电压值不同。由此，通过设置互连管脚的预设判决电平，即可使得比较器输出对应不同的互连标识，通过互连标识来确认管脚的互连映射关系。

本方案中，通过电路中不同电阻分压不同的特点，来使得比较器输出对应不同的互连标识，进而生成管脚的互连映射关系。该方案无需通过通信功能来实现，适用性更高。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种基于ODT的芯片管脚互连关系确定方法的流程图；

图2为本发明实施例提供的连接标识获取处理的电路原理结构图；

图3为本发明实施例提供的多次子连接标识获取处理中，第一互连管脚与第二互连管脚的终端电阻配置及对应的互连子标识序列的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

作为本发明的一个实施例，如图1所示，提供了一种基于ODT的芯片管脚互连关系确定方法，第一互连DDR芯片中的每一第一互连管脚分别与第二互连DDR芯片中的每一第二互连管脚一一对应电性连接，以形成互连电路。

第一互连管脚及第二互连管脚均为待确认互连关系的数据管脚。第一互连DDR芯片与第二互连DDR芯片均具有ODT功能。

其中，第一互连DDR芯片及第二互连DDR芯片为需要进行端到端互连的两个具有ODT功能的DDR芯片。第一互连管脚及第二互连管脚可以为DDR芯片中具有ODT功能的管脚，如以DDR3内存引脚（管脚）进行举例说明，其中的用于传输数据的数据引脚DQ，既为具有ODT功能的管脚。

ODT（On-Die Termination，终端电阻），是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器，来控制DDR3 SDRAM中内部的终端电阻的连接或者断开，由此可以调节对应管脚上的终端电阻的大小。使用ODT的目的很简单，是为了让DQS、RDQS、DQ和DM信号在终结电阻处消耗完，防止这些信号在电路上形成反射，进而增强信号完整性。在DDR3 SDRAM中，ODT功能主要应用于：

·DQ, DQS, DQS# and DM for x4 configuration

·DQ, DQS, DQS#, DM, TDQS and TDQS# for X8 configuration

·DQU, DQL, DQSU, DQSU#, DQSL, DQSL#, DMU and DML for X16configuration。

管脚互连关系确定方法方法包括如下步骤：

S100：对第一互连管脚及第二互连管脚进行连接标识获取处理，生成每一第一互连管脚及每一第二互连管脚对应的互连标识。

具体的，连接标识获取处理包括：

S101：控制第一互连DDR芯片通过ODT功能，分别为每一第一互连管脚配置第一终端电阻R1。

S102：控制第二互连DDR芯片通过ODT功能，为第二互连管脚中的任意一个配置第一终端电阻，并为剩余的每一第二互连管脚配置第二终端电阻R2。R2＞R1。

S103：为每一互连电路提供相同的供电电压Ug。

该供电电压一般可以为对应的管脚上的供电电源提供的电压。在DDR芯片中，一般至少设置有两路供电，其对应的供电管脚一路叫VDD，另一路叫VDDQ。VDD引脚用于给芯片内部的逻辑运算进行供电。VDDQ用于为完成数据交换通信的管脚进行供电。一般VDD低于VDDQ。本实施例中所述的Ug可以为VDDQ。

VDDQ一般为根据芯片功能需求预先配置好的电压。由于，DDR芯片中的各个管脚对供电电压均有比较严格的要求，由此，使用VDDQ提供的电压作为互连电路的Ug，可以基本保证每一互连电路的供电电压的一致性。并且，由于从外部设置专用的设备为互连电路提供电压，难度较大，所以直接使用DDR芯片中的原始供电管脚进行供电，不仅可以更好的保证各个互连电路的供电电压的一致性，以提高后续比较器检测结果的准确性。还可以更为便利的实现对互连电路进行供电的目的。

S104：获取每一第一互连管脚及每一第二互连管脚对应的比较器输出的互连标识。比较器用于根据对应的互连管脚处的电压值与预设判决电平的大小关系小，生成互连管脚对应的互连标识。预设判决电平U^p满足如下条件：。

本实施例中的比较器为芯片内自带的比较器，即为一种逻辑电平检测电路，是数字电路中常用的一种电路，它可以用来检测输入信号的高低电平，并将其转换为数字信号输出。具体的，逻辑电平检测电路主要由比较器和参考电压（即预设判决电平）组成。比较器是一种基本的模拟集成电路，它可以将两个输入信号进行比较，并输出一个高低电平信号。参考电压是一个已知的固定值，它与输入信号进行比较以确定输入信号的高低状态。

当输入信号（也即第一互连管脚及第二互连管脚处对应的电压值）大于参考电压时，比较器输出高电平，例如1；当输入信号小于参考电压时，比较器输出低电平，例如0。这样就可以通过逻辑门来实现数字信号的输出。

以如下示例进行举例说明，如图2所示，U1及U2均为连接后，待确定管脚之间互连映射关系的DDR芯片，其中共有2个互连管脚组需要确定对应的映射关系。

由此，可以先通过ODT功能为U1中的第一互连管脚A及第一互连管脚B，分别配置40Ω的终端电阻，然后通过ODT功能为U2中的第二互连管脚C及第二互连管脚D，分别配置40Ω及240Ω的终端电阻。并使用对应的VDDQ引脚为两个互连电路进行供电，供电电压Ug可以为1V。U^p设置为0.6V。

由此，第一互连管脚A及第二互连管脚C处对应的电压值为，第一互连管脚B及第二互连管脚D处对应的电压值为/>。

对应的，第一互连管脚A及第二互连管脚C对应的比较器输出的互连标识均为0。而第一互连管脚B及第二互连管脚D对应的比较器输出的互连标识均为1，由此可以确定第一互连管脚B与第二互连管脚D联通，第一互连管脚A及第二互连管脚C联通。

当然若互连管脚有多组（如3组、4组等）时，可以重复实施本实施例中的方法，来依次确定出每一组相互互连管脚之间的对应关系。

进一步的，。且，Ug、R1及R2满足如下条件：。

进一步的，且/>。优选的，第一终端电阻为40Ω,第二终端电阻为240Ω。

由于比较器对于0.05以下的电平进行判断时，灵敏性较低，容易受到外界的电磁干扰，产生误判，由此需要保证，以使得比较器在判定工作过程中，处于更加灵敏的电压工作区间进行工作。另外，当/>小于0.1V时，由于高电平与低电平之间的差值区间较小，进而在设置U^p时，也会使得U^p距离任意端点处的差值小于0.05V。依然存在比较器灵敏性较低，容易出现误判的情况。由此，需要/>，来提高比较器的灵敏性，提高判决结果的准确性。

S200：根据每一第一互连管脚及每一第二互连管脚对应的互连标识，生成第一互连管脚与第二互连管脚的互连关系信息。

具体的，互连标识包括多个互连子标识，互连子标识为0或1。

S200包括：

S201：当第一互连管脚为两个时，将具有相同互连标识的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚。

S202：当第一互连管脚大于两个时，将具有相同目标互连标识的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚。目标互连标识为生成的互连标识中数量最少的互连标识。

本实施例中通过利用DDR芯片中的ODT功能，可以配置相互连接的两个数据管脚上对应的终端电阻，来完成每一个互连电路中的电阻值的配置工作。并保证其中一个互连电路中的终端电阻的阻值与其他互连电路中的终端电阻的阻值不同。进而可以使得互连电路中的电流不同，使得不同互连电路中的各个管脚处的分压不同，也即在互连管脚处的电压值不同。由此，通过设置互连管脚对应的预设判决电平，即可使得比较器输出对应不同的互连标识，通过互连标识来确认管脚的互连映射关系。

作为本发明的另一个实施例，具体的，互连标识包括多个互连子标识，互连子标识为0或1。

若第一互连管脚或第二互连管脚的数量为2ⁿ，且n为大于或等于2的正整数。

通常由于DDR芯片中需要进行互连的管脚数量较多，如通常会有16组或32组或更多的互连管脚时，使用上述实施例中的方法一组一组的确定对应的连接关系，需要重复进行多次上述实施例的方法，效率较低。本发明中相互连接的第一互连管脚及第二互连管脚即为1个互连管脚组。

连接标识获取处理包括：

S110：若第一互连管脚或第二互连管脚对应的互连标识中互连子标识数量小于n，则将互连标识相同的第一互连管脚及第二互连管脚聚类为同一族群，生成至少一个互连管脚族群。

S120：对每一个互连管脚族群进行子连接标识获取处理，生成互连管脚族群中每一个第一互连管脚及第二互连管脚对应的新的互连子标识。

子连接标识获取处理包括：

S121：控制第一互连DDR芯片通过ODT功能，分别为互连管脚族群中的每一第一互连管脚配置第一终端电阻R1。

S122：控制第二互连DDR芯片通过ODT功能，为互连管脚族群中一半的第二互连管脚配置第一终端电阻，并为剩余另一半第二互连管脚配置第二终端电阻R2。R2＞R1。

S123：为每一互连电路提供相同的供电电压Ug。

S124：获取互连管脚族群中每一第一互连管脚及每一第二互连管脚对应的比较器输出的互连标识，并将互连标识作为对应的新的互连子标识。

具体的，本实施例中子连接标识获取处理的方式与上述实施例中连接标识获取处理基本一致。其唯一的区别即为：在对第二互连管脚进行终端电阻配置时，将互连管脚族群中一半的第二互连管脚配置第一终端电阻，并为剩余另一半第二互连管脚配置第二终端电阻。由此，可以将互连管脚族群中多个互连管脚组平分为两组，并分别配置对应的互连子标识，对应的经过多次循环的子连接标识获取处理之后，会为每一个第一互连管脚及第二互连管脚生成对应的互连子标识序列，然后根据互连子标识序列确定为互相联通的两个数据管脚之间的映射关系。具体如S210所示。

具体的，S200包括：

S210：将具有相同互连子标识序列的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚。

以如下示例对本实施例进行说明，P1及P2均为连接后，待确定管脚之间互连映射关系的DDR芯片，其中共有8个互连管脚组需要确定对应的映射关系。共需要循环经过3次本实施例中的子连接标识获取处理，才能得到每一个互连管脚对应的互连子标识序列。并使用对应的VDDQ引脚为两个互连电路进行供电，供电电压Ug可以为1V。U^p设置为0.6V。

具体的，3次循环子连接标识获取处理中，第一互连管脚与第二互连管脚的终端电阻配置及对应的互连子标识序列如图3所示。

本实施例中，仅需要进行n次循环即可识别每一个第一互连管脚及第二互连管脚对应的连接映射关系。相对于上述实施例中需要进行2ⁿ-1次循环而言，循环次数更少，更加适用于对较多组数互连管脚的连接关系进行确定的场景中，效率更高。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质（可以是CD-ROM，U盘，移动硬盘等）中或网络上，包括若干指令以使得一台计算设备（可以是个人计算机、服务器、移动终端、或者网络设备等）执行根据本公开实施方式的方法。

在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式（包括固件、微代码等），或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

根据本发明的这种实施方式的电子设备。电子设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

电子设备以通用计算设备的形式表现。电子设备的组件可以包括但不限于：上述至少一个处理器、上述至少一个储存器、连接不同系统组件（包括储存器和处理器）的总线。

其中，储存器存储有程序代码，程序代码可以被处理器执行，使得处理器执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。

储存器可以包括易失性储存器形式的可读介质，例如随机存取储存器（RAM）和/或高速缓存储存器，还可以进一步包括只读储存器（ROM）。

储存器还可以包括具有一组（至少一个）程序模块的程序/实用工具，这样的程序模块包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线可以为表示几类总线结构中的一种或多种，包括储存器总线或者储存器控制器、外围总线、图形加速端口、处理器或者使用多种总线结构中的任意总线结构的局域总线。

电子设备也可以与一个或多个外部设备（例如键盘、指向设备、蓝牙设备等）通信，还可与一个或者多个使得用户能与该电子设备交互的设备通信，和/或与使得该电子设备能与一个或多个其它计算设备进行通信的任何设备（例如路由器、调制解调器等等）通信。这种通信可以通过输入/输出（I/O）接口进行。并且，电子设备还可以通过网络适配器与一个或者多个网络（例如局域网（LAN），广域网（WAN）和/或公共网络，例如因特网）通信。网络适配器通过总线与电子设备的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质（可以是CD-ROM，U盘，移动硬盘等）中或网络上，包括若干指令以使得一台计算设备（可以是个人计算机、服务器、终端装置、或者网络设备等）执行根据本公开实施方式的方法。

在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当程序产品在终端设备上运行时，程序代码用于使终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。

程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网（LAN）或广域网（WAN），连接到用户计算设备，或者，可以连接到外部计算设备（例如利用因特网服务提供商来通过因特网连接）。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims

1.一种基于ODT的芯片管脚互连关系确定方法，其特征在于，第一互连DDR芯片中的每一第一互连管脚分别与第二互连DDR芯片中的每一第二互连管脚一一对应电性连接，以形成互连电路；

所述第一互连管脚及第二互连管脚均为待确认互连关系的数据管脚；所述第一互连DDR芯片与第二互连DDR芯片均具有ODT功能；

所述方法包括如下步骤：

所述连接标识获取处理包括：

控制所述第一互连DDR芯片通过ODT功能，分别为每一第一互连管脚配置第一终端电阻R1；

控制所述第二互连DDR芯片通过ODT功能，为第二互连管脚中的任意一个配置第一终端电阻，并为剩余的每一第二互连管脚配置第二终端电阻R2；R2＞R1；

为每一所述互连电路提供相同的供电电压Ug；

获取每一第一互连管脚及每一第二互连管脚对应的比较器输出的互连标识；所述比较器用于根据对应的互连管脚处的电压值与预设判决电平的大小关系小，生成互连管脚对应的互连标识；所述预设判决电平U^p满足如下条件：。

2.根据权利要求1所述的方法，其特征在于，。

3.根据权利要求1所述的方法，其特征在于，Ug、R1及R2满足如下条件：。

4.根据权利要求1所述的方法，其特征在于，且。

5.根据权利要求3所述的方法，其特征在于，所述第一终端电阻为40Ω,所述第二终端电阻为240Ω。

6.根据权利要求1所述的方法，其特征在于，根据每一第一互连管脚及每一第二互连管脚对应的互连标识，生成第一互连管脚与第二互连管脚的互连关系信息，包括：

当所述第一互连管脚为两个时，将具有相同互连标识的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚；

当所述第一互连管脚大于两个时，将具有相同目标互连标识的第一互连管脚与第二互连管脚，确定为互相联通的两个数据管脚；所述目标互连标识为生成的互连标识中数量最少的互连标识。

7.根据权利要求1所述的方法，其特征在于，所述互连标识包括多个互连子标识，所述互连子标识为0或1；

若第一互连管脚或第二互连管脚的数量为2ⁿ，且n为大于或等于2的正整数；所述连接标识获取处理包括：

所述子连接标识获取处理包括：

控制所述第一互连DDR芯片通过ODT功能，分别为互连管脚族群中的每一第一互连管脚配置第一终端电阻R1；

控制所述第二互连DDR芯片通过ODT功能，为互连管脚族群中一半的第二互连管脚配置第一终端电阻，并为剩余另一半第二互连管脚配置第二终端电阻R2；R2＞R1；

为每一所述互连电路提供相同的供电电压Ug；

获取互连管脚族群中每一第一互连管脚及每一第二互连管脚对应的比较器输出的互连标识，并将所述互连标识作为对应的新的互连子标识。

8.根据权利要求7所述的方法，其特征在于，根据每一第一互连管脚及每一第二互连管脚对应的互连标识，生成第一互连管脚与第二互连管脚的互连关系信息，包括：

9.一种非瞬时性计算机可读存储介质，所述非瞬时性计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的一种基于ODT的芯片管脚互连关系确定方法。

10.一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至8任一项所述的一种基于ODT的芯片管脚互连关系确定方法。