CN117613055A - 驱动背板及其制作方法 - Google Patents

驱动背板及其制作方法 Download PDF

Info

Publication number
CN117613055A
CN117613055A CN202311645686.5A CN202311645686A CN117613055A CN 117613055 A CN117613055 A CN 117613055A CN 202311645686 A CN202311645686 A CN 202311645686A CN 117613055 A CN117613055 A CN 117613055A
Authority
CN
China
Prior art keywords
active layer
layer
transistor
mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311645686.5A
Other languages
English (en)
Inventor
徐华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yonghang Technology Co ltd
Original Assignee
Shenzhen Yonghang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yonghang Technology Co ltd filed Critical Shenzhen Yonghang Technology Co ltd
Priority to CN202311645686.5A priority Critical patent/CN117613055A/zh
Publication of CN117613055A publication Critical patent/CN117613055A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种驱动背板及其制作方法。该驱动背板包括第一区和第二区，第二区至少部分围绕第一区设置；还包括：衬底；有源层；有源层设置于衬底的一侧，有源层包括第一有源层和第二有源层，第一有源层设置于第一区；用于形成第一晶体管；第二有源层设置于第二区，用于形成第二晶体管；第一有源层的厚度大于第二有源层的厚度。使得第二晶体管的阈值电压相对于第一晶体管的阈值电压正偏，从而可以改善第二晶体管的阈值电压负向偏移的现象，以提高第二晶体管的驱动能力。从而可以在同一驱动背板上同时形成具有两种阈值电压的晶体管，满足驱动背板第一区和第二区分别对晶体管的性能要求。

Description

驱动背板及其制作方法
技术领域
本发明实施例涉及显示的技术，尤其涉及一种驱动背板及其制作方法。
背景技术
在显示面板中，集成在显示面板非显示区的栅极驱动电路是有源主动发光显示面板的重要组成部分。近年来，新型显示产业发展日新月异，对窄边框、高分辨率显示的需求日益提升，从而对栅极驱动电路中的薄膜晶体管的驱动能力有了更高的要求。此时需要设计具有更大沟道宽长比的薄膜晶体管，以提高薄膜晶体管的驱动能力，使其能够提供比较大的电流，用于为显示面板显示区的像素驱动电路提供驱动信号。
金属氧化物(Metal Oxide，MO)薄膜晶体管(Thin Film Transistor，TFT)因兼具多晶硅TFT和非晶硅TFT的优点，被认为是下一代显示技术中最具潜力的器件。通常，作为像素阵列驱动部分的薄膜晶体管希望具有接近或稍大于零的阈值电压。一方面可以满足增强型薄膜晶体管的特性，达到省电节能的效果；另一方面具备较高的驱动能力和器件稳定性。而作为栅极驱动电路中的薄膜晶体管希望具有相对较正的阈值电压。由于栅极驱动电路是多级逐行运行机制，只要其中某一级出现问题，后面的驱动就会出现紊乱。因此，在栅极驱动电路的设计中多通过采用较正的阈值电压来增加其应用窗口，提高驱动电路的良率。这给驱动背板上的薄膜晶体管在高质量显示中，同时满足像素阵列驱动部分的薄膜晶体管的性能要求以及栅极驱动电路中的薄膜晶体管的性能要求带来了巨大的挑战。尤其是在薄膜晶体管的有源层的材料为高迁移率金属氧化物半导体时，像素阵列驱动部分的薄膜晶体管的性能要求以及栅极驱动电路中的薄膜晶体管的性能要求的冲突现象更加严重，这给氧化物薄膜晶体管在高质量显示中的应用带来了更加巨大的挑战。
发明内容
本发明提供一种驱动背板及其制作方法，以满足驱动背板对晶体管的不同性能要求。
第一方面，本发明实施例提供了一种驱动背板，包括第一区和第二区，所述第二区至少部分围绕所述第一区设置；所述驱动背板还包括：
衬底；
有源层；所述有源层设置于所述衬底的一侧，所述有源层包括第一有源层和第二有源层，所述第一有源层设置于所述第一区；用于形成第一晶体管；所述第二有源层设置于所述第二区，用于形成第二晶体管；所述第一有源层的厚度大于所述第二有源层的厚度。
可选地，所述第一有源层的厚度范围为20～150nm，所述第二有源层的厚度范围为5～50nm。
可选地，所述有源层包括至少两层层叠设置的半导体层。
可选地，所述有源层的材料为(In2O3)x(MO)y(RO)z；其中，MO包括至少一种金属氧化物，RO包括至少一种稀土氧化物，x+y+z＝1。
第二方面，本发明实施例还提供了一种驱动背板的制作方法，包括：
在衬底上形成有源层；
图案化所述有源层，以形成第一有源层和第二有源层；其中，所述第一有源层设置于第一区；用于形成第一晶体管；所述第二有源层设置于第二区，用于形成第二晶体管；所述第一有源层的厚度大于所述第二有源层的厚度。
可选地，图案化所述有源层，以形成第一有源层和第二有源层，包括：
在所述有源层远离所述衬底的一侧形成第一掩膜层和第二掩膜层；其中，沿所述有源层指向所述衬底的方向，所述第一掩膜层的垂直投影与所述第一有源层重合，所述第二掩膜层的垂直投影与所述第二有源层重合；
刻蚀所述有源层，以形成所述第一有源层和第二图案；
去除所述第二掩膜层；
减薄所述第二图案，以形成所述第二有源层；
去除所述第一掩膜层。
可选地，在所述有源层远离所述衬底的一侧形成第一掩膜层和第二掩膜层，包括：
在所述有源层远离所述衬底的一侧形成光刻胶层；
在所述光刻胶层远离所述有源层的一侧设置灰度掩膜版；
采用光刻工艺图案化所述光刻胶层，以形成所述第一掩膜层和所述第二掩膜层；其中，所述第一掩膜层的厚度大于所述第二掩膜层的厚度。
可选地，去除所述第二掩膜层，包括：
采用等离子体工艺去除所述第二掩膜层。
可选地，图案化所述有源层，以形成第一有源层和第二有源层，包括：
在所述有源层远离所述衬底的一侧形成第一掩膜层和第二掩膜层；其中，沿所述有源层指向所述衬底的方向，所述第一掩膜层的垂直投影与所述第一有源层重合，所述第二掩膜层的垂直投影与所述第二有源层重合；
刻蚀所述有源层，以形成所述第一有源层和第二图案；
去除所述第一掩膜层和所述第二掩膜层；
在所述第一有源层远离所述衬底的一侧形成第三掩膜层；所述第三掩膜层覆盖所述第一有源层；
减薄所述第二图案，以形成所述第二有源层；
去除所述第三掩膜层。
可选地，所述有源层包括至少两层层叠设置的半导体层时，在衬底上形成有源层，包括：
采用沉积工艺分层沉积至少两层所述半导体层。
本发明实施例的技术方案，通过在同一基板中设置两种厚度的有源层，其中第一有源层的厚度大于第二有源层的厚度，可以使得第二晶体管的阈值电压相对于第一晶体管的阈值电压正偏，从而可以改善第二晶体管的阈值电压负向偏移的现象，以提高第二晶体管的驱动能力。两种阈值电压的晶体管分别设置于驱动背板的不同功能区，一方面第一区(如像素区域)薄膜晶体管具有相对较负阈值电压，可以满足薄膜晶体管的驱动需要；另一方面第二区(如栅极驱动电路区域)薄膜晶体管具有相对较正的阈值电压，可以在同一驱动背板内满足不同性能需求的驱动设计。
附图说明
图1为本发明实施例提供的一种驱动背板的俯视结构示意图；
图2为本发明实施例提供的一种驱动背板的部分剖面结构示意图；
图3为本发明实施例提供的一种第一晶体管和第二晶体管的转移特性示意图；
图4为本发明实施例提供的另一种驱动背板的部分剖面结构示意图；
图5为本发明实施例提供的另一种驱动背板的部分剖面结构示意图；
图6为本发明实施例提供的一种驱动背板的制作方法的流程示意图；
图7为本发明实施例提供的一种步骤S10对应的驱动背板的结构示意图；
图8为本发明实施例提供的一种步骤S11对应的驱动背板的结构示意图；
图9为本发明实施例提供的另一种驱动背板的制作方法的流程示意图；
图10为本发明实施例提供的一种步骤S21对应的驱动背板的结构示意图；
图11为本发明实施例提供的一种形成光刻胶层对应的驱动背板的结构示意图；
图12为本发明实施例提供的一种设置灰度掩膜版对应的驱动背板的结构示意图；
图13为本发明实施例提供的一种步骤S22对应的驱动背板的结构示意图；
图14为本发明实施例提供的一种步骤S23对应的驱动背板的结构示意图；
图15为本发明实施例提供的一种步骤S24对应的驱动背板的结构示意图；
图16为本发明实施例提供的一种步骤S25对应的驱动背板的结构示意图；
图17为本发明实施例提供的另一种驱动背板的制作方法的流程示意图；
图18为本发明实施例提供的一种步骤S31对应的驱动背板的结构示意图；
图19为本发明实施例提供的一种步骤S32对应的驱动背板的结构示意图；
图20为本发明实施例提供的一种步骤S33对应的驱动背板的结构示意图；
图21为本发明实施例提供的一种步骤S34对应的驱动背板的结构示意图；
图22为本发明实施例提供的一种步骤S35对应的驱动背板的结构示意图；
图23为本发明实施例提供的一种步骤S36对应的驱动背板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种驱动背板的俯视结构示意图，图2为本发明实施例提供的一种驱动背板的部分剖面结构示意图。如图1和图2所示，驱动背板包括第一区A和第二区B，第二区B至少部分围绕第一区A设置；驱动背板还包括：
衬底110；
有源层120；有源层120设置于衬底110的一侧，有源层120包括第一有源层121和第二有源层122，第一有源层121设置于第一区A；用于形成第一晶体管TFTs-A；第二有源层122设置于第二区B，用于形成第二晶体管TFTs-B；第一有源层121的厚度大于第二有源层122的厚度。
具体地，衬底110用于承载有源层120。衬底110可以为刚性衬底，也可以为柔性衬底。示例性地，当衬底110为刚性衬底时，衬底110的材料可以包括硬质的碱玻璃、无碱玻璃、石英玻璃和硅衬底等。当衬底110为柔性衬底时，衬底110的材料可以包括聚酰亚胺(Polyimide，PI)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acidglycol ester，PEN)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)、聚乙烯(polyethylene，PE)、聚丙烯(Polypropylene，PP)、聚苯乙烯(Polystyrene，PS)、聚砜醚(Polyethersulfone，PES)和金属薄片等。
有源层120可以根据驱动背板需要的薄膜晶体管的类型设置。示例性地，当驱动背板需要设置金属氧化物薄膜晶体管时，有源层120的材料可以包括金属氧化物。当驱动背板需要设置低温多晶硅薄膜晶体管时，有源层120的材料可以包括多晶硅。第一有源层121和第二有源层122的材料可以相同，此时可以采用分层沉积的方式形成有源层120。或者，第一有源层121和第二有源层122的材料可以不同，此时可以采用至少两次沉积工艺形成有源层120。第一有源层121和第二有源层122同层设置。当驱动背板用于形成显示面板时，第一区A可以与显示面板的显示区对应，第二区B可以与显示面板的非显示区对应。此时第一晶体管TFTs-A可以用于形成像素驱动电路。第二晶体管TFTs-B可以用于形成栅极驱动电路。示例性地，像素驱动电路可以包括至少两个薄膜晶体管和存储电容，第一晶体管TFTs-A可以作为像素驱动电路中的一个或多个薄膜晶体管。例如，像素驱动电路包括驱动晶体管时，第一晶体管TFTs-A可以作为驱动晶体管。栅极驱动电路可以包括八个薄膜晶体管和存储电容，第二晶体管TFTs-B可以作为栅极驱动电路中的一个或多个薄膜晶体管。例如，栅极驱动电路包括输出晶体管时，第二晶体管TFTs-B可以作为输出晶体管。其中，栅极驱动电路可以包括至少一种电路。示例性地，栅极驱动电路可以包括扫描驱动电路和发光控制驱动电路中的至少一种。
通过设置第一有源层121的厚度大于第二有源层122的厚度，使得第二晶体管TFTs-B的有源层的厚度小于第一晶体管TFTs-A的有源层的厚度，在第一晶体管TFTs-A和第二晶体管TFTs-B其他参数相同时，可以使得第二晶体管TFTs-B的阈值电压相对于第一晶体管TFTs-A的阈值电压正偏，从而改善第二晶体管TFTs-B的阈值电压负向偏移的现象，以提高第二晶体管TFTs-B的驱动能力。从而可以在同一驱动背板上同时形成具有两种阈值电压的晶体管，满足驱动背板第一区A和第二区B分别对晶体管的性能要求。示例性地，第一晶体管TFTs-A的阈值电压的范围为-2.0～2.0V，第二晶体管TFTs-B的阈值电压的范围为2.5～8.0V。
具体地，图3为本发明实施例提供的一种第一晶体管和第二晶体管的转移特性示意图。其中，横坐标为晶体管的栅源电压VGS(V)，纵坐标为晶体管的源漏极电流IDS(I)。如图3所示，当第一晶体管TFTs-A和第二晶体管TFTs-B的沟道长度L＝10μm，源漏极电压Vds＝10V时，第一晶体管TFTs-A的阈值电压相对于第二晶体管TFTs-B的阈值电压偏负。从而可以改善第二晶体管TFTs-B的阈值电压负向偏移的现象，以提高第二晶体管TFTs-B的驱动能力。从而可以在同一驱动背板上同时形成具有两种阈值电压的晶体管，满足驱动背板第一区A和第二区B分别对晶体管的性能要求。
本实施例的技术方案，通过设置第一有源层的厚度大于第二有源层的厚度。在有源层用于形成晶体管时，可以使第二晶体管的有源层厚度小于第一晶体管的有源层的厚度，使得第二晶体管的阈值电压相对于第一晶体管的阈值电压正偏，从而可以改善第二晶体管的阈值电压负向偏移的现象，以提高第二晶体管的驱动能力，从而可以在同一驱动背板上同时形成具有两种阈值电压的晶体管，满足驱动背板第一区和第二区分别对晶体管的性能要求。
在上述技术方案的基础上，第一有源层121的厚度范围为20～150nm，第二有源层122的厚度范围为5～50nm。
具体地，在有源层120用于形成薄膜晶体管时，有源层120的厚度影响薄膜晶体管的阈值电压。示例性地，一般情况下，有源层120的厚度范围可以为2～100nm，以满足不同薄膜晶体管的性能要求。在本发明中，可以设置第二有源层122的厚度范围为5～50nm，以满足第二晶体管的阈值电压相对偏正的要求。更优选地，可以设置有源层120的厚度范围为10-30nm，进一步地保证第二晶体管的性能。另外，同时设置第一有源层121的厚度范围为20～150nm，以满足第一晶体管相对于第二晶体管具有相对偏负的阈值电压，从而可以在同一驱动背板上同时形成具有两种阈值电压的晶体管，满足驱动背板第一区和第二区分别对晶体管的性能要求。
需要说明的是，当有源层120的材料包括金属氧化物时，可以设置金属氧化物半导体的载流子浓度小于5×1019cm-3，以保证第一晶体管TFTs-A和第二晶体管TFTs-B的阈值电压在要求范围内。
在上述各技术方案的基础上，有源层120包括至少两层层叠设置的半导体层。
具体地，有源层120包括至少两层层叠设置的半导体层，使得有源层120呈分层结构。通过设置有源层120具有至少两层半导体层，从而可以通过半导体层的层数调控整个有源层的物相分布，在设置第一有源层121的厚度大于第二有源层122的厚度时，可以更易实现第二有源层122的厚度减薄，从而可以在制作工艺中，更容易调控第一晶体管和第二晶体管的阈值电压，以满足不同晶体管的性能需求。示例性地，可以进一步地提高第二晶体管TFTs-B的阈值电压，以改善第二晶体管TFTs-B的阈值电压负向偏移的现象。
在上述各技术方案的基础上，有源层的材料包括稀土掺杂的氧化物半导体材料。
具体地，当氧化物半导体材料内掺杂有稀土时，稀土元素离子和氧化物半导体材料中的氧化物的轨道具有耦合作用，使得氧化物半导体材料的带隙态中形成电子和空穴的跃迁通道，使得掺杂有稀土的氧化物半导体材料作为薄膜晶体管的有源层时，薄膜晶体管的有源层的阈值电压与有源层的厚度具有较高的负相关性，即薄膜晶体管的有源层的厚度越薄，薄膜晶体管的阈值电压越正。同时可以保证薄膜晶体管的阈值电压比较正时，薄膜晶体管具有良好的稳定性。从而可以通过调节第一有源层和第二有源层的厚度调节第一晶体管和第二晶体管的阈值电压，以满足不同晶体管的性能需求。同时可以在第二晶体管的阈值电压偏正时，第二晶体管具有良好的稳定性，改善了第二晶体管具有较正的阈值电压时器件的稳定性较差的现象。提高了第二晶体管所在电路的稳定性，进而提高了驱动背板的稳定性。例如，当第二晶体管具有的较正的阈值电压为3.0～10.0V时，第二晶体管依然能保持良好的稳定性。其中，第二晶体管的稳定性包括各种电/光/热条件下的偏压稳定性。
示例性地，有源层120的材料为(In2O3)x(MO)y(RO)z；其中，MO包括至少一种金属氧化物，RO包括至少一种稀土氧化物，x+y+z＝1。
具体地，当驱动背板需要设置金属氧化物薄膜晶体管时，有源层120的材料包括金属氧化物。其中，金属氧化物中可以掺杂有铟。另外，还可以在金属氧化物中掺入少量的稀土氧化物，形成(In2O3)x(MO)y(RO)z半导体材料，由于稀土元素离子和氧化铟的轨道耦合作用，其稀土元素的4f电子轨道和铟的4d轨道耦合，在材料的带隙态中形成电子和空穴的跃迁通道。使有源层120形成的第一晶体管和第二晶体管的阈值电压不仅随着有源层120的厚度可以有效的调控，而且在第二晶体管具有较正的阈值电压一人能够保持良好的稳定性。
示例性地，有源层120中的各种氧化物的比例可以为0.5≤x＜0.9999，0≤y＜0.5，0.0001≤z≤0.2。其中，金属氧化物中的金属元素可以包括Zn、Ga、Sn、Ge、Sb、Al、Mg、Ti、Zr、Hf、Ta和W中的至少一种，稀土元素可以至少包括铈、镨、钐、铕、铽、铥和镱中的一种，稀土氧化物可以包括氧化镨、氧化铽、氧化铈、氧化钐、氧化铕、氧化镝和氧化镱中的至少一种。
可选地，稀土金属原子占总金属原子的比例为：0.01～8.00at％。优选地，稀土金属原子占总金属原子的比例为：0.10～2.00at％。
而且，上述有源层120的材料更容易通过调整薄膜沉积工艺实现分层结构。例如，可以通过结晶和非晶薄膜的叠设复合薄膜，以及低缺陷密度和高缺陷密度薄膜的叠设复合薄膜制备有源层120的分层结构。通过设置不同的薄膜沉积工艺条件，可以使得不同的膜层具有不同的刻蚀特性。
在上述各技术方案的基础上，驱动背板还包括其他膜层，用于同时形成第一晶体管和第二晶体管。示例性地，继续参考图2，驱动背板还可以包括栅极绝缘层130、栅极层140和源漏极层150。当有源层120用于形成背沟道刻蚀型晶体管时，栅极绝缘层130设置于有源层120靠近衬底110的一侧，作为晶体管的栅极绝缘层。栅极层140设置于栅极绝缘层130靠近衬底110的一侧，且栅极层140在衬底110上的垂直投影与有源层120在衬底110上的垂直投影交叠，用于形成晶体管的栅极。源漏极层150设置于有源层120远离衬底110的一侧，用于分别形成晶体管的源极和漏极。其中，栅极绝缘层130、栅极层140和源漏极层150的材料具有多种。示例性地，栅极绝缘层130的材料可以包括氧化硅、氮化硅、氧化铝、氧化钽、氧化铪、氧化钇以及高分子有机膜层等。其中，栅极绝缘层130的材料组分可以与化学计量比不同。另外，栅极绝缘层130可以包括至少两层绝缘层，至少两层绝缘层叠层设置，可以提高栅极绝缘层130的绝缘特性，同时可以改善有源层120和栅极绝缘层130的界面特性。在形成栅极绝缘层130时，可以采用物理气相沉积、化学气相沉积、原子层沉积、激光沉积、阳极氧化或溶液法等工艺。
栅极层140的材料可以包括透明导电氧化物(例如，可以包括氧化铟锡、氧化铝锌、氧化镓锌、氧化铟锌、氧化铟锡锌和掺杂氟的氧化锡中的至少一种)、石墨烯、金属(例如，可以包括Mo、Al、Cu、Ag、Ti、Au、Ta、Cr和Ni等)及其合金、以及金属和氧化物的叠层结构(例如，叠层结构可以由氧化铟锡/银/氧化铟锡组成，还可以由氧化铟锌/银/氧化铟锌组成)、金属和金属的叠层结构(例如，叠层结构可以由Mo/Al/Mo组成，还可以由Ti/Al/Ti组成)形成的复合导电薄膜。栅极层140的材料可以根据晶体管的性能需求设置。示例性地，当晶体管用于透明显示面板中，需要设置晶体管的栅极为透明电极时，栅极层140的材料可以为单层的氧化铟锡，还可以为叠层结构氧化铟锡/银/氧化铟锡。当晶体管的应用环境具有高温环境时，栅极层140的材料可以选择抵抗高温的金属合金。在形成栅极层140时，可以采用沉积工艺形成。示例性地，可以采用溅射法、电镀和热蒸发等。优选地，可以采用溅射法形成栅极层140，以使栅极层140与衬底110之间具有良好的粘附性，且均匀性优异，可大面积制备。
源漏极层150的材料同样可以包括透明导电氧化物(例如，可以包括氧化铟锡、氧化铝锌、氧化镓锌、氧化铟锌、氧化铟锡锌和掺杂氟的氧化锡中的至少一种)、石墨烯、金属(例如，可以包括Mo、Al、Cu、Ag、Ti、Au、Ta、Cr和Ni等)及其合金、以及金属和氧化物的叠层结构(例如，叠层结构可以由氧化铟锡/银/氧化铟锡组成，还可以由氧化铟锌/银/氧化铟锌组成)、金属和金属的叠层结构(例如，叠层结构可以由Mo/Al/Mo组成，还可以由Ti/Al/Ti组成)形成的复合导电薄膜。在形成源漏极层150时，可以采用沉积工艺形成。示例性地，可以采用溅射法、电镀和热蒸发等。优选地，可以采用溅射法形成源漏极层150，以使源漏极层150与栅极绝缘层130之间具有良好的粘附性，且均匀性优异，可大面积制备。在形成源漏极层150后，可以通过图案化工序形成源极和漏极。示例性地，源漏极层150的图案化工序可以采用光刻工艺，并结合湿法刻蚀工艺。其中，湿法刻蚀工艺采用的刻蚀液可以包括磷酸、硝酸和冰醋酸的混合液或者基于双氧水的混合液。
需要说明的是，当晶体管为背沟道刻蚀型晶体管时，在刻蚀源漏极层150以形成源极和漏极时，需要设置有源层120与源漏极层150之间的蚀刻选择比，以保证晶体管的有效制备。在本实施例中，刻蚀液可以是常规金属的刻蚀液，例如双氧水基刻蚀液，有源层120可以有效地抵抗该刻蚀液的刻蚀，使有源层120和源漏极层150之间具有很高的刻蚀选择比，以提高晶体管的性能和稳定性。
图4为本发明实施例提供的另一种驱动背板的部分剖面结构示意图。如图4所示，驱动背板还可以包括刻蚀阻挡层160，设置于有源层120远离彻底110的一侧，并至少部分覆盖第一有源层121和第二有源层122。在形成刻蚀阻挡层160的后续工艺中，可以保护有源层120受刻蚀工艺的影响，保证晶体管的可靠性。
在其他实施例中，晶体管还可以为顶栅型晶体管。示例性地，图5为本发明实施例提供的另一种驱动背板的部分剖面结构示意图。如图5所示，驱动背板还可以包括栅极绝缘层130、栅极层140和源漏极层150。当有源层120用于形成顶栅型晶体管时，栅极绝缘层130设置于有源层120远离衬底110的一侧，作为晶体管的栅极绝缘层。当第一有源层121的厚度大于第二有源层122的厚度时，可以设置第一有源层121对应的栅极绝缘层130的厚度小于第二有源层122对应的栅极绝缘层130的厚度，使栅极绝缘层130远离衬底110的表面处于同一平面上，便于实现第一晶体管TFTs-A和第二晶体管TFTs-B的栅极对准。栅极层140设置于栅极绝缘层130远离衬底110的一侧，且栅极层140在衬底110上的垂直投影与有源层120在衬底110上的垂直投影交叠，用于形成晶体管的栅极。源漏极层150设置于栅极层140远离衬底110的一侧，用于分别形成晶体管的源极和漏极。
继续参考图2、图4和图5，驱动背板还包括钝化层170，钝化层170覆盖源漏极层150，用于保护晶体管。其中，钝化层170的材料可以包括氧化硅、氮化硅、氧化铝、氧化钽、氧化铪、氧化钇以及高分子有机膜层等。其中，钝化层170的材料组分可以与化学计量比不同。另外，钝化层170可以包括至少两层绝缘层，至少两层绝缘层叠层设置，可以提高钝化层170的绝缘特性，同时可以改善有源层120和钝化层170的界面特性。在形成钝化层170时，可以采用物理气相沉积、化学气相沉积、原子层沉积、激光沉积、阳极氧化或溶液法等工艺。
本发明实施例还提供了一种驱动背板的制作方法，用于制作本发明任意实施例提供的驱动背板。图6为本发明实施例提供的一种驱动背板的制作方法的流程示意图。如图6所示，该驱动背板的制作方法包括：
S10、在衬底上形成有源层；
其中，图7为本发明实施例提供的一种步骤S10对应的驱动背板的结构示意图。如图7所示，可以在衬底110上形成有源层120。在形成有源层120时，可以采用真空磁控溅射沉积工艺。其中，真空磁控溅射沉积工艺包括单靶材溅射和多靶材共溅射。在本实施例中，可以选择单靶材溅射，以保证有源层120的可重复性以及稳定性，同时有利于控制有源层120的微观结构。在真空磁控溅射沉积的过程中，电源可以选取射频溅射、直流溅射、脉冲直流溅射或交流溅射。在本实施例中，可以选择交流溅射。溅射气压的范围可以为0.1Pa-10Pa，在本实施例中，可以设置溅射气压的范围为0.2Pa-0.7Pa，以避免溅射气压太低，无法维持稳定的辉光溅射，同时可以避免溅射气压太高，溅射粒子在向衬底110沉积的过程中受到的散射明显增加，能量损耗增加，到达衬底110后动能降低，使得形成的有源层120缺陷增加，影响晶体管的性能。另外，氧体积占比的范围可以为10％～80％。在本实施例中，可以选择氧体积占比的范围为15％～30％，避免氧含量过低造成有源层120中氧严重失配，载流子浓度增加，同时可以避免过高的氧空位会引起较多的弱结合键，降低晶体管的可靠性。衬底110的温度范围可以为室温至300℃，在本实施例中，可以选择衬底110的温度范围为200-300℃，可以有效地改善溅射粒子到达衬底110后的结合方式，降低弱结合键的存在几率，提升晶体管的稳定性。
需要说明的是，采用真空磁控溅射沉积工艺形成有源层120后，可以采用退火工艺改善有源层120中的原位缺陷，提高有源层120抵抗后续工艺中可能出现的损伤的能力，提高晶体管的稳定性。
S11、图案化有源层，以形成第一有源层和第二有源层；其中，第一有源层设置于第一区；用于形成第一晶体管；第二有源层设置于第二区，用于形成第二晶体管；第一有源层的厚度大于第二有源层的厚度。
其中，图8为本发明实施例提供的一种步骤S11对应的驱动背板的结构示意图。如图8所示，在图案化有源层120时，可以采用光刻工艺，并结合湿法刻蚀工艺。通过设置第一有源层121的厚度大于第二有源层122的厚度，使得第二晶体管的有源层的厚度小于第一晶体管的有源层的厚度，在第一晶体管和第二晶体管其他参数相同时，可以使得第二晶体管的阈值电压相对于第一晶体管的阈值电压正偏，从而可以改善第二晶体管的阈值电压负向偏移的现象，以提高第二晶体管的驱动能力。从而可以在同一驱动背板上同时形成具有两种阈值电压的晶体管，满足驱动背板第一区和第二区分别对晶体管的性能要求。同时可以通过简单的图案化工艺即可在同一驱动背板中形成具有两种阈值电压的晶体管，无需增加复杂的工艺过程，制作成本低。
本实施例的技术方案，在形成有源层后，图案化有源层，以形成第一有源层和第二有源层，第一有源层设置于第一区；用于形成第一晶体管；第二有源层设置于第二区，用于形成第二晶体管；第一有源层的厚度大于第二有源层的厚度，使得第二晶体管的有源层的厚度小于第一晶体管的有源层的厚度，在第一晶体管和第二晶体管其他参数相同时，可以使得第二晶体管的阈值电压相对于第一晶体管的阈值电压正偏，从而改善第二晶体管的阈值电压负向偏移的现象，以提高第二晶体管的驱动能力。从而可以在同一驱动背板上同时形成具有两种阈值电压的晶体管，满足驱动背板第一区和第二区分别对晶体管的性能要求。同时可以通过简单的图案化工艺即可在同一驱动背板中形成具有两种阈值电压的晶体管，无需增加复杂的工艺过程，制作成本低。
图9为本发明实施例提供的另一种驱动背板的制作方法的流程示意图。如图9所示，该方法包括：
S20、在衬底上形成有源层；
S21、在有源层远离衬底的一侧形成第一掩膜层和第二掩膜层；其中，沿有源层指向衬底的方向，第一掩膜层的垂直投影与第一有源层重合，第二掩膜层的垂直投影与第二有源层重合；
其中，图10为本发明实施例提供的一种步骤S21对应的驱动背板的结构示意图。如图10所示，第一掩膜层171和第二掩膜层172的位置根据第一有源层121和第二有源层122的位置确定。通过设置沿有源层指向衬底的方向Z，第一掩膜层171的垂直投影与第一有源层121重合，第二掩膜层172的垂直投影与第二有源层122重合，可以在后续刻蚀有源层120时，避免第一掩膜层171和第二掩膜层172位置的有源层120被刻蚀，同时刻蚀掉其他位置的有源层120，以形成第一有源层121和第二有源层122。示例性地，第一掩膜层171和第二掩膜层172可以是光刻胶层通过光刻工艺形成的。
可选地，在有源层远离衬底的一侧形成第一掩膜层和第二掩膜层，包括：
在有源层远离衬底的一侧形成光刻胶层；
其中，图11为本发明实施例提供的一种形成光刻胶层对应的驱动背板的结构示意图。如图11所示，在有源层120远离衬底110的一侧可以形成光刻胶层170。
在光刻胶层远离有源层的一侧设置灰度掩膜版；
其中，图12为本发明实施例提供的一种设置灰度掩膜版对应的驱动背板的结构示意图。如图12所示，在光刻胶层170远离有源层120的一侧设置灰度掩膜版180。其中，第一掩膜层171对应的灰度掩膜版180的位置的透光率小于第二掩膜层172对应的灰度掩膜版180的位置的透光率，其他位置的灰度掩膜版180暴露光刻胶层170，从而可以在后续光刻工艺中，去除第一掩膜层171和第二掩膜层172位置外的其他光刻胶层170，同时可以使得第一掩膜层171的厚度大于第二掩膜层172的厚度。
采用光刻工艺图案化光刻胶层，以形成第一掩膜层和第二掩膜层；其中，第一掩膜层的厚度大于第二掩膜层的厚度。
其中，在设置灰度掩膜版之后，采用光刻工艺图案化光刻胶层170时，可以依次通过曝光-显影-刻蚀等工艺形成第一掩膜层171和第二掩膜层172。
S22、刻蚀有源层，以形成第一有源层和第二图案；
其中，图13为本发明实施例提供的一种步骤S22对应的驱动背板的结构示意图。如图13所示，在形成第一掩膜层171和第二掩膜层172后，刻蚀有源层120，使得有源层120只保留第一掩膜层171对应的有源层120，即为第一有源层121，同时保留了第二掩膜层172对应的有源层120，即为第二图案123。此时第二图案123与第一有源层121的厚度相同，第二图案123的形状与第二有源层122的形状相同。示例性地，可以采用刻蚀液刻蚀有源层。例如，刻蚀液可以包括草酸或盐酸基刻蚀液。
S23、去除第二掩膜层；
其中，图14为本发明实施例提供的一种步骤S23对应的驱动背板的结构示意图。如图14所示，去除第二掩膜层172，以暴露第二图案123。
可选地，采用等离子体工艺去除第二掩膜层。
其中，当第一掩膜层171的厚度大于第二掩膜层172的厚度时，可以采用等离子体工艺去除第二掩膜层172，即通过等离体子工艺减薄第一掩膜层171和第二掩膜层172的厚度，以去除第二掩膜层172，同时可以保留第一掩膜层171。
S24、减薄第二图案，以形成第二有源层；
其中，图15为本发明实施例提供的一种步骤S24对应的驱动背板的结构示意图。如图15所示，在减薄第二图案123时，可以采用刻蚀液刻蚀第二图案化123，以形成第二有源层122。示例性地，刻蚀液可以包括草酸基、双氧水基或盐酸基的刻蚀液。在本实施例中，刻蚀液可以选择双氧水基刻蚀液。
S25、去除第一掩膜层。
其中，图16为本发明实施例提供的一种步骤S25对应的驱动背板的结构示意图。如图16所示，去除第一掩膜层171，完成有源层120的图案化。示例性地，可以通过去胶液剥离第一掩膜层171。
本实施例的技术方案，通过一次光罩工艺设置第一掩膜层和第二掩膜层的厚度不同，在刻蚀有源层后，可以直接减薄第一掩膜层和第二掩膜层，即可实现第二图案的暴露，然后减薄第二图案形成第二有源层，实现有源层的图案化，即可以通过一次光罩工艺实现有源层的图案化，在保证第一有源层和第二有源层的厚度不同的基础上，简化了有源层的图案化工艺。
图17为本发明实施例提供的另一种驱动背板的制作方法的流程示意图。如图17所示，该方法包括：
S30、在衬底上形成有源层；
S31、在有源层远离衬底的一侧形成第一掩膜层和第二掩膜层；其中，沿有源层指向衬底的方向，第一掩膜层的垂直投影与第一有源层重合，第二掩膜层的垂直投影与第二有源层重合；
其中，图18为本发明实施例提供的一种步骤S31对应的驱动背板的结构示意图。如图18所示，第一掩膜层171和第二掩膜层172的位置根据第一有源层121和第二有源层122的位置确定。第一掩膜层171和第二掩膜层172可以是光刻胶层通过光刻工艺形成的。在光刻工艺过程中，可以在光刻胶层远离有源层120的一侧设置掩膜版，掩膜版覆盖第一掩膜层171和第二掩膜层172，并暴露其他位置的光刻胶层，然后通过曝光-显影-刻蚀等工艺形成第一掩膜层171和第二掩膜层172。其中，第一掩膜层171和第二掩膜层172的厚度相同。
S32、刻蚀有源层，以形成第一有源层和第二图案；
其中，图19为本发明实施例提供的一种步骤S32对应的驱动背板的结构示意图。如图19所示，在形成第一掩膜层171和第二掩膜层172后，刻蚀有源层120，使得有源层120只保留第一掩膜层171对应的有源层120，即为第一有源层121，同时保留了第二掩膜层172对应的有源层120，即为第二图案123。此时第二图案123与第一有源层121的厚度相同，第二图案123的形状与第二有源层122的形状相同。其具体的刻蚀工艺与图13的刻蚀工艺相同，此处不再赘述。
S33、去除第一掩膜层和第二掩膜层；
其中，图20为本发明实施例提供的一种步骤S33对应的驱动背板的结构示意图。如图20所示，第一掩膜层171和第二掩膜层172的厚度相同，为了暴露第二图案123，可以同时去除第一掩膜层171和第二掩膜层172。示例性地，可以通过去胶液去除第一掩膜层171和第二掩膜层172。
S34、在第一有源层远离衬底的一侧形成第三掩膜层；第三掩膜层覆盖第一有源层；
其中，图21为本发明实施例提供的一种步骤S34对应的驱动背板的结构示意图。如图21所示，在去除第一掩膜层171和第二掩膜层172后，可以通过光刻工艺在第一有源层121远离衬底110的一侧形成第三掩膜层173，以覆盖第一有源层121，避免在后续刻蚀工艺中损伤第一有源层121，同时暴露第二图案化123。示例性地，通过光刻工艺形成第三掩膜层173时，同样可以依次通过曝光-显影-刻蚀等工艺形成。
S35、减薄第二图案，以形成第二有源层；
其中，图22为本发明实施例提供的一种步骤S35对应的驱动背板的结构示意图。如图22所示，在减薄第二图案123时，可以采用刻蚀液刻蚀第二图案化123，以形成第二有源层122。示例性地，刻蚀液可以包括草酸基、双氧水基或盐酸基的刻蚀液。在本实施例中，刻蚀液可以选择双氧水基刻蚀液。
S36、去除第三掩膜层。
其中，图23为本发明实施例提供的一种步骤S36对应的驱动背板的结构示意图。如图23所示，去除第三掩膜层173，完成有源层120的图案化。示例性地，可以通过去胶液剥离第三掩膜层173。
在上述各技术方案的基础上，有源层包括至少两层层叠设置的半导体层时，在衬底上形成有源层，包括：
采用沉积工艺分层沉积至少两层半导体层。
其中，有源层包括至少两层层叠设置的半导体层时，可以采用分层沉积的方式形成有源层。示例性地，在分层沉积的过程中可以包括等离子体处理、溶液处理和激光处理的过程。其中，等离子体处理可以包括氩气、氧气、氮气、笑气、氢气、氨气，及其混合气体的等离子处理过程。溶液处理可以包括醇、醛、胺、酯、醚、酮类的有机溶剂及其衍生物的处理过程。激光处理可以包括激光波长小于500nm的激光照射一定时间的处理过程。
通过设置有源层包括至少两层层叠设置的半导体层，可以通过半导体层的层数调控整个有源层的物相分布，在设置第一有源层121的厚度大于第二有源层122的厚度时，可以更易实现第二有源层122的厚度减薄，从而可以在制作工艺中，更容易调控第一晶体管和第二晶体管的阈值电压，以满足不同晶体管的性能需求。例如，可以进一步地调整第二晶体管的阈值电压偏正，以进一步地改善第二晶体管的阈值电压负向偏移的现象。另外，在采用真空磁控溅射沉积工艺制备有源层的过程中，还可以根据需求调整衬底的温度、溅射氧含量和气压。
需要说明的是，当有源层不同区域的材料不同时，可以根据有源层的区域多次在衬底的不同区域形成有源层。示例性地，当第一区的有源层和第二区的有源层的材料不同时，可以先在第一区上沉积有源层，然后在第二区上沉积有源层。或者，可以先在第二区上沉积有源层，然后在第一区上沉积有源层。
另外，驱动背板还可以包括栅极绝缘层、栅极层、源漏极层和钝化层。其具体的形成工艺可以参考本领域技术人员的惯用手段，此处不做赘述。另外，在形成钝化层后，可以采用退火工艺改善钝化层的性能。在其他实施例中，驱动背板还可以包括平坦层、反射电极和像素定义层，此处不做限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种驱动背板，其特征在于，包括第一区和第二区，所述第二区至少部分围绕所述第一区设置；所述驱动背板还包括：
衬底；
有源层；所述有源层设置于所述衬底的一侧，所述有源层包括第一有源层和第二有源层，所述第一有源层设置于所述第一区；用于形成第一晶体管；所述第二有源层设置于所述第二区，用于形成第二晶体管；所述第一有源层的厚度大于所述第二有源层的厚度。
2.根据权利要求1所述的驱动背板，其特征在于，所述第一有源层的厚度范围为20～150nm，所述第二有源层的厚度范围为5～50nm。
3.根据权利要求1所述的驱动背板，其特征在于，所述有源层包括至少两层层叠设置的半导体层。
4.根据权利要求1-3任一项所述的驱动背板，其特征在于，所述有源层的材料为(In2O3)x(MO)y(RO)z；其中，MO包括至少一种金属氧化物，RO包括至少一种稀土氧化物，x+y+z＝1。
5.一种驱动背板的制作方法，其特征在于，包括：
在衬底上形成有源层；
图案化所述有源层，以形成第一有源层和第二有源层；其中，所述第一有源层设置于第一区；用于形成第一晶体管；所述第二有源层设置于第二区，用于形成第二晶体管；所述第一有源层的厚度大于所述第二有源层的厚度。
6.根据权利要求5所述的驱动背板的制作方法，其特征在于，图案化所述有源层，以形成第一有源层和第二有源层，包括：
在所述有源层远离所述衬底的一侧形成第一掩膜层和第二掩膜层；其中，沿所述有源层指向所述衬底的方向，所述第一掩膜层的垂直投影与所述第一有源层重合，所述第二掩膜层的垂直投影与所述第二有源层重合；
刻蚀所述有源层，以形成所述第一有源层和第二图案；
去除所述第二掩膜层；
减薄所述第二图案，以形成所述第二有源层；
去除所述第一掩膜层。
7.根据权利要求6所述的驱动背板的制作方法，其特征在于，在所述有源层远离所述衬底的一侧形成第一掩膜层和第二掩膜层，包括：
在所述有源层远离所述衬底的一侧形成光刻胶层；
在所述光刻胶层远离所述有源层的一侧设置灰度掩膜版；
采用光刻工艺图案化所述光刻胶层，以形成所述第一掩膜层和所述第二掩膜层；其中，所述第一掩膜层的厚度大于所述第二掩膜层的厚度。
8.根据权利要求7所述的驱动背板的制作方法，其特征在于，去除所述第二掩膜层，包括：
采用等离子体工艺去除所述第二掩膜层。
9.根据权利要求5所述的驱动背板的制作方法，其特征在于，图案化所述有源层，以形成第一有源层和第二有源层，包括：
在所述有源层远离所述衬底的一侧形成第一掩膜层和第二掩膜层；其中，沿所述有源层指向所述衬底的方向，所述第一掩膜层的垂直投影与所述第一有源层重合，所述第二掩膜层的垂直投影与所述第二有源层重合；
刻蚀所述有源层，以形成所述第一有源层和第二图案；
去除所述第一掩膜层和所述第二掩膜层；
在所述第一有源层远离所述衬底的一侧形成第三掩膜层；所述第三掩膜层覆盖所述第一有源层；
减薄所述第二图案，以形成所述第二有源层；
去除所述第三掩膜层。
10.根据权利要求5所述的驱动背板的制作方法，其特征在于，所述有源层包括至少两层层叠设置的半导体层时，在衬底上形成有源层，包括：
采用沉积工艺分层沉积至少两层所述半导体层。
CN202311645686.5A 2023-12-01 2023-12-01 驱动背板及其制作方法 Pending CN117613055A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311645686.5A CN117613055A (zh) 2023-12-01 2023-12-01 驱动背板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311645686.5A CN117613055A (zh) 2023-12-01 2023-12-01 驱动背板及其制作方法

Publications (1)

Publication Number Publication Date
CN117613055A true CN117613055A (zh) 2024-02-27

Family

ID=89956001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311645686.5A Pending CN117613055A (zh) 2023-12-01 2023-12-01 驱动背板及其制作方法

Country Status (1)

Country Link
CN (1) CN117613055A (zh)

Similar Documents

Publication Publication Date Title
US8513661B2 (en) Thin film transistor having specified transmittance to light
US7608490B2 (en) Semiconductor device and manufacturing method thereof
US8704217B2 (en) Field effect transistor, semiconductor device and semiconductor device manufacturing method
KR101452204B1 (ko) 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
US8778722B2 (en) TFT substrate and method for producing TFT substrate
KR101654663B1 (ko) 전자소자와 그 제조방법, 표시장치, 및 센서
US20100163876A1 (en) Reflective tft substrate and method for manufacturing reflective tft substrate
KR100814901B1 (ko) 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
US20110049509A1 (en) Thin film transistor, display device using thin film transistor, and production method of thin film transistor
KR102068089B1 (ko) 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
US20170316953A1 (en) Method for fabricating metallic oxide thin film transistor
US8772777B2 (en) Organic light-emitting display device and method of manufacturing the same
US10141451B2 (en) Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
JP2013012610A (ja) 薄膜トランジスタおよびその製造方法
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
CN110867458A (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
US20160315201A1 (en) Display device
JP2008108985A (ja) 半導体素子の製法
US10283628B2 (en) Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
JP6142300B2 (ja) 薄膜トランジスタの製造方法
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
WO2013001579A1 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
CN109728003A (zh) 显示基板、显示装置和显示基板的制造方法
CN112103246A (zh) 一种tft阵列基板结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination