CN117612944A - 半导体器件的制造方法及半导体器件 - Google Patents
半导体器件的制造方法及半导体器件 Download PDFInfo
- Publication number
- CN117612944A CN117612944A CN202311720707.5A CN202311720707A CN117612944A CN 117612944 A CN117612944 A CN 117612944A CN 202311720707 A CN202311720707 A CN 202311720707A CN 117612944 A CN117612944 A CN 117612944A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- oxide layer
- manufacturing
- layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 239000007789 gas Substances 0.000 description 11
- 239000012495 reaction gas Substances 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请公开了一种半导体器件的制造方法及半导体器件，该半导体器件的制造方法包括提供一待蚀刻半导体结构，待蚀刻半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层和抗反射层；在抗反射层上形成具有预设图案的光刻胶层；以光刻胶层为掩膜，在蚀刻设备的反应腔内通过调整蚀刻设备的工艺参数对抗反射层和氧化层进行一步蚀刻工艺，形成第一氧化层沟槽和第二氧化层沟槽，第一氧化层沟槽和第二氧化层沟槽的宽度不同，第一氧化层沟槽和第二氧化层沟槽底部的氧化层厚度相同，以达到通过一步蚀刻工艺控制刻蚀余量均匀性的目的；去除光刻胶层和抗反射层。本方案可以使具有不同宽度的氧化层沟槽底部的氧化层厚度相同。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体器件的制造方法及半导体器件。
背景技术
对于现有的高压MOS（HVMOS）器件，为保证MOS器件的有源区层上硅表面不被损毁，需要确保其上表面的氧化层在干法蚀刻后仍保留一定余量，即氧化层沟槽底部具有一定的蚀刻余量。然而，氧化层沟槽在蚀刻过程中，通常会遇到底部氧化层余量（oxide remainloading）蚀刻不均匀的问题，其主要原因有：
其一，同一蚀刻沟槽内，在蚀刻过程中，与沟槽侧壁距离越近的氧化层蚀刻速率越大，对应的蚀刻余量越少，导致沟槽底面的两边的蚀刻余量会比沟槽底面中部的蚀刻余量少，会呈现沟槽底面中部高、两边低的不均匀现象；其二，每个沟槽的宽度不同，在蚀刻后氧化层蚀刻余量出现差异，即沟槽的宽度越大，在蚀刻完成后，氧化层的蚀刻余量越大，会出现每个沟槽的蚀刻余量不同，而表现为不同沟槽的底面的水平面不一致。
发明内容
鉴于此，本申请实施例提供一种半导体器件的制造方法及半导体器件，可以使具有不同宽度的氧化层沟槽底部的氧化层厚度相同。
第一方面，本申请提供的半导体器件的制造方法，包括：
提供一待蚀刻半导体结构，所述待蚀刻半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层和抗反射层；
在所述抗反射层上形成具有预设图案的光刻胶层；
以所述光刻胶层为掩膜，对所述抗反射层和所述氧化层进行一步蚀刻工艺，形成第一氧化层沟槽和第二氧化层沟槽，所述第一氧化层沟槽和所述第二氧化层沟槽的宽度不同，所述第一氧化层沟槽和所述第二氧化层沟槽底部的氧化层厚度相同；
去除所述光刻胶层和所述抗反射层。
在本申请实施例提供的半导体器件的制造方法中，所述蚀刻设备的工艺参数包括腔体压力、高频射频功率、低频射频功率、第一反应气体流量和第二反应气体流量。
在本申请实施例提供的半导体器件的制造方法中，所述腔体压力为20 ~ 100 mT。
在本申请实施例提供的半导体器件的制造方法中，所述高频射频功率为600 ~1000 W。
在本申请实施例提供的半导体器件的制造方法中，所述低频射频功率为150 ~500 W。
在本申请实施例提供的半导体器件的制造方法中，所述第一反应气体的流量为30~ 50 sccm。
在本申请实施例提供的半导体器件的制造方法中，所述第二反应气体的流量为100 ~ 200 sccm。
在本申请实施例提供的半导体器件的制造方法中，所述第一反应气体为CF4。
在本申请实施例提供的半导体器件的制造方法中，所述第二反应气体为Ar。
第二方面，本申请实施例提供了一种半导体器件，所述半导体器件采用如上述任一项半导体器件的制造方法形成。
综上所述，本申请实施例提供的半导体器件的制造方法包括提供一待蚀刻半导体结构，所述待蚀刻半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层和抗反射层；在所述抗反射层上形成具有预设图案的光刻胶层；以所述光刻胶层为掩膜，在蚀刻设备的反应腔内通过调整所述蚀刻设备的工艺参数对所述抗反射层和所述氧化层进行一步蚀刻工艺，形成第一氧化层沟槽和第二氧化层沟槽，所述第一氧化层沟槽和所述第二氧化层沟槽的宽度不同，所述第一氧化层沟槽和所述第二氧化层沟槽底部的氧化层厚度相同，以达到通过一步蚀刻工艺控制刻蚀余量均匀性的目的；去除所述光刻胶层和所述抗反射层。本方案可以通过一步蚀刻工艺形成具有不同宽度的氧化层沟槽，且其底部的氧化层厚度相同。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例的半导体器件的制造方法的流程示意图。
图2是本申请实施例提供的待蚀刻半导体结构的结构示意图。
图3是本申请实施例提供的中间件结构示意图。
图4是本申请实施例提供的半导体器件的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
除非另有定义，本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本申请中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本申请所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
这里参考作为本申请的理想实施例的示意图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。
本申请实施例提供了一种半导体器件的制造方法及半导体器件。以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参阅图1，图1是本申请提供的半导体器件的制造方法的流程示意图，该半导体器件的制造方法可以包括：
101、提供一待蚀刻半导体结构，待蚀刻半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层和抗反射层。
在一些实施例中，半导体衬底10的材料可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P元素形成N型导电的半导体衬底，也可以在单晶硅中注入B元素形成P型导电的半导体衬底。在本实施例中，该半导体衬底10为硅片（wafer）。也即，该半导体衬底10的材料为硅。
其中，该氧化层20可以通过热氧化工艺形成。
在一些实施例中，该待蚀刻半导体结构可以如图2所示。
102、在抗反射层上形成具有预设图案的光刻胶层。
在具体实施过程中，可以根据器件需要蚀刻的沟槽数量、位置、宽度和长度具有预设图案的光刻胶层40，形成如图3所示结构。具体的，可以通过将光刻胶涂覆在抗反射层30顶面形成光刻胶涂层，然后对该光刻胶涂层进行蚀刻，形成具有预设图案的光刻胶层40。
需要说明的是，在抗反射层30上未被光刻胶覆盖的区域可被蚀刻工艺蚀刻，以便于后续蚀刻工艺对待蚀刻区域进行蚀刻，提高蚀刻精度和半导体器件的生产质量。
103、以光刻胶层为掩膜，对抗反射层和氧化层进行一步蚀刻工艺，形成第一氧化层沟槽和第二氧化层沟槽，第一氧化层沟槽和第二氧化层沟槽的宽度不同，第一氧化层沟槽和第二氧化层沟槽底部的氧化层厚度相同。
其中，一步蚀刻工艺可以在蚀刻设备的反应腔中进行。
在具体实施过程中，可以通过调整蚀刻设备的工艺参数来对蚀刻进行控制。具体的，可以通过调整腔体压力、射频装置的射频功率、第一反应气体流量和第二反应气体流量来控制蚀刻速率进而控制蚀刻余量（第一氧化层沟槽21和第二氧化层沟槽22底部的氧化层厚度）。
需要说明的是，第一反应气体为四氟化碳（CF4），第二反应气体为氩气（Ar）。可以理解的是，
其中，蚀刻气体可以包括四氟化碳（CF4）和氩（Ar）气，两种气体同时通入反应腔；射频装置的射频功率可以包括高射频功率和低频射频功率，两种射频功率可以同时存在以在反应腔内形成两种不同功率的射频信号。
在本申请实施例中，腔体压力为20 ~ 100 mT。高频射频功率为600 ~ 1000 W。低频射频功率为150 ~ 500 W。第一反应气体的流量为30 ~ 50 sccm。第二反应气体的流量为100 ~ 200 sccm
优选的，腔体压力为20 mT，高频射频功率为800 W，低频射频功率为300 W，第一反应气体的流量为40 sccm，第二反应气体的流量为170 sccm。
需要说明的是，上述工艺参数可以根据多次实验的经验获取，从而使得一步蚀刻工艺完成后，第一氧化层沟槽21和第二氧化层沟槽22的宽度不同，第一氧化层沟槽21和第二氧化层沟槽22底部的氧化层厚度相同。
需要说明的是，第一氧化层沟槽21和第二氧化层沟槽22的宽度为1~50μm。在具体实施过程中，当第一氧化层沟槽21和第二氧化层沟槽22的宽度不在1~50μm范围内时，可以通过第一反应气体流量和第二反应气体流量以使第一氧化层沟槽21和第二氧化层沟槽22的宽度调整至1~50μm范围内，保证第一氧化层沟槽21和第二氧化层沟槽22的底部的氧化层厚度在可控范围内。
104、去除光刻胶层和抗反射层。
其中，去除光刻胶层40和抗反射层30的具体方式可以通过本领域通用技术手段实施，比如灰化法，在此不再一一赘述。
综上，本申请实施例提供的半导体器件的制造方法包括提供一待蚀刻半导体结构，待蚀刻半导体结构包括由下至上依次层叠设置的半导体衬底10、氧化层20和抗反射层30；在抗反射层30上形成具有预设图案的光刻胶层40；以光刻胶层40为掩膜，在蚀刻设备的反应腔内通过调整所述蚀刻设备的工艺参数对抗反射层30和氧化层20进行一步蚀刻工艺，形成第一氧化层沟槽21和第二氧化层沟槽22，第一氧化层沟槽21和第二氧化层沟槽22的宽度不同，第一氧化层沟槽21和第二氧化层沟槽22底部的氧化层厚度相同；去除光刻胶层40和抗反射层30。本方案可以通过一步蚀刻工艺形成具有不同宽度的氧化层沟槽，且其底部的氧化层厚度相同，提高了半导体器件的可靠性。也即，本方案通过一步蚀刻工艺即可达到控制刻蚀余量均匀性的目的，工序简单，控制便利，不需多步刻蚀，提高了刻蚀效率。
如图4所示，本申请实施例还提供了一种半导体器件，该半导体器件采用上述的半导体器件的制造方法形成，具体可以参阅上述实施例，在此不再一一赘述。
以上对本申请所提供的半导体器件的制造方法及半导体器件进行了详细介绍，本申请中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一待蚀刻半导体结构，所述待蚀刻半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层和抗反射层；
在所述抗反射层上形成具有预设图案的光刻胶层；
以所述光刻胶层为掩膜，在蚀刻设备的反应腔内通过调整所述蚀刻设备的工艺参数对所述抗反射层和所述氧化层进行一步蚀刻工艺，形成第一氧化层沟槽和第二氧化层沟槽，所述第一氧化层沟槽和所述第二氧化层沟槽的宽度不同，所述第一氧化层沟槽和所述第二氧化层沟槽底部的氧化层厚度相同，以达到通过一步蚀刻工艺控制刻蚀余量均匀性的目的；
去除所述光刻胶层和所述抗反射层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述蚀刻设备的工艺参数包括腔体压力、高频射频功率、低频射频功率、第一反应气体流量和第二反应气体流量。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述腔体压力为20 ~ 100mT。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述高频射频功率为600~ 1000 W。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，所述低频射频功率为150~ 500 W。
6.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一反应气体的流量为30 ~ 50 sccm。
7.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第二反应气体的流量为100 ~ 200 sccm。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第一反应气体为CF4。
9.如权利要求7所述的半导体器件的制造方法，其特征在于，所述第二反应气体为Ar。
10.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1~9任一项所述的半导体器件的制造方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311720707.5A CN117612944B (zh) | 2023-12-14 | 2023-12-14 | 半导体器件的制造方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311720707.5A CN117612944B (zh) | 2023-12-14 | 2023-12-14 | 半导体器件的制造方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117612944A true CN117612944A (zh) | 2024-02-27 |
| CN117612944B CN117612944B (zh) | 2024-10-01 |
Family
ID=89957904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311720707.5A Active CN117612944B (zh) | 2023-12-14 | 2023-12-14 | 半导体器件的制造方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117612944B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000013570A (ko) * | 1998-08-11 | 2000-03-06 | 윤종용 | 반도체장치의 실리콘막 식각방법 |
| US6184101B1 (en) * | 1997-07-25 | 2001-02-06 | Nec Corporation | Method of manufacturing semiconductor device requiring less manufacturing stages |
| US20010049178A1 (en) * | 2000-05-31 | 2001-12-06 | Shinzi Kawada | Semiconductor apparatus and method for fabricating the same |
| KR20030008289A (ko) * | 2001-07-19 | 2003-01-25 | 삼성전자 주식회사 | 반도체 장치의 트렌치 형성방법 |
| KR20060025720A (ko) * | 2004-09-17 | 2006-03-22 | 동부아남반도체 주식회사 | 반도체 소자의 트렌치 형성 방법 |
| CN103681451A (zh) * | 2012-09-26 | 2014-03-26 | 南亚科技股份有限公司 | 沟槽结构的制造方法 |
| CN111883477A (zh) * | 2020-09-28 | 2020-11-03 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
-
2023
- 2023-12-14 CN CN202311720707.5A patent/CN117612944B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184101B1 (en) * | 1997-07-25 | 2001-02-06 | Nec Corporation | Method of manufacturing semiconductor device requiring less manufacturing stages |
| KR20000013570A (ko) * | 1998-08-11 | 2000-03-06 | 윤종용 | 반도체장치의 실리콘막 식각방법 |
| US20010049178A1 (en) * | 2000-05-31 | 2001-12-06 | Shinzi Kawada | Semiconductor apparatus and method for fabricating the same |
| KR20030008289A (ko) * | 2001-07-19 | 2003-01-25 | 삼성전자 주식회사 | 반도체 장치의 트렌치 형성방법 |
| KR20060025720A (ko) * | 2004-09-17 | 2006-03-22 | 동부아남반도체 주식회사 | 반도체 소자의 트렌치 형성 방법 |
| CN103681451A (zh) * | 2012-09-26 | 2014-03-26 | 南亚科技股份有限公司 | 沟槽结构的制造方法 |
| CN111883477A (zh) * | 2020-09-28 | 2020-11-03 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117612944B (zh) | 2024-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9378978B2 (en) | Integrated oxide recess and floating gate fin trimming | |
| US5843226A (en) | Etch process for single crystal silicon | |
| US9443731B1 (en) | Material processing to achieve sub-10nm patterning | |
| TWI492297B (zh) | 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置 | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| WO2015069521A1 (en) | Method for deep silicon etching using gas pulsing | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| US20070249171A1 (en) | Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity | |
| US20030066817A1 (en) | Dry etching method and apparatus | |
| JP2018037656A (ja) | セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム | |
| EP4300544A1 (en) | Post-processing of indium-containing compound semiconductors | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN110911344A (zh) | 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构 | |
| CN117612944B (zh) | 半导体器件的制造方法及半导体器件 | |
| TWI719257B (zh) | 用於自對準多重圖案化技術之間隔件形成 | |
| TW201939580A (zh) | 藉由多色圖案化技術的線切方法 | |
| KR100373356B1 (ko) | 반도체장치 제조방법 | |
| CN116936351B (zh) | 一种刻蚀方法 | |
| CN117690788A (zh) | 氧化层沟槽形成方法及半导体器件 | |
| JP4104926B2 (ja) | ドライエッチング方法 | |
| CN111261509B (zh) | 在硅基体中蚀刻沟槽的方法及其应用 | |
| TWI833516B (zh) | 基板處理裝置和基板處理方法 | |
| CN117936376B (zh) | 一种碳化硅沟槽的刻蚀方法及碳化硅半导体器件 | |
| CN107665856B (zh) | 用于形成接触孔的方法与等离子体刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |