CN117612471A - 显示面板、显示装置及显示面板驱动方法 - Google Patents

Abstract

本申请涉及一种显示面板、显示装置及显示面板驱动方法，所述显示面板包括GOA电路以及电连接于所述GOA电路的像素单元阵列，所述GOA电路包括多个GOA单元，至少一所述GOA单元包括：上拉模块；第一下拉维持模块，电连接于所述上拉模块，所述第一下拉维持模块包括第一晶体管；补偿模块，电连接于所述第一下拉维持模块，所述补偿模块用于对所述第一晶体管的阈值进行补偿，其中，所述补偿模块包括至少六个晶体管和一电容。本申请能够减小下拉维持模块中的晶体管的阈值电压因栅极绝缘膜的电荷捕捉而发生的偏移，提升GOA单元工作的稳定性和可靠性，延长GOA单元的工作寿命。

Description

显示面板、显示装置及显示面板驱动方法

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板、显示装置及显示面板驱动方法。

背景技术

阵列基板栅极驱动电路(Gate On Array，GOA)是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式。GOA电路能够使显示面板的边框更窄和更薄，显示面板的集成度更高，产品形态更丰富，工艺流程更简化，同时也可以降低设备成本，提高模组良率，节约芯片成本。

然而，相关技术中，GOA电路中下拉模块的晶体管处于导通状态的时间比GOA电路中上拉模块的晶体管处于导通状态的时间要长的多，且下拉模块中的晶体管的阈值电压容易因栅极绝缘膜的电荷捕捉而发生偏移。当下拉模块中的晶体管的阈值电压偏移到一定程度时，会使得下拉模块中的晶体管异常工作。频繁的工作异常会缩短栅极驱动电路的寿命，降低栅极驱动电路的可靠性。

发明内容

有鉴于此，本申请提出了一种显示面板、显示装置及显示面板驱动方法，能够减小下拉维持模块中的晶体管的阈值电压因栅极绝缘膜的电荷捕捉而发生的偏移，提升GOA单元工作的稳定性和可靠性，延长GOA单元的工作寿命。

根据本申请的一方面，提供了一种显示面板，所述显示面板包括GOA电路以及电连接于所述GOA电路的像素单元阵列，所述GOA电路包括多个GOA单元，至少一所述GOA单元包括：上拉模块；第一下拉维持模块，电连接于所述上拉模块，所述第一下拉维持模块包括第一晶体管；补偿模块，电连接于所述第一下拉维持模块，所述补偿模块用于对所述第一晶体管的阈值进行补偿，其中，所述补偿模块包括至少六个晶体管和一电容。

根据本申请的又一方面，提供了一种显示装置，所述显示装置包括所述显示面板。

根据本申请的又一方面，提供了一种显示面板驱动方法，所述显示面板驱动方法包括：在初始补偿阶段，检测第八晶体管的工作状态，并在第八晶体管打开时配置第n级行扫描信号和第n级级传信号均为高电位；在复位阶段，配置所述复位信号为高电位；在侦测补偿阶段，配置所述复位信号为低电位；在补偿后阶段，在第八晶体管关闭时配置第n级级传信号为低电位。

通过在GOA单元中增设补偿模块，并利用该补偿模块对第一晶体管的阈值进行补偿，本申请能够减小下拉维持模块中的晶体管的阈值电压因栅极绝缘膜的电荷捕捉而发生的偏移，提升GOA单元工作的稳定性和可靠性，延长GOA单元的工作寿命。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1示出相关技术中的栅极驱动电路的示意图。

图2示出本申请实施例的补偿模块的示意图。

图3示出本申请实施例的栅极驱动电路的示意图。

图4示出本申请实施例的显示面板驱动方法的流程图。

图5示出本申请实施例的补偿时序的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。

图1示出相关技术中的栅极驱动电路的示意图。如图1所示，相关技术中的栅极驱动电路包括上拉模块和下拉模块。其中，相关技术的上拉模块中设有晶体管T21，下拉模块中设有晶体管T31。晶体管T31的第一端用于接收第n+1级级传信号，晶体管T31的第二端用于接收第一低电平信号VGL2，晶体管T31的第三端电连接于晶体管T21的第二端并用于输出第n级行扫描信号G(n)。n为正整数。

上述结构设置会使得当下拉模块中的晶体管T31的阈值电压偏移到一定程度时，下拉模块中的晶体管T31异常工作，进而缩短栅极驱动电路的寿命，降低栅极驱动电路的可靠性。尤其是当晶体管T31采用介电常数高的氮化硅或氮氧化硅材料时，电荷更容易被捕捉，从而导致晶体管T31阈值电压的移动更具风险性。

有鉴于此，本申请提出了一种显示面板，所述显示面板包括GOA电路以及电连接于所述GOA电路的像素单元阵列，所述GOA电路包括多个GOA单元，至少一所述GOA单元包括：上拉模块；第一下拉维持模块，电连接于所述上拉模块，所述第一下拉维持模块包括第一晶体管；补偿模块，电连接于所述第一下拉维持模块，所述补偿模块用于对所述第一晶体管的阈值进行补偿，其中，所述补偿模块包括至少六个晶体管和一电容。

通过在GOA单元中增设补偿模块，并利用该补偿模块对第一晶体管的阈值进行补偿，本申请实施例能够减小下拉维持模块中的晶体管的阈值电压因栅极绝缘膜的电荷捕捉而发生的偏移，提升GOA单元工作的稳定性和可靠性，延长GOA单元的工作寿命。

图2示出本申请实施例的补偿模块的示意图。如图2所示，所述补偿模块包括至少六个晶体管和一电容。

在一实施例中，所述补偿模块包括第二晶体管T71、第三晶体管T72、第四晶体管T73、第五晶体管T74、第六晶体管T75、第七晶体管T76以及第一电容。

在一实施例中，所述第二晶体管T71的第一端用于接收第n+1级级传信号Cout(n+1)，所述第二晶体管T71的第二端电连接于所述第一晶体管的第一端，所述第二晶体管T71的第三端电连接于所述第二晶体管T71的第一端，n为正整数。

在一实施例中，所述第三晶体管T72的第一端电连接于所述第二晶体管T71的第一端，所述第三晶体管T72的第二端用于接收第一低电平信号VGL2，所述第三晶体管T72的第三端电连接于所述第一晶体管的第二端。

在一实施例中，所述第四晶体管T73的第一端用于接收第n+1级级传信号Cout(n+1)，所述第四晶体管T73的第二端电连接于所述上拉模块，所述第四晶体管T73的第三端电连接于所述第一晶体管的第三端。

在一实施例中，所述第五晶体管T74的第一端用于接收复位信号，所述第五晶体管T74的第二端用于接收高电平信号VGH，所述第五晶体管T74的第三端电连接于所述第一晶体管的第一端。

在一实施例中，所述第六晶体管T75的第一端用于接收第n级级传信号Cout(n)，所述第六晶体管T75的第二端电连接于所述第一晶体管的第一端，所述第六晶体管T75的第三端电连接于所述第一晶体管的第三端。

在一实施例中，所述第七晶体管T76的第一端用于接收第n级级传信号Cout(n)，所述第七晶体管T76的第二端用于接收预设的基准电压信号VI1，所述第七晶体管T76的第三端电连接于所述第一晶体管的第二端。

在一实施例中，所述第一电容的第一端电连接于所述第一晶体管的第一端，所述第一电容的第二端电连接于所述第三晶体管T72的第一端。

在一实施例中，所述上拉模块包括第八晶体管T21和第二电容。

在一实施例中，所述第八晶体管T21的第一端电连接于第一电路节点Q，所述第八晶体管T21的第二端电连接于所述第四晶体管T73的第二端，所述第八晶体管T21的第三端用于接收第n级时钟信号CK(n)。

在一实施例中，所述第二电容的第一端电连接于所述第八晶体管T21的第一端，所述第二电容的第二端电连接于所述第八晶体管T21的第二端。

图3示出本申请实施例的栅极驱动电路的示意图。如图3所示，所述GOA单元中还可设置有其他模块。

在一实施例中，如图3所示，至少一所述GOA单元还可包括第一下拉维持模块，所述第一下拉维持模块还包括第九晶体管T32和第十晶体管T33。

在一实施例中，所述第九晶体管T32的第一端电连接于所述第十晶体管T33的第一端，并共同电连接至所述第二晶体管T71的第一端，所述第九晶体管T32的第二端电连接于所述第一电路节点Q，所述第九晶体管T32的第三端电连接于所述第十晶体管T33的第二端。

在一实施例中，所述第十晶体管T33的第三端用于接收第二低电平信号VGL1。

在一实施例中，至少一所述GOA单元还可包括第一下拉模块，所述第一下拉模块包括第十一晶体管T44和第十二晶体管T45。

在一实施例中，所述第十一晶体管T44的第一端电连接于所述第十二晶体管T45的第一端，所述第十一晶体管T44的第二端电连接于所述第十二晶体管T45的第三端，并与所述第九晶体管T32的第三端电连接。所述第十一晶体管T44的第三端电连接于所述第一电路节点Q。

在一实施例中，所述第十二晶体管T45的第二端用于接收第二低电平信号VGL1。

在一实施例中，如图3所示，至少一所述GOA单元还可包括第二下拉维持模块，所述第二下拉维持模块包括第十三晶体管T41、第十四晶体管T42和第十五晶体管T43。

在一实施例中，所述第十三晶体管T41的第一端电连接于所述第十四晶体管T42的第一端和所述第十五晶体管T43的第一端，并电连接于所述第十一晶体管T44的第一端。所述第十三晶体管T41的第二端以及所述第十五晶体管T43的第二端均用于接收所述第一低电平信号VGL2，所述第十四晶体管T42的第二端用于接收所述第二低电平信号VGL1。所述第十三晶体管T41的第三端电连接于所述第八晶体管T21的第二端，所述第十四晶体管T42的第三端用于接收第n级级传信号Cout(n)，所述第十五晶体管T43的第三端电连接于所述上拉模块。

在一实施例中，所述上拉模块还包括第十六晶体管T22和第十七晶体管T23。

在一实施例中，所述第十六晶体管T22的第一端电连接于所述第八晶体管T21的第一端和所述第十七晶体管T23的第一端。所述第十六晶体管T22的第二端电连接于所述第十四晶体管T42的第三端，所述第十七晶体管T23的第二端电连接于所述第十五晶体管T43的第三端。所述第十六晶体管T22的第三端电连接于所述第十七晶体管T23的第三端以及所述第八晶体管T21的第三端。

在一实施例中，至少一所述GOA单元还包括上拉控制模块，所述上拉控制模块包括第十八晶体管T11和第十九晶体管T12。

在一实施例中，所述第十八晶体管T11的第一端电连接于所述第十九晶体管T12的第一端，并用于接收第n-1级时钟信号CK(n-1)。所述第十八晶体管T11的第二端电连接所述第十九晶体管T12的第三端，所述第十八晶体管T11的第三端用于接收第n-1级级传信号Cout(n-1)。所述第十九晶体管T12的第二端电连接于所述第八晶体管T21的第一端。

在一实施例中，所述上拉模块还包括：第二十晶体管T6。所述第二十晶体管T6的第一端用于接收第n级级传信号Cout(n)，所述第二十晶体管T6的第二端电连接于所述第十七二极管的第二端，所述第二十晶体管T6的第三端电连接于所述第十八晶体管T11的第二端。

在一实施例中，至少一所述GOA单元还包括第二下拉模块，所述第二下拉模块包括第二十一晶体管T55。所述第二十一晶体管T55的第一端用于接收第n-1级级传信号Cout(n-1)，所述第二十一晶体管T55的第二端电连接于所述第十三晶体管T41的第一端，所述第二十一晶体管T55的第三端用于接收第二低电平信号VGL1。所述第二十一晶体管T55的第二端为第二电路节点P。

在一实施例中，至少一所述GOA单元还包括反相器模块，所述反相器模块包括第二十二晶体管T51、第二十三晶体管T52、第二十四晶体管T53和第二十五晶体管T54。

在一实施例中，所述第二十二晶体管T51的第一端用于接收第n+1级时钟信号CK(n+1)，所述第二十二晶体管T51的第二端电连接于所述第二十三晶体管T52的第三端，所述第二十二晶体管T51的第三端电连接于所述第二十二晶体管T51的第一端。

在一实施例中，所述第二十三晶体管T52的第一端用于接收第n级级传信号Cout(n)，所述第二十三晶体管T52的第二端用于接收第二低电平信号VGL1。

在一实施例中，所述第二十四晶体管T53的第一端电连接于所述第二十二晶体管T51的第二端，所述第二十四晶体管T53的第二端电连接于所述第二十五晶体管T54的第三端以及所述第十三晶体管T41的第一端，所述第二十四晶体管T53的第三端电连接于所述第二十二晶体管T51的第三端。

在一实施例中，所述第二十五晶体管T54的第一端电连接于所述第二十三晶体管T52的第一端，所述第二十五晶体管T54的第二端用于接收第二低电平信号VGL1。

值得注意的是，本申请的晶体管的类型既可以为N型，也可以为P型。如无特别说明，本申请的晶体管的第一端指该晶体管的栅极，第二端可以根据该晶体管的类型为源极或漏极，第三端也可以根据该晶体管的类型为源极或漏极。可以理解，本申请对于各晶体管的具体类型并不限定。

图4示出本申请实施例的显示面板驱动方法的流程图。如图4所示，所述显示面板驱动方法包括：

步骤S1：在初始补偿阶段，检测第八晶体管的工作状态，并在第八晶体管打开时配置第n级行扫描信号和第n级级传信号Cout(n)均为高电位；

步骤S2：在复位阶段，配置复位信号为高电位；

步骤S3：在侦测补偿阶段，配置所述复位信号为低电位；

步骤S4：在补偿后阶段，在第八晶体管关闭时配置第n级级传信号Cout(n)为低电位。

其中，所述显示装置可包括处理器，所述显示面板驱动方法可由所述处理器执行。以下结合图5具体说明上述所述显示面板驱动方法。

图5示出本申请实施例的补偿时序的示意图。

请参阅图5，在初始补偿阶段，当所述第八晶体管处于打开状态，且第n级行扫描信号和第n级级传信号Cout(n)均为高电位时，所述第一晶体管处于关闭状态。在此期间可以对所述第一晶体管的阈值电压进行补偿，此时第n+1级级传信号Cout(n+1)为低电位，所述第二晶体管、所述第三晶体管以及所述第四晶体管均处于关闭状态。

在复位阶段，所述复位信号为高电位，此时所述第五晶体管T74处于打开状态，高电平信号VGH被写入至g点，使得所述第一晶体管T31处于打开状态，第一电容C1开始充电。

在侦测补偿阶段，所述复位信号为低电位，此时所述第五晶体管T74处于关闭状态，由于所述第一电容的存在，所述第一晶体管的第一端(即，g)保持高电位，使得所述第一晶体管处于打开状态，第n级级传信号Cout(n)输出高电位，使得所述第六晶体管T75和所述第七晶体管T76处于打开状态，所述第一晶体管T31形成二极管，基准电压信号VI1写入至所述第一晶体管T31的第一端和第三端。当所述第一晶体管T31的第三端的电压抬升至VI1+Vth时，所述第一晶体管T31截止，至此所述第一晶体管T31的阈值电压Vth被探测并存储在g点，可在后续阶段被用于补偿。

在补偿后阶段，所述第八晶体管T21关闭，此时第n级级传信号Cout(n)为低电位，使得所述第六晶体管T75和所述第七晶体管T76处于关闭状态，第n+1级级传信号Cout(n+1)为高电位，所述第二晶体管、所述第三晶体管和所述第四晶体管打开，所述第一晶体管T31打开，第一低电压信号输出，GOA单元正常工作。

需要说明的是，本申请实施例的补偿电路还可适用于对于其他下拉维持模块，例如T41、T42或T43的补偿，本申请对此并不限定。

在一实施例中，本申请针对常开晶体管T31新增Vth补偿电路，使T31在不输出VGL2期间进行Vth探测补偿，并通过连接T31栅源极，使T31形成二极管，对g点充电，进而使得当g点电压抬升至Vd+Vth时，T31截止，至此Vth被探测到并在后续阶段被用于补偿。如此即使TFT的阈值电压移动也可以提高驱动电路和显示装置的可靠性。尤其是，当使用介电常数高的氮化硅或氮氧化硅时，电荷容易被捕捉，该现象导致阈值电压的移动。但是根据本发明的结构可以补偿薄膜晶体管的阈值电压，从而可以提高显示装置的可靠性，提高面板质量。另外，在不影响T31正常输出VGL2的情况下，对T31的Vth进行探测补偿，且Vth为正或为负均可补偿，减少T31Vth移动造成的信号紊乱，提高GOA电路的可靠性，提高面板质量。

综上，本申请实施例通过在GOA单元中增设补偿模块，并利用该补偿模块对第一晶体管的阈值进行补偿，能够减小下拉维持模块中的晶体管的阈值电压因栅极绝缘膜的电荷捕捉而发生的偏移，提升GOA单元工作的稳定性和可靠性，延长GOA单元的工作寿命。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的显示面板、显示装置及显示面板驱动方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包括GOA电路以及电连接于所述GOA电路的像素单元阵列，所述GOA电路包括多个GOA单元，至少一所述GOA单元包括：

上拉模块；

第一下拉维持模块，电连接于所述上拉模块，所述第一下拉维持模块包括第一晶体管；

补偿模块，电连接于所述第一下拉维持模块，所述补偿模块用于对所述第一晶体管的阈值进行补偿，其中，所述补偿模块包括至少六个晶体管和一电容。

2.根据权利要求1所述的显示面板，其特征在于，所述补偿模块包括：

第二晶体管，所述第二晶体管的第一端用于接收第n+1级级传信号，所述第二晶体管的第二端电连接于所述第一晶体管的第一端，所述第二晶体管的第三端电连接于所述第二晶体管的第一端，n为正整数；

第三晶体管，所述第三晶体管的第一端电连接于所述第二晶体管的第一端，所述第三晶体管的第二端用于接收第一低电平信号，所述第三晶体管的第三端电连接于所述第一晶体管的第二端；

第四晶体管，所述第四晶体管的第一端用于接收第n+1级级传信号，所述第四晶体管的第二端电连接于所述上拉模块，所述第四晶体管的第三端电连接于所述第一晶体管的第三端。

3.根据权利要求2所述的显示面板，其特征在于，所述补偿模块还包括：

第五晶体管，所述第五晶体管的第一端用于接收复位信号，所述第五晶体管的第二端用于接收高电平信号，所述第五晶体管的第三端电连接于所述第一晶体管的第一端；

第六晶体管，所述第六晶体管的第一端用于接收第n级级传信号，所述第六晶体管的第二端电连接于所述第一晶体管的第一端，所述第六晶体管的第三端电连接于所述第一晶体管的第三端；

第七晶体管，所述第七晶体管的第一端用于接收第n级级传信号，所述第七晶体管的第二端用于接收预设的基准电压信号，所述第七晶体管的第三端电连接于所述第一晶体管的第二端；

第一电容，所述第一电容的第一端电连接于所述第一晶体管的第一端，所述第一电容的第二端电连接于所述第三晶体管的第一端。

4.根据权利要求3所述的显示面板，其特征在于，所述上拉模块包括：

第八晶体管，所述第八晶体管的第一端电连接于第一电路节点，所述第八晶体管的第二端电连接于所述第四晶体管的第二端，所述第八晶体管的第三端用于接收第n级时钟信号；

第二电容，所述第二电容的第一端电连接于所述第八晶体管的第一端，所述第二电容的第二端电连接于所述第八晶体管的第二端。

5.根据权利要求4所述的显示面板，其特征在于，所述第一下拉维持模块还包括：

第九晶体管，所述第九晶体管的第二端电连接于所述第一电路节点；

第十晶体管，所述第九晶体管的第一端电连接于所述第十晶体管的第一端，并共同电连接至所述第二晶体管的第一端，所述第九晶体管的第三端电连接于所述第十晶体管的第二端，所述第十晶体管的第三端用于接收第二低电平信号。

6.根据权利要求5所述的显示面板，其特征在于，至少一所述GOA单元还包括第一下拉模块，所述第一下拉模块包括：

第十一晶体管，所述第十一晶体管的第三端电连接于所述第一电路节点；

第十二晶体管，所述第十一晶体管的第一端电连接于所述第十二晶体管的第一端，所述第十一晶体管的第二端电连接于所述第十二晶体管的第三端，并与所述第九晶体管的第三端电连接，所述第十二晶体管的第二端用于接收第二低电平信号。

7.根据权利要求6所述的显示面板，其特征在于，至少一所述GOA单元还包括第二下拉维持模块，所述第二下拉维持模块包括：

第十三晶体管，所述第十三晶体管的第三端电连接于所述第八晶体管的第二端；

第十四晶体管，所述第十四晶体管的第二端用于接收所述第二低电平信号，所述第十四晶体管的第三端用于接收第n级级传信号；

第十五晶体管，所述第十三晶体管的第一端电连接于所述第十四晶体管的第一端和所述第十五晶体管的第一端，并电连接于所述第十一晶体管的第一端，所述第十三晶体管的第二端以及所述第十五晶体管的第二端均用于接收所述第一低电平信号，所述第十五晶体管的第三端电连接于所述上拉模块。

8.根据权利要求1所述的显示面板，其特征在于，所述上拉模块还包括：

第十六晶体管，所述第十六晶体管的第二端电连接于所述第十四晶体管的第三端；

第十七晶体管，所述第十六晶体管的第一端电连接于所述第八晶体管的第一端和所述第十七晶体管的第一端，所述第十七晶体管的第二端电连接于所述第十五晶体管的第三端，所述第十六晶体管的第三端电连接于所述第十七晶体管的第三端以及所述第八晶体管的第三端。

9.一种显示装置，其特征在于，所述显示装置包括如权利要求1-8任一项所述的显示面板。

10.一种显示面板驱动方法，其特征在于，所述显示面板驱动方法应用于如权利要求1-8任一项所述的显示面板，所述显示面板基于多个工作周期驱动，在一个工作周期内，所述显示面板驱动方法包括：

在初始补偿阶段，检测第八晶体管的工作状态，并在第八晶体管打开时配置第n级行扫描信号和第n级级传信号均为高电位；

在复位阶段，配置复位信号为高电位；

在侦测补偿阶段，配置所述复位信号为低电位；

在补偿后阶段，在第八晶体管关闭时配置第n级级传信号为低电位。