CN113808534B - 显示面板及显示终端 - Google Patents

显示面板及显示终端 Download PDF

Info

Publication number
CN113808534B
CN113808534B CN202111080238.6A CN202111080238A CN113808534B CN 113808534 B CN113808534 B CN 113808534B CN 202111080238 A CN202111080238 A CN 202111080238A CN 113808534 B CN113808534 B CN 113808534B
Authority
CN
China
Prior art keywords
transistor
internal node
electrically connected
signal
goa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111080238.6A
Other languages
English (en)
Other versions
CN113808534A (zh
Inventor
薛炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111080238.6A priority Critical patent/CN113808534B/zh
Publication of CN113808534A publication Critical patent/CN113808534A/zh
Application granted granted Critical
Publication of CN113808534B publication Critical patent/CN113808534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及一种显示面板及显示终端，其中，显示面板包括控制单元、像素单元阵列以及GOA电路，像素单元阵列包括以行列形式排列的多个像素单元，GOA电路包括多级级传的GOA单元，每个GOA单元包括随机寻址侦测单元，每个GOA单元用于根据控制单元发送的控制信号输出对应于该GOA单元的级传信号及行扫描信号，行扫描信号用于对像素单元阵列中的一行像素单元进行扫描，随机寻址侦测单元包括放电子单元，放电子单元包括至少一个晶体管。本申请通过在显示面板的GOA单元中设置随机寻址侦测单元，并在随机寻址侦测单元中设置包括至少一个晶体管的放电子单元，能够避免显示面板中随机寻址侦测单元内部的静电积累，进而提升GOA单元的可靠性，降低GOA单元的故障率。

Description

显示面板及显示终端
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及显示终端。
背景技术
由于OLED显示面板的自发光特性，未来的OLED面板追求轻薄和形态多样化。而GOA电路将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，因此，采用GOA(Gate On Array)技术可以使显示面板的边框更窄和更薄，显示面板的集成度更高，产品形态更丰富，工艺流程更简化，同时也可以降低设备成本，提高模组良率，节约芯片成本。
相关技术中，大尺寸AMOLED(Active-Matrix Organic Light-Emitting Diode)显示面板普遍采用实时补偿技术，实时补偿技术要求GOA电路能够随机在某一行的空白时间区域输出脉冲信号，以满足实时补偿需求。
然而，随着显示面板的解析度和刷新率的提升，显示面板的有效充电时间减小。例如，显示面板的解析度从4K提升至8K，刷新率从60Hz提升至120Hz，则显示面板的有效充电时间降至1.85us(微秒)，而实际上显示面板中的GOA电路难以输出高质量的非交叠超窄脉冲波形，可靠性低。
发明内容
有鉴于此，本申请提出了一种显示面板及显示终端，能够避免显示面板中随机寻址侦测单元内部的静电积累，进而提升GOA单元的可靠性，降低GOA单元的故障率。
根据本申请的一方面，提供了一种显示面板，所述显示面板包括控制单元、像素单元阵列以及GOA电路，所述像素单元阵列包括以行列形式排列的多个像素单元，所述GOA电路包括至少两个多级级传的GOA单元，每个GOA单元包括随机寻址侦测单元，每个GOA单元用于根据所述控制单元发送的控制信号输出对应于该GOA单元的级传信号以及行扫描信号，所述行扫描信号用于对所述像素单元阵列中的一行像素单元进行扫描，其中，所述随机寻址侦测单元包括放电子单元，所述放电子单元包括至少一个晶体管。
进一步地，所述随机寻址侦测单元还包括第一子单元，所述第一子单元与所述放电子单元电连接，形成第一内部结点，所述放电子单元用于对所述第一内部结点进行放电。
进一步地，所述第一子单元包括第一晶体管和第二晶体管，其中，所述第一晶体管的栅极与所述第二晶体管的栅极电连接，用于接收第N-1级级传信号，其中，N为任意正整数；所述第一晶体管的源极与所述第二晶体管的漏极电连接，形成第二内部结点，所述第一晶体管的漏极用于接收第一脉冲信号；所述第二晶体管的源极与所述第一内部结点电连接。
进一步地，所述随机寻址侦测单元还包括第二子单元，所述第二子单元分别与所述放电子单元以及所述第一子单元电连接。
进一步地，所述第二子单元包括第三晶体管、第四晶体管、第五晶体管及第一电容，其中，所述第三晶体管的栅极分别与所述第一内部结点、所述第四晶体管的栅极及所述第一电容的一端电连接；所述第三晶体管的源极分别与所述第四晶体管的漏极及所述第一电容的另一端电连接，用于接收高电平信号；所述第三晶体管的漏极与所述第二内部结点电连接；所述第四晶体管的源极与所述第五晶体管的漏极电连接；所述第五晶体管的栅极用于接收复位信号，所述第五晶体管的源极为第三内部结点。
进一步地，所述放电子单元包括第三晶体管，其中，所述第三晶体管的栅极用于接收第二脉冲信号，所述第三晶体管的源极用于接收第一低电平信号，所述第三晶体管的漏极与所述第一内部结点电连接。
进一步地，每个所述GOA单元还包括上拉控制单元，所述上拉控制单元包括第七晶体管和第八晶体管，其中，所述第七晶体管的栅极与所述第八晶体管的栅极电连接，用于接收第N-4级级传信号，所述第七晶体管的源极用于接收第N级的第三脉冲信号，所述第七晶体管的漏极与所述第八晶体管的源极电连接，形成第四内部结点；所述第八晶体管的漏极与所述第三内部结点电连接。
进一步地，每个所述GOA单元还包括上拉单元，所述上拉单元包括第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第二电容，所述行扫描信号包括第一扫描信号和第二扫描信号，其中，所述第九晶体管的栅极分别与所述第十晶体管的源极及所述第二电容的一端电连接，形成第五内部结点，用于接收第N级级传信号，所述第九晶体管的源极与所述第十一晶体管的源极电连接，形成第六内部结点，所述第九晶体管的漏极与所述第四内部结点电连接；所述第二电容的另一端与所述第三内部结点电连接；所述第十晶体管的栅极与所述第三内部结点电连接，所述第十晶体管的漏极与所述第十一晶体管的漏极电连接，用于接收第一时钟信号；所述第十一晶体管的栅极与所述第三内部结点电连接；所述第十二晶体管的栅极与所述第三内部结点电连接，所述第十二晶体管的源极形成第七内部结点，用于输出第N级的第一扫描信号，所述第十二晶体管的漏极用于接收第二时钟信号；所述第十三晶体管的栅极与所述第三内部结点电连接，所述第十三晶体管的源极形成第八内部结点，用于输出第N级的第二扫描信号，所述第十三晶体管的漏极用于接收第三时钟信号。
进一步地，每个所述GOA单元还包括第一下拉单元，所述第一下拉单元包括第十四晶体管和第十五晶体管，其中，所述第十四晶体管的栅极与所述第十五晶体管的栅极电连接，用于接收第二脉冲信号；所述第十四晶体管的源极分别与所述第十五晶体管的漏极及所述第四内部结点电连接；所述第十四晶体管的漏极与所述第三内部结点电连接；所述第十五晶体管的源极用于接收第一低电平信号。
根据本申请的另一方面，提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述终端主体与所述显示面板相连接。
通过在显示面板的GOA单元中设置随机寻址侦测单元，并在随机寻址侦测单元中设置包括至少一个晶体管的放电子单元，根据本申请的各方面能够避免显示面板中随机寻址侦测单元内部的静电积累，进而提升GOA单元的可靠性，降低GOA单元的故障率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1示出相关技术中GOA单元的示意图。
图2示出本申请实施例的GOA单元的示意图。
图3示出本申请实施例的第一子单元和放电子单元的示意图。
图4示出本申请实施例的像素单元阵列的示意图。
图5示出本申请实施例的像素单元的示意图。
图6示出本申请实施例的像素单元阵列的驱动时序的示意图。
图7示出本申请实施例的GOA单元的驱动时序图。
图8示出本申请实施例的GOA单元的驱动时序图。
图9示出本申请实施例的GOA单元的驱动时序图。
图10示出本申请实施例的各级GOA单元的驱动时序的示意图。
图11示出本申请实施例的各级GOA单元的信号幅值的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。
本申请提供一种显示面板，所述显示面板包括控制单元、像素单元阵列以及GOA电路，所述像素单元阵列包括以行列形式排列的多个像素单元，所述GOA电路包括至少两个多级级传的GOA单元，每个GOA单元包括随机寻址侦测单元，每个GOA单元用于根据所述控制单元发送的控制信号输出对应于该GOA单元的级传信号以及行扫描信号，所述行扫描信号用于对所述像素单元阵列中的一行像素单元进行扫描，其中，所述随机寻址侦测单元包括放电子单元，所述放电子单元包括至少一个晶体管。
通过在显示面板的GOA单元中设置随机寻址侦测单元，并在随机寻址侦测单元中设置包括至少一个晶体管的放电子单元，本申请能够避免显示面板中随机寻址侦测单元内部的静电积累，进而提升GOA单元的可靠性，降低GOA单元的故障率。
图1示出相关技术中GOA单元的示意图。
如图1所示，相关技术中，GOA单元采用晶体管Ta和晶体管Tb进行侦测，GOA单元的输出为SCOUT(n)和SEOUT(n)。在该GOA单元工作过程中，在晶体管Tb的源极(即，图1的内部结点M)容易产生静电积累，导致GOA单元出现故障。
图2示出本申请实施例的GOA单元的示意图，图3示出本申请实施例的第一子单元和放电子单元的示意图。
如图2所示，该GOA单元可以是多级GOA单元中的第N级GOA单元，其中，N为任意的正整数。图3是图2中的随机寻址侦测单元的一部分，包括第一子单元和放电子单元。
进一步地，所述随机寻址侦测单元还包括第一子单元，所述第一子单元与所述放电子单元电连接，形成第一内部结点(即，M1(n))，所述放电子单元用于对所述第一内部结点进行放电。
进一步地，所述第一子单元包括第一晶体管和第二晶体管，其中，所述第一晶体管(即，T74)的栅极与所述第二晶体管(即，T73)的栅极电连接，用于接收第N-1级级传信号Cout(n-1)，其中，N为任意正整数；所述第一晶体管的源极与所述第二晶体管的漏极电连接，形成第二内部结点(即，M2)，所述第一晶体管的漏极用于接收第一脉冲信号(即，LSP)；所述第二晶体管的源极与所述第一内部结点电连接。
进一步地，所述随机寻址侦测单元还包括第二子单元，所述第二子单元分别与所述放电子单元以及所述第一子单元电连接。
进一步地，所述第二子单元包括第四晶体管、第五晶体管、第六晶体管及第一电容，其中，所述第四晶体管(即，T75)的栅极分别与所述第一内部结点、所述第五晶体管(即，T72)的栅极及所述第一电容(即，Cbt2)的一端电连接；所述第四晶体管的源极分别与所述第五晶体管的漏极及所述第一电容的另一端电连接，用于接收高电平信号(即，VGH)；所述第四晶体管的漏极与所述第二内部结点电连接；所述第五晶体管的源极与所述第六晶体管(即，T71)的漏极电连接；所述第六晶体管的栅极用于接收复位信号(即，Reset)，所述第六晶体管的源极为第三内部结点(即，Q)。
进一步地，所述放电子单元包括第三晶体管，其中，所述第三晶体管(即，T76)的栅极用于接收第二脉冲信号(即，VST)，所述第三晶体管的源极用于接收第一低电平信号(即，VGL1)，所述第三晶体管的漏极与所述第一内部结点电连接。
进一步地，所述随机寻址侦测单元可接收第一脉冲信号LSP、第N-1级级传信号Cout(n-1)、高电平信号VGH和复位信号Reset，并根据第一脉冲信号LSP、第N-1级级传信号Cout(n-1)、高电平信号VGH、复位信号Reset以及第一内部结点的电位控制第三内部结点Q的电位。例如，在空白时间内，所述随机寻址侦测单元能够随机选中一行像素单元，并针对该行像素单元使对应的一级GOA电路输出高电位。
因此，相比于相关技术中没有设置放电子单元，本申请通过在显示面板的GOA单元中设置随机寻址侦测单元，并在随机寻址侦测单元中设置包括至少一个晶体管的放电子单元，能够避免显示面板中随机寻址侦测单元内部的静电积累，进而提升GOA单元的可靠性，降低GOA单元的故障率。
进一步地，每个所述GOA单元还包括上拉控制单元，所述上拉控制单元包括第七晶体管和第八晶体管，其中，所述第七晶体管的栅极与所述第八晶体管的栅极电连接，用于接收第N-4级级传信号Cout(n-4)，所述第七晶体管的源极用于接收所述控制单元发送的第N级的第三脉冲信号(即，OUT(n))，所述第七晶体管的漏极与所述第八晶体管的源极电连接，形成第四内部结点(即，N)；所述第八晶体管的漏极与所述第三内部结点电连接。
具体的，所述上拉控制单元可接收第N-4级级传信号Cout(n-4)和第三脉冲信号OUT(n)，并控制第N-4级级传信号Cout(n-4)输出至所述第三内部结点。例如，所述上拉控制单元可根据第N-4级级传信号Cout(n-4)和第三脉冲信号OUT(n)，将第三内部结点Q的电位抬升。
进一步地，每个所述GOA单元还包括上拉单元，所述上拉单元包括第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管和第二电容，所述行扫描信号包括第一扫描信号和第二扫描信号，其中，所述第九晶体管(即，T6)的栅极分别与所述第十晶体管(即，T22)的源极及所述第二电容的一端电连接，形成第五内部结点，用于接收第N级级传信号Cout(n)，所述第九晶体管的源极与所述第十一晶体管(即，T23)的源极电连接，形成第六内部结点，所述第九晶体管的漏极与所述第四内部结点电连接；所述第二电容的另一端与所述第三内部结点电连接；所述第十晶体管的栅极与所述第三内部结点电连接，所述第十晶体管的漏极与所述第十一晶体管的漏极电连接，用于接收第一时钟信号(即，CKa1)；所述第十一晶体管的栅极与所述第三内部结点电连接；所述第十二晶体管(即，T21)的栅极与所述第三内部结点电连接，所述第十二晶体管的源极形成第七内部结点，用于输出第N级的第一扫描信号WR(n)，所述第十二晶体管的漏极用于接收第二时钟信号(即，CKb1)；所述第十三晶体管(即，T24)的栅极与所述第三内部结点电连接，所述第十三晶体管的源极形成第八内部结点，用于输出第N级的第二扫描信号RD(n)，所述第十三晶体管的漏极用于接收第三时钟信号(即，CKc1)。
具体的，所述上拉单元可接收第一时钟信号CKa1、第二时钟信号CKb1和第三时钟信号CKc1，并根据第一时钟信号CKa1、第二时钟信号CKb1和第三时钟信号CKc1输出第N级(即，本级)级传信号Cout(n)、第一扫描信号WR(n)和第二扫描信号RD(n)。例如，所述上拉单元可根据第一时钟信号CKa1、第二时钟信号CKb1和第三时钟信号CKc1使级传信号Cout(n)、第一扫描信号WR(n)和第二扫描信号RD(n)均输出高电平。
进一步地，每个所述GOA单元还包括第一下拉单元，所述第一下拉单元包括第十四晶体管和第十五晶体管，其中，所述第十四晶体管(即，T34)的栅极与所述第十五晶体管(即，T33)的栅极电连接，用于接收第二脉冲信号VST；所述第十四晶体管的源极分别与所述第十五晶体管的漏极及所述第四内部结点电连接；所述第十四晶体管的漏极与所述第三内部结点电连接；所述第十五晶体管的源极用于接收第一低电平信号VGL1。
具体的，所述第一下拉单元可接收第二脉冲信号VST和第一低电平信号VGL1，并根据第二脉冲信号VST、第一低电平信号VGL1以及第四内部结点N的电位下拉第三内部结点Q的电位。例如，在每帧的起始阶段，所述第一下拉单元可以将第三内部结点Q的电位拉低至低电位。
进一步地，每个所述GOA单元还包括第一下拉维持单元，所述第一下拉维持单元包括第十六晶体管和第十七晶体管，其中，所述第十六晶体管(即，T44)的栅极与所述第十七晶体管(即，T45)的栅极电连接，形成第九内部结点(即，QB)，所述第十六晶体管的源极与所述第三内部结点电连接，所述第十六晶体管的漏极分别与所述第十七晶体管的源极及所述第四内部结点电连接；所述第十七晶体管的漏极用于接收所述第一低电平信号。
具体的，所述第一下拉维持单元可接收第一低电平信号VGL1，并根据第一低电平信号VGL1、第四内部结点N的电位以及第九内部结点QB的电位维持第三内部结点Q的电位。例如，所述第一下拉维持单元可持续维持第三内部结点Q的低电位。
进一步地，每个所述GOA单元还包括第二下拉单元，所述第二下拉单元包括第十八晶体管和第十九晶体管，其中，所述第十八晶体管(即，T32)的栅极与所述第十九晶体管(即，T31)的栅极电连接，用于接收第N+4级级传信号Cout(n+4)；所述第十八晶体管的源极分别与所述第十九晶体管的漏极及所述第四内部结点电连接，所述第十八晶体管的漏极与所述第三内部结点电连接；所述第十九晶体管的源极用于接收所述第一低电平信号。
具体的，所述第二下拉单元可接收第N+4级级传信号Cout(n+4)和第一低电平信号VGL1，并根据第N+4级级传信号Cout(n+4)、第一低电平信号VGL1以及第四内部结点N的电位下拉第三内部结点Q的电位。例如，在每一帧的编程时间内，所述第二下拉单元可将第三内部结点Q的电位拉低至低电位。
进一步地，每个所述GOA单元还包括第二下拉维持单元，所述第二下拉维持单元包括第二十晶体管、第二十一晶体管、第二十二晶体管及第二十三晶体管，其中，所述第二十晶体管(即，T42)的栅极与所述第九内部结点电连接，所述第二十晶体管的源极用于接收所述第一低电平信号，所述第二十晶体管的漏极与所述第五内部结点电连接；所述第二十一晶体管(即，T43)的栅极与所述第九内部结点电连接，所述第二十一晶体管的源极用于接收第二低电平信号VGL2，所述第二十一晶体管的漏极与所述第六内部结点电连接；所述第二十二晶体管(即，T41)的栅极与所述第九内部结点电连接，所述第二十二晶体管的源极用于接收所述第二低电平信号，所述第二十二晶体管的漏极与所述第七内部结点电连接；所述第二十三晶体管(即，T46)的栅极与所述第九内部结点电连接，所述第二十三晶体管的源极用于接收所述第二低电平信号，所述第二十三晶体管的漏极与所述第八内部结点电连接。
具体的，所述第二下拉维持单元可接收第二低电平信号VGL2，并根据第二低电平信号VGL2以及第九内部结点QB的电位维持本级级传信号Cout(n)、第一扫描信号WR(n)以及第二扫描信号RD(n)的电位。例如，所述第二下拉维持单元可持续维持本级级传信号Cout(n)、第一扫描信号WR(n)以及第二扫描信号RD(n)的低电位。
进一步地，每个所述GOA单元还包括第三下拉单元，所述第三下拉单元包括第二十四晶体管及第二十五晶体管，其中，所述第二十四晶体管(即，T36)的栅极用于接收所述复位信号，所述第二十四晶体管的源极与所述第二十五晶体管的漏极电连接，所述第二十四晶体管的漏极与所述第九内部结点电连接；所述第二十五晶体管(即，T35)的栅极与所述第一内部结点电连接，所述第二十五晶体管的源极用于接收所述第一低电平信号。
具体的，所述第三下拉单元可接收复位信号Reset和第一低电平信号VGL1，并根据复位信号Reset和第一低电平信号VGL1下拉第九内部结点QB的电位。例如，在空白时间之前，所述第三下拉单元可将第九内部结点QB的电位拉低至低电位。
进一步地，每个所述GOA单元还包括反相器单元，所述反相器单元包括第二十六晶体管、第二十七晶体管、第二十八晶体管及第二十九晶体管，其中，所述第二十六晶体管(即，T53)的栅极分别与所述第二十八晶体管(即，T51)的漏极及所述第二十九晶体管(即，T52)的源极电连接，所述第二十六晶体管的源极与所述第二十八晶体管的源极电连接，用于接收所述高电平信号；所述第二十六晶体管的漏极分别与所述第二十七晶体管(即，T54)的源极及所述第九内部结点电连接；所述第二十七晶体管的栅极与所述第三内部结点电连接，所述第二十七晶体管的漏极用于接收所述第一低电平信号；所述第二十八晶体管的栅极与所述第二十八晶体管的源极电连接，用于接收所述高电平信号；所述第二十九晶体管的栅极与所述第三内部结点电连接，所述第二十九晶体管的漏极用于接收所述第一低电平信号。
具体的，所述反相器单元可接收高电平信号VGH以及第一低电平信号VGL1，并根据高电平信号VGH以及第一低电平信号VGL1将第九内部结点QB的电位与第三内部结点Q的电位保持反相。
图4示出本申请实施例的像素单元阵列的示意图。
如图4所示，显示面板可包括像素单元阵列以及GOA电路。其中，所述像素单元阵列可包括以行列形式排列的多个像素单元。每个所述GOA电路可用于生成行扫描信号，每个行扫描信号可包括第一扫描信号和第二扫描信号，用于控制所述像素单元阵列中一行像素单元中晶体管的工作状态。
图5示出本申请实施例的像素单元的示意图。
如图5所示，图5中的像素单元可以是所述像素单元阵列中的任意一个像素单元，每个像素单元可包括驱动晶体管T1、第一开关晶体管T2、第二开关晶体管T3、存储电容Cbt以及发光二极管LED。
进一步地，第一开关晶体管T2的栅极可接收信号WR(n)，第一开关晶体管的源极可接收数据线上的数据信号Data，第一开关晶体管的漏极可与驱动晶体管T1的栅极以及存储电容Cbt的一端电连接，形成内部结点X；驱动晶体管T1的源极可与存储电容Cbt的另一端、发光二极管LED的阳极以及第二开关晶体管T3的源极电连接，形成内部结点Y；驱动晶体管T1的漏极可与电源VDD电连接，发光二极管的阴极可接地(即，VSS)；第二开关晶体管T3的栅极可接收信号RD(n)，第二开关晶体管的漏极可输出侦测信号Sense。其中，信号WR可以是第一扫描信号WR(n)，信号RD可以是第二扫描信号RD(n)。侦测信号Sense可送至显示面板外部的处理器进行处理，以探测该行像素单元中驱动晶体管的阈值电压变化。
例如，所述GOA电路可输出第一扫描信号WR(n)和第二扫描信号RD(n)，第一扫描信号WR(n)可用于控制所述像素单元阵列中第n行像素单元中所有第一开关晶体管的工作状态，第二扫描信号RD(n)可用于控制所述像素单元阵列中第n行像素单元中所有第二开关晶体管的工作状态。当第N级GOA单元输出的扫描信号为高电平，可以打开像素单元阵列中第n行像素单元的每个像素的第一开关晶体管和第二开关晶体管的开关，对该行像素单元进行充电，此时非第N级GOA单元的其他级GOA单元输出的行扫描信号为低电平。
需要说明的是，在图5中，除了侦测驱动晶体管的阈值电压的变化，还可以侦测驱动晶体管的迁移率的变化。由于显示面板的亮度提升会导致温度升高，驱动晶体管的迁移率发生变化，即，驱动晶体管的迁移率主要在显示面板点亮后发生变化，因此，对于驱动晶体管的补偿在显示面板使用过程中进行。也就是说，GOA单元需要在工作过程中输出补偿迁移率的驱动信号。由于每一帧的编程阶段主要用于为像素充电，对于驱动晶体管迁移率的补偿在编程阶段进行，会影响像素充电，导致显示面板显示异常，因此，对于驱动晶体管迁移率的补偿可在空白时间(或者称垂直消隐时间)内进行。
进一步地，在图5中，一列像素单元共用一条数据线和侦测线，因此每一帧的空白时间内可以对一行像素单元进行侦测以及补偿。由于在每一帧的空白时间内对一行像素单元进行逐行补偿时，该行的像素单元不发光，处于熄灭状态，显示面板会出现因逐行补偿而导致的亮度不均匀的现象。因此，在本申请实施例中，GOA电路采用了随机输出补偿信号的方式，即在空白时间内，随机选取所述像素单元中的一行像素单元进行补偿，例如当解读度为8K(4320*7680)时，在空白时间内，随机选取4320行中的任意一行像素单元进行补偿，能够避免因逐行补偿而导致的显示面板亮度不均匀的现象。
可以理解，驱动晶体管包括阈值电压和迁移率等多种电学参数，因此还可对驱动晶体管的其他电学参数进行侦测和补偿，以流过驱动晶体管的电流保持稳定，进而保证显示面板的亮度稳定，本申请对于侦测的驱动晶体管的参数并不限定。
图6示出本申请实施例的像素单元阵列的驱动时序的示意图。
如图6所示，对于所述像素单元阵列中的每行像素单元可轮流进行扫描。例如，第N-2级GOA单元可先输出对应于所述像素单元中第n-2行像素单元的行扫描信号，接着第N-1级GOA单元输出对应于所述像素单元中第n-1行像素单元的行扫描信号，依次类推。
其中，第一扫描信号和第二扫描信号均可以是脉冲信号，第一扫描信号和第二扫描信号可以同时设置为高电平。例如，第一扫描信号WR(n)可使所述像素单元阵列中第n行像素单元中所有第一开关晶体管均处于导通状态，此时对应于第n行像素单元中每个像素单元的数据信号Data可以写入到该像素单元中，并在内部结点X产生高电压，使得驱动晶体管T1导通，驱动晶体管T1的源漏之间产生电流，从而驱动发光二极管LED发光。
由于驱动晶体管T1可以是薄膜晶体管，该晶体管的阈值电压可能发生漂移，从而影响流过发光二极管LED的电流大小，最终导致显示面板发光不均匀。因此，设置第二开关晶体管T3，可用于侦测驱动晶体管T1的阈值电压的变化，并根据侦测到的驱动晶体管T1的阈值电压的变化对驱动晶体管T1的阈值电压进行补偿，保证流过发光二极管LED的电流的稳定，从而提高显示面板发光的均匀性。
具体的，参见图6,61可以表示一帧，包括显示时间62以及空白时间63。其中，在显示时间62内，GOA电路可依次发送行扫描信号至所述像素单元阵列，以对所述像素单元阵列的每行像素单元轮流进行扫描；在所述空白时间63内，可随机选择一行像素单元进行侦测，以对驱动晶体管的阈值电压进行补偿。例如，在空白时间63内，可先将RD(n)升至高电平，以便开始对内部结点Y的电压进行侦测，接着将WR(n)升至高电平，使内部结点X的电压充电至高电平，然后将WR(n)将至低电平，停止向内部结点X充电，并继续侦测内部结点Y的电压。由于内部结点Y的电压变化与驱动晶体管的阈值电压变化相关，因此可以根据内部结点Y的电压变化得到驱动晶体管的阈值电压变化。待侦测结束后，可将RD(n)降至低电平。
可以理解，所述GOA电路中设置的GOA单元的数量可以与所述像素单元阵列的行数相同，也可以不同，本申请对于所述GOA电路中设置的GOA单元的数量并不限定。
图7示出本申请实施例的GOA单元的驱动时序图。
如图7所示，单级的GOA单元的输出波形可包括多帧，每帧可包括编程时间71和空白时间72。其中，编程时间71与显示时间62相对应，用于控制一行像素单元显示，空白时间72可用于对驱动晶体管的阈值电压变化进行侦测。
进一步地，各级GOA单元的输出波形包括多帧，每帧包括编程时间和空白时间，每帧中的编程时间位于该帧的空白时间之前，其中，在所述编程时间内，各级GOA单元轮流输出对应于所述像素单元阵列中每行像素单元的驱动波形；在所述空白时间内，各级GOA单元输出随机对所述像素单元阵列中的一行像素单元进行侦测的侦测波形。值得注意的是，所述驱动波形和所述侦测波形都可以是所述第一扫描信号和所述第二扫描信号的波形。
参见图7和图2，在编程时间71内，第n-4级级传信号Cout(n-4)首先从低电平拉升至高电平，接着第n+4级级传信号Cout(n+4)从低电平拉升至高电平；第一时钟信号CKa1、第二时钟信号CKb1和第三时钟信号CKc1可分别包括两个占空比相同的脉冲信号；第一脉冲信号LSP可以是一个窄脉冲，该窄脉冲的脉冲宽度小于任一级级传信号的脉冲宽度以及任一时钟信号的脉冲宽度。复位信号Reset和第二脉冲信号VST在编程时间71内均为低电平。
此外，在空白时间72内，第n-4级级传信号Cout(n-4)和第n+4级级传信号Cout(n+4)均为低电平，第一时钟信号CKa1为低电平，第二时钟信号CKb1和第三时钟信号CKc1为脉冲信号，其中，第三时钟信号CKc1的脉冲长度大于第二时钟信号CKb1的脉冲长度，即第三时钟信号CKc1可以是长脉冲，第一脉冲信号LSP、第二脉冲信号VST和复位信号Reset均可以是短脉冲。
图8示出本申请实施例的GOA单元的驱动时序图。
如图8所示，编程时间71可划分为S1-S5，共5个阶段。其中，结合图8和图2：
S1阶段：第N-4级级传信号Cout(n-4)从低电平设置为高电平，此时晶体管T11和T12均处于导通状态，因此第三内部结点Q的电位缓慢拉升至次高电位；接着，由于第三内部结点Q的电位缓慢拉升至次高电位，晶体管T52、T54、T21、T22、T23、T24均处于导通状态，而由于第九内部结点QB与第三内部结点Q反向，因此第九内部结点QB被拉低至低电平，晶体管T41-T46均处于截止状态。同时，由于第N+4级级传信号Cout(n+4)为低电平，晶体管T41和T32均处于截止状态；由于第二脉冲信号VST为低电平，晶体管T33和T34均处于截止状态；由于CKa1、CKb1、CKc1均为低电平，因此在S1阶段该级GOA单元输出的第N级级传信号Cout(n)、第一扫描信号WR(n)和第二扫描信号RD(n)均为低电平。
S2阶段：第一脉冲信号LSP从低电平拉升至高电平，此时晶体管T73和T74处于导通状态，由于此时第N-4级级传信号Cout(n-4)为高电平，因此第一内部结点M1(n)拉升至高电平，进而导致晶体管T72和T75处于导通状态，高电平信号VGH可以加载到第二内部结点M2上，第二内部结点M2被拉升至高电平。由于在编程阶段复位信号Reset为低电平，因此晶体管T71处于截止状态，随机寻址侦测单元与第三内部结点Q断路。
S3阶段：第N-4级级传信号Cout(n-4)和第一脉冲信号均从高电平拉低至低电平，此时晶体管T73和T74处于截止状态，第一内部结点M1(n)以及第二内部结点M2仍然处于高电位，因此晶体管T73的栅极和源极之间的电压Vgs以及漏极和源极之间的电压Vds均为负值，能够避免晶体管T73的漏电对第一内部结点M1(n)产生影响。同时，由于第三内部结点Q保持在高电位，而第一时钟信号CKa1、第二时钟信号CKb1以及第三时钟信号CKc1均从低电平拉升至高电平，因此第N级级传信号Cout(n)、第一扫描信号WR(n)以及第二扫描信号RD(n)均拉升至高电平。
S4阶段：第一时钟信号CKa1、第二时钟信号CKb1以及第三时钟信号CKa1均从高电平拉低至低电平，因此，第N级级传信号Cout(n)、第一扫描信号WR(n)以及第二扫描信号RD(n)也均被拉低至低电平。
S5阶段：第N+4级级传信号Cout(n+4)拉升至高电平，此时晶体管T31和T32处于导通状态，第三内部结点的电位被拉低至低电位。
需要说明的是，由于在第三内部结点Q和第九内部结点QB之间设置了反相器单元，因此，在S1-S5阶段，第九内部结点QB的电位与第三内部结点Q的电位保持反相。
图9示出本申请实施例的GOA单元的驱动时序图。
如图9所示，空白时间72可划分为S6-S10，共5个阶段。其中，结合图9和图2：
S6阶段：复位信号Reset拉升至高电平，晶体管T71处于导通状态，由于此时第一内部结点M1(n)处于高电位，晶体管T72也处于导通状态，因此第三内部结点Q的电位逐渐拉高至第一耦合电平，进而导致晶体管T52、T54、T21、T22、T23、T24均处于导通状态；由于第九内部结点QB与第三内部结点Q反相，第九内部结点QB拉低至低电位，晶体管T41-T46均处于截止状态；同时第N+4级级传信号Cout(n+4)处于低电位，晶体管T31和T32均处于截止状态，第二脉冲信号VST处于低电位，晶体管T34和T33均处于截止状态。此外，第一时钟信号CKa1、第二时钟信号CKb1以及第三时钟信号CKc1均处于低电位，因此第N级级传信号Cout(n)、第一扫描信号WR(n)以及第二扫描信号RD(n)均处于电位。
S7阶段：全局的复位信号Reset拉低至低电平，晶体管T71处于截止状态；同时第三时钟信号CKc1拉升至高电平，第一时钟信号CKa1和第二时钟信号CKb1保持低电平，此时第二扫描信号RD(n)输出高电平，使得第三内部结点Q的电位耦合至更高的第二耦合电平，第N级级传信号Cout(n)和第一扫描信号WR(n)输出低电平。
S8阶段：复位信号Reset保持低电平，第二时钟信号CKb1拉高至高电平，此时第一扫描信号WR(n)被拉高至高电位，第三内部结点Q的电位在S7阶段的基础上被耦合至更高的第三耦合电平。
S9阶段：第二时钟信号CKb1拉低至低电平，第三内部结点Q的电位降低至第二耦合电平，此时第一扫描信号WR(n)输出低电平，第二扫描信号RD(n)输出高电平。
S10阶段：第二脉冲信号VST拉升至高电平，晶体管T76、T33和34处于导通状态，第三内部结点Q被拉低至低电位，第九内部结点QB被拉高至高电位；由于晶体管T76处于导通状态，第一内部结点M1(n)被拉低至低电位；此外，第三时钟信号CKc1从高电平拉低至低电平，因此第一扫描信号WR(n)和第二扫描信号RD(n)均输出低电平。
因此，在每一帧，第一内部结点都可以通过晶体管T76进行放电，以避免显示面板中随机寻址侦测单元内部的静电积累，进而提升GOA单元的可靠性，降低GOA单元的故障率。
图10示出本申请实施例的各级GOA单元的驱动时序的示意图。
如图10左半部分所示，相关技术中，第一脉冲信号可以连续选中第n行至第n+3行像素单元，即一级GOA单元连续输出四个行扫描信号，M(n)至M(n+3)均为高电平，形成非交叠式脉冲。而在图10右半部分，在一个时间段内，一级GOA单元输出一个行扫描信号，其他行扫描信号为低电平，各级GOA电路的高电平输出相互交叠，即，GOA电路输出非交叠式脉冲。
因此，采用本申请实施例的GOA单元，能够实现非交叠式脉冲的输出，满足实时补偿需求，保证输出的脉冲宽度，从而保证GOA电路的输出信号的质量。
图11示出本申请实施例的各级GOA单元的信号幅值的示意图。
参见图11，对于各级GOA单元的信号幅值，可以预先设置。例如，第N-1级级传信号Cout(n-1)、第N+1级级传信号Cout(n+1)、第一时钟信号CKa1、第二时钟信号CKb1、第三时钟信号CKc1、第一脉冲信号LSP、第二脉冲信号VST以及复位信号Reset的幅值的最小值可以为-10V，最大值可以为+20V；此外，高电平信号VGH可以设置为20V，第一低电平信号VGL1可以设置为-10V，第二低电平信号可以设置为-6V。
可以理解，以上对于各级GOA单元中各信号的幅值范围或幅值的设置是示例性的，本申请对于各级GOA单元中各信号的幅值范围或幅值并不限定。
综上所述，本申请实施例通过在显示面板的GOA单元中设置随机寻址侦测单元，并在随机寻址侦测单元中设置包括至少一个晶体管的放电子单元，能够避免显示面板中随机寻址侦测单元内部的静电积累，进而提升GOA单元的可靠性，降低GOA单元的故障率，尤其适用于高分辨率和高刷新率的OLED显示面板。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的显示面板及显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (8)

1.一种显示面板，其特征在于，所述显示面板包括控制单元、像素单元阵列以及GOA电路，所述像素单元阵列包括以行列形式排列的多个像素单元，所述GOA电路包括至少两个多级级传的GOA单元，每个GOA单元包括随机寻址侦测单元，每个GOA单元用于根据所述控制单元发送的控制信号输出对应于该GOA单元的级传信号以及行扫描信号，所述行扫描信号用于对所述像素单元阵列中的一行像素单元进行扫描，其中，
所述随机寻址侦测单元包括放电子单元及第一子单元，所述第一子单元与所述放电子单元电连接，并在连接线路上形成第一内部结点，所述放电子单元用于对所述第一内部结点进行放电；
所述放电子单元包括至少一个晶体管，所述放电子单元包括第三晶体管，所述第三晶体管的栅极用于接收第二脉冲信号，所述第三晶体管的源极用于接收第一低电平信号，所述第三晶体管的漏极与所述第一内部结点电连接。
2.根据权利要求1所述的显示面板，其特征在于，所述第一子单元包括第一晶体管和第二晶体管，其中，
所述第一晶体管的栅极与所述第二晶体管的栅极电连接，用于接收第N-1级级传信号，其中，N为大于4的任意正整数；所述第一晶体管的源极与所述第二晶体管的漏极电连接，形成第二内部结点，所述第一晶体管的漏极用于接收第一脉冲信号；
所述第二晶体管的源极与所述第一内部结点电连接。
3.根据权利要求2所述的显示面板，其特征在于，所述随机寻址侦测单元还包括第二子单元，所述第二子单元分别与所述放电子单元以及所述第一子单元电连接。
4.根据权利要求3所述的显示面板，其特征在于，所述第二子单元包括第三晶体管、第四晶体管、第五晶体管及第一电容，其中，
所述第三晶体管的栅极分别与所述第一内部结点、所述第四晶体管的栅极及所述第一电容的一端电连接；所述第三晶体管的源极分别与所述第四晶体管的漏极及所述第一电容的另一端电连接，用于接收高电平信号；所述第三晶体管的漏极与所述第二内部结点电连接；
所述第四晶体管的源极与所述第五晶体管的漏极电连接；
所述第五晶体管的栅极用于接收复位信号，所述第五晶体管的源极为第三内部结点。
5.根据权利要求4所述的显示面板，其特征在于，每个所述GOA单元还包括上拉控制单元，所述上拉控制单元包括第七晶体管和第八晶体管，其中，
所述第七晶体管的栅极与所述第八晶体管的栅极电连接，用于接收第N-4级级传信号，所述第七晶体管的源极用于接收第N级的第三脉冲信号，所述第七晶体管的漏极与所述第八晶体管的源极电连接，形成第四内部结点；
所述第八晶体管的漏极与所述第三内部结点电连接。
6.根据权利要求5所述的显示面板，其特征在于，每个所述GOA单元还包括上拉单元，所述上拉单元包括第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第二电容，所述行扫描信号包括第一扫描信号和第二扫描信号，其中，
所述第九晶体管的栅极分别与所述第十晶体管的源极及所述第二电容的一端电连接，形成第五内部结点，用于接收第N级级传信号，所述第九晶体管的源极与所述第十一晶体管的源极电连接，形成第六内部结点，所述第九晶体管的漏极与所述第四内部结点电连接；
所述第二电容的另一端与所述第三内部结点电连接；
所述第十晶体管的栅极与所述第三内部结点电连接，所述第十晶体管的漏极与所述第十一晶体管的漏极电连接，用于接收第一时钟信号；
所述第十一晶体管的栅极与所述第三内部结点电连接；
所述第十二晶体管的栅极与所述第三内部结点电连接，所述第十二晶体管的源极形成第七内部结点，用于输出第N级的第一扫描信号，所述第十二晶体管的漏极用于接收第二时钟信号；
所述第十三晶体管的栅极与所述第三内部结点电连接，所述第十三晶体管的源极形成第八内部结点，用于输出第N级的第二扫描信号，所述第十三晶体管的漏极用于接收第三时钟信号。
7.根据权利要求6所述的显示面板，其特征在于，每个所述GOA单元还包括第一下拉单元，所述第一下拉单元包括第十四晶体管和第十五晶体管，其中，
所述第十四晶体管的栅极与所述第十五晶体管的栅极电连接，用于接收第二脉冲信号；所述第十四晶体管的源极分别与所述第十五晶体管的漏极及所述第四内部结点电连接；所述第十四晶体管的漏极与所述第三内部结点电连接；
所述第十五晶体管的源极用于接收第一低电平信号。
8.一种显示终端，其特征在于，所述显示终端包括终端主体和如权利要求1至7中任一项权利要求所述的显示面板，所述终端主体与所述显示面板相连接。
CN202111080238.6A 2021-09-15 2021-09-15 显示面板及显示终端 Active CN113808534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111080238.6A CN113808534B (zh) 2021-09-15 2021-09-15 显示面板及显示终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111080238.6A CN113808534B (zh) 2021-09-15 2021-09-15 显示面板及显示终端

Publications (2)

Publication Number Publication Date
CN113808534A CN113808534A (zh) 2021-12-17
CN113808534B true CN113808534B (zh) 2023-05-30

Family

ID=78941154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111080238.6A Active CN113808534B (zh) 2021-09-15 2021-09-15 显示面板及显示终端

Country Status (1)

Country Link
CN (1) CN113808534B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114495793B (zh) * 2022-02-14 2023-08-22 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN114743482B (zh) * 2022-03-28 2024-06-11 Tcl华星光电技术有限公司 基于goa的显示面板
CN117059033B (zh) * 2022-05-05 2024-09-10 荣耀终端有限公司 屏幕驱动电路、显示屏及电子设备
KR20240119535A (ko) * 2023-01-30 2024-08-06 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096903B (zh) * 2015-09-28 2018-05-11 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105810251A (zh) * 2016-04-08 2016-07-27 京东方科技集团股份有限公司 移位寄存器、显示基板和显示装置
CN108269539B (zh) * 2017-01-03 2019-10-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及异常情况处理方法
CN106710523B (zh) * 2017-03-21 2019-03-12 昆山国显光电有限公司 有机发光显示器的驱动方法
CN111199703B (zh) * 2020-02-28 2021-07-06 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN112863447A (zh) * 2021-01-11 2021-05-28 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Also Published As

Publication number Publication date
CN113808534A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
CN113808534B (zh) 显示面板及显示终端
JP7366753B2 (ja) シフトレジスタユニットおよびその駆動方法、ゲート駆動回路および表示装置
US11270654B2 (en) Pixel circuit, display panel, and method for driving pixel circuit
US10762853B2 (en) Gate driving circuit and electroluminescent display using the same
US11398179B2 (en) Shift register unit, gate drive circuit and driving method thereof, and display device
US8780102B2 (en) Pixel, display device, and driving method thereof
US8717272B2 (en) Scan driver and organic light emitting display device
US20210082328A1 (en) Shift Register Unit, Gate Driving Circuit, Display Device, and Driving Method
CN108922474B (zh) 一种像素补偿电路及其驱动方法、amoled显示面板
US8816949B2 (en) Shift register circuit and image display comprising the same
US8599117B2 (en) Emission control driver and organic light emitting display device using the same
US9019191B2 (en) Stage circuit and emission control driver using the same
US20180053471A1 (en) Shift register module and display driving circuit thereof
US20080246698A1 (en) Organic light emitting display device and driving method thereof
US11263973B2 (en) Shift register unit, gate drive circuit, display device and driving method
CN111292664B (zh) 栅极驱动电路、显示面板及其显示方法
US9053669B2 (en) Apparatus for scan driving including scan driving units
CN113066422B (zh) 扫描与发光驱动电路、扫描与发光驱动系统、显示面板
US9111486B2 (en) Organic light emitting display device
CN112086071A (zh) 显示面板、其驱动方法及显示装置
US9437141B2 (en) Scan driver, light emitting driver, and driving method thereof
CN113808533B (zh) 显示面板及显示终端
CN113066432A (zh) Goa电路及显示面板
US20230178027A1 (en) Gate driver and display device including the same
CN113808536B (zh) 显示面板及显示终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant