CN117581340B - 制备蚀刻掩模的方法、在衬底中蚀刻结构的方法、第四族元素层的用途以及制备掩模的结构 - Google Patents

制备蚀刻掩模的方法、在衬底中蚀刻结构的方法、第四族元素层的用途以及制备掩模的结构 Download PDF

Info

Publication number
CN117581340B
CN117581340B CN202280045780.4A CN202280045780A CN117581340B CN 117581340 B CN117581340 B CN 117581340B CN 202280045780 A CN202280045780 A CN 202280045780A CN 117581340 B CN117581340 B CN 117581340B
Authority
CN
China
Prior art keywords
layer
mask
group
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202280045780.4A
Other languages
English (en)
Other versions
CN117581340A (zh
Inventor
梅克·潘尼茨
鲁茨·劳帕赫
马丁·蒂尔
萨宾·扎贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jenoptik Optical Systems GmbH
Original Assignee
Jenoptik Optical Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jenoptik Optical Systems GmbH filed Critical Jenoptik Optical Systems GmbH
Publication of CN117581340A publication Critical patent/CN117581340A/zh
Application granted granted Critical
Publication of CN117581340B publication Critical patent/CN117581340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B81C1/00579—Avoid charge built-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种制备蚀刻掩模的方法(100)，其中该方法(100)包括：设置衬底的步骤(105)；施加金属层的步骤(110)，其中该金属层包括至少一种过渡金属和/或铝或由至少一种过渡金属和/或铝形成；施加掩模层的步骤(115)；结构化掩模层的步骤(120)，其中该金属层暴露在至少一个处理区域中；用至少部分地包括第四族元素的第四族元素层涂覆衬底的步骤(125)，其中过渡金属或铝和第四族元素之间的相互扩散区在处理区域中、在金属层与第四族元素层之间的界面处形成；去除掩模层的步骤(130)；以及选择性蚀刻金属层的步骤(135)，其中衬底暴露在除处理区域之外的至少一个蚀刻区域中，并且金属层至少部分地维持在处理区域中。

Description

制备蚀刻掩模的方法、在衬底中蚀刻结构的方法、第四族元素 层的用途以及制备掩模的结构
技术领域
本发明方法涉及一种制备蚀刻掩模的方法、在衬底中蚀刻结构的方法、第四族元素层的用途以及用于制备掩模的结构。
钛、铝和钨层的光刻是广泛用于许多标准CMOS产品的标准技术。铬层的光刻是作为宽波长光谱的光吸收剂广泛用于许多非CMOS标准产品的标准技术。诸如电子束光刻或光学光刻的结构化技术多年来在微技术和纳米技术中一直为人所知。这同样适用于涂覆工艺，诸如铬的溅射沉积(溅射涂覆)，以及在一些情况下硅的溅射沉积。例如，在光掩模工业中使用干法蚀刻工艺，其中用基于氯的等离子体对铬和氮氧化铬层进行反应离子蚀刻多年来一直是常用的方法。
背景技术
从JP H06-061000B2中已知一种利用硅化物掩模的蚀刻工艺。从JP 2007-115830A中已知另一种利用硅化物掩模的蚀刻工艺。从US 5906950 A中已知一种硅化物膜。从US5001085 A中已知另一种利用硅化物掩模的蚀刻工艺。从EP 0284308 A1中已知另一种利用硅化物掩模的蚀刻工艺。从DE 3315719A1中已知另一种利用硅化物掩模的蚀刻工艺。从US5053105A中已知一种用于制备蚀刻掩模的方法。从US2002/0177280 A1中已知利用蚀刻工艺制备电极。从DE 10355581 A1中已知另一种用于使用蚀刻工艺制备栅电极的方法。提及的蚀刻工艺都具有难以蚀刻窄沟槽的缺点。
发明内容
在此背景下，本发明方法提出了一种制备蚀刻掩模的方法、一种在衬底中蚀刻结构的方法、一种第四族元素层的用途以及一种用于制备掩模的结构。有利的实施方案由相应的下面的描述产生。
本文提出的方法在不改变昂贵的光掩模或喷漆工艺的情况下有利地实现了色调反转。另外，可以减少抗蚀剂边缘的阴影和负载效应。另外，可以在产生衬底沟槽的位置制备抗蚀剂条，这些抗蚀剂条可以比光刻系统的分辨率限值更窄。
本发明提出了一种制备蚀刻掩模的方法，该方法包括以下步骤：
设置衬底；
将具有金属层厚度的金属层施加到该衬底上，其中该金属层包括至少一种过渡金属和/或铝或者由这种金属形成，
将具有掩模层厚度的掩模层施加到涂覆有该金属层的该衬底上；
结构化该掩模层，其中该金属层暴露在至少一个处理区域中，
在用具有第四族元素层厚度的第四族元素层涂覆该衬底之后，用至少部分地包括第四族元素的第四族元素层涂覆该衬底，其中在处理区域处、在该金属层与该第四族元素层之间的界面处形成位于该过渡金属或铝与该第四族元素之间的相互扩散区，
去除所述掩模层，以及
选择性蚀刻该金属层，其中该衬底暴露在除该处理区域之外的至少一个蚀刻区域中，并且该金属层至少部分地维持在该处理区域中。
特别地，该第四族元素层可以包括硅或由硅形成，并且该相互扩散区可以作为过渡金属硅化物层或硅化铝层存在。
在设置步骤中，该衬底可以例如被设置为由玻璃、石英玻璃、硅、聚合物或其他材料制成的所谓的晶片。随后，将金属层施加到可以例如由铬形成的衬底的至少一侧。特别地，金属层可以包括几种或恰好一种过渡金属和/或由几种或恰好一种过渡金属组成。合适的过渡金属可以是原子序数为21至30、39至48和57至79的化学元素。有利地，可以选择这些过渡金属中的几种过渡金属或一种基本过渡金属。可以将氧化还原对相对于标准氢电极具有负标准电位的金属描述为基本金属。金属层可以特别有利地包括几种或恰好一种难熔金属，例如Ti、Cr、Mo和/或W，或者由几种或恰好一种难熔金属组成。同样有利地，金属层可以包括铝或由铝组成。
在施加步骤中，被金属层覆盖的衬底一侧涂覆有掩模层(也称为抗蚀剂)，该掩模层例如可以是光刻胶。在结构化步骤中，例如通过暴露光刻胶来结构化掩模层。在至少一个处理区域(也可称为第一位置)中完全去除掩模层，从而暴露底层金属层。随后，其上布置有金属层和掩模层的衬底一侧然后被另外涂覆有第四族元素层。第四族元素是元素周期表第四主族(也称为碳族，即当前IUPAC符号的第14族)的元素。在本发明的上下文中，有利的第四族元素可以是例如碳(C)、硅(Si)或锗(Ge)、特别有利地Si。如果金属层由基本金属形成，有利地例如由难熔金属或铝形成，则使用Si或C作为第四族元素可能是特别有利的。可替代地，诸如金的贵重过渡金属可以用于金属层。例如，然后可以选择锗作为第四族元素，其可以在相互扩散区中的界面处形成金-锗合金。第四族元素层可以是这样的层，其包括至少一个第四族元素、有利地由一个第四族元素组成，并且特别有利地由恰好一个第四族元素组成。半金属第四族元素和非金属第四族元素可能特别合适，而金属第四族元素可能不合适。在由于先前的结构化而暴露出金属层的处理区域，在第四族元素与金属层之间产生了相互扩散区。此相互扩散区可以出现在金属层与第四族元素层之间的界面处，并且可以形成在第四族元素层的第四族元素与金属层的金属之间。例如，如果选择硅作为第四族元素，则可以形成金属硅化物层，即过渡金属硅化物层或硅化铝层。相互扩散区也可以称为过渡区，其中金属层的金属和第四族元素可以进行混合。混合可以被理解为意指在该过渡区中可以存在合金。该合金可以包括一种或多种金属间混合相。当掩模层随后被去除时，涂覆有第四族元素层或过渡金属硅化物层的金属层保留在处理区域中。在随后的选择性蚀刻步骤中，可以去除未涂覆有第四族元素层的区域中的金属层。因此，衬底暴露于蚀刻区域中，而布置在处理区域处的衬底被相互扩散区钝化。这利用了这一事实，即诸如硅化铬的合金在其蚀刻行为方面与纯铬以及纯硅有很大的不同。这也适用于接触区域，诸如两个连续沉积层的相互扩散区。这种相互扩散区可以非常薄，例如在一纳米的数量级，但是对某些蚀刻工艺非常有抗性。利用本文提出的方法，这种薄的相互扩散区可以用于有利地克服光刻中的一些固有困难。该工艺顺序允许正负反转，即色调反转，而不改变所使用的曝光掩模或产生新的光掩模。此外，色调的改变可以帮助解决光刻中的一些具体困难。假设使用正性抗蚀剂和给定距离来解析测试网格，通常更容易实现小于距离的50％的精细抗蚀剂线，因为这可以通过曝光或过度显影期间的一些过剂量来微调，以减小抗蚀剂带的宽度，并且有时减小抗蚀剂的高度。然而，越接近光刻系统的分辨率限值，就越难以解析小于测试网格距离的50％的抗蚀剂凹槽。利用本文提出的方法，可以有利地解析小于距离的50％的沟槽。这可以在未来实现脉冲压缩光栅的i-line光刻生产。另外，此方法还可以用于通过结构化例如耐化学性AR层或折射率梯度由无效介质制备诸如光学有效介质的有效介质。本发明可以用于用CMOS技术和其他技术制备产品。
根据一个实施方案，该方法可以包括去除第四族元素层的步骤，其中相互扩散区可以保留在处理区域处，其中第四族元素层的去除可以发生在涂覆步骤之后和去除步骤之前。另外或可替代地，在去除掩模层的步骤中，可以至少部分地去除第四族元素层。例如，可以通过蚀刻工艺去除第四族元素层以及另外或可替代地具有第四族元素层的掩模层。去除步骤可以不同于传统的剥离工艺，因为可以从抗蚀剂带上选择性地去除第四族元素层。这样做的优点是不会留下硅薄片或围栏。
根据另一个实施方案，可以通过湿化学方式使用氢氧化钾(KOH)和另外或可替代地氢氧化钠(NaOH)和另外或可替代地氢氧化铵(NH4OH)和另外或可替代地有机碱性蚀刻剂来去除第四族元素层。使用这些或类似的蚀刻剂的优点在于，去除步骤可以具有成本效益的方式执行。
根据另一个实施方案，在结构化步骤中，可以通过曝光和显影以及另外或可替代地利用电子束来结构化掩模层。例如，掩模层可以是正性抗蚀剂或负性抗蚀剂。这些可以在结构化步骤中例如使用曝光掩模进行曝光，然后进行显影。有利地，这种方法步骤可以具有成本效益的方式执行。可选地，结构化也可以通过电子束光刻来进行。使用电子束的主要优点在于，与光刻法相比，可以制备尺寸显著更小(例如在纳米范围内)的结构。
根据另一个实施方案，在去除步骤中，可以通过灰化和另外或可替代地以湿化学方式和另外或可替代地通过溶解于溶剂中和另外或可替代地通过溶解和化学去除的组合来去除掩模层。另外或可替代地，在选择性蚀刻的步骤中，对金属层的蚀刻可以利用反应离子束蚀刻(RIE)和另外或可替代地非反应离子束蚀刻以及另外或可替代地利用酸性蚀刻剂和另外或可替代地含卤素蚀刻剂以湿化学方式来执行。在去除工艺中和选择性蚀刻时使用的试剂可以与掩模层和金属层的材料相匹配。有利地，该方法可以最佳地适于给定的环境以及该方法可用的溶剂和材料。
根据另一个实施方案，在施加步骤中，金属层可以由钛(Ti)、锆(Zr)、钽(Ta)、铬(Cr)、钼(Mo)以及另外或可替代地钨(W)组成，或者包括这些金属中的至少一种金属。另外或可替代地，在设置步骤中，衬底可以被设置为由以下各项制成的晶片：玻璃、石英玻璃、石英单晶、硅(Si)、锗(Ge)、BiTe、砷化镓(GaAs)、碳化硅(SiC)、磷化铟(InP)、GaInAsP、铌酸锂(LiNbO3)或聚合物。所使用的材料可以有利地适于现有的要求。
根据另一个实施方案，金属层厚度可以在1nm和2000nm之间，并且另外或可替代地，掩模层厚度可以在1nm和500nm之间，并且另外或可替代地，第四族元素层厚度可以在1nm和30nm之间、特别是在1nm和5nm之间以及1nm和2nm之间。例如，金属层厚度以及掩模层厚度可以例如在20nm和200nm之间。这有利地实现以高分辨率克服结构化铬层的常见障碍。当以这种方式结构化时，抗蚀剂的高纵横比有时可能会成为障碍，特别是具有精细特征的抗蚀剂来说更是如此。例如，300nm厚的抗蚀剂层可以用于结构化100nm厚的Cr层。为了溶解100nm的凹槽，可以在深度是宽度三倍的抗蚀剂空腔中执行蚀刻。这不是大小相关蚀刻深度或大小相关底切(RIE滞后)的唯一原因，但却是一个重要原因。本文提出的方法可以有利地用于制备更薄的蚀刻掩模，例如一个或两个纳米量级。这可以极大地减少诸如抗蚀剂侧壁的阴影或所谓的负载效应的影响。此外，可以通过将致密特性引入衬底中来避免应力。与具有功能层的替代涂层相比，这可能是一个优势，特别是对于对弯曲敏感的产品来说。
在有利的实施方案中，第四族元素层可以很薄得施加，使得所施加的第四族元素被完全吸收到处理区域处的相互扩散区中。然后，那里的表面可以不含纯第四族元素。
根据另一个实施方案，在施加步骤中，可以利用溅射或气相沉积施加金属层，和/或另外或可替代地，在涂覆步骤中，可以利用溅射或气相沉积用该第四族元素层涂覆该衬底。有利地，可通过使用这种已知方法来节省时间和成本。
根据另一个实施方案，该方法可以包括清洁暴露后的处理区域表面的步骤，其中该清洁步骤可以在该结构化步骤之后并且在该涂覆步骤之前执行。例如，可以通过干法蚀刻，特别是溅射蚀刻或等离子体蚀刻或无等离子体热气蚀刻来执行清洁。有利地，在清洁步骤中，结构化掩模层和通过结构化暴露的金属层的表面可以被最佳地制备用于利用第四族元素层进行涂覆。
另外，提出了一种在衬底中蚀刻结构的方法，其中该方法包括根据上文提出的方法的一种变体制备蚀刻掩模的步骤和使用该蚀刻掩模在衬底中进行深度蚀刻的步骤。有利地，通过使用根据上文提出的制备方法而制备的蚀刻掩模，可以最佳地实现所有上述提及的优点。
例如，在衬底中蚀刻的结构可以具有高分辨率和低曝光成本的精细SiO2柱阵列。例如，这些对于光学浸没传感器或作为具有具体折射率的超材料可能是有利的。这些柱上非常薄的疏水涂层可以产生莲花效应，以使表面极其疏水。例如，柱可以由纯SiO2制成，并且对由UV辐射和腐蚀引起的退化具有高度抗性。
根据一个实施方案，可以通过反应离子蚀刻(RIE)或反应离子深度蚀刻(DRIE)来在衬底中进行深度蚀刻。有利地，深度蚀刻因此可以在均匀性、蚀刻速率、蚀刻轮廓和选择性方面高度可控地进行，例如用于微系统技术和纳米系统技术的形貌结构的制备。
有利地，也可以提供去除蚀刻掩模。去除蚀刻掩模可以包括去除相互扩散区和保留在相互扩散区下面的金属层。可以保持在衬底中蚀刻的结构。然后，具有蚀刻结构的衬底可以没有金属层。如果要制备光学部件，则这可能是特别有利的。去除蚀刻掩模可以与在衬底中进行深度蚀刻同时执行和/或在衬底中进行深度蚀刻之后执行。蚀刻掩模可以在深度蚀刻之后有利地被去除。在深度蚀刻期间已经开始去除蚀刻掩模也是有利的。例如，在深度蚀刻期间，可以部分或完全去除相互扩散区。有利地，可以保持金属层的至少一部分，直到深度蚀刻结束，从而确保掩蔽直到深度蚀刻结束。
另外，提出了第四族元素层在制备相对于在金属层上的用于掩蔽此金属层的抗蚀剂掩模反转的辅助掩模时的一种用途，该金属层包括过渡金属和/或铝，并且辅助掩模由第四族元素和金属的合金形成，特别是由金属硅化物形成。该合金可以存在于金属层与第四族元素层之间的界面处的相互扩散区中。
金属层可以有利地由过渡金属或铝组成。由单一金属组成的金属层可以具有这样的优点，即该金属层可以更为可重复的方式制备。
另外，提出了一种用于制备掩模的结构，该结构包括衬底、布置在衬底上的包括至少一种过渡金属或铝的连续金属层、布置在金属层上的结构化掩模层，该结构化掩模层具有掩模层被中断的至少一个处理区域，其中金属层在处理区域表面上覆盖有相互扩散区，该相互扩散区包括过渡金属或铝与第四族元素的合金，特别是其中该合金包括硅。不与第四族元素合金化的金属层的材料可以被布置在相互扩散区与衬底之间。这种材料可以表示处理区域中金属层的不含第四族元素部分。这可以构成层厚度的最大比例，而相互扩散区的层厚度可以小于合金层厚度和不含第四族元素的层厚度的总层厚度的10％、有利地小于2％。例如，相互扩散区的层厚度可以在1nm和10nm之间、有利地在1nm和5nm之间、特别有利地在1nm和3nm之间。有利地，相互扩散区因此可以仅形成在金属层的表面上，而处理区域内部和外部的金属层可以具有基本上均匀的层厚度。在相互扩散区中形成的金属与第四族元素的合金仅可以存在于掩模层的中断位置。在不间断位置处，即在处理区域之外，掩模层可以直接布置在金属层上，而在处理区域中没有掩模层材料。用于制备掩模的结构可以被理解为半成品，利用该半成品可以制备掩模。通过去除掩模层，掩模可以由用于制备掩模的结构制成。此掩模可以被视为相对于掩模层反转的辅助掩模。由这种半成品制成的掩模可用于在衬底中蚀刻结构，以便制备期望的产品。
所提出的方法可以在例如软件或硬件中实施，或者在例如控制单元中以软件和硬件的混合形式实施。
此处提出的方法还产生了一种装置，该装置被设计为此处提出的方法变体中在对应装置中执行、控制或实施各步骤。本发明呈装置形式的此实施方案变体可以使得能够快速且高效地解决本发明背后的目的。
出于此目的，该装置可以具有用于处理信号或数据的至少一个计算单元、用于存储信号或数据的至少一个存储单元、与传感器或致动器介接的用于从传感器读取传感器信号或用于向致动器输出数据或控制信号的至少一个接口，和/或用于读取或输出嵌入在通信协议中的数据的至少一个通信接口。计算单元例如可以是信号处理器、微控制器等，其中存储单元可以是闪存、EEPROM或磁存储单元。通信接口可以被设计为无线地和/或以线路绑定的方式读取或输出数据，其中可以读取或输出线路绑定的数据的通信接口可以例如从对应数据传输线上以电或光学方式读取这些数据或将这些数据输出到对应数据传输线中。
在本发明情况下，装置可以被理解为意指处理传感器信号并根据这些信号输出控制和/或数据信号的电气装置。该装置可以具有接口，该接口可以被设计为硬件和/或软件。在硬件实施方案中，接口例如可以是所谓的系统ASIC的一部分，其包括装置的各种功能。然而，接口也可以是单独的集成电路，或者至少部分由分立部件组成。在软件设计中，接口可以是软件模块，例如，除了其他软件模块之外，这些软件模块还存在于微控制器上。
附图说明
此处提出的方法的示例性实施方案在附图中示出，并且在下面的描述中更详细地解释。示出以下附图：
图1为制备蚀刻掩模的方法的示例性实施方案的流程图；
图2为制备蚀刻掩模的方法的示例性实施方案的流程图；
图3为与传统工艺步骤相比在制备蚀刻掩模的方法中各种工艺步骤的示例性实施方案的示意性图示；
图4为在施加第四族元素层之前用于制备蚀刻掩模的结构的示意性图示；
图5为在施加第四族元素层之后用于制备蚀刻掩模的结构的示意性图示；
图6为在辅助掩模阶段用于制备蚀刻掩模的结构的示意性图示；
图7为所制备的蚀刻掩模的示意性图示；
图8为利用蚀刻掩模在衬底中蚀刻的结构的示意性图示；
图9为在衬底中蚀刻的结构与在衬底中蚀刻的另一个结构的透视俯视图；
图10为用于在衬底中蚀刻结构的方法的示例性实施方案的流程图；
图11为用于控制用于在衬底中蚀刻结构的方法的装置的示例性实施方案的框图；并且
图12为在制备蚀刻掩模的方法中各种工艺步骤的示例性实施方案的示意性表示；
图13示出了用于制备蚀刻掩模的结构；
图14示出了用于制备蚀刻掩模的另一个结构；
图15示出了另一个工艺步骤。
具体实施方式
在本发明的有利示例性实施方案的以下描述中，相同或相似的附图标记用于各种附图中示出的并且具有相似效果的元件，其中省略了对这些元件的重复描述。
图1示出了制备蚀刻掩模的方法100的示例性实施方案的流程图。方法100包括设置衬底的步骤105，仅通过举例的方式，该衬底是碳化硅晶片。在另一个示例性实施方案中，衬底也可以由玻璃、石英玻璃、石英单晶、硅(Si)、锗(Ge)、BiTe、砷化镓(GaAs)、磷化铟(InP)、GaInAsP或聚合物形成。
在设置步骤105之后进行将金属层施加到衬底的步骤110，该金属层包括过渡金属或铝，该金属层在此示例性实施方案中是铬(Cr)。在另一个示例性实施方案中，金属层也可以由钛(Ti)、锆(Zr)、钽(Ta)、钼(Mo)和另外或可替代地钨(W)以及另外或可替代地铝形成，或者包括这些金属中的至少一种金属。仅通过举例的方式，该示例性实施方案中的金属层具有30nm的金属层厚度。在其他示例性实施方案中，金属层厚度可以在1nm和200nm之间。在此示例性实施方案中，金属层通过气相沉积来施加。在其他示例性实施方案中，金属层也可以通过溅射来施加。
接下来是步骤115，即将掩模层施加到涂覆有金属层的衬底上。在此示例性实施方案中，仅通过举例的方式，具有正性抗蚀剂的光刻胶层用作掩模层，掩模层仅通过举例的方式具有100nm的掩模层厚度。在另一个示例性实施方案中，掩模层厚度可以介于1nm与500nm之间。
在结构化掩模层的后续步骤120中结构化掩模层，其中金属层暴露在处理区域处。在此示例性实施方案中，通过曝光和显影正性抗蚀剂层来执行结构化120。在另一个示例性实施方案中，结构化也可以利用电子束来执行。
在后续的涂覆步骤125中，用第四族元素层涂覆衬底，在此示例性实施方案中，第四族元素层由硅形成。在另一个示例性实施方案中，第四族元素层可以另外或可替代地含有IV主族的其他元素，并且另外或可替代地仅由硅部分形成。在此示例性实施方案中，仅通过举例的方式，第四族元素层具有6nm的第四族元素层厚度并且通过溅射来施加。在另一个示例性实施方案中，第四族元素层可以具有介于1nm和30nm之间的厚度，并且可以通过气相沉积来施加。在涂覆步骤125中，过渡金属或铝与第四族元素之间的相互扩散区在处理区域、在金属层与第四族元素层之间的界面处形成。在此示例性实施方案中，形成仅包括Cr3Si的过渡金属硅化物层。在其他示例性实施方案中，TiSi、TiSi2、Ti5Si4、Ti5Si3、ZrSi2、Zr3Si2、Zr3Si、Zr5Si4、TaSi2、Ta5Si3、Cr5Si3、CrSi、CrSi2、MoSi2、Mo3Si、Mo5Si3、WSi2或W5Si3或AlxSiy也可以在相互扩散区处形成。
之后进行去除掩模层的步骤130，其中在此示例性实施方案中，还至少部分地去除第四族元素层。然而，相互扩散区仍保留。仅通过举例的方式，通过将掩模层溶解在溶剂中来去除掩模层。在其他示例性实施方案中，去除步骤也可以通过灰化以及另外或可替代地以湿化学方式以及另外或可替代地通过溶解和化学去除的组合来执行。
在去除掩模层之后，接下来是选择性蚀刻该金属层的步骤135，其中该衬底暴露在除该处理区域之外的至少一个蚀刻区域中，并且该金属层至少部分地维持在该处理区域中。在此示例性实施方案中，仅通过举例的方式，选择性蚀刻的步骤135仅通过反应离子束蚀刻(RIE)进行。在另一个示例性实施方案中，可以另外或可替代地使用非反应离子束蚀刻。可选地，选择性蚀刻也可以和另外或可替代地利用酸性蚀刻剂和另外或可替代地含卤素蚀刻剂以湿化学方式来执行。
图2示出了制备蚀刻掩模的方法100的示例性实施方案。本文所示的方法100对应于或类似于前一附图中描述的方法，不同之处在于本方法具有附加步骤。因此，在此示例性实施方案中，在结构化掩模层的步骤120之后进行清洁暴露后的处理区域的表面的步骤200。仅在清洁之后才进行用在此示例性实施方案中执行的第四族元素层涂覆衬底的步骤125。
仅通过举例的方式，在此示例性实施方案中，在涂覆步骤125之后进行去除第四族元素层的步骤205。相互扩散区保留在处理区域中。在此示例性实施方案中，使用氢氧化钾(KOH)以湿化学方式去除第四族元素层。在另一个示例性实施方案中，去除步骤可以另外或可替代地使用氢氧化钠(NaOH)并且另外或可替代地使用氢氧化铵(NH4OH)并且另外或可替代地使用有机碱性蚀刻剂来执行。
图3示出了与传统工艺步骤相比，如在先前附图中描述的，在制备蚀刻掩模的方法中各种工艺步骤的示例性实施方案的示意性图示。传统结构化策略中的差异在左侧列A中示出，并且在先前的图中描述的制备用于色调反转的蚀刻掩模的方法的工艺步骤在右侧列B中示出。在列A和列B两者中，相同形状的半成品A1和B1在本文所示的图的顶部示出。半成品A1和B1各自包括衬底300，仅通过举例的方式，该衬底是硅晶片，衬底300在每种情况下都涂覆有金属层305，仅通过举例的方式，该金属层是由铬形成的层。在每种情况下，在金属层305上布置有掩模层310，在此示例性实施方案中，该掩模层形成为正性光刻胶层。如先前附图所描述的，半成品A1和B1在结构化掩模层的步骤中示出，并且因此处于曝光315的影响下。
通过显影暴露后的掩模层310，对其执行结构化，其中金属层305在处理区域320处暴露，如在本文中使用半成品A2和B2示出的图示所示。截至目前为止，半成品A1和B1以及半成品A2和B2彼此之间都没有显示出任何差异。
制备方法的差异仅可从右侧列B所示的半成品B3中识别出。半成品B3沿掩模层310并且在处理区域320中沿金属层305和附加的第四族元素层325涂覆，在此示例性实施方案中，仅通过举例的方式，该第四族元素层由硅形成并且具有10nm的第四族元素层厚度。此处，过渡金属或可选地铝与第四族元素之间的相互扩散区330在处理区域320、在金属层305与第四族元素层325之间的界面处形成。
在此处所示的图中，在半成品B3下方的右侧列B中示出了部分去除了第四族元素层325之后的半成品B4。此处，除了相互扩散区330之外，选择性地去除了第四族元素层325，而不会留下硅薄片或围栏。
在此处示出的图示中，在半成品B4下方示出了其中掩模层310已经被去除的半成品B5。半成品B5仍然具有相互扩散区330。
在此处示出的图示中，半成品B5下方示出的半成品B6与左侧列A中示出的半成品A6形成对比。虽然在半成品A6上，但是通过用抗蚀剂掩模进行RIE蚀刻，衬底300仅在处理区域320中露出，这与半成品B6的情况恰好相反。此处，衬底300暴露在第一蚀刻区域335和第二蚀刻区域340中，而处理区域320中的金属层305的蚀刻已经被相互扩散区330阻止。
在列A所示的传统结构化策略中，现在才去除掩模层，如半成品A7所示。随后，将图案转移到衬底300上是可能的，如半成品A8和B8所示。因此，半成品A8和B8具有色调反转的图案。因此，在传统制备的半成品A8中，将图案引入到处理区域320下方的衬底300中，而在通过先前附图中提出的新制备方法制备的半成品B8中，将图案引入到蚀刻区域335、340下方的衬底300中。换句话说，与半成品B8上非常薄的CrSi掩模相比，半成品A8示出了利用厚抗蚀剂掩模的铬蚀刻，这避免了抗蚀剂边缘处的阴影效应和电荷效应。
图4示出了用于制备蚀刻掩模的结构400的示意性图示。左侧局部图示出了结构400的截面视图，而右侧局部图示出了结构400的俯视图。结构400在先前的图1和图2中描述的结构化方法步骤期间示出，并且包括涂覆有金属层305和结构化掩模层310的衬底300。在处理区域320中，金属层305露出，导致结构400中有平坦形状的孔。换句话说，此附图示出显影后的抗蚀剂图案。使用用于制备先前的图1和图2描述的蚀刻掩模的方法，具有1010个孔的针孔阵列(也可称为针孔)和示例性600nm的六边形区域在此示例性实施方案中用作性实施方案中的演示图案，以测试关键CD的处理能力。用i-line步进机执行UV曝光。
图5示出了用于制备蚀刻掩模的结构400的示意性图示。左侧局部图示出了结构400的截面视图，而右侧局部图示出了结构400的俯视图。此处示出的结构对应于或类似于先前图4中描述的结构，不同之处在于此处示出的结构400涂覆有附加的第四族元素层325。换句话说，此附图示出用硅涂覆后的抗蚀剂。
图6示出了在辅助掩模阶段用于制备蚀刻掩模的结构400的示意性图示。左侧局部图示出了结构400的截面视图，而右侧局部图示出了结构400的俯视图。此处示出的结构对应于或类似于先前图4中描述的结构，不同之处在于此处示出的结构400中去除了掩模层。因此，结构400具有用第四族元素层325钝化的相互扩散区330，该相互扩散区被布置在暴露金属层的蚀刻区域335、340之间。换句话说，此附图示出了在用KOH和抗蚀剂条进行Si蚀刻后的改性Cr表面。表面改性在SEM中显示出一定的反差。由于Cr表面的粗糙度，改性区的厚度难以测量，但是针孔看起来更像浅孔而不是突起。
图7示出了所制备的蚀刻掩模的示意性图示。左侧局部图示出了结构400的截面视图，而右侧局部图示出了在衬底中蚀刻的结构400的俯视图。此处示出的结构对应于或类似于先前图4中描述的结构，不同之处在于在蚀刻区域处去除了金属层305。换句话说，此附图示出了在RIE-Cl蚀刻后的铬。结果是Cr点直径减小。倾斜样品的右侧图像示出了位于Cr点上侧的一种非常薄的欠蚀刻膜700。这可能是欠蚀刻后剩余的相互扩散区。色调反转就是在此步骤中产生的。
图8示出了利用蚀刻掩模在衬底中蚀刻的结构的示意性图示。左侧局部图示出了结构400的截面视图，而右侧局部图示出了在衬底中蚀刻的结构400的俯视图。此处示出的结构对应于或类似于先前图4中描述的结构，不同之处在于部分去除了蚀刻区域335、340下方的衬底300。因此，示出了通过RIE-F蚀刻转移到衬底的图案。在使用RIE-F将图案转移到衬底上后，提出的工艺就完成了。图7中的薄层残留物已经消失。这对应于氟基等离子体中相互扩散区的蚀刻行为和ToF-SIMS分析。
图9示出了在衬底中蚀刻的结构400与在衬底中蚀刻的另一个结构900的透视俯视图。此处，使用先前图3描述的传统工艺制备另一结构900，并且示出了传统的正性光刻和利用孔掩模的RIE。结构400是先前图1和图2中描述的制备用于色调反转的蚀刻掩模的方法的结果。相同的光掩模和相同的抗蚀剂工艺用于产生结构400和另一结构900。为了使色调反转的结果可视化，将该结果与传统的正性光刻的图案进行比较。为此使用了相同的光掩模。传统工艺顺序的图像示出了去除Cr蚀刻掩模后的样品。Cr蚀刻掩模仍然存在于色调反转的样品中。底部粗糙度增加可能是由于特殊的玻璃衬底造成的，已知该玻璃衬底在RIE蚀刻后具有增加的底部粗糙度。
图10示出了用于在衬底中蚀刻结构的方法1000的示例性实施方案的流程图。该方法包括制备蚀刻掩模的步骤1005和使用蚀刻掩模在衬底中进行深度蚀刻的步骤1010。仅通过举例的方式，通过RIE或DRIE在衬底中执行深度蚀刻。
图11示出了用于控制用于在衬底中蚀刻结构的方法的装置1100的示例性实施方案的框图。该装置包括用于控制蚀刻掩模制备的制备单元1105和用于控制深度蚀刻的蚀刻单元1110。在另一个示例性实施方案中，装置1100还可以被设计为控制如先前图1和图2所述的制备蚀刻掩模的方法。
图12示出了如在先前图1和图2中描述的在制备蚀刻掩模的方法中各种工艺步骤的示例性实施方案的示意性图示。该表示对应于或类似于先前图3中描述的右侧列中的工艺步骤。如从半成品B6和B8可以看出，在第一蚀刻区域335中蚀刻出特别窄的沟槽，特别是与先前图3的左侧列中所示的工艺步骤相比时。图15示出了示例性实施方案的修改，其中在衬底中进行深度蚀刻之后随后去除蚀刻掩模，得到没有金属层的半成品或相应的最终产品B9。
图13以及来自图3的图示B4示出了用于制备掩模的结构。虚线所示的相互扩散区330由金属层的过渡金属或铝与第四族元素(优选地硅)的合金形成，其中金属层310在处理区域320中被相互扩散区330覆盖。金属层305被设计为时连续的，即在衬底300上的处理区域320之内和之外。在处理区域320中，掩模层310被中断。在处理区域之外，掩模层310直接布置在金属层305上，而处理区域320不含掩模层的材料。
图14以及来自图12的图示B4示出了用于制备掩模的另一个结构。此处，处理区域320被示出为相互扩散区330在掩模层310的掩蔽区域的左侧和右侧。这种用于制备掩模的结构此后可以用于在衬底中蚀刻沟槽。

Claims (13)

1.一种制备蚀刻掩模的方法（100），其中所述方法（100）包括以下步骤（105, 110,115, 120, 125, 130, 135）：
设置（105）衬底（300）；
将具有金属层厚度的金属层（305）施加（110）到所述衬底（300）上，其中所述金属层（305）包括至少一种过渡金属和/或铝，或者由至少一种过渡金属和/或铝形成；
将具有掩模层厚度的至少一个掩模层（310）施加（115）到涂覆有所述金属层（305）的所述衬底（300）上；
结构化（120）所述掩模层（310），其中所述金属层（305）暴露在至少一个处理区域（320）中；
在结构化（120）所述掩模层（310）之后，用具有第四族元素层厚度的第四族元素层（325）涂覆（125）所述衬底（300），所述第四族元素层（325）至少部分地包括第四族元素，其中在所述处理区域（320）处、在所述金属层（305）与所述第四族元素层（325）之间的界面处形成相互扩散区（330），其中所述第四族元素层（325）包括硅或由硅形成，并且所述相互扩散区（330）作为过渡金属硅化物层或硅化铝层存在；
去除（130）所述掩模层（310）；以及
选择性蚀刻（135）所述金属层（305），其中所述衬底（300）暴露在除所述处理区域（320）之外的至少一个蚀刻区域（335, 340）中，并且所述金属层（305）至少部分地维持在所述处理区域（320）中。
2.根据权利要求1所述的方法（100），包括去除所述第四族元素层（325）的步骤（205），其中所述相互扩散区（330）保留在所述处理区域（320）处，其中去除所述第四族元素层（325）在所述第四族元素层（325）的涂覆的步骤（125）之后并且在所述去除所述掩模层（310）的步骤（130）之前执行，和/或其中在去除所述掩模层（310）的所述步骤（130）中，至少部分地去除所述第四族元素层（325）。
3.根据权利要求2所述的方法（100），其中使用KOH和/或NaOH和/或NH4OH和/或有机碱性蚀刻剂以湿化学方式执行所述第四族元素层（325）的去除。
4.根据前述权利要求中任一项所述的方法（100），其中在结构化步骤（120）中，通过曝光和显影和/或利用电子束来结构化所述掩模层（310）。
5.根据权利要求1或2所述的方法（100），其中在去除所述掩模层（310）的步骤（130）中，通过灰化和/或以湿化学方式和/或通过在溶剂中溶解和/或通过溶解和化学去除的组合去除所述掩模层（310），和/或其中在选择性蚀刻步骤（135）中，所述金属层（305）的蚀刻是通过反应离子束蚀刻RIE和/或非反应离子束蚀刻和/或用酸性和/或含卤素蚀刻剂以湿化学方式执行。
6.根据权利要求1或2所述的方法（100），其中在施加步骤（110）中，所述金属层（305）由Ti、Zr、Ta、Cr、Mo和/或W组成或包括这些金属中的至少一种金属，和/或在设置步骤（105）中，所述衬底（300）设置为玻璃、石英单晶、Si、Ge、BiTe、GaAs、SiC、InP、GaInAsP或聚合物的晶片。
7.根据权利要求1或2所述的方法（100），其中所述金属层厚度在1nm和2000nm之间，并且/或者所述掩模层厚度在1nm和500nm之间，和/或所述第四族元素层厚度在1nm和30nm之间。
8.根据权利要求1或2所述的方法（100），其中在施加步骤（110）中，利用溅射或气相沉积施加所述金属层（305），和/或在涂覆步骤（125）中，利用溅射或气相沉积用所述第四族元素层（325）涂覆所述衬底（300）。
9.根据权利要求1或2所述的方法（100），包括清洁暴露后的所述处理区域（320）的表面的步骤（200），其中所述清洁步骤（200）在所述结构化步骤（120）之后并且在所述涂覆步骤（125）之前执行。
10.一种在衬底（300）中蚀刻结构的方法（1000），所述方法（1000）包括以下步骤（1005,1010）：
根据前述权利要求中任一项所述的制备蚀刻掩模的方法（100）制备（1005）蚀刻掩模；以及
使用所述蚀刻掩模在所述衬底（300）中进行深度蚀刻（1010）。
11.根据权利要求10所述的方法（1000），其中利用RIE在所述衬底（300）中执行所述深度蚀刻。
12.根据权利要求10所述的方法（1000），还包括在对所述衬底（300）进行所述深度蚀刻（1010）之后去除所述蚀刻掩模。
13.一种装置（1100），所述装置被配置为在对应单元（1105, 1110）中执行和/或控制根据前述权利要求1至12中任一项所述的方法（100, 1000）中的一种方法的步骤（105, 110,115, 120, 125, 130, 135, 1005, 1010）。
CN202280045780.4A 2021-06-28 2022-06-20 制备蚀刻掩模的方法、在衬底中蚀刻结构的方法、第四族元素层的用途以及制备掩模的结构 Active CN117581340B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021116587.3 2021-06-28
DE102021116587.3A DE102021116587B3 (de) 2021-06-28 2021-06-28 Verfahren zum Herstellen einer Ätzmaske, Verfahren zum Ätzen einer Struktur in ein Substrat, Verwendung einer Tetrelschicht
PCT/EP2022/066735 WO2023274771A1 (de) 2021-06-28 2022-06-20 Verfahren zum herstellen einer ätzmaske, verfahren zum ätzen einer struktur in ein substrat, verwendung einer tetrelschicht und struktur zum herstellen einer maske

Publications (2)

Publication Number Publication Date
CN117581340A CN117581340A (zh) 2024-02-20
CN117581340B true CN117581340B (zh) 2024-11-08

Family

ID=82020731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280045780.4A Active CN117581340B (zh) 2021-06-28 2022-06-20 制备蚀刻掩模的方法、在衬底中蚀刻结构的方法、第四族元素层的用途以及制备掩模的结构

Country Status (7)

Country Link
US (1) US20240304446A1 (zh)
EP (1) EP4364187A1 (zh)
JP (1) JP7535201B2 (zh)
KR (1) KR102672664B1 (zh)
CN (1) CN117581340B (zh)
DE (1) DE102021116587B3 (zh)
WO (1) WO2023274771A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174086A (zh) * 2006-11-02 2008-05-07 应用材料股份有限公司 使用蚀刻反应器蚀刻纳米压印模板
CN103324024A (zh) * 2006-03-10 2013-09-25 信越化学工业株式会社 光掩模基板以及光掩模制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3315719A1 (de) 1983-04-29 1984-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen
US4778563A (en) 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
JPH0661000B2 (ja) 1987-07-17 1994-08-10 富士通株式会社 マスク製造方法
US5001085A (en) 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
US5053105A (en) 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
JP3919838B2 (ja) * 1994-09-16 2007-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5651856A (en) 1996-01-22 1997-07-29 Micron Technology, Inc. Selective etch process
US6261938B1 (en) 1997-02-12 2001-07-17 Quantiscript, Inc. Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography
US6506670B2 (en) 2001-05-25 2003-01-14 Lsi Logic Corporation Self aligned gate
US6939808B2 (en) 2002-08-02 2005-09-06 Applied Materials, Inc. Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
US6746967B2 (en) 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
CN1492496A (zh) 2002-10-24 2004-04-28 旺宏电子股份有限公司 形成多层低介电常数双镶嵌连线的制程
DE10355581B4 (de) 2003-11-28 2010-01-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren und Technik zur Herstellung einer Gateelektrode unter Anwendung einer Hartmaske
JP2007115830A (ja) 2005-10-19 2007-05-10 Renesas Technology Corp 半導体装置およびその製造方法
KR101609592B1 (ko) 2011-02-17 2016-04-06 후지필름 가부시키가이샤 간극 매입용 조성물, 그것을 사용한 간극 매입 방법 및 반도체 소자의 제조 방법
JP5904958B2 (ja) 2013-03-07 2016-04-20 株式会社東芝 半導体マイクロ分析チップ及びその製造方法
US9293341B2 (en) * 2014-03-13 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
US9607842B1 (en) * 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
KR102735182B1 (ko) * 2017-05-12 2024-11-26 어플라이드 머티어리얼스, 인코포레이티드 기판들 및 챔버 컴포넌트들 상에서의 금속 실리사이드 층들의 증착
US11688805B2 (en) * 2021-05-28 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103324024A (zh) * 2006-03-10 2013-09-25 信越化学工业株式会社 光掩模基板以及光掩模制作方法
CN101174086A (zh) * 2006-11-02 2008-05-07 应用材料股份有限公司 使用蚀刻反应器蚀刻纳米压印模板

Also Published As

Publication number Publication date
WO2023274771A1 (de) 2023-01-05
CN117581340A (zh) 2024-02-20
US20240304446A1 (en) 2024-09-12
KR20240011198A (ko) 2024-01-25
JP7535201B2 (ja) 2024-08-15
DE102021116587B3 (de) 2022-07-07
EP4364187A1 (de) 2024-05-08
JP2024525449A (ja) 2024-07-12
KR102672664B1 (ko) 2024-06-04

Similar Documents

Publication Publication Date Title
US6852454B2 (en) Multi-tiered lithographic template and method of formation and use
US6387787B1 (en) Lithographic template and method of formation and use
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
US6890688B2 (en) Lithographic template and method of formation and use
CN107112212B (zh) 使用接枝聚合物材料图案化基底
US7063919B2 (en) Lithographic template having a repaired gap defect method of repair and use
JP2011505066A (ja) リフトオフ工程を用いてテンプレートを生成する方法
CN113406854A (zh) Euv光掩模及其制造方法
CN110389500A (zh) 半导体装置的制造方法
CN117916672A (zh) Euv抗蚀剂的混合显影
CN100418011C (zh) 微结构的制造方法
US7985530B2 (en) Etch-enhanced technique for lift-off patterning
EP0940719A2 (en) Photoresist film and method for forming a pattern thereof
CN117581340B (zh) 制备蚀刻掩模的方法、在衬底中蚀刻结构的方法、第四族元素层的用途以及制备掩模的结构
US11990344B2 (en) Low-cost method of making a hard mask for high resolution and low dimensional variations for the fabrication and manufacturing of micro- and nano-devices and -systems
US8512585B2 (en) Template pillar formation
US20240030029A1 (en) Patterning Method Using Secondary Resist Surface Functionalization for Mask Formation
US7585334B2 (en) Manufacturing method for molecular rulers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant