CN117577531A - 一种GaN器件的制备方法及GaN器件 - Google Patents

一种GaN器件的制备方法及GaN器件 Download PDF

Info

Publication number
CN117577531A
CN117577531A CN202311569321.9A CN202311569321A CN117577531A CN 117577531 A CN117577531 A CN 117577531A CN 202311569321 A CN202311569321 A CN 202311569321A CN 117577531 A CN117577531 A CN 117577531A
Authority
CN
China
Prior art keywords
layer
hole
gan
algan layer
gan device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311569321.9A
Other languages
English (en)
Inventor
欧阳爵
张啸
张礼杰
周建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN202311569321.9A priority Critical patent/CN117577531A/zh
Publication of CN117577531A publication Critical patent/CN117577531A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN器件的制备方法及GaN器件,制备方法包括:在衬底结构上形成氮化镓层;在所述氮化镓层的一侧形成AlGaN层;对所述AlGaN层进行清洗处理;通过氧气对清洗处理后的所述AlGaN层的表面进行等离子体处理。本发明可以降低二维电子气的阻值,使得器件的发热减少,性能提高。

Description

一种GaN器件的制备方法及GaN器件
技术领域
本发明涉及GaN器件技术领域,尤其涉及一种GaN器件的制备方法及GaN器件。
背景技术
在传统的氮化镓(GaN)器件中,在AlGaN层和氮化镓层的界面处会形成二维电子气,并且二维电子气的阻值较高,从而会导致器件的导通电阻较高,器件的发热增多,性能下降。
发明内容
本发明提供了一种GaN器件的制备方法及GaN器件,可以降低二维电子气的阻值,使得器件的发热减少,性能提高。
根据本发明的一方面,提供了一种GaN器件的制备方法,包括:
在衬底结构上形成氮化镓层;
在氮化镓层远离衬底结构的一侧形成AlGaN层;
对AlGaN层进行清洗处理;
通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理。
可选的,通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理,包括:
在氧气的等离子室中进行氧气的等离子体处理,通入氧气的流量为4000sccm,等离子室的压力为1500Mt,功率为800W。
可选的,对AlGaN层进行清洗处理,包括:
通过有机溶剂或者无机溶剂对AlGaN层进行清洗处理。
可选的,无机溶剂包括氨水、盐酸、硫酸和氢氟酸中的任意一种;
有机溶剂包括羟基多巴胺溶剂。
可选的,在氮化镓层远离衬底结构的一侧形成AlGaN层之后,还包括:
在AlGaN层远离氮化镓层的一侧制备P-GaN层。
可选的,在通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理之后,还包括:
在P-GaN层远离AlGaN层的一侧形成钝化层;
在钝化层远离P-GaN层的一侧形成二氧化硅层;
通过刻蚀二氧化硅层和钝化层形成第一通孔、第二通孔和第三通孔;其中,第三通孔位于第一通孔远离第二通孔的一侧;第一通孔贯穿二氧化硅层和钝化层至P-GaN层,第一通孔在P-GaN层的垂直投影位于P-GaN层内,第二通孔和第三通孔贯穿二氧化硅层和钝化层至AlGaN层;
在第一通孔、第二通孔和第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属。
可选的,在第一通孔、第二通孔和第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属,包括:
通过物理气相沉积在第一通孔、第二通孔和第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属。
可选的,钝化层的材料包括氮化硅和二氧化硅中的任意一种。
根据本发明的另一方面,提供了一种GaN器件,采用本发明实施例任意的GaN器件的制备方法制备。
本发明实施例技术方案提供的GaN器件的制备方法,包括:在衬底结构上形成氮化镓层;在氮化镓层远离衬底结构的一侧形成AlGaN层;对AlGaN层进行清洗处理;通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理。可以使得AlGaN层的表面失配应变,使得内层中的AlGaN遇到内应力导致自发极化,增加二维电子气的浓度,使得导通电流增大,在电压不变的条件下,二维电子气的阻值降低,器件的导通电阻减小,使得器件的发热减少,性能提高。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种GaN器件的制备方法的流程图。
图2是本发明实施例提供的一种GaN器件的结构示意图。
图3是本发明实施例提供的GaN器件的阻值示意图。
图4是本发明实施例提供的又一种GaN器件的制备方法的流程图。
图5是本发明实施例提供的又一种GaN器件的结构示意图。
图6是本发明实施例提供的又一种GaN器件的结构示意图。
图7是本发明实施例提供的又一种GaN器件的结构示意图。
图8是本发明实施例提供的又一种GaN器件的结构示意图。
图9是本发明实施例提供的又一种GaN器件的结构示意图。
图10是本发明实施例提供的又一种GaN器件的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种GaN器件的制备方法,图1是本发明实施例提供的一种GaN器件的制备方法的流程图,参考图1,制备方法包括:
S110、在衬底结构上形成氮化镓层。
其中,图2是本发明实施例提供的一种GaN器件的结构示意图,参考图2,在衬底结构10上通过外延生长技术形成氮化镓层20,氮化镓层为p型氮化镓层。
S120、在氮化镓层远离衬底结构的一侧形成AlGaN层。
其中,衬底结构可以包括依次层叠设置的衬底、成核层、缓冲层,衬底的材料可以为硅、碳化硅和蓝宝石中的任意一种。成核层为缓冲层的生长提供成核位点,缓冲层用于降低过渡层与衬底之间的晶格失配和热失配。参考图2,通过外延生长技术在氮化镓层20远离衬底结构10的一侧形成AlGaN层30,AlGaN和氮化镓异质结在异质结界面处会存在大量的二维电子气。
S130、对AlGaN层进行清洗处理。
其中,可以通过有机溶剂或者无机溶剂对AlGaN层的表面进行清洗处理,可以清除AlGaN层表面的污染,有利于提高器件的性能。示例性的,无机溶剂可以为氨水;有机溶剂可以为盐酸、硫酸、氢氟酸、羟基多巴胺溶剂中的任意一种。
S140、通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理。
其中,通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理,形成表面异质结,可以在氧气的等离子室中进行氧气的等离子体处理,通入氧气的流量为4000sccm,等离子室的压力为1500Mt,功率为800W,氧气和AlGaN层中的铝离子会发生反应,AlGaN层的表面失配应变,使得内层中的AlGaN遇到内应力导致自发极化,增加二维电子气的浓度,使得导通电流增大,在电压不变的条件下,二维电子气的阻值降低,器件的导通电阻减小,使得器件的发热减少,性能提高。在氮化镓器件的生产过程中,通常以25片晶圆作为一个批号生产,每一个晶圆表示一个氮化镓器件,对器件进行电阻值测量时,需要将25个晶圆放在晶舟的不同位置处,位置编号为1-25,保证25个晶圆的基本条件均相同。图3是本发明实施例提供的GaN器件的阻值示意图,参考图3,图3是对24个晶圆进行比较的结果图,横坐标为氮化镓器件在晶舟不同位置的编号,纵坐标为电阻值。对于编号01-22的氮化镓器件只对AlGaN层的表面进行清洗处理;对编号23、编号24的氮化镓器件先对AlGaN层的表面进行清洗处理,再通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理,在图3中可以明显观察出,对于通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理后的氮化镓器件的电阻值低于仅只对AlGaN层的表面进行清洗处理的氮化镓器件,可以使得器件的发热减少,性能提高。
本发明实施例技术方案提供的GaN器件的制备方法,包括:在衬底结构上形成氮化镓层;在氮化镓层远离衬底结构的一侧形成AlGaN层;对AlGaN层进行清洗处理;通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理。可以使得AlGaN层的表面失配应变,使得内层中的AlGaN遇到内应力导致自发极化,增加二维电子气的浓度,使得导通电流增大,在电压不变的条件下,二维电子气的阻值降低,器件的导通电阻减小,使得器件的发热减少,性能提高。
可选的,通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理,包括:在氧气的等离子室中进行氧气的等离子体处理,通入氧气的流量为4000sccm,等离子室的压力为1500Mt,功率为800W。
其中,在氧气的等离子室中进行氧气的等离子体处理,通入氧气的流量为4000sccm,等离子室的压力为1500Mt,功率为800W,可以增加二维电子气的浓度,使得导通电流增大,在电压不变的条件下,二维电子气的阻值降低,器件的导通电阻减小,使得器件的发热减少,性能提高。
可选的,对AlGaN层进行清洗处理,包括:通过有机溶剂或者无机溶剂对AlGaN层进行清洗处理。
其中,通过有机溶剂或者无机溶剂对AlGaN层进行清洗处理,可以清除AlGaN层表面的污染,有利于提高器件的性能。
可选的,无机溶剂包括氨水、盐酸、硫酸和氢氟酸中的任意一种;有机溶剂包括羟基多巴胺溶剂。
其中,采用氨水、盐酸、硫酸、氢氟酸、羟基多巴胺溶剂中的任意一种对AlGaN层进行清洗处理,工艺成熟,可以清除AlGaN层表面的污染,有利于提高器件的性能。
可选的,在氮化镓层远离衬底结构的一侧形成AlGaN层之后,还包括:在AlGaN层远离氮化镓层的一侧制备P-GaN层。
其中,参考图2,通过外延生长制备P-GaN层50,工艺简单。
可选的,图4是本发明实施例提供的又一种GaN器件的制备方法的流程图,参考图4,制备方法包括:
S210、在衬底结构上形成氮化镓层。
S220、在氮化镓层远离衬底结构的一侧形成AlGaN层。
S230、在AlGaN层远离氮化镓层的一侧制备P-GaN层。
S240、对AlGaN层进行清洗处理。
S250、通过氧气对清洗处理后的AlGaN层的表面进行等离子体处理。
其中,S210-S220与S110-S120具有相同的有益效果,S240-S250与S130-S140具有相同的有益效果。
S260、在P-GaN层远离AlGaN层的一侧形成钝化层。
其中,图5是本发明实施例提供的又一种GaN器件的结构示意图,参考图5,在P-GaN层50远离AlGaN层30的一侧形成钝化层70,钝化层70可以起到保护器件的作用,可以保护器件免受潮、划伤和粘污的影响。
S270、在钝化层远离P-GaN层的一侧形成二氧化硅层。
其中,图6是本发明实施例提供的又一种GaN器件的结构示意图,参考图6,可以通过化学气相沉积在钝化层70远离P-GaN层50的一侧形成二氧化硅层80。
S280、通过刻蚀二氧化硅层和钝化层形成第一通孔、第二通孔和第三通孔;其中,第三通孔位于第一通孔远离第二通孔的一侧;第一通孔贯穿二氧化硅层和钝化层至P-GaN层,第一通孔在P-GaN层的垂直投影位于P-GaN层内,第二通孔和第三通孔贯穿二氧化硅层和钝化层至AlGaN层。
其中,图7是本发明实施例提供的又一种GaN器件的结构示意图,参考图7,在二氧化硅层远离钝化层的一侧形成光刻胶90,并通过曝光显影形成图7的光刻胶90的图案。图8是本发明实施例提供的又一种GaN器件的结构示意图,图9是本发明实施例提供的又一种GaN器件的结构示意图,参考图8和图9,再通过刻蚀二氧化硅层80和钝化层70形成第一通孔91、第二通孔92和第三通孔93,然后再去除光刻胶90,形成图9的结构。
S290、在第一通孔、第二通孔和第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属。
其中,图10是本发明实施例提供的又一种GaN器件的结构示意图,参考图9和图10,可以在第一通孔91、第二通孔92和第三通孔93内部通过物理气相沉积沉积金属,形成栅极金属51、源极金属40和漏极金属60,金属材料可以为铝、铜、或者是铝铜合金。
可选的,在钝化层远离P-GaN层的一侧形成二氧化硅层,包括:通过化学气相沉积在钝化层远离P-GaN层的一侧形成二氧化硅层。
可选的,在第一通孔、第二通孔和第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属,包括:通过物理气相沉积在第一通孔、第二通孔和第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属。
可选的,钝化层的材料包括氮化硅和二氧化硅中的任意一种。
其中,氮化硅和二氧化硅材料的成本较低,工艺制备成熟。
本发明实施例在上述实施例的基础上还提供了一种GaN器件,采用本发明任意实施所述的GaN器件的制备方法制备。
本发明实施例提供的GaN器件,可以使得AlGaN层的表面失配应变,使得内层中的AlGaN遇到内应力导致自发极化,增加二维电子气的浓度,使得导通电流增大,在电压不变的条件下,二维电子气的阻值降低,器件的导通电阻减小,使得器件的发热减少,性能提高。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。

Claims (9)

1.一种GaN器件的制备方法,其特征在于,包括:
在衬底结构上形成氮化镓层;
在所述氮化镓层远离衬底结构的一侧形成AlGaN层;
对所述AlGaN层进行清洗处理;
通过氧气对清洗处理后的所述AlGaN层的表面进行等离子体处理。
2.根据权利要求1所述的GaN器件的制备方法,其特征在于,通过氧气对清洗处理后的所述AlGaN层的表面进行等离子体处理,包括:
在氧气的等离子室中进行氧气的等离子体处理,通入氧气的流量为4000sccm,等离子室的压力为1500Mt,功率为800W。
3.根据权利要求1所述的GaN器件的制备方法,其特征在于,对所述AlGaN层进行清洗处理,包括:
通过有机溶剂或者无机溶剂对所述AlGaN层进行清洗处理。
4.根据权利要求3所述的GaN器件的制备方法,其特征在于:
所述无机溶剂包括氨水、盐酸、硫酸和氢氟酸中的任意一种;
所述有机溶剂包括羟基多巴胺溶剂。
5.根据权利要求1所述的GaN器件的制备方法,其特征在于,在所述氮化镓层远离衬底结构的一侧形成AlGaN层之后,还包括:
在AlGaN层远离氮化镓层的一侧制备P-GaN层。
6.根据权利要求5所述的GaN器件的制备方法,其特征在于,在通过氧气对清洗处理后的所述AlGaN层的表面进行等离子体处理之后,还包括:在所述P-GaN层远离所述AlGaN层的一侧形成钝化层;
在所述钝化层远离所述P-GaN层的一侧形成二氧化硅层;
通过刻蚀所述二氧化硅层和所述钝化层形成第一通孔、第二通孔和第三通孔;其中,所述第三通孔位于所述第一通孔远离所述第二通孔的一侧;所述第一通孔贯穿所述二氧化硅层和所述钝化层至所述P-GaN层,所述第一通孔在所述P-GaN层的垂直投影位于所述P-GaN层内,所述第二通孔和所述第三通孔贯穿所述二氧化硅层和所述钝化层至所述AlGaN层;
在所述第一通孔、所述第二通孔和所述第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属。
7.根据权利要求6所述的GaN器件的制备方法,其特征在于,在所述第一通孔、所述第二通孔和所述第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属,包括:
通过物理气相沉积在所述第一通孔、所述第二通孔和所述第三通孔内部沉积金属,形成栅极金属、源极金属和漏极金属。
8.根据权利要求7所述的GaN器件的制备方法,其特征在于:
所述钝化层的材料包括氮化硅和二氧化硅中的任意一种。
9.一种GaN器件,其特征在于,采用权利要求1-8任一项所述的GaN器件的制备方法制备。
CN202311569321.9A 2023-11-22 2023-11-22 一种GaN器件的制备方法及GaN器件 Pending CN117577531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311569321.9A CN117577531A (zh) 2023-11-22 2023-11-22 一种GaN器件的制备方法及GaN器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311569321.9A CN117577531A (zh) 2023-11-22 2023-11-22 一种GaN器件的制备方法及GaN器件

Publications (1)

Publication Number Publication Date
CN117577531A true CN117577531A (zh) 2024-02-20

Family

ID=89885916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311569321.9A Pending CN117577531A (zh) 2023-11-22 2023-11-22 一种GaN器件的制备方法及GaN器件

Country Status (1)

Country Link
CN (1) CN117577531A (zh)

Similar Documents

Publication Publication Date Title
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
JP2021044556A (ja) ノーマリーオフiii−窒化物トランジスタ
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
JP2008507843A (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
JP4876927B2 (ja) 半導体デバイスを形成する方法
CN101162693B (zh) 氮化镓表面低损伤蚀刻
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
JP3630068B2 (ja) 半導体装置の製造方法
CN113488530A (zh) 一种p型氮化镓基器件的电极及其制备方法和用途
CN105374869B (zh) 具有原位栅介质的AlGaN/GaN异质结器件及其制作方法
CN115602540B (zh) 一种增强型GaN功率器件的制造方法
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管
CN210092091U (zh) 一种辅助掺杂实现常关型GaN HEMT器件
CN117577531A (zh) 一种GaN器件的制备方法及GaN器件
JP5056206B2 (ja) Iii族窒化物系半導体トランジスタおよびiii族窒化物半導体積層ウエハ
CN107195548B (zh) InAs/AlSb HEMT及MOS-HEMT器件的制备方法
JP7057473B1 (ja) 半導体装置および半導体装置の製造方法
US11626483B2 (en) Low-leakage regrown GaN p-n junctions for GaN power devices
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN112951911A (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
CN108695383A (zh) 实现高频mis-hemt的方法及mis-hemt器件
TWI394217B (zh) 雙極性電晶體的製造方法
Tang et al. Recess-Patterned Ohmic Contact Technology for AlGaN/GaN Heterostructures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination