CN113488530A - 一种p型氮化镓基器件的电极及其制备方法和用途 - Google Patents
一种p型氮化镓基器件的电极及其制备方法和用途 Download PDFInfo
- Publication number
- CN113488530A CN113488530A CN202110795264.0A CN202110795264A CN113488530A CN 113488530 A CN113488530 A CN 113488530A CN 202110795264 A CN202110795264 A CN 202110795264A CN 113488530 A CN113488530 A CN 113488530A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- type gallium
- electrode
- layer
- based device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 182
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 173
- 238000002360 preparation method Methods 0.000 title abstract description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 98
- 239000010931 gold Substances 0.000 claims abstract description 76
- 229910052737 gold Inorganic materials 0.000 claims abstract description 61
- 229910000480 nickel oxide Inorganic materials 0.000 claims abstract description 56
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 49
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 18
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 13
- 238000011161 development Methods 0.000 claims description 11
- 230000018109 developmental process Effects 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000004528 spin coating Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 230000007261 regionalization Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 25
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 239000000969 carrier Substances 0.000 abstract 1
- 229910052723 transition metal Inorganic materials 0.000 abstract 1
- 150000003624 transition metals Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 181
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 48
- 229910052759 nickel Inorganic materials 0.000 description 21
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- -1 fluorine ions Chemical class 0.000 description 6
- 241000208140 Acer Species 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- CHWRSCGUEQEHOH-UHFFFAOYSA-N potassium oxide Chemical compound [O-2].[K+].[K+] CHWRSCGUEQEHOH-UHFFFAOYSA-N 0.000 description 5
- 229910001950 potassium oxide Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000002791 soaking Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910017398 Au—Ni Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种p型氮化镓基器件的电极及其制备方法和用途。所述电极包括依次层叠设置的氧化镍层、铂层和金层，其中，所述氧化镍层为P型结构，所述铂层位于所述P型氧化镍层和金层的中间，所述氧化镍层为p型氮化镓基器件的欧姆接触层。本发明所提供的p型氮化镓基器件的电极，用于p型氮化镓基器件的源极和漏极，通过引入P型NiO层，过渡金属和半导体界面的肖特基势垒高度，使更多的载流子在金属和半导体间流动，同时通过超高真空热处理，解决了Ga2O3污染层导致的肖特基势垒高度升高问题，降低了器件源漏极欧姆接触电阻，提高了p型氮化镓基晶体管的性能，使得p型氮化镓基器件能够在CMOS电路发挥更大的作用，从劣势变为优势。
Description
技术领域
本发明属于半导体器件的技术领域，涉及一种p型氮化镓基器件的电极及其制备方法和用途。
背景技术
宽禁带(WBG)半导体(例如碳化硅SiC和氮化镓GaN)，被认为是下一代电力电子设备中最具潜力的材料。它们凭借超凡的物理特性，如禁带宽度>3ev，高临界电场(2-4MV/cm)和低的固有载流子浓度(-〖10〗^(-10)〖cm〗^(-3))，可用于制造比硅材料更能在高压，高温和高频下工作的器件。GaN材料作为宽禁带半导体材料的主流材料，它的一个特殊方面是可以生长AlGaN/GaN异质结构，通过压电极化梯度在界面处生成二维电子气(2DEG)，2DEG的存在使得基于GaN的高电子迁移率晶体管(HEMT)相对于Si和SiC器件，具有更低的沟道电阻。HEMT因其高的电子迁移率、饱和速度、异质结界面处的高载流子浓度、高击穿场和低热阻等诸多优点，而在高功率及高温应用中引起了广泛关注。随着高集成化的发展，GaN HEMT因具有更低的沟道电阻，所以被用来做COMS晶体管的沟道材料，有效提高了高功率栅极驱动电路的效率。
但是，p-type GaN晶体管的性能仍然明显低于n-type GaN器件的性能，这极大的削弱了CMOS电路的pull-up network。造成p-type GaN晶体管性能差的一个重要因素是p-type GaN器件的源极/漏极的欧姆接触质量差，这是由于p-type掺杂剂的活化能大，而造成电离受体的密度低引起的。欧姆接触是GaN晶体管的基石，是将器件与外部电路连通的桥梁，用于电信号的传输，人们对欧姆接触电阻的期待是越小越好。欧姆电阻越小，损耗就越小，器件效率就高。欧姆接触与金属/半导体肖特基势垒高度φ_B有关，φ_B与金属的功函数φ_m相关，可以通过选择合适的φ_m值的金属材料来降低欧姆电阻。因此为p-type GaN寻找有效的接触金属方案是一个巨大的挑战。
人们在为p-type GaN选择合适的金属材料方案方面做了大量的研究，目前存在的欧姆金属组合方案有Cr/Au、Pt/Au、Pd/Au、Pt/Ni/Au、Pd/Ni/Au、Ni/Au、Ta/Ti、Pt/Ni/Au、Ni/Pd/Au、Ti/Pt/Au、Ni/ITO、Ru、Ir、Ru/Ni、Ir/Ni、Au/Ni/Au、Ni/AlZnO、Ni/Ag、Pd/Ni/Au、Ag、Ni/Au/TaN/Ti/Au、Ni/Au/TiN/Ti/Au、Ni/Au/ZrN/Ti/Au、Ni/Ag/Ni、Ni/Ag/Au或Pd/Pt/Au。ρc(比接触电阻，用来描述欧姆接触阻值)范围在〖10〗^(-1)～〖10〗^(-5)Ω〖cm〗^2，比n-type GaN的值高约1-2个数量级，现有的金属材料方案还是无法满足发展需求，因此在为p-type GaN形成稳定可靠且欧姆阻值小的金属材料方案方面，还有很大的前进空间。
CN111599865A公开了一种GaN基P沟道MOSFET及其制备方法，属于电子材料技术领域。本发明利用氟正离子注入氮化镓(GaN)后形成的二维空穴气(2DHG)能够在GaN表面层以下形成导电沟道的原理，将氟离子注入GaN制备出了一种GaN基P沟道MOSFET。该文献中采用离子注入的方法对源漏极电极区进行N型注入掺杂，增加接触层的掺杂浓度，提高了隧穿几率，从而减小欧姆接触电阻，但这种工艺较为复杂，成本较高，注入的离子需要1000摄氏度以上温度才能激活，这种高温可能会影响材料其他性能。
CN104409344A公开了一种降低Ni/Au与p-GaN欧姆接触的比接触电阻率的方法，包括如下步骤：步骤1：在p-GaN层上生长重掺杂的p-GaN薄层；步骤2：对p-GaN层和p-GaN薄层进行Mg激活退火；步骤3：在p-GaN薄层上生长重掺杂的p-InGaN薄层；步骤4：对p-InGaN薄层进行Mg激活退火，形成样品；步骤5：将样品表面进行处理，在样品表面光刻，形成图形；步骤6：在样品的表面通过电子束蒸发来蒸发Ni/Au金属层；步骤7：将多余的Ni/Au金属层剥离；步骤8：退火形成Ni/Au合金，形成欧姆接触，完成制备。该文献中Ni/Au组合存在一些缺陷，主要体现在Au的向内扩散，Ni向外扩散和Au向内扩散形成的Au-Ni固溶体以及Ni向外扩散在金属表面形成NiO。使得氮化镓的欧姆接触电阻变高。
如何降低p型氮化镓基器件中金属半导体接触面的肖特基势垒高度，阻止金属层被氧化，降低p型氮化镓基器件的欧姆接触电阻，是亟待解决的技术问题。
发明内容
本发明的目的在于提供一种p型氮化镓基器件的电极及其制备方法和用途。本发明所提供的p型氮化镓基器件的电极，用于p型氮化镓基器件的源极和漏极，解决了电极中金属层的氧化问题，还降低了器件中金属/半导体接触面的肖特基势垒高度，同时通过超高真空热处理，解决了Ga2O3污染层导致的肖特基势垒高度升高问题，降低了器件源漏极欧姆接触电阻，提高了p型氮化镓基晶体管的性能，使得p型氮化镓基器件能够在CMOS电路发挥更大的作用，从劣势变为优势。
为达到此发明目的，本发明采用以下技术方案：
第一方面，本发明提供一种p型氮化镓基器件的电极，所述电极包括依次层叠设置的氧化镍层、铂层和金层，其中，所述氧化镍层为P型结构，所述铂层位于所述氧化镍层和金层的中间，所述氧化镍层为p型氮化镓基器件的欧姆接触层。
本发明所提供的电极中，金层作为电极的保护层，利用Au的稳定性，阻止了金属层被氧化，铂层作为电极的中间阻挡层，阻止了Au和NiO的扩散，用P型结构的NiO来取代Ni金属，NiO属于半导体，它的功函数对比Ni更接近p-GaN,与p-GaN因此NiO/p-GaN之间形成的肖特基势垒高度要低于Ni/p-GaN，从而降低了金属半导体接触面的肖特基势垒高度，改善了p型氮化镓基器件中电极(源极和漏极)欧姆接触电阻高的问题。
现阶段中，Ni/Au组合能形成稳定且阻值较小的欧姆接触，在Ni与p型氮化镓基器件的接触界面处形成了薄的p型半导体NiO层，NiO层使得肖特基势垒高度φ_B(0.19eV)降低，从而能够得到较小的ρc。NiO层的来源分为两部分，第一部分是，在源漏极金属沉积后，把器件放进N2/O2环境氛围里进行高温退火，在退火过程中生成NiO层。第二部分是，金属Ni和p-type GaN表面的Ga2O3发生反应，把Ga2O3中的氧元素夺过来形成NiO。MOCVD技术生长p-type GaN外延片后或对外延片进行化学清洗后，外延片暴露在空气中会在表面形成大约2nm厚的Ga2O3层。Ga2O3吸收周围环境的C、O元素从而形成一层污染层，将接触面的肖特基势垒高度提高了0.2～0.3eV,从而提高了ρc。金属Ni和p-type GaN表面的Ga2O3发生反应，就能将表面的污染层去除，消除了污染层在载流子传输通过界面的过程中起到的阻挡作用，并且生成了NiO，降低了肖特基势垒，而本发明中，直接将原有的镍层用P型氧化镍层代替，进一步降低了肖特基势垒，同时加入铂层这一中间阻挡层，又阻挡了Au和NiO的进一步扩散，进一步的降低了器件的欧姆接触电阻，从而提高了源漏极金属电极的导电性，用来做COMS晶体管的沟道材料，有效提高了高功率栅极驱动电路的效率。
优选地，所述电极的厚度为60～200nm，例如60nm、70nm、80n、90nm、100nm、110nm、120nm、130nm、140nm、150nm、160nm或170nm、180nm、190nm或200nm等。
本发明中，电极的厚度不能过厚，过厚会导致非源漏极区域的金属在剥离过程中不能完全脱落，同时也不能过薄，过薄会导致造成电极的热稳定性差。
优选地，所述铂层的厚度大于或等于氧化镍层的厚度且小于金层的厚度。
优选地，所述氧化镍层的厚度为5～50nm，例如5nm、8nm、10nm、13nm、15nm、18nm、25nm、30nm、40nm或50nm等。
优选地，所述铂层的厚度为5～50nm，例如5nm、8nm、10nm、13nm、15nm、18nm、25nm、30nm、40nm或50nm等等。
优选地，所述金层的厚度为50～100nm，例如50nm、55nm、60nm、65nm、70nm、75nm、80nm、85nm、90nm、95nm或100nm等。
本发明中，氧化镍层、铂层和金层的厚度均不能过薄或者过厚，无论是哪一层的厚度过大或过小，都会对电极造成影响。氧化镍层厚度过小，会导致肖特基势垒高度无明显下降，Pt厚度过小会导致起不到阻碍，Ni/Au相互扩散，Au厚度过小会导致氧气扩散进去电极层，从而起不到防止氧化的作用，若每层金属过厚，会导致电极制备过程中，金属剥离不完全。
第二方面，本发明提供一种如第一方面所述的p型氮化镓基器件的电极的制备方法，所述制备方法包括以下步骤：
(1)在p型氮化镓外延结构上进行区域化处理，露出p型氮化镓基器件的电极区域；
(2)将步骤(1)经过处理的p型氮化镓外延结构进行真空热处理，然后在步骤(1)所述p型氮化镓基器件的电极区域上依次沉积氧化镍层、铂层和金层，再进行金属剥离，得到所述的p型氮化镓基器件的电极；
其中，所沉积的氧化镍层为P型结构。
本发明中，p型氮化镓外延结构包括沿着外延结构生长的p型氮化镓，均为外延结构的一部分，且真空热处理和金属沉积在同一腔体进行，保证金属热处理后，金属沉积之前样品P型氮化镓表面没有接触到氧气，未被再次氧化。
本发明所提供的制备方法，操作简单，在沉积金属层之前，进行了热处理操作，通过真空环境的高温预处理，将P型氮化镓表面的氧化钾层去除，消除了氧化钾带来的肖特基势垒高度升高的影响，这一步主要是在金属沉积前，对外延生长的P型氮化镓表面形状的2nm的氧化钾进行高温解离，如果解离不完全，这一次氧化钾会提高肖特基势垒高度，从而增大比接触电阻。因此热处理这一操作解吸了p型氮化镓基器件表面的Ga2O3污染物，解决了Ga2O3污染层导致的肖特基势垒高度升高问题，使得得到的电极的比接触电阻进一步减小，增加了p型氮化镓基器件在CMOS电路中的作用。
优选地，步骤(1)所述区域化处理包括：
在p型氮化镓外延结构上旋涂光刻胶，然后进行曝光显影。
优选地，对步骤(1)得到的p型氮化镓基器件的电极区域进行刻蚀处理。
本发明中，对电极区域进行进一步刻蚀，有利于去除表面的氧化物，从而消除表面氧化物带来的肖特基势垒升高的问题。
优选地，所述刻蚀处理包括干法刻蚀处理。
本发明中，干法刻蚀的目的为将电极区域处的p型氮化镓从垂直方向去除，可以对p型氮化镓基器件的电极区域进行全刻蚀，也可以对p型氮化镓基器件的电极区域进行图形化处理，图形包括但不限于圆形、矩形形、五边形、六边形等。
优选地，步骤(2)所述热处理的方法为将步骤(1)经过处理的p型氮化镓外延结构放入真空磁控溅射设备腔中进行热处理。
本发明，在超高真空环境中对p型氮化镓外延结构进行处理，有利于在去除P型氮化镓表面的氧化物的同时，而不被氧气再次氧化表面，充分消除氧化物带来的肖特基势垒高度升高的问题。
优选地，步骤(2)所述热处理的温度为80～150℃，例如80℃、90℃、100℃、110℃、120℃、130℃、140℃或150℃等。
本发明中，热处理的温度过高会带来其它的负面影响，比如破坏氮化镓的晶格结构等，温度温度过低，会使氧化钾表面污染物解离不完全。
优选地，步骤(2)所述热处理的时间为20～40min，例如20min、25min、30min、35min或40min等。
优选地，步骤(2)所述沉积的方法为真空磁控溅射法。
作为优选的技术方案，所述p型氮化镓基器件的电极的制备方法包括以下步骤：
(1)在p型氮化镓外延结构上旋涂光刻胶，然后进行曝光显影，露出p型氮化镓基器件的电极区域；
(2)对步骤(2)得到的p型氮化镓基器件的电极区域进行干法刻蚀处理，得到经过处理后的样品；
(3)将步骤(2)经过处理后的样品放入真空磁控溅射设备腔中以80～150℃的温度进行热处理20～40min，然后在步骤(1)所述p型氮化镓基器件的电极区域上用真空磁控溅射法依次沉积氧化镍层、铂层和金层，再进行金属剥离，得到所述的p型氮化镓基器件的电极；
其中，所沉积的氧化镍层为P型结构。
第三方面，本发明还提供一种p型氮化镓基器件，所述p型氮化镓基器件包括依次层叠设置的衬底、p型氮化镓外延结构和如第一方面所述的p型氮化镓基器件的电极，其中，所述p型氮化镓外延结构位于所述衬底的表面，所述电极位于p型氮化镓外延结构上；
如第一方面所述的p型氮化镓基器件的电极在所述p型氮化镓基器件中用作源极和漏极。
优选地，所述衬底包括蓝宝石、硅或碳化硅中的任意一种或至少两种的组合。
相对于现有技术，本发明具有以下有益效果：
本发明所提供的p型氮化镓基器件的电极，用于p型氮化镓基器件的源极和漏极，解决了电极中金属层的氧化问题，还降低了器件中金属/半导体接触面的肖特基势垒高度，同时通过超高真空热处理，解决了Ga2O3污染层导致的肖特基势垒高度升高问题，降低了器件源漏极欧姆接触电阻，提高了p型氮化镓基晶体管的性能，使得p型氮化镓基器件能够在CMOS电路发挥更大的作用，其比接触电阻ρc可降至10-5～10-7Ω·mm。
附图说明
图1为实施例1提供的p型氮化镓基器件的结构示意图。
1-衬底，2-p型氮化镓外延结构，3-p型氮化镓，4-电极，41-氧化镍层，42-铂层，43-金层。
具体实施方式
下面通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了，所述实施例仅仅是帮助理解本发明，不应视为对本发明的具体限制。
实施例1
如图1所示：本实施例提供一种p型氮化镓基器件的电极4，所述电极4包括依次层叠设置的氧化镍层41、铂层42和金层43，其中，所述氧化镍层41为P型结构,，所述铂层42位于所述氧化镍层41和金层43的中间，所述氧化镍层41为p型氮化镓基器件的欧姆接触层，所述电极用于器件的源极和漏极。
其中，源极的总厚度为115nm，氧化镍层41的厚度为10nm，铂层42的厚度为30nm，金层43的厚度为75nm；
漏极的总厚度为115nm，氧化镍层41的厚度为10nm，铂层42的厚度为30nm，金层43的厚度为75nm。
所述电极的制备方法如下：
(1)在p型氮化镓外延结构2包括的P型氮化镓3上旋涂一层光刻胶，然后经过曝光显影后，露出p型氮化镓基器件的源极和漏极区域；
(2)将经过步骤(1)处理后的样品放入科特莱思科的型号为Lab18的真空磁控溅射设备的进样室内，先在真空度为10-7Pa，温度为80℃的条件下，对样品加热30min；
(3)步骤(2)加热结束后，在原有进样室内，依然在真空度为10-7Pa条件下，在p型氮化镓基器件的源极和漏极区域上，同时打开Li源和NiO源的盖板，使两个源同时溅射，先沉积p型NiO，形成p型NiO层41，然后再后依次沉积铂层42和金层43；
(4)用DMSO(二甲基乙枫)溶液，在90℃水浴下，进行金属剥离，得到所述的p型氮化镓基器件的电极4。
本实施例还提供一种p型氮化镓基器件，所述器件包括依次层叠设置的衬底1、p型氮化镓外延结构2和上述制备得到的电极4，所述衬底1为蓝宝石衬底。
实施例2
本实施例与实施例1的区别为，本实施例中电极经过刻蚀，电极区域形成个凹坑，然后金属沉积在凹坑上。
所述电极的制备方法如下：
(1)在p型氮化镓外延结构上沉积一层100nm厚的氧化硅，做为硬掩模，在p型氮化镓外延结构包括的P型氮化镓上旋涂一层光刻胶，然后经过曝光显影后，露出p型氮化镓基器件的源极和漏极区域；
(2)用ICP干法刻蚀将覆盖在源漏极区域的氧化硅去除，然后用去离子水冲洗步骤(1)的样品3min，并最终用氮气吹干，清洗掉光刻胶；
(3)将经过步骤(2)处理的样品在BEO中浸泡3min，随后用去离子水冲洗3min，并用氮气吹干，然后再用ICP刻蚀未被氧化硅覆盖的源极和漏极区域，刻蚀深度5nm；
(4)将经过步骤(3)处理后的样品放入型号放入科特莱思科的型号为Lab18的真空磁控溅射设备的进样室内，先在真空度为10-7Pa，温度为150℃的条件下，对样品加热20min；
(5)步骤(4)加热结束后，在原有进样室内，依然在真空度为10-7Pa条件下，在p型氮化镓基器件的源极和漏极区域上，同时打开Li源和NiO源的盖板，使两个源同时溅射，先沉积p型NiO，形成p型NiO层，然后再后依次沉积铂层和金层
(6)用DMSO(二甲基乙枫)溶液，在90℃水浴下，进行金属剥离，得到所述的p型氮化镓基器件的电极。
实施例3
本实施例所提供的电极与实施例2的区别为，电极经过图形化处理，会表现为在电极区域内会表现为有间隔的矩阵分布的刻蚀孔。
本实施例与实施例2的区别还包括，在步骤(2)和步骤(3)之间，增加一个步骤，所增加的步骤为：
经过步骤(2)的清洗后，在源极和漏极区域旋涂一层光刻胶，然后经过曝光显影后，使得源极和漏极区域处具有多个矩形；
其余制备方法与参数与实施例2保持一致。
实施例4
本实施例提供一种p型氮化镓基器件的电极，所述电极包括依次层叠设置的氧化镍层、铂层和金层，其中，所述氧化镍层为P型结构，所述铂层位于所述氧化镍层和金层的中间，所述氧化镍层为p型氮化镓基器件的欧姆接触层，所述电极用于器件的源极和漏极。
其中，源极的总厚度为60nm，氧化镍层的厚度为5nm，铂层的厚度为5nm，金层的厚度为50nm；
漏极的总厚度为60nm，氧化镍层的厚度为5nm，铂层的厚度为5nm，金层的厚度为50nm。
所述电极的制备方法如下：
本实施例所提供的制备方法与步骤(1)所提供的制备方法除步骤(2)中热处理的温度为110℃，加热时间为40min外，其余制备方法与参数与实施例1保持一致。
本实施例还提供一种p型氮化镓基器件，所述器件包括依次层叠设置的衬底、p型氮化镓外延结构和上述制备得到的电极，所述衬底为硅衬底。
实施例5
本实施例提供一种p型氮化镓基器件的电极，所述电极包括依次层叠设置的氧化镍层、铂层和金层，其中，所述氧化镍层为P型结构，所述铂层位于所述氧化镍层和金层的中间，所述氧化镍层为p型氮化镓基器件的欧姆接触层，所述电极用于器件的源极和漏极。
其中，源极的总厚度为200nm，氧化镍层的厚度为50nm，铂层的厚度为50nm，金层的厚度为100nm；
漏极的总厚度为200nm，氧化镍层的厚度为50nm，铂层的厚度为50nm，金层的厚度为100nm。
本实施例所提供的电极的制备方法与实施例1保持一致。
本实施例还提供一种p型氮化镓基器件，所述器件包括依次层叠设置的衬底、p型氮化镓外延结构和上述制备得到的电极，所述衬底为碳化硅衬底。
实施例6
本实施例与实施例1的区别为，制备电极过程中，步骤(2)的热处理的温度为40℃。
其余制备方法与参数与实施例1保持一致。
实施例7
本实施例与实施例1的区别为，制备电极过程中，步骤(2)的热处理的温度为160℃。
其余制备方法与参数与实施例1保持一致。
对比例1
本对比例提供一种p型氮化镓基器件的电极，所述电极包括依次层叠设置的氧化镍层和金层，其中，所述氧化镍层为p型氮化镓基器件的欧姆接触层，所述电极用于器件的源极和漏极。
其中，源极的总厚度为85nm，氧化镍层的厚度为10nm，金层的厚度为75nm；
漏极的总厚度为85nm，氧化镍层的厚度为10nm，金层的厚度为75nm。
所述电极的制备方法如下：
(1)在p型氮化镓外延结构包括的P型氮化镓上旋涂一层光刻胶，然后经过曝光显影后，露出p型氮化镓基器件的源极和漏极区域；
(2)将经过步骤(1)处理后的样品放入科特莱思科的型号为Lab18的真空磁控溅射设备的进样室内，先在真空度为10-7Pa，温度为80℃的条件下，对样品加热30min；
(3)步骤(2)加热结束后，在原有进样室内，依然在真空度为10-7Pa条件下，在p型氮化镓基器件的源极和漏极区域上，同时打开Li源和NiO源的盖板，使两个源同时溅射，先沉积p型NiO，形成p型NiO层，然后再后沉积金层
(4)用DMSO(二甲基乙枫)溶液，在90℃水浴下，进行金属剥离，得到所述的p型氮化镓基器件的电极。
本对比例还提供一种p型氮化镓基器件，所述器件包括依次层叠设置的衬底、p型氮化镓外延结构和上述制备得到的电极，所述衬底为蓝宝石衬底。
对比例2
本对比例提供一种p型氮化镓基器件的电极，所述电极包括依次层叠设置的铂层、氧化镍层和金层，其中，所述氧化镍层位于所述铂层和金层的中间，所述铂层为p型氮化镓基器件的欧姆接触层，所述电极用于器件的源极和漏极。
其中，源极的总厚度为115nm，铂层的厚度为30nm，氧化镍层的厚度为10nm，金层的厚度为75nm；
漏极的总厚度为115nm，铂层的厚度为30nm，氧化镍层的厚度为10nm，金层的厚度为75nm；
所述电极的制备方法如下：
(1)在p型氮化镓外延结构包括的P型氮化镓上旋涂一层光刻胶，然后经过曝光显影后，露出p型氮化镓基器件的源极和漏极区域；
(2)将经过步骤(1)处理后的样品放入科特莱思科的型号为Lab18的真空磁控溅射设备的进样室内，先在真空度为10-7Pa，温度为80℃的条件下，对样品加热30min；
(3)步骤(2)加热结束后，在原有进样室内，依然在真空度为10-7Pa条件下，在p型氮化镓基器件的源极和漏极区域上，先沉积铂层，然后同时打开Li源和NiO源的盖板，使两个源同时溅射，先沉积p型NiO，形成p型NiO层，最后沉积金层
(4)用DMSO(二甲基乙枫)溶液，在90℃水浴下，进行金属剥离，得到所述的p型氮化镓基器件的电极。
本对比例还提供一种p型氮化镓基器件，所述器件包括依次层叠设置的衬底、p型氮化镓外延结构和上述制备得到的电极，所述衬底为蓝宝石衬底。
对比例3
本对比例提供一种p型氮化镓基器件的电极，所述电极包括依次层叠设置的镍层、铂层和金层，其中，所述铂层位于所述镍层和金层的中间，所述镍层为p型氮化镓基器件的欧姆接触层，所述电极用于器件的源极和漏极。
其中，源极的总厚度为115nm，镍层的厚度为10nm，铂层的厚度为30nm，金层的厚度为75nm；
漏极的总厚度为115nm，镍层的厚度为10nm，铂层的厚度为30nm，金层的厚度为75nm。
所述电极的制备方法如下：
(1)在p型氮化镓外延结构包括的P型氮化镓上旋涂一层光刻胶，然后经过曝光显影后，露出p型氮化镓基器件的源极和漏极区域；
(2)在沉积金属前10min内，在烧杯内配置HCl：H2O＝1:4的溶液，并将步骤(1)中的样品浸泡60s，去除源极和漏极区域的氮化镓表面的氧化物，浸泡完成后用去离子水冲洗3min，并用氮气吹干水分；
(3)将经过步骤(2)处理的样品放入科特莱思科的型号为Lab18的真空磁控溅射设备的进样室内，在10-7Pa下，在p型氮化镓基器件的源极和漏极区域依次沉积镍层、铂层和金层；
(4)在步骤(3)沉积结束后，用DMSO(二甲基乙枫)溶液，在90℃水浴下，将沉积后的金属层进行金属剥离，得到所述的p型氮化镓基器件的电极。
本对比例还提供一种p型氮化镓基器件，所述器件包括依次层叠设置的衬底、p型氮化镓外延结构和上述制备得到的电极，所述衬底为蓝宝石衬底。
测试实施例1-7和对比例1-3提供的p型氮化镓基器件的比接触电阻ρc，其结果如表1所示。
测试条件：使用圆形传输线模型和Keithley 4200-SCS分析仪，测量得出C-V曲线，从而推导出比接触电阻ρc。
表1
| 比接触电阻(ρ<sub>c</sub>)/Ωcm<sup>2</sup> | |
| 实施例1 | 10<sup>-5</sup>～10<sup>-7</sup> |
| 实施例2 | 10<sup>-6</sup>～10<sup>-7</sup> |
| 实施例3 | 10<sup>-6</sup>～10<sup>-7</sup> |
| 实施例4 | 10<sup>-5</sup>～10<sup>-7</sup> |
| 实施例5 | 10<sup>-5</sup>～10<sup>-7</sup> |
| 实施例6 | 10<sup>-5</sup>～10<sup>-6</sup> |
| 实施例7 | 10<sup>-5</sup>～10<sup>-6</sup> |
| 对比例1 | 10<sup>-3</sup>～10<sup>-6</sup> |
| 对比例2 | 10<sup>-3</sup>～10<sup>-5</sup> |
| 对比例3 | 10<sup>-5</sup>～10<sup>-6</sup> |
从实施例1与实施例2和3的数据结果可知，对电极中露出源极和漏极的区域处进一步进行刻蚀，有利于去除表面氧化物，降低比接触电阻。
从实施例1与实施例6和实施例7的数据结果可知，热处理过程中温度过高或过低，均会导致欧姆接触电阻降低。
从实施例1与对比例1的数据结果可知，当电极中不加入铂层时，会导致金属扩散，从而增大比接触电阻。
从实施例1与对比例2的数据结果可知，当欧姆接触层变为铂层时，会导致热稳定性变差，欧姆接触不稳定。
从实施例1与对比例3的数据结果可知，欧姆接触层为镍层时，相比于氧化镍层，欧姆接触阻值会偏大一些。
综上所述，NiO做为欧姆接触层，与p型氮化镓形成欧姆接触，Au做为保护层，Pt作为扩散阻挡层位于最中间时，p型氮化镓基器件的欧姆接触电阻可以显著降低，最终提高了p型氮化镓晶体管的性能，使得p型氮化镓基器件能够在CMOS电路中发挥更大的作用。
申请人声明，以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，所属技术领域的技术人员应该明了，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，均落在本发明的保护范围和公开范围之内。
Claims (10)
1.一种p型氮化镓基器件的电极，其特征在于，所述电极包括依次层叠设置的氧化镍层、铂层和金层，其中，所述氧化镍层为P型结构，所述铂层位于所述氧化镍层和金层的中间，所述氧化镍层为p型氮化镓基器件的欧姆接触层。
2.根据权利要求1所述的p型氮化镓基器件的电极，其特征在于，所述电极的厚度为60～200nm；
优选地，所述铂层的厚度大于或等于氧化镍层的厚度且小于金层的厚度。
3.根据权利要求1或2所述的p型氮化镓基器件的电极，其特征在于，所述氧化镍层的厚度为5～50nm。
4.根据权利要求1-3任一项所述的p型氮化镓基器件的电极，其特征在于，所述铂层的厚度为5～50nm。
5.根据权利要求1-4任一项所述的p型氮化镓基器件的电极，其特征在于，所述金层的厚度为50～100nm。
6.根据权利要求1-5任一项所述的p型氮化镓基器件的电极的制备方法，其特征在于，所述制备方法包括以下步骤：
(1)在p型氮化镓外延结构上进行区域化处理，露出p型氮化镓基器件的电极区域；
(2)将步骤(1)经过处理的p型氮化镓外延结构进行真空热处理，然后在步骤(1)所述p型氮化镓基器件的电极区域上依次沉积氧化镍层、铂层和金层，再进行金属剥离，得到所述的p型氮化镓基器件的电极；
其中，所沉积的氧化镍层为P型结构。
7.根据权利要求6所述的p型氮化镓基器件的电极的制备方法，其特征在于，步骤(1)所述区域化处理包括：
在p型氮化镓外延结构上旋涂光刻胶，然后进行曝光显影；
优选地，对步骤(1)得到的p型氮化镓基器件的电极区域进行刻蚀处理；
优选地，所述刻蚀处理包括干法刻蚀处理；
优选地，步骤(2)所述热处理的方法为将步骤(1)经过处理的p型氮化镓外延结构放入真空磁控溅射设备腔中进行热处理；
优选地，步骤(2)所述热处理的温度为80～150℃；
优选地，步骤(2)所述热处理的时间为20～40min；
优选地，步骤(2)所述沉积的方法为真空磁控溅射法。
8.根据权利要求6或7所述的p型氮化镓基器件的电极的制备方法，其特征在于，所述制备方法包括以下步骤：
(1)在p型氮化镓外延结构上旋涂光刻胶，然后进行曝光显影，露出p型氮化镓基器件的电极区域；
(2)对步骤(2)得到的p型氮化镓基器件的电极区域进行干法刻蚀处理，得到经过处理后的样品；
(3)将步骤(2)经过处理后的样品放入真空磁控溅射设备腔中以80～150℃的温度进行热处理20～40min，然后在步骤(2)所述p型氮化镓基器件的电极区域上用真空磁控溅射法依次沉积氧化镍层、铂层和金层，再进行金属剥离，得到所述的p型氮化镓基器件的电极；
其中，所沉积的氧化镍层为P型结构。
9.一种p型氮化镓基器件，其特征在于，所述p型氮化镓基器件包括依次层叠设置的衬底、p型氮化镓外延结构和如权利要求1-5任一项所述的p型氮化镓基器件的电极，其中，所述p型氮化镓外延结构位于所述衬底的表面，所述电极位于p型氮化镓外延结构上；
如权利要求1-5任一项所述的p型氮化镓基器件的电极在所述p型氮化镓基器件中用作源极和漏极。
10.根据权利要求9所述的p型氮化镓基器件，其特征在于，所述衬底包括蓝宝石、硅或碳化硅中的任意一种或至少两种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110795264.0A CN113488530A (zh) | 2021-07-14 | 2021-07-14 | 一种p型氮化镓基器件的电极及其制备方法和用途 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110795264.0A CN113488530A (zh) | 2021-07-14 | 2021-07-14 | 一种p型氮化镓基器件的电极及其制备方法和用途 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113488530A true CN113488530A (zh) | 2021-10-08 |
Family
ID=77938637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110795264.0A Pending CN113488530A (zh) | 2021-07-14 | 2021-07-14 | 一种p型氮化镓基器件的电极及其制备方法和用途 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113488530A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115219578A (zh) * | 2022-07-20 | 2022-10-21 | 江南大学 | 一种用于检测新冠病毒的GaN传感器及检测方法 |
| CN117936675A (zh) * | 2024-01-25 | 2024-04-26 | 西交利物浦大学 | 一种p型GaN欧姆接触结构及其制备方法和应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140846A (ja) * | 1997-07-15 | 1999-02-12 | Nec Corp | 窒化ガリウム系半導体のｐ型電極およびその形成方法 |
| JP2008060561A (ja) * | 2006-08-04 | 2008-03-13 | Nanoteco Corp | 発光素子、及びその製造方法 |
| US20100117070A1 (en) * | 2008-09-18 | 2010-05-13 | Lumenz Llc | Textured semiconductor light-emitting devices |
| CN111627908A (zh) * | 2020-05-29 | 2020-09-04 | 宁波铼微半导体有限公司 | 一种GaN基CMOS器件及其制备方法 |
-
2021
- 2021-07-14 CN CN202110795264.0A patent/CN113488530A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140846A (ja) * | 1997-07-15 | 1999-02-12 | Nec Corp | 窒化ガリウム系半導体のｐ型電極およびその形成方法 |
| JP2008060561A (ja) * | 2006-08-04 | 2008-03-13 | Nanoteco Corp | 発光素子、及びその製造方法 |
| US20100117070A1 (en) * | 2008-09-18 | 2010-05-13 | Lumenz Llc | Textured semiconductor light-emitting devices |
| CN111627908A (zh) * | 2020-05-29 | 2020-09-04 | 宁波铼微半导体有限公司 | 一种GaN基CMOS器件及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115219578A (zh) * | 2022-07-20 | 2022-10-21 | 江南大学 | 一种用于检测新冠病毒的GaN传感器及检测方法 |
| CN115219578B (zh) * | 2022-07-20 | 2023-11-17 | 江南大学 | 一种用于检测新冠病毒的GaN传感器及检测方法 |
| CN117936675A (zh) * | 2024-01-25 | 2024-04-26 | 西交利物浦大学 | 一种p型GaN欧姆接触结构及其制备方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | AlGaN/GaN high-electron-mobility transistors fabricated through a Au-free technology | |
| KR101108344B1 (ko) | 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들 | |
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| JP5183913B2 (ja) | 半導体装置の製造方法 | |
| US20070164315A1 (en) | Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same | |
| JP5200372B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| CN104201104A (zh) | 一种氮化镓基增强型器件的制造方法 | |
| CN111223777B (zh) | GaN基HEMT器件及其制作方法 | |
| CN113488530A (zh) | 一种p型氮化镓基器件的电极及其制备方法和用途 | |
| CN113851522B (zh) | 一种氮化镓增强型器件及其制备方法 | |
| CN113488532A (zh) | 一种p型氮化镓基器件的电极及其制备方法和用途 | |
| JP2007048783A (ja) | ショットキーダイオード及びその製造方法 | |
| CN108365008A (zh) | 具p型二维材料栅极增强型氮化镓场效应器件的制备方法 | |
| CN109888013A (zh) | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 | |
| JP2015126016A (ja) | 窒化物半導体素子及びその製造方法 | |
| CN115000168A (zh) | 一种p型氮化物增强型hemt器件及其制备方法 | |
| JP2009212183A (ja) | 半導体装置の製造方法 | |
| CN117711940A (zh) | 一种增强型hemt器件结构及其制作方法 | |
| JP2009224643A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2006344763A (ja) | 接合ゲート型電界効果トランジスタの製造方法 | |
| CN108695156B (zh) | 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 | |
| CN103681831A (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| JP2005243719A (ja) | 電界効果型トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211008 |
|
| RJ01 | Rejection of invention patent application after publication |