CN1175086A - 制造场效应晶体管的方法 - Google Patents

制造场效应晶体管的方法 Download PDF

Info

Publication number
CN1175086A
CN1175086A CN97115399A CN97115399A CN1175086A CN 1175086 A CN1175086 A CN 1175086A CN 97115399 A CN97115399 A CN 97115399A CN 97115399 A CN97115399 A CN 97115399A CN 1175086 A CN1175086 A CN 1175086A
Authority
CN
China
Prior art keywords
layer
processing step
deposit
metal
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97115399A
Other languages
English (en)
Other versions
CN1080457C (zh
Inventor
D·列斯托
A·梅斯基特·屈斯特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Terry Quint Hungary Holdings Ltd.
Terry Quint Semiconductor Ltd.
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1175086A publication Critical patent/CN1175086A/zh
Application granted granted Critical
Publication of CN1080457C publication Critical patent/CN1080457C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提出一种制造场效应晶体管的方法,在该方法中,生长一半导体薄层序列,在其上淀积一介质钝化层,并且使此钝化层结构化以形成源、栅和漏区。通过多次蒸发淀积和多次RIE腐蚀过程、同时借助辅助层和钝化层侧壁上的侧墙,以较简单的方法,得到平面化的耐高温金属化的源、栅和漏的接触并最后淀积引线金属化层。另一实施方案是把钝化层制成多层结构,使有可能进一步减小电极间的寄生电容。

Description

制造场效应晶体管的方法
本发明涉及一种制造场效应晶体管的方法,在这种晶体管中,为源和漏的欧姆接触以及栅的肖特基(Schottky)接触淀积同一金属化层。
在场效应晶体管(例如MESFET,HEMT)中,栅极应尽可能地靠近源。源-金属化层在半导体材料上形成欧姆接触(是半导体与金属之间的一种导电过渡区)。栅的金属化层形成肖特基接触(即金属电极与半导体材料之间在某个电流方向起阻挡作用的一种过渡区)。因此,一般讲栅金属与源和漏所用的欧姆金属要分开淀积。通过对这三个电极的两种金属的套合,会形成由光刻技术套合精度造成的定位公差,从而形成晶体管电学参数的分散。
对于合金欧姆接触,用所谓的DIOM技术(DIOM=DoubleImplantation One Metallization两次注入一次金属化),即为了进行一次锗注入和一次公共的金属化,采用两步光刻工艺。正如在专利EP0034729 B1中对此技术已有所叙述的那样。在这种DIOM技术的另一方案中,用一步光刻工艺结合原位的再次薄层蒸发也可满足要求。在专利DE 42 19 935描述过的这种方法中,首先在源、栅和漏的区域内有开孔的掩膜上适当倾斜蒸发锗用于制造源和漏的接触,以使能够制造源和漏的金属化层,而栅的区域保持空白。随后用一各向异性的垂直蒸发,覆盖为栅所设计的金属化层。这种方法的缺点是,在蒸发时不能达到所用掩膜的下部边缘,由此在这些边缘和半导体表面之间的侧角未被覆盖,所以,随后的合金工艺所采用的高温要受到这种方法所决定的限制,并且被烧结的栅接触其合金前沿具有一种自生的剩余粗糙度,它限制了对FET截止电压的控制。
此外已知,用在高掺杂的(掺杂密度大于1019cm-3)InGaAs层上未合金的欧姆接触制造FET,即这种类型的薄层形成很薄和很低的势垒,使足够多的电子能够由各种金属接触流入这一InGaAs层。因为InGaAs是用外延方法淀积的,并且覆盖在整个衬底表面,因此在栅的区域内必须有选择地去除(腐蚀掉)该InGaAs层,以便在该处栅金属例如同GaAs能形成一肖特基接触以及能控制位于深层(沟道层)的电流。在具有InGaAs接触层(作为器件上侧的覆盖层)的HEMT(高电子迁移率晶体管)这类常规方法中,为两种不同的金属淀积同样需要两步光刻工艺。与此有关的公开文献,例如M.Nikei等人有关GaAs衬底上器件的论文“使用MOVPE生长n+-InGaAs层的HEMT非合金的欧姆接触”,见IEICE Trans.Electron。E77-c,1431-1436(1994)和N.Yoshida等人在InP衬底上器件的论文“使用WSi欧姆接触的低噪声AlInAs/InGaAs HEMT”,见Electronics Letters 30.1009-1010(1994)。对此提出的另一种方案是,可以采用用于选择性腐蚀和用于公共铝淀积的两步光刻工艺,这正如在S.Kuroda等人的论文中叙述的,是“用InGaAs非合金欧姆接触制造AlGaAs/GaAs HEMT LSI的一种新技术”,见IEEE Transact.Electr.Dev.36.2196-2203(1989)。
在专利JP1-265571中叙述了一种制造FET的方法,在这种FET的沟道层上覆盖一高掺杂接触层,在栅区内该接触层被去掉,在利用一辅助层的情况下与剩余的接触层部分邻界,于沟道层上制造侧墙(Spacer),并且在去掉剩余辅助层和在侧面覆盖光刻胶之后淀积金属化层,该金属化层通过这些侧墙分成电学上相互分离的,为源、栅和漏设置的金属化层。在这种方法中,只需通过蒸发淀积一Al层。在只应用一步光刻工艺的情况下,栅-漏间距通过制造侧墙来限定,也就是说可以达到的击穿电压相应是低的,在采用两步光刻工艺使介电辅助层(双侧墙)结构化的情况下,由于所要求的光刻套合使晶体管参数的分散性增大。在专利DE 39 13 540 A1中,叙述了一种制造场效应晶体管的方法,在这种方法中,用一掩膜倾斜蒸发一结构化层,致使在掩膜开孔中可形成为栅电极结构化所设置的更小尺寸的开孔。作为结构化层的材料优先采用锗。一种介电材料同样也被认为是适宜的。
本发明的任务是提供一种制造场效应晶体管的方法,该方法排除描述过的一些困难,而且同一些已知方法相比更为简单。
此项任务用具有下述特征的方法得以解决:
a)在半导体材料衬底上,至少生长一半导体材料沟道层、一势垒层和适于同一种金属形成低欧姆电阻的一半导体材料欧姆接触层;b)覆盖一钝化层,该钝化层在要制造栅的区域内有开孔;c)实现各向异性地淀积一辅助层,并且淀积时对半导体层倾斜入射至这样的程度,使在钝化层中这个开孔区域内的欧姆接触层的半导体材料上侧,由这种辅助层的材料留出空白;d)采用此辅助层作为掩膜,将半导体材料向下腐蚀直至势垒层;e)去除该辅助层;f)通过整个表面均匀淀积另一辅助层和随后对其进行各向异性反腐蚀,在钝化层的侧壁制造侧墙;g)整个表面淀积一耐高温(难熔的)金属化层;h)对此金属化层大体上平面化地反腐蚀,保留余下隔开的源、栅和漏的接触;以及i)这些接触覆盖上一引线金属化层。在从属权利要求中给出了进一步的改进结构。
在本发明方法中,栅区的沟道层,以及使金属过渡区有低欧姆电阻的欧姆接触层,由一衬底上生长的半导体材料构成。覆盖一介电钝化层并且将设置源、栅和漏区域中的钝化层去除。在此钝化层上以浅入射角各向异性地淀积一辅助层,使栅区钝化层的开孔内的欧姆接触层上侧没有此辅助层。此重要的工艺步骤使有可能紧接着将栅区中的欧姆接触层去掉。有利的是在欧姆接触层与沟道层之间采用一中间层,以便能够使晶体管的沟槽优化从而调整所设计的截止电压。在栅区内的半导体材料向下腐蚀到沟道层后将辅助层去除。通过整个面上各向同性地淀积一介电层和随后各向异性地反刻蚀,在钝化层侧壁制造侧墙(侧壁的侧墙)。然后整个面上覆盖一金属化层并平面化地反刻蚀。由此得到源、栅和漏分开的金属化层。这种金属化层优先采用高温稳定的金属,例如淀积钨或硅化钨。最后淀积供栅区外部连接用的实际的引线金属化层。
下面借助附图1至15详细说明本发明方法的各种方案。
附图1至11示出各个工艺步骤以后,按照本发明方法所制晶体管的中间产品。
附图12至15示出另一实施结构,即附图2、14和15的图例。
如图1所示,本方法中在衬底1上,必要时该衬底备有一个或多个缓冲层,生长一沟道层2、一势垒层3、一中间层4、一腐蚀阻挡层5和一欧姆接触层6。当衬底质量足够好时可以不要缓冲层。下面和在权利要求中,有时可将衬底理解为由实际的衬底1和一个或多个缓冲层构成的薄层序列。其它薄层一般可根据所设计的晶体管进行适当掺杂。特别,在上部的欧姆接触层6掺杂很浓使半导体材料与要淀积的金属化层形成一良好的低欧姆接触。此外,这种掺杂是这样来选择的,即使在晶体管的沟道层2中形成二维电子气,它们在图1中用虚线7表示。作为薄层材料可以优先考虑如下:InGaAs用作沟道层2,AlGaAs用作势垒层3,GaAs用作中间层4,用作腐蚀阻挡层5的是例如GaInP或AlAs而InGaAs层用作欧姆接触层6。
在这种薄层序列上淀积一介质钝化层,并且优先经光刻这样来结构化,即它决定所设计的源、栅和漏的间距。图2用截面形式示出被制造的栅区中有开孔9的结构化钝化层8。该钝化层制造得如此之厚,使得能够实现在下面的工艺步骤中所希望的阴影效果和所希望的栅长。为制造此种钝化层,例如可借助于等离子体CVD(化学气相淀积)来淀积,例如大约500nm氮化硅(Si3N4)并例如用Ar∶SF6等离子体的RIE(反应离子刻蚀)结构化。
然后淀积辅助层10,如图3所示。在浅的入射角下,即与半导体层面的垂直线形成大角度的情况下,同时在相对的方向用辅助层材料进行两种蒸发。这两种蒸发的方向位于垂直于半导体层面的平面,并且在该平面上有最短的源和漏间的连线(见图3画面),蒸发方向在图3中用箭头标出。辅助层例如由30nm厚的二氧化硅淀积而成。在任何情况下辅助层淀积最多只能如此之厚,即使得所设置的源和漏区被覆盖,但是,钝化层8的开孔内为栅设置的区域却应保持空白。该辅助层可以由一层或多层不同材料组成,并且具有这样的性质,即在后面的工艺步骤中掩蔽源和漏的区域从而对其进行保护。
接着,把要制造栅区域(开孔9)中的欧姆接触层(在本例中是由InGaAs组成的覆盖层)腐蚀掉。如果采用的腐蚀阻挡层5由GaInP组成,此腐蚀工艺可以例如用湿化学法来进行。该阻挡层5应该生长成约5nm厚。InGaAs可以用H3PO4∶H2O2湿化学法去除。如果腐蚀阻挡层采用AlAs,则该层优先也约为5nm厚。但是,欧姆接触层的InGaAs用Ar∶CH4∶H2通过RIE干法刻蚀去除。结果得到图4以截面形式示出的结构。
然后,去除腐蚀阻挡层5。由GaInP或由AlAs组成的腐蚀阻挡层,例如用HCl湿化学法去除,也可用Ar∶SiCl4或用Ar∶BCl3通过RIE干法刻蚀去除。
随后,是用于调整晶体管(例如HEMT)截止电压的沟槽的腐蚀。这种腐蚀在中间层4中进行直到往下进行至沟道层3,并且在本实施例中,这种腐蚀包括多个分段工艺步骤。首先借助RIE利用一种Ar∶SiCl4等离子体几乎完全去除中间层4,该层优先是例如GaAs。在即将到达位于下面的AlGaAs沟道层之前,将激发等离子体的HF功率关闭。腐蚀工艺的停止时刻,在所给定的腐蚀速率的情况下由腐蚀时间算出,同时要考虑本腐蚀方法到该时刻可达到的工艺容差。然后给腐蚀气体混入SF6。当混合气体达到平衡后,开启HF功率并且在Ar∶SiCl4∶SF6等离子体中继续腐蚀。当腐蚀过程达到沟道3的AlGaAs时,根据温度和其它工艺参数的调整形成一氟化铝(AlF3)薄层(约2nm),该薄层起腐蚀阻挡层的作用,就是说使腐蚀速率明显下降。然后关闭等离子体的激发。加入附加物SF6后的腐蚀时间之所以如此短暂,是因为在此腐蚀步骤中由SiO2组成的辅助层10也同时被腐蚀。它允许稍加腐蚀但不准许完全腐蚀透,以使源和漏区域中的欧姆接触层保持不受损害。关闭SiCl4气流。当留下的气体重新达平衡后,在另一RIE工艺步骤中用Ar∶SF6等离子体进行各向同性的继续腐蚀,并且用这种方法将SiO2辅助层10全部去除。在腐蚀SiO2时对Si3N4的选择性是如此之好,使Si3N4此时没有明显的损失。用这种方法可以依次得到附图5和6所示的结构。
然后,在钝化层8的侧壁上制造侧墙,这种制造优先这样来进行,即在整个面上淀积一薄层并且随后进行各向异性反腐蚀。例如可以借助等离子CVD淀积一层Si3N4,随后在RIE工艺步骤中借助Ar∶SF6各向异性反腐蚀。借此在钝化层8的侧壁上制成内侧墙11和外侧墙12(见图7)。面向栅区域的InGaAs欧姆接触层的端面被侧墙11与随后淀积的栅金属隔离,而晶体管的栅长由侧墙11所限定。假如,举例说在使钝化层8结构化的工艺步骤中,在源至漏方向500nm的被制造的栅区内设置一个由光刻限定的钝化层开孔9,并且侧墙11的底部扩展为150nm,这样就得到栅长为200nm。
在所述实施例中,作为工艺进行的结果,在源和漏的区域内欧姆接触层的上侧形成薄的氟化铟层。此氟化物层例如可以用氨湿化学方法去除。接着是进行淀积金属接触的工艺步骤。与图8相对应,在整个平面上淀积由耐高温(难熔的)金属如钨或者由钨和硅化钨(WSi)组成的减少应力(内张应力)的薄层序列,如果这一步骤采用一溅射工艺,那么在层的下部侧壁处的角度比蒸发金属的覆盖层好。随后金属化层13平面化地被反腐蚀。为此,首先(见图9)覆盖一平面化层14,例如用一种胶,特别是一种热流动性胶(例如Accuflo-胶,Allied Signals公司的保护商标)是有利的,这样可获得完全平整的表面。金属化层的反腐蚀还是优先采用Ar∶SF6∶O2等离子体用RIE工艺进行,直至金属化层13大体上去除,而在栅区内保留其一部分13a(见图10)以及在源和漏的区域内保留同其分隔开的另一部分13b。假如材料的选择如实施例中所给出的那样(W用作金属化层13、Si3N4用作钝化层8和侧墙11、12),由于W有比Si3N4较高的腐蚀速率,就得到图10所示结构,在该结构中,金属化层W的13a部分和13b部分的表面稍低于Si3N4(8、11、12)的表面。这个特点在本方法中证明是有利的。然后可以淀积一个引线金属化层,例如用钛、铂和金组成的薄层序列作引线金属化层,并予以结构化,这如图11所示。
为了减少源和栅之间及栅和漏之间的寄生电容,也可以把钝化层8的介质选得较薄一些,即薄到必要的钝化所需的最小厚度。为此可把本方法作如下变动:
按图12,可以淀积由一介质层80和一层或多层金属81、82组成的薄层序列作为钝化层8并使其结构化。介质层80这里也可以是例如Si3N4。但此处只淀积例如50nm厚。在其上淀积一金属层,在本实施例中此金属层由用作增附剂的一薄钛层(厚约10nm)和在其上淀积的铝层(厚约440nm)组成。这些金属层的结构化例如可用剥离(lift-0ff)技术完成。然后结构化的金属层可用作腐蚀介质层80的掩膜。由Si3N4组成的介质层80例如可在使用Ar∶SF6的RIE工艺步骤中腐蚀掉。用这种方法得到图12中以截面形式示出的结构。此处,欧姆接触层6也可以优先是足够高掺杂的InGaAs。金属层81、82也可以用混有增附剂的聚酰亚胺胶代替。在介质层80上涂覆的聚酰亚胺在350℃下烘透。掺入增附剂的聚酰亚胺是由胶的制造商作为成品混合物提供的。经烘透把胶中残留的溶剂从胶中驱除掉,使聚酰亚胺随后适用于进一步的工艺步骤。
作为使用RIE工艺的结果,尤其是金属层81、82的内侧正面(侧壁)覆盖上一层薄氟化物。这样,作为示例在给定的铝层82表面上覆盖一氟化铝薄层。在后面的工艺步骤中,这种氟化物层可保护金属防止氯离子的侵蚀,在该工艺步骤中GaAs组成的中间层4利用Ar∶SiCl4等离子体RIE去除。
附图3至9中示出的第一实施例的工艺步骤,在使用修改的钝化层8的情况下,可以相应地用于第二实施例中。在用Ar∶SF6∶O2等离子体RIE反腐蚀金属层13时,金属层82的铝不被腐蚀,介质层80的Si3N4只少量被腐蚀,而金属化层13的钨则以通常速度腐蚀。于是作为此腐蚀工艺的结果得到附图13以截面形式示出的结构,从中可以清楚地看到,金属化层又分为用于栅的第一部分13a和从中分离出的用于源和漏的部分13b。然后又淀积引线金属化层14并使其结构化(见附图14),为此,这里也可以淀积一个由钛、铂和金组成的薄层序列用作接触增强层。然后可以把为钝化层8设置的金属层81、82(在此示例中是铝和钛)的金属或聚酰亚胺结构去除。对于这种去除,在铝和钛的情况下,在室温下例如可以用H3PO4,而在聚酰亚胺的情况下,例如可以用氧等离子体各向同性RIE(reactive ion etching)。工艺中不使用热H3PO4,因为在此情况下介质层80的Si3N4要被腐蚀。于是从钝化层8中只剩下侧墙11、12之间的、欧姆接触层上面的、实际为钝化设置的下面的介质层80部分。由于栅上的引线金属化层14的部分同源和漏的金属化层13b之间的较少量介质,所以使有效介电常数减小和从而使寄生电容得以减少。

Claims (8)

1.制造场效应晶体管的方法,在该方法中实施下列工艺步骤:
a)在半导体材料衬底(1)上,至少生成一半导体材料沟道层(2)、一势垒层(3)和适于同一种金属形成低欧姆电阻的一半导体材料欧姆接触层(6);
b)覆盖一钝化层(8),该钝化层在要制造栅的区域内有开孔(9);
c)实现各向异性地淀积一辅助层(10),并且淀积时对半导体层倾斜入射至这样的程度,使在钝化层中这个开孔区域内的欧姆接触层的半导体材料上侧,由这种辅助层(10)的材料留出空白;
d)采用此辅助层(10)作为掩膜,将半导体材料向下腐蚀直至势垒层(3);
e)去除该辅助层;
f)通过整个表面均匀淀积另一辅助层和随后对其进行各向异性反腐蚀,在钝化层(8)的侧壁制造侧墙(11,12);
g)整个表面淀积一耐高温(难熔的)金属化层(13);
h)对此金属化层大体上平面化地反腐蚀,保留余下隔开的源、栅和漏的接触,以及
i)这些接触覆盖上一引线金属化层(14)。
2.根据权利要求1所述的方法,其中,
在工艺步骤b中,作为薄层序列的钝化层(8)由淀积介质层(80)和至少一个金属层(81,82)组成,而在工艺步骤i中,在淀积引线金属化层(14)之后,钝化层的那一层或那些层金属被去除。
3.根据权利要求2所述方法,其中
钝化层(8)制成由氮化硅(80)、钛(81)和铝(82)组成的薄层序列。
4.根据权利要求1所述方法,其中
在工艺步骤b中,钝化层(8)是由淀积一介质层(80)和一聚酰亚胺层组成的薄层序列,以及
在工艺步骤i中,在淀积引线金属化层(14)之后将聚酰亚胺层去除。
5.根据权利要求1至4之一所述方法,其中
在工艺步骤a中,生长由AlGaAs组成的势垒层(3)和生长由InGaAs组成的欧姆接触层(6)。
6.根据权利要求1至5之一所述方法,其中
在工艺步骤a中,于势垒层(3)和欧姆接触层(6)之间至少生长另一半导体材料层,该种材料可依据势垒层选择性腐蚀。
7.根据权利要求6所述方法,其中
在工艺步骤a中,在一个由InGaAs组成的层(2)上,依次生长一个由AlGaAs组成的势垒层(3),一个由GaAs组成的中间层(4),一个依据InGaAs可选择性腐蚀的半导体材料组成的腐蚀阻挡层(5),和一个由InGaAs组成的欧姆接触层(6)。
8.根据权利要求7所述方法,其中
在工艺步骤b中,淀积由Si3N4组成的钝化层(8),
在工艺步骤c中,淀积由SiO2组成的辅助层(10),和
在工艺步骤d中,
i)向下去除欧姆接触层(6)直至腐蚀阻挡层(5),
ii)去除腐蚀阻挡层(5),
iii)用Ar∶SiCl4等离子体RIE(reactive ion etching)几乎全部去除中间层(4),
iv)给工艺步骤iii中的等离子气体混入SF6
v)使Ar∶SiCl4∶SF6等离子体RIE过程得以继续,其中,该过程的温度和其余参数这样来调整,即当达到势垒层的上表面时形成由氟化铝组成的另一个腐蚀阻挡层,
vi)去除工艺步骤v中的等离子气体SiCl4,和
实施工艺步骤e,即继续进行Ar∶SF6等离子体的RIE过程。
CN97115399A 1996-08-06 1997-08-06 制造场效应晶体管的方法 Expired - Fee Related CN1080457C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19631744.4 1996-08-06
DE19631744A DE19631744C1 (de) 1996-08-06 1996-08-06 Verfahren zur Herstellung eines Feldeffekttransistors

Publications (2)

Publication Number Publication Date
CN1175086A true CN1175086A (zh) 1998-03-04
CN1080457C CN1080457C (zh) 2002-03-06

Family

ID=7801935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97115399A Expired - Fee Related CN1080457C (zh) 1996-08-06 1997-08-06 制造场效应晶体管的方法

Country Status (5)

Country Link
US (1) US5960269A (zh)
EP (1) EP0823728B1 (zh)
JP (1) JPH1079396A (zh)
CN (1) CN1080457C (zh)
DE (2) DE19631744C1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192689A1 (en) * 2019-03-28 2020-10-01 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255180B1 (en) * 1998-05-14 2001-07-03 Cypress Semiconductor Corporation Semiconductor device with outwardly tapered sidewall spacers and method for forming same
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
US7535621B2 (en) * 2006-12-27 2009-05-19 Qualcomm Mems Technologies, Inc. Aluminum fluoride films for microelectromechanical system applications
CN101752241B (zh) * 2008-12-16 2013-04-10 上海空间电源研究所 大面积GaAs衬底腐蚀工艺
RU2485621C1 (ru) * 2011-12-12 2013-06-20 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") Способ изготовления мощного транзистора свч
US10685007B2 (en) * 2016-03-29 2020-06-16 Sap Se Table content transport and delivery

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377899A (en) * 1979-11-19 1983-03-29 Sumitomo Electric Industries, Ltd. Method of manufacturing Schottky field-effect transistors utilizing shadow masking
DE3005733A1 (de) * 1980-02-15 1981-08-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
JP2670293B2 (ja) * 1988-04-15 1997-10-29 富士通株式会社 高電子移動度トランジスタの製造方法
DE3913540A1 (de) * 1988-09-07 1990-03-15 Licentia Gmbh Verfahren zur herstellung von steuerelektroden
DE4219935C2 (de) * 1992-06-17 1994-06-09 Siemens Ag Verfahren zur Herstellung eines Feldeffekttransistors
JPH06232168A (ja) * 1993-02-03 1994-08-19 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
US5432119A (en) * 1994-01-31 1995-07-11 Hughes Aircraft Company High yield electron-beam gate fabrication method for sub-micron gate FETS
US5869364A (en) * 1996-07-22 1999-02-09 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for metal semiconductor field effect transistor (MESFET)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192689A1 (en) * 2019-03-28 2020-10-01 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
US11201222B2 (en) 2019-03-28 2021-12-14 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
EP0823728B1 (de) 2002-04-17
US5960269A (en) 1999-09-28
EP0823728A3 (de) 1998-07-22
EP0823728A2 (de) 1998-02-11
DE19631744C1 (de) 1998-03-12
JPH1079396A (ja) 1998-03-24
DE59707017D1 (de) 2002-05-23
CN1080457C (zh) 2002-03-06

Similar Documents

Publication Publication Date Title
US4745082A (en) Method of making a self-aligned MESFET using a substitutional gate with side walls
US4641420A (en) Metalization process for headless contact using deposited smoothing material
US6483135B1 (en) Field effect transistor
US4384301A (en) High performance submicron metal-oxide-semiconductor field effect transistor device structure
US6008519A (en) Vertical transistor and method
US4936950A (en) Method of forming a configuration of interconnections on a semiconductor device having a high integration density
US4324038A (en) Method of fabricating MOS field effect transistors
US5573979A (en) Sloped storage node for a 3-D dram cell structure
EP1742257A1 (en) Method of manufacturing a semiconductor power device
US6333543B1 (en) Field-effect transistor with a buried mott material oxide channel
US4708767A (en) Method for providing a semiconductor device with planarized contacts
US5093700A (en) Single gate structure with oxide layer therein
CN1080457C (zh) 制造场效应晶体管的方法
US5213990A (en) Method for forming a stacked semiconductor structure
US5238863A (en) Process for fabricating gate insulating structure of a charge coupled device
CN1402337A (zh) 铁电存储器晶体管的制造方法
JP2904163B2 (ja) 半導体装置の製造方法
JP2001230263A (ja) 電界効果型トランジスタ
US6352899B1 (en) Raised silicide source/drain MOS transistors having enlarged source/drain contact regions and method
US4587709A (en) Method of making short channel IGFET
US6767768B2 (en) Method for forming antifuse via structure
CN110400841A (zh) 半导体装置及其制造方法
US6969661B2 (en) Method for forming a localized region of a material difficult to etch
JP2914022B2 (ja) ゲート電極の形成方法
KR100218311B1 (ko) 반도체장치의 소자격리구조 및 그 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TRIQUINT SEMICONDUCTOR INC

Free format text: FORMER OWNER: TERRY QYNTEL HUNGARY STOCK CO., LTD.

Effective date: 20040205

Owner name: TERRY QYNTEL HUNGARY STOCK CO., LTD.

Free format text: FORMER OWNER: SIEMENS AG

Effective date: 20040205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040205

Address after: Federal Republic of Germany, Munich

Patentee after: Terry Quint Semiconductor Ltd.

Address before: Hungarian pine burt hai

Patentee before: Terry Quint Hungary Holdings Ltd.

Effective date of registration: 20040205

Address after: Hungarian pine burt hai

Patentee after: Terry Quint Hungary Holdings Ltd.

Address before: Federal Republic of Germany, Munich

Patentee before: SIEMENS AG

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee