CN117480610A - 摄像装置及其制造方法 - Google Patents
摄像装置及其制造方法 Download PDFInfo
- Publication number
- CN117480610A CN117480610A CN202280040738.3A CN202280040738A CN117480610A CN 117480610 A CN117480610 A CN 117480610A CN 202280040738 A CN202280040738 A CN 202280040738A CN 117480610 A CN117480610 A CN 117480610A
- Authority
- CN
- China
- Prior art keywords
- peripheral
- transistor
- region
- pixel
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 230000002093 peripheral effect Effects 0.000 claims abstract description 952
- 239000000758 substrate Substances 0.000 claims abstract description 572
- 239000012535 impurity Substances 0.000 claims abstract description 513
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 32
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 27
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 23
- 238000012546 transfer Methods 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims description 482
- 239000004065 semiconductor Substances 0.000 claims description 307
- 229910052799 carbon Inorganic materials 0.000 claims description 140
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 138
- 238000003384 imaging method Methods 0.000 claims description 126
- 238000006243 chemical reaction Methods 0.000 claims description 96
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 86
- 238000009826 distribution Methods 0.000 claims description 82
- 238000009825 accumulation Methods 0.000 claims description 63
- 229910052738 indium Inorganic materials 0.000 claims description 57
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 57
- 229910052757 nitrogen Inorganic materials 0.000 claims description 44
- 230000007547 defect Effects 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 24
- 229910052731 fluorine Inorganic materials 0.000 claims description 24
- 239000011737 fluorine Substances 0.000 claims description 23
- 238000005204 segregation Methods 0.000 claims description 23
- 229910052732 germanium Inorganic materials 0.000 claims description 20
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 20
- 229910052787 antimony Inorganic materials 0.000 claims description 17
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 17
- 229910052797 bismuth Inorganic materials 0.000 claims description 13
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 13
- 230000001052 transient effect Effects 0.000 claims description 13
- 229910052786 argon Inorganic materials 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 12
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 798
- 108091006146 Channels Proteins 0.000 description 72
- 238000002513 implantation Methods 0.000 description 68
- 238000010438 heat treatment Methods 0.000 description 63
- 238000012545 processing Methods 0.000 description 49
- 238000000034 method Methods 0.000 description 41
- 150000002500 ions Chemical class 0.000 description 37
- 229910052796 boron Inorganic materials 0.000 description 36
- 230000000694 effects Effects 0.000 description 36
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 29
- 238000005468 ion implantation Methods 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 27
- 230000014509 gene expression Effects 0.000 description 26
- 229910052698 phosphorus Inorganic materials 0.000 description 26
- 239000011574 phosphorus Substances 0.000 description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 25
- 238000010586 diagram Methods 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000005286 illumination Methods 0.000 description 22
- 125000006850 spacer group Chemical group 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 20
- 238000005280 amorphization Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- -1 i.e. Substances 0.000 description 17
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 16
- 230000002829 reductive effect Effects 0.000 description 16
- 101000997749 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Intrastrand cross-link recognition protein Proteins 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000000875 corresponding effect Effects 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 230000005669 field effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 125000004429 atom Chemical group 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 238000006731 degradation reaction Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000001629 suppression Effects 0.000 description 8
- 230000009471 action Effects 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- 229910001449 indium ion Inorganic materials 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052743 krypton Inorganic materials 0.000 description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002060 nanoflake Substances 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003887 surface segregation Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
Abstract
本公开的一个方式所涉及的摄像装置具备像素区域及第1周边区域。像素区域包括像素基板部和像素晶体管。像素晶体管被设置于像素基板部。第1周边区域包括第1周边基板部和至少1个第1周边晶体管。至少1个第1周边晶体管被设置于第1周边基板部。在像素区域与第1周边区域之间进行信号的传递。至少1个第1周边晶体管包括第1特定层。第1特定层位于第1周边基板部内。第1特定层包含作为原子序数为镓的原子序数以上的p型杂质或者原子序数为砷的原子序数以上的n型杂质的重的导电型杂质。
Description
技术领域
本公开涉及摄像装置及其制造方法。
背景技术
在数字相机等中使用图像传感器。作为图像传感器，可以举出CCD(电荷耦合器件(Charge Coupled Device))图像传感器及CMOS(互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor))图像传感器等。
在一例所涉及的图像传感器中，在半导体基板设置有光电二极管。在其他例所涉及的图像传感器中，在半导体基板的上方设置有光电转换层。
在一个具体例所涉及的摄像装置中，通过光电转换而产生信号电荷。所产生的电荷被积蓄于电荷积蓄节点。与电荷积蓄节点中积蓄的电荷量相应的信号经由形成于半导体基板的CCD电路或者CMOS电路而被读出。
在专利文献1中记载了摄像装置。专利文献1的摄像装置具备像素区域及周边区域。在专利文献2、专利文献3及非专利文献1中记载了晶体管的一例。
在先技术文献
专利文献
专利文献1：日本特开2019-24075号公报
专利文献2：日本特许第5235486号公报
专利文献3：日本特许第3426573号公报
非专利文献
非专利文献1：Journal of Applied Physics，vol.88no.9pp.4980-4984(2000)。
发明内容
本发明所要解决的课题
本公开提供适于提高摄像装置的性能的技术。
用于解决课题的手段
本公开的一个方式所涉及的摄像装置具备：
像素区域，包括像素基板部、以及被设置于所述像素基板部的像素晶体管；以及
第1周边区域，包括第1周边基板部、以及被设置于所述第1周边基板部的至少1个第1周边晶体管，在所述第1周边区域与所述像素区域之间传递信号。
所述至少1个第1周边晶体管包括位于所述第1周边基板部内的第1特定层。所述第1特定层包含作为原子序数为镓的原子序数以上的p型杂质或者原子序数为砷的原子序数以上的n型杂质的重的导电型杂质。
发明效果
本公开所涉及的技术适于提高摄像装置的性能。
附图说明
图1是示意性地表示实施方式1所涉及的摄像装置的例示性结构的图。
图2是示意性地表示摄像装置的例示性的电路结构的图。
图3是表示像素区域及周边区域、以及位于它们之间的截断区域的示意性的截面图。
图4是表示截断区域的形状的其他例的示意性的平面图。
图5是表示第1构成例所涉及的晶体管的截面图。
图6是表示第1构成例的第1变形例所涉及的晶体管的截面图。
图7是表示第1构成例的第2变形例所涉及的晶体管的截面图。
图8是表示第1构成例的第3变形例所涉及的沿着经过源极扩散层且在半导体基板的深度方向上延伸的直线的区域中的杂质浓度分布的图。
图9是表示第1构成例所涉及的晶体管的制造方法的截面图。
图10是表示第1构成例所涉及的晶体管的制造方法的截面图。
图11是表示第1构成例所涉及的晶体管的制造方法的截面图。
图12是表示第1构成例所涉及的沿着经过延伸形成区域且在半导体基板的深度方向上延伸的直线的区域中的杂质浓度分布的曲线图。
图13是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图14是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图15是表示像素区域的晶体管及周边区域的晶体管的示意性的截面图。
图16是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图17是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图18是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图19是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图20是表示像素区域的晶体管及周边区域的晶体管的示意性的截面图。
图21是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图22是表示像素区域的晶体管及周边区域的晶体管的示意性的平面图。
图23是表示像素区域的晶体管及周边区域的晶体管的示意性的截面图。
图24是表示像素区域的晶体管及周边区域的晶体管的示意性的截面图。
图25是背面照射型的摄像装置的示意图。
图26是背面照射型的摄像装置的示意图。
图27是背面照射型的摄像装置的示意图。
图28是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图29是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图30是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图31是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图32是芯片堆叠的摄像装置的示意图。
图33是示意性地表示实施方式2所涉及的摄像装置的例示性的结构的图。
图34是表示像素区域、周边区域及截断区域的示意性的截面图。
图35是表示截断区域的形状的其他例的示意性的平面图。
图36是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图37是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图38是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图39是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图40是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图41是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图42是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图43是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。
图44是背面照射型的摄像装置的示意图。
图45是背面照射型的摄像装置的示意图。
图46是背面照射型的摄像装置的示意图。
图47是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图48是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图49是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图50是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图51是表示摄像装置的像素区域及周边区域可以采取的形状的示意图。
图52A是具体例所涉及的摄像装置的示意性的截面图。
图52B是具体例所涉及的摄像装置的示意性的斜视图。
图53A是具体例所涉及的摄像装置的示意性的截面图。
图53B是具体例所涉及的摄像装置的示意性的斜视图。
图54A是具体例所涉及的摄像装置的示意性的截面图。
图54B是具体例所涉及的摄像装置的示意性的斜视图。
图55A是具体例所涉及的摄像装置的示意性的截面图。
图55B是具体例所涉及的摄像装置的示意性的斜视图。
图56A是具体例所涉及的摄像装置的示意性的截面图。
图56B是具体例所涉及的摄像装置的示意性的斜视图。
具体实施方式
(本公开所涉及的一个方式的概要)
本公开的第1方式所涉及的摄像装置具备：
像素区域，包括像素基板部、以及被设置于所述像素基板部的像素晶体管；以及
第1周边区域，包括第1周边基板部、以及被设置于所述第1周边基板部的至少1个第1周边晶体管，在所述第1周边区域与所述像素区域之间传递信号。
所述至少1个第1周边晶体管包括位于所述第1周边基板部内的第1特定层。所述第1特定层包含作为原子序数为镓的原子序数以上的p型杂质或者原子序数为砷的原子序数以上的n型杂质的重的导电型杂质。
第1方式所涉及的技术适于提高摄像装置的性能。所述重的导电型杂质也可以是原子序数为镓的原子序数以上的p型杂质或者原子序数为锑的原子序数以上的n型杂质。
在本公开的第2方式中，例如，在第1方式所涉及的摄像装置中，
沿着经过所述第1特定层且在所述第1周边基板部的深度方向上延伸的直线的区域中的所述重的导电型杂质的浓度分布，也可以在比所述第1周边基板部的上表面深的位置处具有峰。
第2方式所涉及的技术适于提高摄像装置的性能。
在本公开的第3方式中，例如，在第1方式或者第2方式所涉及的摄像装置中，
所述第1周边基板部也可以包括：
支承基板；以及
膜体，被设置在比所述支承基板靠上方，
所述膜体也可以包括：
所述第1特定层；以及
低浓度层，位于比所述第1特定层靠上方，包括所述膜体的上表面，导电型杂质的浓度比所述支承基板中的导电型杂质的浓度低，
所述至少1个第1周边晶体管也可以从上方向下方依次包括所述低浓度层及所述第1特定层。
第3方式所涉及的技术适于提高摄像装置的性能。
在本公开的第4方式中，例如，在第1至第3方式中任1个所涉及的摄像装置中，
所述重的导电型杂质也可以包括从由镓、铟、锑及铋构成的组中选择的至少1个。
镓、铟、锑及铋是重的导电型杂质的例子。
在本公开的第5方式中，例如，在第1至第4方式中任1个所涉及的摄像装置中，
所述至少1个第1周边晶体管及所述像素晶体管中的各个晶体管也可以包括栅极，
所述至少1个第1周边晶体管的栅极长度也可以比所述像素晶体管的栅极长度短。
第5方式的结构是摄像装置的结构的例子。
在本公开的第6方式中，例如，在第1至第5方式中任1个所涉及的摄像装置中，
所述像素晶体管也可以包括像素栅极绝缘膜，
所述至少1个第1周边晶体管也可以包括第1周边栅极绝缘膜，
所述第1周边栅极绝缘膜也可以比所述像素栅极绝缘膜薄。
第6方式的结构是摄像装置的结构的例子。
在本公开的第7方式中，例如，在第1至第6方式中任1个所涉及的摄像装置中，
所述至少1个第1周边晶体管也可以包括：栅极、位于所述栅极之下的沟道区域、第1源极、第1漏极、第1延伸扩散层及第1袋状扩散层，
所述第1延伸扩散层也可以与所述第1源极或者所述第1漏极相邻，且比所述第1源极及所述第1漏极浅，
所述第1袋状扩散层也可以与所述第1源极或者所述第1漏极相邻，
从由所述沟道区域、所述第1延伸扩散层、所述第1袋状扩散层、所述第1源极及所述第1漏极构成的组中选择的至少1个也可以包括所述第1特定层。
第7方式的结构是摄像装置的结构的例子。
在本公开的第8方式中，例如，在第1至第7方式中任1个所涉及的摄像装置中，
所述第1特定层也可以包含从由碳、氮及氟构成的组中选择的至少1个。
在本公开的第9方式中，例如，在第1至第8方式中任1个所涉及的摄像装置中，
所述第1特定层也可以包含从由锗、硅及氩构成的组中选择的至少1个。
在本公开的第10方式中，例如，在第1至第9方式中任1个所涉及的摄像装置中，
所述像素区域也可以包括电荷积蓄区域，该电荷积蓄区域是积蓄通过光电转换而生成的电荷的杂质区域，
所述像素晶体管也可以包括栅极、以及位于所述栅极之下的沟道区域，
所述第1特定层中的碳的浓度也可以比所述电荷积蓄区域中的碳的浓度或者所述沟道区域中的碳的浓度高。
第10方式的特征是高性能的摄像装置可以具有的特征。
在本公开的第11方式中，例如，在第1至第10方式中任1个所涉及的摄像装置中，
所述第1特定层也可以包含射程末端缺陷。
第11方式的射程末端缺陷可以使重的导电型杂质偏析。
在本公开的第12方式中，例如，在第1至第11方式中任1个所涉及的摄像装置中，
所述第1特定层也可以包括所述重的导电型杂质在所述第1周边基板部的深度方向上偏析的第1偏析部，
所述像素区域也可以包括电荷积蓄区域，该电荷积蓄区域是积蓄通过光电转换而生成的电荷的杂质区域，
所述第1偏析部也可以比所述电荷积蓄区域浅。
第12方式的结构是摄像装置的结构的例子。
在本公开的第13方式中，例如，在第1至第12方式中任1个所涉及的摄像装置中，
所述至少1个第1周边晶体管也可以包括2个第1周边晶体管，
所述第1周边区域也可以包括浅槽隔离构造，
所述浅槽隔离构造也可以对所述2个第1周边晶体管进行元件分离，
所述浅槽隔离构造也可以具有沟槽，
所述2个第1周边晶体管的至少一方的所述第1特定层中所述重的导电型杂质所分布的范围，是比所述沟槽的底部浅的范围。
第13方式的结构是摄像装置的结构的例子。
在本公开的第14方式中，例如，在第1至第13方式中任1个所涉及的摄像装置中，
所述像素晶体管也可以包括栅极、位于所述栅极之下的沟道区域、以及位于所述像素基板部内且包含所述重的导电型杂质的像素特定层，
所述沟道区域也可以包括所述像素特定层。
第14方式的结构适于提高摄像装置的性能。
在本公开的第15方式中，例如，第1至第14方式中任1个所涉及的摄像装置也可以还具备：
第2周边区域，包括第2周边基板部、以及被设置于所述第2周边基板部的第2周边晶体管，
所述第1周边区域与所述像素区域之间的所述信号的传递也可以经由所述第2周边区域进行，
所述至少1个第1周边晶体管也可以包括第1源极、第1漏极及第1延伸扩散层，
所述第1延伸扩散层也可以与所述第1源极或者所述第1漏极相邻，且比所述第1源极及所述第1漏极浅，
所述第2周边晶体管也可以包括第2源极、第2漏极及第2延伸扩散层，
所述第2延伸扩散层也可以与所述第2源极或者所述第2漏极相邻，且比所述第2源极及所述第2漏极浅，
所述第2延伸扩散层中的导电型杂质的浓度也可以比所述第1延伸扩散层中的导电型杂质的浓度低，
所述第2延伸扩散层也可以比所述第1延伸扩散层深，
所述至少1个第1周边晶体管、所述第2周边晶体管及所述像素晶体管中的各个晶体管也可以包括栅极，
所述至少1个第1周边晶体管的栅极长度也可以比所述第2周边晶体管的栅极长度短，
所述像素晶体管的栅极长度也可以比所述第2周边晶体管的栅极长度长。
第15方式的结构是摄像装置的结构的例子。
在本公开的第16方式中，例如，在第15方式所涉及的摄像装置中，
所述像素晶体管也可以还包括位于所述像素晶体管的所述栅极之下的沟道区域，
所述第2周边晶体管也可以还包括位于所述第2周边基板部内且包含导电型杂质的第2特定层，
在将抑制所述导电型杂质的瞬态增强扩散的至少1个种类的杂质定义为扩散抑制种时，
所述扩散抑制种包含从由碳、氮及氟构成的组中选择的至少1个，
所述第1特定层中的所述扩散抑制种的浓度也可以比所述第2特定层中的所述扩散抑制种的浓度高，
所述第2特定层中的碳的浓度也可以比所述像素晶体管的所述沟道区域中的碳的浓度高。
第16方式的结构是摄像装置的结构的例子。
在本公开的第17方式中，例如，在第15方式所涉及的摄像装置中，
所述第2周边晶体管也可以还包括：位于所述第2周边晶体管的所述栅极之下的沟道区域、第2袋状扩散层、以及位于所述第2周边基板部内且包含所述重的导电型杂质的第2特定层，
所述第2周边晶体管也可以是N沟道晶体管，
从由所述第2周边晶体管的所述沟道区域、所述第2延伸扩散层、所述第2袋状扩散层、所述第2源极及所述第2漏极构成的组中选择的至少1个也可以包括所述第2特定层。
第17方式的结构是摄像装置的结构的例子。
在本公开的第18方式中，例如，在第15至第17方式中任1个所涉及的摄像装置中，
所述至少1个第1周边晶体管也可以还包括第1周边栅极绝缘膜，
所述第2周边晶体管也可以还包括第2周边栅极绝缘膜，
所述第1周边栅极绝缘膜也可以比所述第2周边栅极绝缘膜薄，
所述像素晶体管也可以还包括像素栅极绝缘膜，
所述像素栅极绝缘膜也可以比所述第2周边栅极绝缘膜厚。
第18方式的结构是摄像装置的结构的例子。
在本公开的第19方式中，例如，在第1至第18方式中任1个所涉及的摄像装置中，
所述第1周边区域也可以位于所述像素区域的外侧，
所述像素基板部及所述第1周边基板部也可以被包含于单一的半导体基板，
所述至少1个第1周边晶体管也可以是负载晶体管，
所述像素区域也可以经由垂直信号线与所述负载晶体管连接。
第19方式的结构是摄像装置的结构的例子。
在本公开的第20方式中，例如，在第1至第19方式中任1个所涉及的摄像装置中，
所述像素基板部及所述第1周边基板部也可以相互层叠。
第20方式的结构是摄像装置的结构的例子。
本公开的第21方式所涉及的摄像装置的制造方法例如是第1至第20方式中任1个所涉及的摄像装置的制造方法，也可以包括：
通过外延生长，形成膜体；以及
通过向所述膜体注入所述重的导电型杂质，形成所述第1特定层。
第21方式的制造方法是摄像装置的制造方法的例子。
本公开的第22方式所涉及的摄像装置具备：
支承基板；
膜体，被设置在比所述支承基板靠上方；以及
像素晶体管，
所述膜体包括：
低浓度层，包括所述膜体的上表面，且导电型杂质的浓度比所述支承基板的导电型杂质的浓度低；以及
导电型杂质层，位于比所述低浓度层靠下方，且包含导电型杂质，
所述像素晶体管从上方向下方依次包括所述低浓度层及所述导电型杂质层，
所述像素晶体管的沿着经过所述低浓度层及所述导电型杂质层且在所述膜体的深度方向上延伸的直线的区域中的所述导电型杂质的浓度分布，在比所述膜体的上表面深的位置处具有峰。
第22方式所涉及的技术适于提高摄像装置的性能。
在本公开的第23方式中，例如，在第22方式所涉及的摄像装置中，
所述导电型杂质层也可以包括作为原子序数为镓的原子序数以上的p型杂质或者原子序数为砷的原子序数以上的n型杂质的重的导电型杂质。
第23方式的结构是摄像装置的结构的例子。所述重的导电型杂质也可以是原子序数为镓的原子序数以上的p型杂质或者原子序数为锑的原子序数以上的n型杂质。
本公开的第24方式所涉及的摄像装置的制造方法例如是第22方式或者第23方式中任1个所涉及的摄像装置的制造方法，也可以包括：
通过外延生长，形成所述膜体；以及
通过向所述膜体注入所述导电型杂质，形成所述导电型杂质层。
第24方式的制造方法是摄像装置的制造方法的例子。
在上述方式中任1个所涉及的摄像装置中，
在将抑制导电型杂质的瞬态增强扩散的至少1个种类的杂质定义为扩散抑制种时，
所述第1特定层也可以包含所述扩散抑制种。
在上述方式中任1个所涉及的摄像装置中，
在将引起被注入的区域的非晶化的至少1个种类的杂质定义为非晶化种时，
所述第1特定层也可以包含所述非晶化种，
所述非晶化种也可以包括从由锗、硅及氩构成的组中选择的至少1个。
在上述方式中任1个所涉及的摄像装置中，
所述像素区域也可以包括被层叠在所述像素基板部上的光电转换层。
在上述方式中任1个所涉及的摄像装置中，
所述像素区域也可以包括光电二极管。
在上述方式中任1个所涉及的摄像装置中，
所述第2延伸扩散层也可以包含氮。
本公开的一个方式所涉及的摄像装置具备：
像素区域，包括像素基板部、以及被设置于所述像素基板部的至少1个像素晶体管；以及
第1周边区域，包括第1周边基板部、以及被设置于所述第1周边基板部的至少1个第1周边晶体管，在所述第1周边区域与所述像素区域之间传递信号，
所述至少1个第1周边晶体管包括第1特定层，该第1特定层位于所述第1周边基板部内，且包含从由镓、铟、锑及铋构成的组中选择的至少1个。
只要没有矛盾，就能够适宜地组合第1方式至第24方式的技术。
以下，参照附图详细说明本公开的实施方式。此外，以下说明的实施方式均表示概括性或者具体性的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置及连接方式、步骤、步骤的顺序等是一例，其主旨不在于对本公开进行限定。本说明书中说明的各种方式只要不产生矛盾则能够相互组合。另外，在以下的实施方式中的构成要素之中，关于在表示最上位概念的独立权利要求中未记载的构成要素，作为任意的构成要素进行说明。
在以下的说明中，针对具有在实质上相同的功能的构成要素，由共通的参照标记表示，有时省略说明。另外，为了避免附图变得过度复杂，有时省略一部分要素的图示。关于摄像装置的各种要素，在附图中表现的尺寸及外观等可能与实际的摄像装置中的尺寸及外观不同。即，各个附图不过是便于理解本公开的示意图，不一定严密地反映相对于实际的摄像装置的比例尺等。
在本说明书中，“平面图”是指从与半导体基板、第1半导体基板、第2半导体基板、第3半导体基板、像素基板部、第1周边基板部或者第2基板周边部垂直的方向观察时的视图。在本说明书中，“上方”、“下方”、“上表面”及“下表面”等用语不过是用于指定部件间的相互的配置，其意图不用作限定摄像装置使用时的姿态。
在本说明书中，有时如“支承基板”、“半导体基板”等那样使用“基板”这样的表现。基板的构造及制法不特别限定。基板既可以具有单层构造，也可以具有层叠构造。层叠构造例如可以包括半导体层、绝缘层等。基板既可以是将晶锭切片而得到的晶片，也可以是利用溅射等沉积的膜，还可以是通过外延生长而生长的膜。基板可以是用于芯片堆叠构造的板状体。另外，基板可以是用于通过被称为所谓顺序3D(Sequential 3D)的3维层叠技术即3DSI(3D顺序整合(3D Sequential Integration))而制造的层叠构造的板状体。“基板的深度方向”可以替换为“基板的厚度方向”。
在本说明书中，延伸扩散层设为包括所谓LDD(轻掺杂漏极(Lightly DopedDrain))扩散层的概念。
在本说明书中，晶体管的阈值电压是指漏极电流开始在晶体管中流动时的晶体管的栅极-源极间电压。
在本说明书中，有时表现为周边晶体管的栅极长度比像素晶体管的栅极长度短。在该表现中，能够补充“至少1个”以成为至少1个周边晶体管的栅极长度比至少1个像素晶体管的栅极长度短。在该补充后的表现中，不一定是摄像装置中存在的全部周边晶体管及像素晶体管都满足该大小关系。关于与其他要素相关的尺寸的大小关系所关联的表现也是同样的。关于碳等杂质的浓度的大小关系也是同样的。关于第1周边晶体管的要素与第2周边晶体管之间的大小关系也是同样的。
在说明书中，存在导电型杂质的浓度这样的表现。在导电型杂质由多个种类的杂质构成的情况下，导电型杂质的浓度是指这多个种类的杂质的合计浓度。这点对于重的导电型杂质、扩散抑制种、非晶化种等的浓度也是同样的。
(实施方式1)
以下，参照图1至图32说明本公开的实施方式1。
图1示意性地表示本公开的实施方式1所涉及的摄像装置100A的例示性的结构。图1所示的摄像装置100A例如具有以多个行及列排列的多个像素110。在图1所例示的结构中，像素110以m行n列排列，形成大致矩形的像素区域R1。在此，m及n独立地表现1以上的整数。
在实施方式1中，多个像素110各自具有光电转换部和读出电路。光电转换部被半导体基板130支承。读出电路形成于半导体基板130，与光电转换部电连接。多个像素110各自包括被设置于半导体基板130的杂质区域，该杂质区域作为临时地保持由光电转换部生成的信号电荷的电荷积蓄区域的一部分发挥功能。也可以将光电二极管作为光电转换部设置在半导体基板内，来替代设置如上所述的光电转换部。
摄像装置100A还具有周边电路120A。周边电路120A对多个像素110进行驱动。在图1所示的例中，周边电路120A包括垂直扫描电路122、水平信号读出电路124、电压供给电路126及控制电路128。在实施方式1中，这些电路的一部分或者全部与各像素的读出电路同样形成于半导体基板130。如图1示意性地表示，周边电路120A位于半导体基板130之中的第1周边区域R2。第1周边区域R2位于包括多个像素110的像素区域R1的外侧。
摄像装置100A还具有截断区域200A。截断区域200A被设置在像素区域R1与第1周边区域R2之间。如图1示意性地表示，截断区域200A包括杂质区域131及多个接触插塞211。杂质区域131被设置于半导体基板130。多个接触插塞211被设置在杂质区域131上。杂质区域131典型地是p型的扩散区域。
多个接触插塞211被设置在杂质区域131上从而与杂质区域131电连接。如后所述，多个接触插塞211与在图1中未图示的电源连接，从而构成为能够向杂质区域131供给规定的电压。即，在摄像装置100A动作时，杂质区域131成为经由接触插塞211被施加规定的电压的状态。
另外，截断区域200A具有元件分离体220。元件分离体220例如是通过STI(浅槽隔离(shallow trench isolation))工艺而形成于半导体基板130的构造。元件分离体220具有在半导体基板130之中至少位于多个像素110之中的位于像素区域R1的最外周的像素与基于数字时钟动作的垂直扫描电路122等数字电路之间的部分。在此，元件分离体220位于：位于像素区域R1的最外周的像素110与垂直扫描电路122之间、以及位于像素区域R1的最外周的像素110与水平信号读出电路124之间。如后所述，元件分离体220可以按照在俯视中包围像素区域R1的方式设置于半导体基板130。元件分离体220相当于本公开中的浅槽隔离构造。
在将包括基于数字时钟动作的电路的周边电路形成于设置有临时保持通过光电转换得到的信号电荷的杂质区域的半导体基板的结构中，基于数字时钟动作的电路可能成为在输入的脉冲每次上升及下降时产生噪声的噪声源。更具体而言，向以CMOS逻辑电路为代表的数字电路供给数字时钟的信号线的电位根据数字时钟而变动。由于数字时钟引起的信号线的电位的变动使基板电位变动，结果可能造成半导体基板的内部的阱中产生多余的电荷。如果由于基板电位的变动而引起的多余的电荷流入至保持信号电荷的像素中的杂质区域，则SN比降低，所得到的图像发生劣化。
相对于此，在图1所示的摄像装置100A中，将截断区域200A配置在包括多个像素110的像素区域R1与数字电路之间，该截断区域200A包括通过设置有多个接触插塞211而构成为能够与地等电源连接的杂质区域131。在摄像装置100A动作时，截断区域200A的杂质区域131的电位能够通过将规定的电压源连接至多个接触插塞211而固定。例如能够经由多个接触插塞211使截断区域200A的杂质区域131的电位接地。此时，截断区域200A作为将半导体基板130的内部产生的多余的电荷排出的低阻抗的路径发挥功能。即，能够抑制在保持信号电荷的像素中的杂质区域与周边电路120A之间的静电性耦合，能够有利地抑制以供给数字时钟的信号线作为噪声源的暗电流。但是，截断区域200A并不是必须的。
在此，说明构成周边电路120A的各电路的详细情况。垂直扫描电路122具有与多个地址信号线34的连接。这些地址信号线34与多个像素110的各行对应地设置。各地址信号线34与属于所对应的行的1个以上的像素连接。垂直扫描电路122通过向地址信号线34施加行选择信号，对从像素110向后述的垂直信号线35读出信号的定时进行控制。垂直扫描电路122也被称为行扫描电路。此外，与垂直扫描电路122连接的信号线不限定于地址信号线34。在垂直扫描电路122上，可以按多个像素110的每行连接有多个种类的信号线。
如图1示意性地表示，摄像装置100A也具有多个垂直信号线35。垂直信号线35按多个像素110的每列设置。各垂直信号线35与属于所对应的列的1个以上的像素连接。这些垂直信号线35与水平信号读出电路124连接。水平信号读出电路124向在图1中未图示的输出线顺次输出从像素110读出的信号。水平信号读出电路124也被称为列扫描电路。
控制电路128接受从摄像装置100A的例如外部施加的指令数据、时钟等，对摄像装置100A的整体进行控制。控制电路128典型地具有定时发生器，向垂直扫描电路122、水平信号读出电路124及后述的电压供给电路126等供给驱动信号。在图1中，从控制电路128延伸的箭头示意地表现来自控制电路128的输出信号的流动。控制电路128例如可以由包括1个以上的处理器的微控制器实现。控制电路128的功能也可以通过通用的处理电路与软件的组合来实现，也可以由专用于这样的处理的硬件实现。
在实施方式1中，周边电路120A包括与像素区域R1中的各像素110电连接的电压供给电路126。电压供给电路126经由电压线38向像素110供给规定的电压。电压供给电路126不限定于特定的电源电路，既可以是将从电池等电源供给的电压转换为规定的电压的电路，也可以是生成规定的电压的电路。电压供给电路126也可以是上述的垂直扫描电路122的一部分。如图1中示意性地表示，构成周边电路120A的这些电路被配置在像素区域R1的外侧的第1周边区域R2。
此外，像素110的数量及配置不限定于图示的例子。例如，摄像装置100A所包括的像素110的数量也可以是1个。在该例中，各像素110的中心位于正方格子的格点上，但例如也可以按照各像素110的中心位于三角格子、六角格子等的格点上的方式配置多个像素110。例如也可以将像素110以1维排列，在该情况下，可以将摄像装置100A用作线传感器。
图2示意性地表示图1所示的摄像装置100A的例示性的电路结构。在图2中，为了避免附图过度复杂，截取出多个像素110之中的以2行2列排列的4个像素110表示。这些像素110各自包括：被半导体基板130支承的光电转换部10、以及与光电转换部10电连接的读出电路20。如后文中参照附图详细说明的那样，光电转换部10包括被配置在半导体基板130的上方的光电转换层。光电转换部10也可以被称为光电转换构造。
各像素110的光电转换部10通过具有与连接于电压供给电路126的电压线38的连接，构成为在摄像装置100A动作时能够经由电压线38施加规定的电压。例如，在利用通过光电转换而生成的正及负的电荷之中的正电荷作为信号电荷的情况下，可以在摄像装置100A动作时向电压线38施加例如10V左右的正电压。以下，例示利用空穴作为信号电荷的情况。
在图2所例示的结构中，读出电路20包括放大晶体管22、地址晶体管24及复位晶体管26。放大晶体管22、地址晶体管24及复位晶体管26典型地是形成于半导体基板130的场效应晶体管。以下，只要没有特别说明，说明使用N沟道MOSFET(金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor))作为晶体管的例子。
如图2中示意性地表示，放大晶体管22的栅极与光电转换部10电连接。在动作时，通过从电压供给电路126经由电压线38向各像素110的光电转换部10施加规定的电压，能够向电荷积蓄节点FD积蓄例如空穴作为信号电荷。在此，电荷积蓄节点FD是将放大晶体管22的栅极与光电转换部10连接的节点。电荷积蓄节点FD具有临时地保持由光电转换部10生成的电荷的功能。电荷积蓄节点FD在其一部分中包括形成于半导体基板130的杂质区域。后述的图3的标记Z相当于电荷积蓄节点FD所包括的杂质区域。
如图2所示，各像素110的放大晶体管22的漏极与电源布线32连接。电源布线32在摄像装置100A动作时向放大晶体管22供给电源电压VDD。电源电压VDD例如为3.3V左右。另一方面，放大晶体管22的源极经由地址晶体管24与垂直信号线35连接。放大晶体管22在漏极接受电源电压VDD的供给，从而输出与电荷积蓄节点FD中积蓄的信号电荷的量相应的信号电压。
在放大晶体管22与垂直信号线35之间连接有地址晶体管24。在地址晶体管24的栅极上连接有地址信号线34。垂直扫描电路122向地址信号线34施加行选择信号，从而对地址晶体管24的导通及关断进行控制。即，垂直扫描电路122通过行选择信号的控制，能够向对应的垂直信号线35读出所选择的像素110的放大晶体管22的输出。此外，地址晶体管24不限定于图2所示的例子，也可以被配置在放大晶体管22的漏极与电源布线32之间。
在各个垂直信号线35上连接有负载电路45及列信号处理电路47。负载电路45与放大晶体管22一起形成源极跟随器电路。列信号处理电路47进行噪音抑制信号处理及模拟-数字转换等。噪音抑制信号处理例如是相关双采样。列信号处理电路47也被称为行信号积蓄电路。水平信号读出电路124从多个列信号处理电路47向水平共通信号线49顺次读出信号。列信号处理电路47可以是水平信号读出电路124的一部分。负载电路45及列信号处理电路47可以是上述的周边电路120A的一部分。
在该例中，读出电路20不仅包括放大晶体管22及地址晶体管24，还包括复位晶体管26。复位晶体管26的漏极及源极中的一方是电荷积蓄节点FD的一部分。漏极及源极中的另一方与复位电压线39连接。复位晶体管26的漏极及源极中的上述一方对应于图3的电荷积蓄区域Z，具体而言对应于杂质区域60n。复位电压线39与在图2中未图示的复位电压供给电路连接。由此，在摄像装置100A动作时，可以向各像素110的复位晶体管26供给规定的复位电压Vref。复位电压Vref例如是0V或者0V附近的电压。与上述的电压供给电路126同样，复位电压供给电路只要能够向复位电压线39施加规定的复位电压Vref即可，其具体结构不限定于特定的电源电路。复位电压供给电路也可以是垂直扫描电路122的一部分。电压供给电路126及复位电压供给电路既可以是各自独立的电路，也可以以单一的电压供给电路的形式配置于摄像装置100A。复位电压供给电路也可以是上述的周边电路120A的一部分。
在复位晶体管26的栅极上连接有复位信号线36。复位信号线36与地址信号线34同样，按多个像素110的每行设置，在此，与垂直扫描电路122连接。如上所述，垂直扫描电路122通过向地址信号线34施加行选择信号，能够以行为单位选择作为信号的读出对象的像素110。同样，垂直扫描电路122通过经由复位信号线36向复位晶体管26的栅极施加复位信号，能够使被选择的行的复位晶体管26导通。通过将复位晶体管26设为导通，电荷积蓄节点FD的电位被复位。
(像素及截断区域)
图3示意性地表示包括像素区域R1及第1周边区域R2以及截断区域200A的截面。在此，表示位于截断区域200A的附近的2个像素的截面来代表多个像素110。
首先，关注于像素区域R1。在像素区域R1中设置有光电转换层12。光电转换层12被半导体基板130支承。在光电转换层12上配置有透光性的对置电极13。如图3所示，光电转换层12及对置电极13各自典型地跨多个像素110在半导体基板130的上方连续设置。
像素110是构成像素区域R1的单位构造。像素110包括光电转换部10。光电转换部10具有光电转换层12的一部分及对置电极13的一部分、以及像素电极11。光电转换部10的像素电极11位于光电转换层12与半导体基板130之间。像素电极11由铝、铜等金属、金属氮化物、或者通过掺杂杂质而被赋予了导电性的多晶硅等形成。如图3示意性地表示，各像素110的像素电极11按每个像素在空间上被分离，从而相对于相邻的其他像素的像素电极11电分离。
光电转换部10的光电转换层12由有机材料、或者非晶硅等无机材料形成。光电转换层12接受经由对置电极13入射的光，通过光电转换而生成正及负的电荷。即，光电转换部10具有将光转换为电荷的功能。光电转换层12也可以包括由有机材料构成的层以及由无机材料构成的层。
光电转换部10的对置电极13由ITO(氧化铟锡(Indium Tin Oxide))等透明导电性材料形成。本说明书中的用语“透光性”，意味着光电转换层12使能够吸收的波长的光的至少一部分透射，而不一定在可见光的整个波长范围中使光透射。在图3中省略图示，对置电极13具有与上述的电压线38的连接。在摄像装置100A动作时，对电压线38的电位进行控制，来使对置电极13的电位比像素电极11的电位例如高。由此，能够由像素电极11选择性地收集通过光电转换而生成的正及负的电荷之中的正电荷。通过以跨多个像素110连续的单一的层的形式形成对置电极13，能够经由电压线38向多个像素110的对置电极13一并施加规定的电位。
多个像素110各自还包括半导体基板130的一部分。如图3示意性地表示，半导体基板130在其表面附近具有作为第1杂质区域的多个杂质区域60n。杂质区域60n作为上述的读出电路20所包括的复位晶体管26的漏极及源极中的一方发挥功能。另外，半导体基板130也具有作为复位晶体管26的漏极及源极中的另一方的杂质区域61n。如图3示意性地表示，杂质区域61n经由多晶硅插塞等，与上述的复位电压线39连接。在此，杂质区域60n及杂质区域61n具有n型的导电型。这多个杂质区域60n及61n典型地是n型的扩散区域。
由此能够理解，在半导体基板130，与多个像素110对应地形成有多个读出电路20。通过被设置于半导体基板130的元件分离体221，各像素的读出电路20相对于其他像素的读出电路20电分离。
如图3所示，覆盖半导体基板130的层间绝缘层90位于光电转换部10与半导体基板130之间。层间绝缘层90一般包括多层的绝缘层、以及多层的布线。被配置在层间绝缘层90中的多层的布线层可以包括：在其一部分具有地址信号线34及复位信号线36等的布线层、在其一部分具有垂直信号线35、电源布线32及复位电压线39等的布线层等。层间绝缘层90中的绝缘层的数量及布线层的数量不限定于本例，可以任意地设定。
在层间绝缘层90的内部，设置有用于将光电转换部10的像素电极11与形成于半导体基板130的读出电路20电连接的导电构造89。如图3示意性地表示，导电构造89包括被配置在层间绝缘层90中的布线及过孔。这些布线及过孔典型地由铜或钨等金属、或者金属氮化物或金属氧化物等金属化合物形成。导电构造89也包括与上述的杂质区域60n连接的接触插塞cx。与杂质区域60n连接的接触插塞cx典型地是多晶硅插塞，为了提高导电性而掺杂了磷等杂质。此外，在图3中省略图示，导电构造89与放大晶体管22的栅极电极之间也具有电连接。在接触插塞cx上连接有插塞cy。作为插塞cy可以包含的金属，例示出钨、铜等。
关注于半导体基板130。半导体基板130包括支承基板140、以及形成在支承基板140上的1个以上的半导体层。在图3所示的例中，半导体基板130具有被设置在支承基板140上的n型的杂质层62。以下例示p型硅基板作为支承基板140。支承基板140可以具有比杂质层62低的电阻率。此外，半导体基板130也可以是SOI(绝缘体上硅(silicon-on-insulator))基板、或者通过外延生长等而在表面上设置有膜体的基板等。
在图3所例示的结构中，首先关注于像素区域R1。半导体基板130具有n型半导体层62an及p型半导体层63p。在支承基板140上设置有n型半导体层62an。在n型半导体层62an上设置有p型半导体层63p。位于支承基板140与p型半导体层63p之间的n型半导体层62an是上述的杂质层62的一部分。在摄像装置100A动作时，杂质层62的电位经由在图3中未图示的阱接点被控制。其一部分包括位于像素区域R1的n型半导体层62an在内的杂质层62被设置在半导体基板130的内部。由此，能够抑制少数载流子从支承基板140或者周边电路向积蓄信号电荷的电荷积蓄区域流入。
在图3所例示的结构中，半导体基板130还具有p型半导体层66p及p型杂质区域65p。p型半导体层66p被设置在p型半导体层63p上。p型杂质区域65p被设置在p型半导体层66p中。在该例中，与导电构造89具有连接的上述杂质区域60n被设置在p型杂质区域65p中。通过杂质区域60n与作为p阱的p型杂质区域65p之间的pn结而形成的结电容，作为积蓄由像素电极11收集的至少一部分信号电荷的电容发挥功能。即，杂质区域60n构成临时保持信号电荷的电荷积蓄区域。另一方面，杂质区域61n被设置在p型半导体层66p中。在此，p型杂质区域65p中的杂质浓度比p型半导体层66p中的杂质浓度低。
另外，半导体基板130具有多个p型区域64。多个p型区域64被设置为贯通杂质层62。p型区域64具有较高的杂质浓度。通过设置p型区域64，能够将隔着杂质层62相隔的导电型相同的2个区域电连接。
在此，多个p型区域64包括多个p型区域64a、以及1个以上的p型区域64b。p型区域64a在从半导体基板130的法线方向观察时位于像素区域R1中。p型区域64b位于截断区域200A的多个接触插塞211的下方。p型区域64a以贯通n型半导体层62an的方式形成在p型半导体层63p与支承基板140之间，将p型半导体层63p与支承基板140电连接。另一方面，p型区域64b的一端到达截断区域200A的杂质区域131从而与杂质区域131电连接，p型区域64b将杂质区域131与支承基板140电连接。
因此，在此在半导体基板130中形成从截断区域200A的杂质区域131经由p型区域64b、支承基板140及p型区域64a到达p型半导体层63p的电气路径。如上所述，在截断区域200A的杂质区域131上连接有多个接触插塞211，这些接触插塞211构成为能够与地等未图示的电源连接。例如能够经由多个接触插塞211使截断区域200A的杂质区域131的电位接地。通过将适当的电源连接至截断区域200A的多个接触插塞211，能够利用包括杂质区域131、p型区域64b、支承基板140及p型区域64a的电气路径，经由p型半导体层63p对p型杂质区域65p及p型半导体层66p的电位进行控制。
此外，在图3所示的例中，在杂质区域131之中的位于半导体基板130的表面附近的部分，形成有杂质浓度相对较高的杂质区域131a。接触插塞211典型地由金属形成。通过在杂质区域131之中设置杂质浓度相对较高的杂质区域131a，并将多个接触插塞211与杂质区域131a连接，能够得到减小多个接触插塞211与杂质区域131之间的接触电阻的效果。
进而，在该例中，在多个接触插塞211与杂质区域131之间形成有硅化层131s。通过在杂质区域131a之中的半导体基板130的表面附近设置硅化层131s并连接多个接触插塞211，能够进一步减小接触电阻。
接下来，关注于半导体基板130的第1周边区域R2。如上所述，在第1周边区域R2中，形成了用于驱动多个像素110的电路、以及用于处理从多个像素110读出的信号的电路。第1周边区域R2例如包括构成多路复用器等逻辑电路的多个晶体管25及第1周边晶体管27。如图3示意性地表示，在此，作为杂质层62的其他一部分的n型半导体层62bn形成在支承基板140上，在n型半导体层62bn上形成有作为阱的n型杂质区域81n以及p型杂质区域82p。晶体管25的漏极及源极位于n型杂质区域81n中，第1周边晶体管27的漏极及源极位于p型杂质区域82p中。此外，通过支承基板140的一部分介于之间，n型半导体层62bn在像素区域R1的整周上相对于n型半导体层62an分离。n型半导体层62bn通过连接未图示的电源而被供给规定的电压。以下，有时将n型杂质区域81n称为n型阱。有时将p型杂质区域82p称为p型阱。
像素区域R1的n型半导体层62an的深度与第1周边区域R2的n型半导体层62bn的深度既可以相同，也可以不同。
在图3所例示的结构中，在晶体管25及27等周边晶体管的漏极、源极及栅极电极上连接有接触插塞cp。
在图3所示的例中，截断区域200A还包括位于其与第1周边区域R2的边界附近的n型杂质区域83n。n型杂质区域83n位于杂质层62之中的n型半导体层62bn上，与n型半导体层62bn之间具有电连接。在n型杂质区域83n也可以设置有插塞。通过将适当的电源连接至与n型杂质区域83n连接的插塞，能够对n型杂质区域83n及n型半导体层62bn的电位进行控制。
位于支承基板140的上方的杂质层及杂质区域各自典型地通过将杂质向在支承基板140上利用外延生长而得到的膜体进行离子注入而形成。此外，p型区域64之中的位于像素区域R1的p型区域64a可以形成于在平面图中与像素中的元件分离体不重叠的位置。
在本实施方式中，在像素区域R1与第1周边区域R2之间形成有截断区域200A。如上所述，截断区域200A包括：位于像素区域R1与第1周边区域R2之间的元件分离体220、以及配置有多个接触插塞211的杂质区域131。通过截断区域200A至少包括杂质区域131，能够利用杂质区域131中的掺杂剂，发挥所谓吸杂效应。例如已知如下情况：如果金属杂质扩散至支承光电转换层的半导体基板之中的配置有像素的区域，则画质发生降低。通过使杂质区域131中的掺杂剂作为吸杂中心发挥功能，能够抑制金属杂质向电荷积蓄区域扩散，避免由于金属杂质的扩散而引起的画质降低。
针对硅基板的p型杂质即掺杂剂的例子是硼、铟及镓，n型掺杂剂的例子是磷、砷、锑及铋。其中，已知p型掺杂剂能够针对几乎全部金属发挥吸杂效应，因此适于作为杂质区域131的掺杂剂。在本公开的典型的实施方式中，选择p型作为截断区域200A的杂质区域131的导电型。例如通过将包括掺杂有p型杂质的杂质区域131的截断区域200A配置在像素区域R1与第1周边区域R2之间，能够有效地抑制金属杂质向像素区域R1扩散。即，能够抑制金属杂质向像素110的电荷积蓄区域扩散，抑制由于金属杂质的扩散而引起的画质劣化。
图4表示截断区域的形状的其他例。与图1所示的摄像装置100A相比，图4所示的摄像装置100B具有以矩形包围像素区域R1的截断区域200B替代截断区域200A。与上述的截断区域200A相比，截断区域200B的杂质区域131在平面图中以环状而不间断地包围像素区域R1。如图4示意性地表示，在该例中也还是在杂质区域131上连接有多个接触插塞211。此外，在该例中，截断区域200B的元件分离体220也在杂质区域131的内侧以环状而不间断地包围像素区域R1。在这样的结构中，可以说是通过元件分离体220划定像素区域R1与第1周边区域R2的边界。
在此，被设置在第1周边区域R2中的周边电路120B不仅包括垂直扫描电路122、水平信号读出电路124、电压供给电路126及控制电路128，还包括第2垂直扫描电路129和第2水平信号读出电路127。第2垂直扫描电路129与垂直扫描电路122隔着像素区域R1而被配置在垂直扫描电路122的相反侧。如图所示，在第2垂直扫描电路129上，也连接有与多个像素110的各行对应设置的地址信号线34。同样，第2水平信号读出电路127与水平信号读出电路124隔着像素区域R1而被配置在水平信号读出电路124的相反侧，连接有与多个像素110的各列对应设置的垂直信号线35。
例如，垂直扫描电路122负责像素区域R1的左一半的像素的行选择动作，第2垂直扫描电路129负责像素区域R1的右一半的像素的行选择动作。另外，水平信号读出电路124负责从像素区域R1的下一半的像素读出的信号的处理，第2水平信号读出电路127负责从像素区域R1的上一半的像素读出的信号的处理。像这样，通过对像素区域R1进行划分并由多个垂直扫描电路及水平信号读出电路执行信号的读出，能够缩短帧率等而提高动作的速度。
在图4所例示的结构中，垂直扫描电路122、129及水平信号读出电路124、127沿着像素区域R1的矩形的四边配置。换言之，在该例中，截断区域200B介于垂直扫描电路122与像素110的集合之间、第2垂直扫描电路129与像素110的集合之间、水平信号读出电路124与像素110的集合之间、以及第2水平信号读出电路127与像素110的集合之间。
通过以在平面图中包围包括多个像素110的阵列的像素区域R1的形状将截断区域200B形成于半导体基板130，能够更有效地抑制电荷在像素的电荷积蓄区域与被形成在第1周边区域R2中的电路之间的移动。此外，如图4所示的例子那样，在构成周边电路的电路群例如被配置为包围矩形的像素区域R1的情况下，截断区域在平面图中以环状而不间断地包围像素区域R1，这在本公开的实施方式中并不是必须的。例如，截断区域也可以包括分别包括元件分离体220及杂质区域131且作为整体配置为包围像素区域R1的多个部分。在这样的结构中，也能够期待与以在平面图中以环状而不间断地包围像素区域R1的方式设置截断区域的情况同样的效果。另外，也可以不存在截断区域200B。
(第1周边区域R2的晶体管)
如上述那样，第1周边区域R2包括第1周边晶体管27。以下，参照图5至图12说明实施方式所涉及的第1周边晶体管27的构成例。
图5表示第1构成例所涉及的第1周边晶体管27的截面结构。该第1周边晶体管27具体是MIS型晶体管，更具体是MOSFET。另外，该第1周边晶体管27是n型的晶体管。
如图5所示，例如，在由p型硅(Si)构成的半导体基板130的主面上，隔着由氧化硅(SiO 2)构成的栅极绝缘膜301，而且形成有由多晶硅或者金属栅极构成的栅极电极302。在半导体基板130的上部形成有：p型沟道扩散层303，其中例如硼(B)扩散；以及p型杂质区域82p，是其中例如硼(B)扩散且结深度比p型沟道扩散层303深的p型阱。在半导体基板130中，支承基板140、n型半导体层62bn以及作为p型阱的p型杂质区域82p依次层叠。
在p型沟道扩散层303中的栅极长度方向的区域中分别形成有：第1延伸扩散层306a、306b，是其中作为n型杂质的例如砷(As)扩散且具有较浅的结的n型延伸高浓度扩散层；以及第1袋状扩散层307a、307b，是在该第1延伸扩散层306a、306b的下侧且作为p型杂质的例如铟(In)扩散的p型袋状扩散层。
在第1延伸扩散层306a、306b中，磷(P)也可以替代砷(As)或者与砷(As)一起扩散。另外，第1延伸扩散层306a、306b也可以包含碳(C)。通过碳(C)，能够抑制磷的瞬态增强扩散(Transient enhanced diffusion：以下简称为TED)。由此，在第1延伸扩散层306a、306b中，能够保持浅的杂质浓度分布。这在实现高驱动力的第1周边晶体管27的观点上是有利的。
通过碳，也能够抑制由于硼引起的TED。例如，p型沟道扩散层303也可以包含硼及碳。在该构成例中，在p型沟道扩散层303中，通过碳能够抑制硼的TED。这在实现阈值电压的偏差小的第1周边晶体管27的观点上是有利的。
另外，在摄像装置的制造过程中，有时出于对像素区域R1进行加热的目的而进行加热处理。由于该加热处理，第1周边区域R2有时也被加热。但是，通过碳所起到的上述的扩散抑制作用，即使在由于这样的加热处理而第1周边区域R2被加热的情况下，也在第1周边区域R2的第1周边晶体管27中抑制了杂质的再分布。例如，在第1延伸扩散层306a、306b包含磷及碳的情况下，磷的再分布被碳抑制，由此能够维持浅的结。另外，在p型沟道扩散层303包含硼及碳的情况下，硼的再分布能够被碳抑制。
另外，通过第1延伸扩散层306a、306b含有碳，也能够起到抑制在第1延伸扩散层306a、306b中发生残留缺陷的效果。作为残留缺陷，例示EOR(射程末端(end of range))缺陷。在此，EOR缺陷是指，在由硅构成的半导体基板130在非晶化的状态下被施以加热处理的情况下，在加热处理前的非晶-晶体(a/c)界面正下的区域中形成的缺陷层。
此外，通过碳注入而抑制TED的机制如下。即，碳形成会引起TED的过剩点缺陷与碳-晶格间硅的复合体、簇等，由此抑制过剩点缺陷。另外，如果考虑到由于过剩点缺陷生长而可能生成位错环等2次缺陷，也可以说碳抑制了结晶缺陷。例如，通过在半导体基板130的延伸形成区域中，使用2次缺陷等残留缺陷层的生成得到了抑制的结晶层，也能够抑制由于残留缺陷层引起的结漏的发生。
在本构成例中，第1袋状扩散层307a、307b包括作为p型杂质的铟。铟的质量数大，且扩散系数小。另外，在本构成例中，半导体基板130与栅极绝缘膜301的界面是Si/SiO 2界面。根据与铟相关的Si/SiO 2界面的偏析系数，铟不容易在半导体基板130的表面侧堆积，不容易形成在该表面侧升高的浓度分布，因此容易形成该表面处的浓度下降的浓度分布。铟的这些特性能够使沿着经过第1袋状扩散层307a且在半导体基板130的深度方向上延伸的直线的区域中的铟的浓度分布成为SSRP(超陡反向分布(Super Steep RetrogradeProfile))。SSRP是浅而陡峭、而且半导体基板130的表面浓度低的杂质浓度分布。沿着经过第1袋状扩散层307b且在半导体基板130的深度方向上延伸的直线的区域中的杂质浓度分布也是同样的。
具体而言，在刚注入作为重的离子的铟离子之后，形成浅而陡峭、而且半导体基板130的表面浓度低的杂质浓度分布。铟的质量数大，因此不容易发生铟的扩散，不容易发生刚注入后(as-implanted)的浓度分布由于扩散而大为变化的情况。也不容易发生由于铟在半导体基板130的表面堆积而引起该表面处的铟的浓度上升的情况。因此，在本构成例中，在最终得到的摄像装置中，能够实现与第1袋状扩散层307a、307b相关的如上所述的铟的SSRP。
通过与第1袋状扩散层307a、307b相关的如上所述的SSRP，能够得到各种优点。例如，在形成有SSRP的情况下，能够降低半导体基板130的表面处的作为杂质的铟的浓度。因此，第1周边晶体管27的源极-漏极间的电荷的移动不容易被该表面部分中的杂质妨碍。也就是说，电荷的移动性不容易发生劣化。因此，第1周边晶体管27的驱动力不容易发生劣化。另外，由于上述表面部分的杂质浓度低，因此不容易发生由于该表面部分处的杂质不均而引起第1周边晶体管27的阈值电压偏差的情况。出于这样的理由，本结构在实现驱动力高且阈值电压的偏差小的第1周边晶体管27的观点上是有利的。特别是在第1周边区域R2中构成微细周边设备的情况下容易享受该优点。
如果第1周边晶体管27的阈值电压的偏差小，则不需要使第1周边晶体管27的设计余量变大。而且，Pelgrom系数也变小。在此，晶体管的阈值偏差能够表现为σvt＝Avt/√(Lg·Wg)，与栅极长度(Lg)和栅极宽度(Wg)之积的平方根的倒数成比例。此时的斜率Avt已知是Pelgrom系数。由此，能够选择使得栅极长度(Lg)以及/或者栅极宽度(Wg)小的小尺寸(具体是小面积)的晶体管。
另外，如果第1周边晶体管27的阈值电压的偏差小，则容易减少第1周边晶体管27应包含的尺寸差异的变形数。例如考虑如下情况：第1周边晶体管27的阈值电压的偏差小，而且，第1周边晶体管27的其他特性也很好。对晶体管特性而言适宜的晶体管的尺寸按其特性而不同。例如，用于实现适宜的Pelgrom系数的晶体管的尺寸、用于实现适宜的互导(gm)的晶体管的尺寸、用于实现适宜的漏极电导(gds)的晶体管的尺寸相互不同。但是，在第1周边晶体管27的阈值电压的偏差小的情况下，第1周边晶体管27包含按每个特性而尺寸不同的变形的必要性低。因此，能够减少向第1周边区域配置的第1晶体管27的数量，由此减小第1周边区域的面积。
此外，铟容易在EOR缺陷处偏析。在本构成例中，在第1延伸扩散层306a、306b正下的部分存在EOR缺陷，铟在此偏析。
另外，在半导体基板130中的第1延伸扩散层306a、306b的外侧的区域，形成有与第1延伸扩散层306a、306b连接且结深度比第1延伸扩散层306a、306b深的n型源极扩散层313a、n型漏极扩散层313b。在本构成例中，在n型源极扩散层313a、n型漏极扩散层313b中包含碳(C)。但是，n型源极扩散层313a、n型漏极扩散层313b中的一方或者双方也可以不包含碳(C)。
在栅极电极302的两侧面上形成有绝缘性的偏置间隔体309a、309b，在该偏置间隔体309a、309b中包含铟及碳。进而，形成有从各偏置间隔体309a、309b的外侧的侧面上延伸到半导体基板130上且n型源极扩散层313a、n型漏极扩散层313b的内侧的端部的上侧部分为止的截面为L形的第1侧壁(wall)308Aa、308Ab。另外，在第1侧壁308Aa、308Ab的外侧分别形成有绝缘性的第2侧壁308Ba、308Bb。
此外，在第1构成例中，作为p型沟道扩散层303的杂质使用了硼离子，但也可以替代硼离子或者与硼离子一起使用原子序数比硼离子大且示出p型的元素的离子。原子序数比硼离子大且示出p型的元素的离子例如是铟离子。
在作为沟道区域的p型沟道扩散层303包含铟的情况下，沿着经过沟道扩散层303且在半导体基板130的深度方向上延伸的直线的区域中的铟的浓度分布可以成为SSRP。与沟道扩散层303相关的SSRP能够使得表面杂质浓度低并且设定阈值电压，因此能够抑制由于沟道扩散层303的杂质散乱而引起的载流子的移动性的降低，并抑制半导体基板130表面处的杂质不均。该结构还在实现驱动力高且阈值电压的偏差小的第1周边晶体管27的观点上是有利的。
也可以采用能够作为p型沟道扩散层303的杂质而采用的杂质，作为第1袋状扩散层307a、307b的杂质。另外，也可以采用能够作为第1袋状扩散层307a、307b的杂质而采用的杂质，作为p型沟道扩散层303的杂质。作为p型沟道扩散层303及第1袋状扩散层307a、307b可以包含的原子序数大的元素的杂质，除了铟之外，可以举出镓等。
另外，对抑制TED作出贡献的杂质不限定于碳。也可以除了碳之外或者与碳一起使用从由氮、氟、锗、硅及氩构成的组中选择的至少1个。氮、氟、锗、硅、氩等也能够对抑制TED作出贡献。具体而言，与碳同样，氮、氟等杂质也形成会引起TED的过剩点缺陷与杂质-晶格间硅或杂质-原子空位的复合体、簇等，由此抑制过剩点缺陷。具体而言，通过形成碳-晶格间硅、氮-晶格间硅、氟-晶格间硅、氟-原子空位等的复合体，抑制过剩点缺陷。锗、硅、氩等通过预非晶化作用，对抑制TED作出贡献。除此之外，也可以使用从由第14族、17族及18族的元素构成的组之中的不具有导电性的元素中选择的至少1个，作为对抑制TED作出贡献的杂质。
另外，在第1构成例中，晶体管27是N沟道MIS型晶体管。但是，也可以采用晶体管27是P沟道MIS型晶体管的结构。在晶体管27是P沟道MIS型晶体管的情况下，作为构成延伸扩散层的p型的杂质离子，例如除了硼(B)离子之外，能够使用如铟(In)离子、镓离子等、原子序数比硼离子大的第III族元素。另外，在P沟道MIS型晶体管的情况下，在n型袋状扩散层中，例如除了砷(As)离子或者磷(P)离子之外，能够使用如锑(Sb)离子、铋(Bi)离子等、原子序数比砷离子大的第V族元素或其组合。在该结构中，也能够抑制n型袋状扩散层的TED。例如，通过使碳等与硼一起被包含在n型袋状扩散层中，能够抑制硼的TED。另外，虽然与硼相比程度较小，但铟也会发生经由晶格间硅的TED。因此，通过将碳等与铟一起共同注入，能够抑制铟的TED。通过抑制TED，能够抑制袋状扩散层中的杂质浓度分布所引起的阈值电压的偏差。作为构成延伸扩散层的p型的杂质离子，既可以使用上述的杂质中的1种，也可以将2种以上组合使用。关于在n型袋状扩散层中使用的要素也是同样的。
(第1构成例的第1变形例)
图6表示第1构成例的第1变形例所涉及的晶体管的截面结构。如图6所示，在第1变形例所涉及的晶体管中，作为n型延伸高浓度扩散层的第1延伸扩散层306a、306b的杂质浓度分布相对于栅极电极302而左右不对称。如图6所示，通过使源极区域中的第1延伸扩散层与漏极区域相比成为浅且陡峭的分布，源极区域与沟道区域之间的载流子浓度梯度变大，MIS型晶体管中的驱动力提高。另外，漏极区域中的第1延伸扩散层的分布比源极区域深，因此与左右对称的浅且陡峭的分布构造相比，抑制了热载流子的发生。此外，具有图6的结构的晶体管例如可以参考专利文献2制作。
在图6所示的例中，第1延伸扩散层306a比第1延伸扩散层306b浅。但是，也可以采用第1延伸扩散层306b比第1延伸扩散层306a浅的结构。
(第1构成例的第2变形例)
图7表示第1构成例的第2变形例所涉及的晶体管的截面结构。如图7所示，第2变形例所涉及的晶体管仅在n型源极扩散层313a、n型漏极扩散层313b中的一侧具有N型延伸高浓度扩散层。
在图7所示的例中，第2变形例所涉及的晶体管具有作为与n型源极扩散层313a相邻的n型延伸高浓度扩散层的第1延伸扩散层306a，而不具有与n型漏极扩散层313b相邻的第1延伸扩散层。但是，也可以采用不具有与n型源极扩散层313a相邻的第1延伸扩散层而具有与n型漏极扩散层313b相邻的第1延伸扩散层306b的结构。
另外，如图7所示，第2变形例所涉及的晶体管仅在n型源极扩散层313a、n型漏极扩散层313b中的一侧具有p型袋状扩散层。具体而言，第2变形例所涉及的晶体管具有与n型源极扩散层313a相邻的第1袋状扩散层307a，而不具有与n型漏极扩散层313b相邻的第1袋状扩散层。但是，也可以采用不具有与n型源极扩散层313a相邻的第1袋状扩散层而具有与n型漏极扩散层313b相邻的第1袋状扩散层307b的结构。
(第1构成例的第3变形例)
在第1构成例的第3变形例中，n型源极扩散层313a、n型漏极扩散层313b包含氟(F)及碳(C)。氟可以产生半导体基板130的部分的非晶化。另外，氟可以抑制杂质的瞬态增强扩散(TED)。图8表示沿着经过n型源极扩散层313a且在半导体基板130的深度方向上延伸的直线的区域中的杂质浓度分布的例子。纵轴以对数刻度表示砷(As)、磷(P)、氟(F)及碳(C)的浓度。图8的浓度分布涉及为了非晶化及抑制杂质扩散而注入氟及碳并在退火时扩散的情况。在图8中，实线表示砷(As)的浓度分布。点线表示磷(P)的浓度分布。一点划线表示氟(F)的浓度分布。二点划线表示碳(C)的浓度分布。在图8的例中，氟的浓度分布在原a/c界面位置的附近具有偏析。在该例中，沿着经过n型漏极扩散层313b且在半导体基板130的深度方向上延伸的直线的区域中的杂质浓度分布也为图8所示的分布。
根据第3变形例，在上述退火后，杂质的扩散得以抑制。另外，即使在用于像素区域R1的热处理时第1周边区域R2被加热，杂质的再分布也能够限于小范围中。
以下，参照图9至图11说明图5所示的晶体管的制造方法。图9至图11是表示图5所示的晶体管的制造方法的截面图。
图9的部分(a)至(e)、图10的部分(a)至(d)及图11的部分(a)至(c)表示第1构成例所涉及的MIS型晶体管的制造方法的按工序顺序的截面结构。
首先，如图9的部分(a)所示，向由p型硅构成的半导体基板130的沟道形成区域进行杂质离子的离子注入。该离子注入是注入能量为1000keV及注入掺杂量为3×10 12/cm 2的磷(P)离子的离子注入。通过该注入，形成n型阱杂质注入层62bnA。
接下来，如图9的部分(a)所示，向由p型硅构成的半导体基板130的沟道形成区域进行杂质离子的离子注入，形成p型阱杂质注入层304A。该离子注入例如包括第1阶段、第2阶段及第3阶段。第1阶段的离子注入是注入能量为250keV及注入掺杂量为1×10 13/cm 2的硼(B)的离子注入。第2阶段的离子注入是注入能量为100keV及注入掺杂量为1×10 13/cm 2的硼(B)的离子注入。第3阶段的离子注入是注入能量为50keV及注入掺杂量为1×10 13/cm2的硼(B)的离子注入。其后，向半导体基板130以注入能量大致10keV及注入掺杂量5×1012/cm 2左右进行硼(B)离子的离子注入，在p型阱杂质注入层304A的上部形成p型沟道杂质注入层303A。此时，也可以在进行离子注入之前，向半导体基板130的表面沉积硅氧化膜。此外，n型阱杂质注入层62bnA、p型阱杂质注入层304A、p型沟道杂质注入层303A的形成顺序不特别限定。
接下来，如图9的部分(b)所示，针对离子注入后的半导体基板130，进行以大致100℃/sec以上、例如大致200℃/sec的升温速率从850℃升温到1050℃左右，并以最多10秒钟左右保持峰值温度或者不保持峰值温度的第1快速热处理(RTA)。通过该第1快速热处理，在半导体基板130的上部，分别形成p型沟道扩散层303、作为p型阱的p型杂质区域82p、以及n型半导体层62bn。此外，不保持峰值温度的快速热处理，是指与热处理温度达到峰值温度同时降温的热处理。
接下来，如图9的部分(c)所示，在半导体基板130之上，选择性地形成膜厚为1.5nm左右的由氧化硅构成的栅极绝缘膜301、以及其上的膜厚为100nm左右的由多晶硅构成的栅极电极302。在此，在栅极绝缘膜301中使用氧化硅，但也可以使用氮氧化硅(SiON)、氧化铪(HfO x)、氮氧化铪硅(HfSiON)等的高介电(high-k)绝缘膜。另外，在栅极电极302中，能够替代多晶硅，使用金属栅极、多晶硅与金属栅极的层叠膜、或者上部被硅化的多晶硅或被全硅化的多晶硅。
接下来，如图9的部分(d)所示，沉积膜厚为8nm左右的由氧化硅构成的绝缘膜，其后，通过各向异性蚀刻，在栅极电极302及栅极绝缘膜301的两侧面上形成完成后的厚度为4nm左右的偏置间隔体309a、309b。在此，偏置间隔体309a、309b使用氧化硅，但也可以使用氮化硅(SiN)或者HfO 2等的高介电(high-k)绝缘膜。
接下来，如图9的部分(e)所示，以偏置间隔体309a、309b及栅极电极302作为掩膜，向半导体基板130，以注入能量55keV，通过角度注入，对注入掺杂量为2×10 13/cm 2左右的作为p型杂质的例如铟(In)离子进行离子注入。接下来，以注入能量8keV，通过角度注入对注入掺杂量为1×10 13/cm 2左右的作为p型杂质的例如硼(B)离子进行离子注入，形成p型袋状杂质注入层307Aa、307Ab。如果先注入质量数较重的铟，则具有能够通过注入损伤抑制尾部隧穿的效果。但是，In离子与B离子的注入顺序不特别限定。
在该例中，p型袋状杂质注入层307Aa、307Ab被注入In离子及B离子双方。但是，p型袋状杂质注入层307Aa、307Ab也可以仅被注入In离子及B离子中的一方。
接下来，如图10的部分(a)所示，以偏置间隔体309a、309b及栅极电极302作为掩膜，向半导体基板130，以注入能量10keV，将注入掺杂量为5×10 14/cm 2左右的锗(Ge)离子进行注入，从而在半导体基板130选择性地形成非晶层310a、310b。
此外，如上所述，在第1延伸扩散层306a、306b中，磷(P)也可以替代砷(As)或者与砷(As)一起扩散。通过注入Ge离子来形成非晶层，这在第1延伸扩散层306a、306b包含磷(P)的情况下特别有益。此外，通过注入Ge离子等来形成非晶层并不是必须的。例如，在第1延伸扩散层306a、306b中使砷扩散的情况下，由于砷的注入自身容易引起非晶化，因此不必须通过注入Ge离子来形成非晶层。另外，在此在形成非晶层310a、310b时使用锗，但也可以使用硅(Si)、氩(Ar)、氪(Kr)、氙(Xe)或者碳(C)等。
接下来，如图10的部分(b)所示，在形成有非晶层310a、310b的状态下，以偏置间隔体309a、309b及栅极电极302作为掩膜，向半导体基板130，以注入能量5keV，将注入掺杂量为1×10 15/cm 2左右的碳(C)离子进行离子注入，形成碳注入层311Aa、311Ab。此外，碳离子的离子注入例如在注入能量为1keV至10keV、注入掺杂量为1×10 14/cm 2至3×10 15/cm 2的范围内即可。此时，也可以替代碳离子而使用含碳的分子、例如C 5H 5、C 7H 7等分子离子。另外，也可以替代作为用于防止扩散的杂质离子的碳离子，而使用氮离子、氟离子等。另外，在形成非晶层310a、310b时使用碳或者含碳的分子离子来替代锗的情况下，也能够同时进行非晶层310a、310b的形成工序和碳注入层311Aa、311Ab的形成工序。另外，也可以在p型袋状杂质注入时使用铟(In)等质量数较大的离子，在袋状(pocket)注入时使半导体基板130非晶化。
接下来，如图10的部分(c)所示，以偏置间隔体309a、309b及栅极电极302作为掩膜，向半导体基板130，以注入能量3keV，将注入掺杂量为8×10 14/cm 2左右的作为n型杂质的例如砷(As)离子进行离子注入，在碳注入层311Aa、311Ab的上部形成第1n型杂质注入层306Aa、306Ab。此外，也可以使用磷(P)、锑(Sb)、铋(Bi)等来替代砷。
图12是表示沿着经过图5所涉及的延伸形成区域且在半导体基板130的深度方向上延伸的直线的区域中的杂质浓度分布的曲线图。在此，延伸形成区域是要形成延伸扩散层306a、306b的区域或者形成有延伸扩散层306a、306b的区域。图12的部分(a)以对数刻度表示砷离子刚注入后的各杂质(铟(In)、硼(B))在半导体基板130的深度方向上的浓度分布(杂质浓度分布)。离子注入后的铟分布如下：表面浓度急剧下降，在比表面稍深的位置处具有峰值浓度。如图12的部分(a)所示，在本制造方法例所涉及的砷、铟的注入条件下，非晶层310a、310b的深度为大致20nm。在图12中，省略了锗(Ge)及碳(C)的浓度分布的图示。另外，根据之前的说明能够理解，半导体基板130也可以包含氟(F)等其他杂质。
接下来，针对半导体基板130，进行例如通过激光退火使基板温度从1200℃升温至1350℃、并在峰值温度附近保持1ms左右的第2快速热处理。通过该第2快速热处理，如图10的部分(d)所示，在半导体基板130中的栅极电极302的侧方的区域，分别形成第1延伸扩散层306a、306b、以及作为p型袋状扩散层的第1袋状扩散层307a、307b。第1延伸扩散层306a、306是砷离子扩散的扩散层，具有较浅的结面。第1袋状扩散层307a、307b是p型袋状杂质注入层307Aa、307Ab所包含的铟离子及硼离子扩散的扩散层。在此，在以毫秒为单位的第2快速热处理中使用了激光退火，但也可以使用闪光灯退火等所谓毫秒退火(MSA)法。进而，在第2快速热处理中，也可以针对半导体基板130，使用以大致200℃/sec的升温速率从850℃升温至1050℃左右并以最多10秒钟左右保持峰值温度或者不保持峰值温度的退火、例如低温化的spike-RTA(突发式RTA)。
图12的部分(b)以对数刻度表示通过第2快速热处理而形成的作为n型延伸高浓度扩散层的第1延伸扩散层306a、306b所包含的杂质(As、In、B)在半导体基板130的深度方向上的浓度分布。在进行第2快速热处理之后，离子注入时形成的非晶层310a、310b恢复为结晶层。砷扩散而在比离子刚注入后稍深的位置处具有结深度。铟在原非晶/晶体(a/c)界面附近也具有偏析的峰。
图12的部分(b)表示由于热处理而扩散后的杂质的浓度分布。硼(B)、砷(As)等在扩散时由于向硅/氧化膜界面的表面偏析等，可能向半导体基板130的表面堆积。在最终得到的摄像装置中，半导体基板130的深度方向上的砷的浓度分布，是在半导体基板130的表面处砷的浓度最大的分布。另一方面，对于铟等质量数较大的元素而言，堆积的影响较小。因此，在该例中，即使考虑堆积，在最终得到的摄像装置中，半导体基板130的深度方向上的铟的浓度分布也保持了表面浓度的分布形状急剧下降的形状，是SSRP。对铟而言，Si/SiO 2界面的表面浓度保持较低的状态，形成了由于与n型杂质的p/n结附近的场效应而引起的峰部、以及向注入后的a/c界面下形成的EOR缺陷的偏析峰部。如果存在碳等共同注入种，则铟的活化率也提高，瞬态增强扩散也被进一步抑制，即使实施了像素部的追加退火等，杂质的再分布也得以抑制。
在此，说明“预非晶化”的概念。设为对半导体基板中的某区域进行非晶化，以及向该区域注入具有极性即导电型的杂质(例如注入B离子等)。在该情况下，考虑依次进行非晶化及杂质注入。在该情况下的非晶化可以被称为预非晶化。如果对基板进行非晶化之后进行离子注入，则能够抑制离子注入时的隧穿，并形成浅的注入分布。具体而言，能够形成所谓尾部的拖尾较小的注入分布。然后，通过之后进行退火，发生非晶层恢复为结晶层的固相再生长(Solid Phase Epitaxial regrowth)，获得杂质的高活化率以及浅的结深度。在本制造方法例中，可以说是进行了用于形成第1延伸扩散层306a、306b的As离子注入前的预非晶化。
接下来，例如通过化学气相沉积(CVD)法，在半导体基板130上，跨包括偏置间隔体309a、309b及栅极电极302的整面，顺次沉积膜厚为大致10nm的由氧化硅构成的第1绝缘膜、以及膜厚为大致40nm的由氮化硅构成的第2绝缘膜。其后，针对沉积的第1绝缘膜及第2绝缘膜进行各向异性蚀刻，从而如图11的部分(a)所示，在栅极电极302中的栅极长度方向侧的侧面上，由第1绝缘膜形成第1侧壁308Aa、308Ab，由第2绝缘膜形成第2侧壁308Ba、308Bb。在此，第2侧壁308Ba、308Bb也可以不是由氮化硅而由氧化硅形成，进而，也可以通过由氧化硅和氮化硅构成的层叠膜形成。
接下来，如图11的部分(b)所示，以栅极电极302、偏置间隔体309a、309b、第1侧壁308Aa、308Ab及第2侧壁308Ba、308Bb作为掩膜，向半导体基板130，以注入能量30keV，将注入掺杂量为3×10 15/cm 2左右的作为n型杂质的砷离子进行离子注入，接下来将作为n型杂质的磷以注入能量10keV且注入掺杂量4×10 14/cm 2左右注入，形成第2n型杂质注入层313Aa、313Ab。
接下来，如图11的部分(c)所示，针对半导体基板130，进行例如通过激光退火使基板温度从1200℃升温至1350℃并在峰值温度附近保持1ms左右的第3快速热处理。通过该第3快速热处理，在半导体基板130中的第1侧壁308Aa、308Ab、第2侧壁308Ba、308Bb的侧方的区域，形成作为n型高浓度杂质扩散层的n型源极扩散层313a、n型漏极扩散层313b。n型源极扩散层313a、n型漏极扩散层313b是砷离子及磷离子扩散的扩散层，与第1延伸扩散层306a、306b连接，且具有比该第1延伸扩散层306a、306b深的结面。在此，在以毫秒为单位的快速热处理中使用激光退火，但也可以使用闪光灯退火等所谓毫秒退火(MSA)法。另外，在第3快速热处理中，也可以使用以大致200℃/sec至250℃/sec的升温速率从850℃升温至1050℃左右并以最大10秒钟左右保持峰值温度或者不保持峰值温度的退火、例如spike-RTA(突发式RTA)。
此外，也可以省略图10的部分(d)所示的第2快速热处理，在该情况下由第3快速热处理一并实现。
像这样，通过本制造方法，在图10的部分(c)所示的第1n型杂质注入层306Aa、306Ab的形成工序中，在以低能量进行用于形成延伸扩散层的离子注入之前，在图10的部分(a)所示的工序中利用锗对半导体基板130进行非晶化，其后在图10的部分(b)所示的工序中注入碳作为用于防止扩散的杂质。碳具有抑制杂质原子的瞬态增强扩散(TED)的效果。
如上所述，在n型的第1延伸扩散层306a、306b中，磷(P)也可以替代砷(As)或者与砷(As)一起扩散。另外，在p型的第1延伸扩散层306a、306b中，硼可以扩散。碳大为抑制硼及磷的扩散，因此对于形成p型场效应晶体管(pFET：p-type field effect transistor)及n型场效应晶体管(nFET：n-type field effect transistor)各自的浅扩散层是有效的。
如果向第1延伸扩散层306a、306b的形成区域对碳进行共同注入(co-implant)，则通过碳，能够在热处理时去除半导体基板130中的过剩点缺陷。由此，能够减少由于离子注入而导入的过剩点缺陷。这在抑制杂质的TED并将各扩散层的结深度保持得浅的观点上是有利的。该作用在杂质为硼及磷等的情况下特别有益。
根据以上的说明可以理解，通过注入碳，能够形成具有浅结并且抑制了结漏、而且抑制了由于掺杂损失而引起的电阻值增大的低电阻的第1延伸扩散层306a、306b。
如上述那样，进行用于对像素区域R1进行加热的加热处理，由于该加热处理，第1周边区域R2有时也被加热。但是，即使在进行这样的加热处理的情况下，也能够得到基于碳注入的扩散抑制效果及相关联的效果。
在一个具体例中，在图11的部分(c)的活化热处理之后，在像素区域R1及第1周边区域R2双方沉积层间膜。层间膜例如是NSG(无掺杂硅酸盐玻璃(No doped SilicateGlass))膜。接下来，在像素区域R1中，在层间膜形成开口。在形成开口后，在像素区域R1中，也可以进行用于构成电荷积蓄区域Z的杂质区域等的注入。接下来，在像素区域R1中，以填充上述的开口的方式使多晶硅沉积，从而将开口的插塞部埋入。多晶硅也可以被掺杂了磷。接下来，进行对包括插塞部在内的像素区域R1进行加热的加热处理。该加热处理例如是以850℃加热10分钟左右的加热处理。由于该加热处理，第1周边区域R2也被加热。但是，在第1周边区域R2中，通过基于碳注入的扩散抑制效果，能够抑制具有导电型的杂质的再分布，维持浅结。
即使仅关注于第1周边区域R2的第1周边晶体管27的制造时，基于碳注入的扩散抑制效果也是有效的。进而，如上述那样，即使在第1周边区域R2由于用于对像素区域R1进行加热的加热处理这样的追加工序而被加热的情况下，也能够发挥基于碳注入的扩散抑制效果。
此外，作为具有作为p型袋状扩散层的第1袋状扩散层307a、307b的导电型的杂质，也可以仅使用铟(In)。铟的扩散与硼的扩散同样，能够被碳抑制。进而，铟的活化率能够由于碳而提高。
在注入用于第1袋状扩散层307a、307b的铟时，可能发生非晶化。详细而言，在注入铟时，可能发生非晶化并且由于非晶化的部分而发生铟的偏析。例如，在铟的注入掺杂量为4×10 13/cm 2以上的情况下，容易发生这样的现象。
本公开所涉及的晶体管及其制造方法能够使延伸扩散层的结变浅和电阻降低而有助于微细化，对于具有高驱动力的MIS型的晶体管及其制造方法等是有用的。
(像素区域R1及第1周边区域R2的晶体管)
以下，参照图13至图24，进一步说明像素区域R1及第1周边区域R2的晶体管。图13、图14、图16、图17、图18、图19、图21及图22是说明像素区域的晶体管及周边区域的晶体管的示意性的平面图。图15、图20、图23及图24是表示像素区域的晶体管及周边区域的晶体管的示意性的截面图。此外，在图13至图24中，省略了截断区域200A、200B的图示。
以下，有时将之前使用的用语替换为别的用语。例如，有时将n型源极扩散层313a、n型漏极扩散层313b中的一方称为源极，而将另一方称为漏极。有时将p型沟道扩散层303称为沟道区域。其中，以下也可以将源极称为源极扩散层，将漏极称为漏极扩散层，或者将沟道区域称为沟道扩散层。此外，沟道区域可以包括袋状扩散层的一部分或者全部。
以下，有时将第1周边晶体管27的源极称为第1源极。有时将第1周边晶体管27的漏极称为第1漏极。
如图18及图19所示，摄像装置也可以具备第2周边区域R3。在图18及图19的例中，在平面图中，第2周边区域R3位于像素区域R1与第1周边区域R2之间。
既可以是1个半导体基板130扩展到像素区域R1、第1周边区域R2双方，也可以使用1个半导体基板构成像素区域R1而使用另1个半导体基板构成第1周边区域R2。既可以是1个半导体基板130跨像素区域R1、第1周边区域R2及第2周边区域R3这3个区域扩展，也可以使用1个半导体基板构成像素区域R1，使用另1个半导体基板构成第1周边区域R2，而使用再另1个半导体基板构成第2周边区域R3。也可以是1个半导体基板130跨像素区域R1及第1周边区域R2扩展，而使用另1个半导体基板构成第2周边区域R3。另外，也可以使用1个半导体基板构成像素区域R1，而1个半导体基板130跨第1周边区域R2及第2周边区域R3扩展。像这样，摄像装置可以具有至少1个半导体基板。
以下，有时使用像素基板部、第1周边基板部及第2周边基板部这样的用语。像素基板部是指至少1个半导体基板130之中的属于像素区域R1的部分。第1周边基板部是指至少1个半导体基板130之中的属于第1周边区域R2的部分。第2周边基板部是指至少1个半导体基板130之中的属于第2周边区域R3的部分。
像素基板部可以具体被称为像素半导体基板部。第1周边基板部可以具体被称为第1半导体基板部。第2周边基板部可以具体被称为第2半导体基板部。
说明用语“像素晶体管”。像素晶体管是像素区域R1所具有的晶体管。例如，放大晶体管22、地址晶体管24及复位晶体管26可以相当于像素晶体管。在图13至图32中，例示了放大晶体管22作为像素晶体管。另外，以下说明像素晶体管是放大晶体管22的情况。但是，只要没有矛盾，在以下的说明中，能够将放大晶体管22替换为像素晶体管、地址晶体管24或者复位晶体管26。关于源极及漏极等晶体管所具有的要素、以及布线等与晶体管相关联的要素，也能够进行适宜的替换。这对于图36至图56B也是同样的。
像素晶体管的栅极绝缘膜可以被称为像素栅极绝缘膜。第1周边晶体管的栅极绝缘膜可以被称为第1周边栅极绝缘膜。第2周边晶体管的栅极绝缘膜可以被称为第2周边栅极绝缘膜。
在图13中，示意性地表示了采用图1的结构的情况下的像素区域R1中的放大晶体管22、以及第1周边区域R2中的第1周边晶体管27。在图14中，示意性地表示了采用图4的结构的情况下的像素区域R1中的放大晶体管22、以及第1周边区域R2中的第1周边晶体管27。
在图13及图14的例中，第1周边区域R2位于像素区域R1的外侧。具体而言，在平面图中，第1周边区域R2位于像素区域R1的外侧。
在第1周边区域R2中，也可以设置有图像信号处理器(ISP)、存储器等元件。在第1周边区域R2中，ISP、存储器等元件也可以层叠为多层。
在图13及图14的例中，像素区域R1中的放大晶体管22及第1周边区域R2中的第1周边晶体管27可以具有的结构如图15所示。在图15的例中，放大晶体管22是N沟道MOSFET，第1周边晶体管27是N沟道MOSFET。但是，如上所述，这些晶体管的导电型不特别限定。这点对于后述的晶体管427、727、827也是同样的。
在图15的例中，第1周边晶体管27与参照图5说明的相同。但是，在图15的例中，也可以替代第1周边晶体管27，而采用其他晶体管。例如，也可以采用参照图6、图7或者图8说明的晶体管。
在图15的例中，在作为第1周边晶体管27的第1源极的n型源极扩散层313a上连接有接触插塞cp。在作为第1周边晶体管27的第1漏极的n型漏极扩散层313b上连接有接触插塞cp。在第1周边晶体管27的栅极电极302上连接有接触插塞cp。
接触插塞cp作为一例是金属插塞。作为接触插塞cp可以包含的金属，例示出钨、铜等。
在图15的例中，放大晶体管22具有源极67a、漏极67b和栅极电极67c。源极67a是n型的杂质区域。漏极67b是n型的杂质区域。栅极电极67c例如由多晶硅材料形成。
在源极67a与漏极67b之间形成有沟道区域68。沟道区域68是n型的杂质区域。
在栅极电极67c与作为像素基板部的半导体基板130之间形成有栅极绝缘膜69。具体而言，栅极绝缘膜69是氧化膜。栅极绝缘膜69作为一例包含氧化硅，作为一个具体例包含二氧化硅。
在栅极电极67c及栅极绝缘膜69上形成有偏置间隔体70。偏置间隔体70作为一例包含氧化硅，作为一个具体例包含二氧化硅。
在源极67a侧，在偏置间隔体70上形成有第1侧壁71a。在图15的例中，第1侧壁71a的截面为L形。在第1侧壁71a的外侧形成有第2侧壁72a。
在漏极67b侧，在偏置间隔体70上形成有第1侧壁71b。在图15的例中，第1侧壁71b的截面为L形。在第1侧壁71b的外侧形成有第2侧壁72b。
第1侧壁71a作为一例包含氧化硅，作为一个具体例包含二氧化硅。这点对于第1侧壁71b也是同样的。第2侧壁72a作为一例具有包括多个绝缘层的层叠构造，作为一个具体例包括二氧化硅层和氮化硅层。这点对于第2侧壁72b也是同样的。
在栅极电极67c上，在偏置间隔体70中形成有通孔。经由该通孔，接触插塞cx与栅极电极67c连接。在漏极67b上，在栅极绝缘膜69及偏置间隔体70中形成有通孔。经由该通孔，接触插塞cx与漏极67b连接。
接触插塞cx例如是多晶硅插塞。接触插塞cx也可以为了提高导电性而被掺杂了磷等杂质。
此外，也可以采用将接触插塞cx与源极67a连接的方式。具体而言，在源极67a上，可以在栅极绝缘膜69及偏置间隔体70中形成通孔，经由该通孔，接触插塞cx与源极67a连接。
与栅极电极67c连接的接触插塞cx被连接至插塞cy。与漏极67b连接的接触插塞cx被连接至插塞cy。在存在与源极67a连接的接触插塞cx的情况下，也可以将该接触插塞cx连接至插塞cy。
插塞cy作为一例是金属插塞。作为插塞cy可以包含的金属，例示出钨、铜等。
根据参照图1至图15的说明能够理解，本实施方式所涉及的摄像装置具备像素区域R1及第1周边区域R2。像素区域R1具有像素基板部。第1周边区域R2具有第1周边基板部。在像素区域R1与第1周边区域R2之间进行信号传递。具体而言，第1周边区域R2位于像素区域R1的外侧。更具体而言，在平面图中，第1周边区域R2位于像素区域R1的外侧。
像素区域R1具有放大晶体管22。放大晶体管22被设置于像素基板部。第1周边区域R2具有第1周边晶体管27。第1周边晶体管27被设置于第1周边基板部。在一例中，第1周边晶体管27是逻辑晶体管。第1周边晶体管27既可以是平面型(planer型)的晶体管，也可以是3维构造晶体管。3维构造晶体管的第1例是FinFET(鳍式场效应晶体管(Fin Field-EffectTransistor))。3维构造晶体管的第2例是纳米线FET等的GAA(全环绕栅极(Gate allaround))FET。3维构造晶体管的第3例是纳米片FET。
在本实施方式中，放大晶体管22输出与通过光电转换而得到的信号电荷相应的信号电压。光电转换在光电转换层12中进行。具体而言，形成将信号电荷从光电转换层12引导至电荷积蓄区域Z的路径、以及将信号电荷从电荷积蓄区域Z引导至放大晶体管22的栅极电极67c的路径。在图3的例中，电荷积蓄区域Z对应于杂质区域60n。如上所述，电荷积蓄区域Z被包含在电荷积蓄节点FD中。
如图15所示，在本实施方式中，第1周边晶体管27的栅极长度L 27比放大晶体管22的栅极长度L 22短。
第1周边晶体管27的栅极长度L 27相对于放大晶体管22的栅极长度L 22的比率L27/L 22例如为0.8以下，也可以为0.34以下。该比率例如为0.01以上，也可以为0.05以上。
在此，栅极长度是指从源极朝向漏极或者从漏极朝向源极的方向上的栅极电极的尺寸。栅极宽度是指在平面图中与栅极长度的方向正交的方向上的栅极电极的尺寸。在平面图中与栅极长度的方向正交的方向也可以被称为进深方向。
在本实施方式中，第1周边晶体管27的栅极绝缘膜301比放大晶体管22的栅极绝缘膜69薄。
第1周边晶体管27的栅极绝缘膜301的厚度T 301相对于放大晶体管22的栅极绝缘膜69的厚度T 69的比率T 301/T 69例如为0.7以下，也可以为0.36以下。该比率例如为0.1以上，也可以为0.2以上。
在一例中，第1周边晶体管27具有第1特定层。第1特定层位于第1周边基板部内。第1特定层包含导电型杂质。具体而言，第1特定层包含重的导电型杂质。第1特定层包含重的导电型杂质的结构适于提高摄像装置的性能。具体而言，该结构适于考虑在第1周边区域R2中存在第1周边晶体管27而提高摄像装置的性能。
导电型杂质是具有导电型的杂质。即，导电型杂质是p型或者n型的杂质。导电型杂质可以是p型杂质。作为p型的导电型杂质，例示出硼(B)、镓(Ga)、铟(In)等。另外。导电型杂质可以是n型杂质。作为n型的导电型杂质，例示出磷(P)、砷(As)、锑(Sb)、铋(Bi)等。
重的导电型杂质在p型的导电型杂质的情况下是指其原子序数为镓的原子序数以上的杂质，在n型的导电型杂质的情况下是指其原子序数为砷的原子序数以上的杂质。作为p型的重的导电型杂质，例示出镓、铟等。作为n型的重的导电型杂质，例示出锑、铋等。所述重的导电型杂质也可以是原子序数为镓的原子序数以上的p型杂质或者原子序数为锑的原子序数以上的n型杂质。
第1周边晶体管27作为沿着经过第1特定层在第1周边基板部的深度方向上延伸的直线的区域中的杂质浓度分布，可以具有重的导电型杂质的浓度在比第1周边基板部的上表面深的位置处成为峰的杂质浓度分布。该结构适于提高摄像装置的性能。具体而言，根据该结构，能够降低第1周边基板部的上表面处的重的导电型杂质的浓度。因此，不容易发生由于该上表面处的杂质浓度的不均而引起第1周边晶体管27的阈值电压偏差的情况。另外，经过第1特定层的上述直线有时可能在第1周边晶体管27的第1源极313a与第1漏极313b之间延伸。在该情况下，也由于能够降低上述上表面处的重的导电型杂质的浓度，因此第1源极313a与第1漏极313b之间的电荷的移动不容易被上述上表面处的杂质妨碍。也就是说，电荷的移动性不容易发生劣化。因此，第1周边晶体管27的驱动力不容易发生劣化。此外，在该上下文中，第1周边基板部的上表面是设置有第1周边晶体管27一侧的主面。上述杂质浓度分布具体可以是SSRP(超陡反向分布(Super Steep Retrograde Profile))。
在沿着经过第1特定层且在第1周边基板部的深度方向上延伸的直线的区域中的杂质浓度分布中，铟的浓度也可以在比第1周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，镓的浓度也可以在比第1周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，锑的浓度也可以在比第1周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，铋的浓度也可以在比第1周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，导电型杂质的浓度也可以在比第1周边基板部的上表面深的位置处成为峰。上述杂质浓度分布具体可以是SSRP。
第1周边基板部具有支承基板140及膜体。膜体被设置为比支承基板140靠上方。膜体包括低浓度层及第1特定层。低浓度层包括膜体的上表面。低浓度层中的导电型杂质的浓度比支承基板140中的导电型杂质的浓度低。第1特定层位于比低浓度层靠下方。第1周边晶体管27从上方向下方依次包括低浓度层及第1特定层。该结构适于提高摄像装置的性能。具体而言，根据该结构，能够降低第1周边基板部的上表面处的重的导电型杂质的浓度。在典型例中，膜体具有单晶构造。
在第1定义中，“低浓度层的导电型杂质的浓度比支承基板140的导电型杂质的浓度低”这样的表现中的“导电型杂质的浓度”是浓度的最大值。在第2定义中，该表现中的“导电型杂质的浓度”是平均浓度。在上述的例中，在基于第1定义及第2定义中的至少一方能够说“低浓度层的导电型杂质的浓度比支承基板140的导电型杂质的浓度低”的情况下，作为“低浓度层的导电型杂质的浓度比支承基板140的导电型杂质的浓度低”来对待。
膜体例如是外延膜。外延膜可以通过在支承基板140上实施外延生长来形成。刚通过外延生长而形成后的外延膜的杂质浓度低。通过调整杂质向该外延膜的注入深度，能够形成导电型杂质的浓度低的低浓度层、以及导电型杂质层。
在图5及图15的例中，n型半导体层62bn及p型杂质区域82p可以被包含在膜体中。p型杂质区域82p的上表面可以构成低浓度层的上表面。
低浓度层的上表面处的导电型杂质的浓度例如小于5×10 16atoms/cm 3。低浓度层可以是未掺杂层。
在一例中，摄像装置的制造方法包括第1步骤及第2步骤。在第1步骤中，通过外延生长，形成膜体。在第2步骤中，通过向膜体注入重的导电型杂质，形成第1特定层。
在本实施方式中，第1特定层包括扩散抑制种。该结构适于提高摄像装置的性能。具体而言，该结构适于考虑在第1周边区域R2中存在第1周边晶体管27而提高摄像装置的性能。扩散抑制种是抑制导电型杂质的瞬态增强扩散的至少1个种类的杂质。扩散抑制种也能够抑制重的导电型杂质的瞬态增强扩散。扩散抑制种可以包含从由碳、氮及氟构成的组中选择的至少1个。
在本实施方式中，第1特定层包括非晶化种。该结构适于提高摄像装置的性能。具体而言，该结构适于考虑在第1周边区域R2中存在第1周边晶体管27而提高摄像装置的性能。非晶化种是引起注入目标的非晶化的至少1个种类的杂质。另外，非晶化种可以包含从由锗、硅及氩构成的组中选择的至少1个。非晶化种可以是被进行了预非晶化的痕迹，该预非晶化可以提高以碳例示的杂质所起到的导电型杂质的扩散抑制作用。
在一例中，第1周边晶体管27具有作为第1源极的n型源极扩散层313a及作为第1漏极的n型漏极扩散层313b。第1源极及第1漏极中的至少一方可以包括第1特定层。
在一例中，在第1周边晶体管27的栅极下存在沟道扩散层303。沟道扩散层303可以包括第1特定层。在此，“第1周边晶体管27的栅极下”是指第1源极与第1漏极之间的电荷的路径之中的在平面图中与栅极电极302重复的部分。
在一例中，第1周边晶体管27具有第1延伸扩散层。第1延伸扩散层EX1与第1源极或者第1漏极相邻。第1延伸扩散层比第1源极及第1漏极浅。第1延伸扩散层包括第1特定层。第1延伸扩散层是第1延伸扩散层306a或者第1延伸扩散层306b。
“延伸扩散层与源极相邻”这样的表现具体而言，意味着延伸扩散层与源极连接。对于“延伸扩散层与漏极相邻”、“源极与袋状扩散层相邻”、“漏极与袋状扩散层相邻”等相似的表现也是同样的，具体意味着这些要素被连接。
“第1延伸扩散层比第1源极及第1漏极浅”，意味着在第1周边基板部的深度方向上，第1延伸扩散层的最深的部分比第1源极及第1漏极的最深的部分浅。在该上下文中，也能够将“浅”称为“结深度浅”。延伸扩散层、源极及漏极的边界是结。结是n型的杂质的浓度与p型的杂质的浓度相等的部分。
“第1延伸扩散层包括第1特定层”，该表现意在既包含第1特定层位于第1延伸扩散层内的方式，也包含第1特定层超出第1延伸扩散层的方式。对于“第1袋状扩散层包括第1特定层”等相似的表现也是同样的。
在图示的例中，第1周边晶体管27具有第1延伸扩散层306a及第1延伸扩散层306b。第1延伸扩散层306a与第1源极相邻。第1延伸扩散层306a比第1源极及第1漏极浅。第1延伸扩散层306b与第1漏极相邻。第1延伸扩散层306b比第1源极及第1漏极浅。第1延伸扩散层306a及第1延伸扩散层306b可以包括第1特定层。
在一例中，第1周边晶体管27具有第1袋状扩散层。第1袋状扩散层与第1源极或者第1漏极相邻。第1袋状扩散层可以包括第1特定层。第1袋状扩散层是第1袋状扩散层307a或者第1袋状扩散层307b。
在图示的例中，第1周边晶体管27具有第1袋状扩散层307a及第1袋状扩散层307b。第1袋状扩散层307a与第1源极相邻。第1袋状扩散层307b与第1漏极相邻。第1袋状扩散层307a及第1袋状扩散层307b可以包括第1特定层。
也可以是从沟道扩散层303、第1源极、第1漏极、第1延伸扩散层及第1袋状扩散层中选择的仅1个包括第1特定层。具体而言，也可以是从沟道扩散层303、第1源极、第1漏极、第1延伸扩散层306a、第1延伸扩散层306b、第1袋状扩散层307a及第1袋状扩散层307b中选择的仅1个包括第1特定层。
也可以是从沟道扩散层303、第1源极、第1漏极、第1延伸扩散层及第1袋状扩散层中选择的2个以上包括第1特定层。具体而言，也可以是从沟道扩散层303、第1源极、第1漏极、第1延伸扩散层306a、第1延伸扩散层306b、第1袋状扩散层307a及第1袋状扩散层307b中选择的2个以上包括第1特定层。在从中选择的2个以上包括第1特定层的情况下，它们所包括的第1特定层的种类既可以相同，也可以不同。例如也可以是，第1源极的扩散抑制种是碳，第1延伸扩散层的扩散抑制种是氮及氟。另外，在该情况下，它们所包含的导电型杂质的导电型既可以相同，也可以不同。例如也可以是，第1源极及第1袋状扩散层中的一方包含硼且其导电型是p型，而另一方包含磷且其导电型是n型。
根据以上的说明能够理解，摄像装置所具有的第1特定层的数量既可以是1个，也可以是多个。
以下，说明使用第1特定层的技术能够对如上所述的性能提高作出贡献的状况的一例。
在摄像装置的制造过程中，有时进行加热处理。加热处理能够在像素区域R1中减少像素基板部中的缺陷。通过减少缺陷，能够抑制摄像装置中的暗电流。另一方面，在第1周边区域R2中，减少缺陷的必要性不一定高。甚至，在第1周边区域R2中，有时应该抑制由于导电型杂质伴随着加热处理而扩散所引起的第1周边晶体管27的性能劣化。性能劣化例如是第1周边晶体管27的阈值电压的不期望的变化。
特别是，在本实施方式中，第1周边晶体管27包括第1特征及第2特征中的至少一方。第1特征是第1周边晶体管27的栅极长度L 27比放大晶体管22的栅极长度L 22短。第2特征是第1周边晶体管27的栅极绝缘膜301比放大晶体管22的栅极绝缘膜69薄。在第1周边晶体管27具有包括第1特征及第2特征中的至少一个特征的微细构造的情况下，第1周边晶体管27的性能容易受到由于追加热处理而引起的导电型杂质的扩散再分布影响。
关于这点，如上所述，在本实施方式的一例中，第1特定层包含重的导电型杂质。由于重的导电型杂质的质量数大，因此重的导电型杂质不容易发生扩散，不容易发生刚注入后(as-implanted)的浓度分布由于扩散而大为变化的情况。进而，第1特定层包含扩散抑制种。扩散抑制种能够抑制导电型杂质的扩散。由于导电型杂质为重的导电型杂质而起到的扩散抑制作用、以及由于扩散抑制种而起到的扩散抑制作用，都能够抑制第1周边晶体管27的性能劣化。因此，能够享受抑制暗电流的上述优点，并且抑制第1周边晶体管27的性能劣化的上述缺点。
具体考虑第1例，在第1例中，第1特定层被包含在第1延伸扩散层中，而且，第1周边晶体管27的栅极长度L 27比放大晶体管22的栅极长度L 22短。在摄像装置的制造过程中，有时进行加热处理。加热处理能够在像素区域R1中减少像素基板部中的缺陷。通过减少缺陷，能够抑制摄像装置中的暗电流。另一方面，在L 27＜L 22的情况下，在第1周边晶体管27中，与放大晶体管22相比，更容易由于加热而显现短沟道效应。短沟道效应使晶体管的阈值电压从期望的值变化，可能导致晶体管的性能降低。像这样，加热处理能够带来在像素区域R1中抑制暗电流的优点，而另一方面，也可能导致在第1周边区域R2中使短沟道效应变得明显的缺点。
关于这点，在第1例中，第1延伸扩散层包含重的导电型杂质作为导电型杂质，还包含扩散抑制种。基于它们的扩散抑制作用能够抑制第1周边晶体管27中的短沟道效应。因此，能够享受抑制暗电流的上述优点，并且抑制短沟道效应的上述缺点。
如上述那样，在第1例中，通过在第1延伸扩散层中显现的扩散抑制作用，抑制了由于热处理而引起的第1周边晶体管27的短沟道效应。这意味着，与没有扩散抑制作用的情况相比，热处理的热预算的余量变大。因此，通过使热处理的时间、温度等变大，能够不使第1周边晶体管27中的短沟道效应变得明显而抑制像素区域R1中的暗电流。
考虑第2例，在第2例中，第1特定层被包含在第1源极及第1漏极的至少一方中，而且，第1周边晶体管27的栅极长度L 27比放大晶体管22的栅极长度L 22短。在第2例中，也与第1例同样，通过使热处理的时间及温度等变大，能够不使第1周边晶体管27中的短沟道效应变得明显而抑制像素区域R1中的暗电流。
考虑第3例，在第3例中，第1特定层被包含在第1袋状扩散层中，而且，第1周边晶体管27的栅极长度L 27比放大晶体管22的栅极长度L 22短。在第3例中，通过在第1袋状扩散层中显现的扩散抑制作用，能够抑制第1周边晶体管27的阈值电压的偏差。因此，根据第3例，与第1例同样，通过使热处理的时间及温度等变大，能够不使第1周边晶体管27的阈值电压的偏差变得明显而抑制像素区域R1中的暗电流。
考虑第4例，在第4例中，第1特定层被包含在第1周边晶体管27的栅极下的沟道扩散层303中，而且，第1周边晶体管27的栅极长度L 27比放大晶体管22的栅极长度L 22短。在第4例中，也与第1例同样，通过使热处理的时间及温度等变大，能够不使第1周边晶体管27中的短沟道效应变得明显而抑制像素区域R1中的暗电流。
如上所述，半导体基板130也可以是通过外延生长而在表面设置有膜体的基板。关于像素基板部、第1周边基板部及第2周边基板部也是同样的。在来源于外延生长的膜体中，容易减少意图之外的含碳。这能够有助于抑制像素区域R1中的暗电流。另外，这容易使像素区域R1与第1周边区域R2在碳等扩散抑制种的浓度上产生差异。
如上所述，半导体基板130也可以是p型硅基板。但是，半导体基板130也可以是n型硅基板。关于像素基板部、第1周边基板部及第2周边基板部也是同样的。
在一例中，光电转换层12被层叠在像素基板部上。在典型例中，在制作具有这样的结构的像素区域R1的情况下，实施如上所述的热处理。因此，在具备具有该结构的像素区域R1的摄像装置中，能够享受抑制第1周边晶体管27的性能劣化并且抑制暗电流的上述效果。此外，“光电转换层12被层叠在像素基板部上”的概念包含绝缘层等要素介于光电转换层12与像素基板部之间的方式。也可以说光电转换层12被像素基板部支承。
在一例中，像素基板部及第1周边基板部被包含于单一的半导体基板130。在具有这样的结构的摄像装置中，由于用于对像素区域R1进行加热的加热处理，第1周边区域R2容易被加热。在具有这样的结构的摄像装置中，容易享受到抑制第1周边晶体管27的性能劣化并且抑制暗电流的上述效果。典型地，在具有这样的结构的摄像装置中，在用于对像素区域R1进行加热的加热处理时，第1周边区域R2被同时加热。
光电转换层12也可以是全色膜。另外，光电转换层12也可以是如正色的针对一部分波长范围的光不具有灵敏度的膜。
第1源极、第1漏极及第1延伸扩散层可以具有第1导电型的导电型杂质。关于第1延伸扩散层306a及第1延伸扩散层306b也是同样的。相对于此，第1袋状扩散层及沟道扩散层303可以具有第2导电型的导电型杂质。关于第1袋状扩散层307a及第1袋状扩散层307b也是同样的。第1导电型是n型或者p型。另外，第2导电型是与第1导电型相反的导电型。第2导电型是p型或者n型。
在一个具体例中，第1周边晶体管27是逻辑晶体管。第1周边晶体管27能够进行数字动作。在这样的第1周边晶体管27中，有时以速度优先。晶体管是微细晶体管有利于使晶体管进行高速动作。另外，晶体管是微细晶体管在确保晶体管的高驱动力的观点上也是有利的。关于这点，在本具体例中，第1周边晶体管27的栅极长度L 27比放大晶体管22的栅极长度L 22短。另外，第1周边晶体管27的栅极绝缘膜301比放大晶体管22的栅极绝缘膜69薄。栅极长度L 27短且栅极绝缘膜301薄，这在以高速而且高驱动力使第1周边晶体管27动作的观点上能够是有利的。栅极长度L 27短且栅极绝缘膜301薄所带来的该优势，例如能够在第1周边晶体管27是平面型(planer)的晶体管的情况下得到发挥。另外，该具体例的第1周边晶体管27例如位于控制部与像素驱动器部之间。
在一例中，第1特定层包含锗。根据上述的说明能够理解，在第1周边晶体管27的制造过程中，锗能够对第1周边基板部内进行预非晶化。在预非晶化后的区域中，以碳例示的杂质所起到的导电型杂质的扩散抑制作用容易提高。本例中的锗可以是被进行了预非晶化的痕迹，该预非晶化可以提高以碳例示的杂质所起到的导电型杂质的扩散抑制作用。
在第1特定层中，也可以替代锗或者与锗一起包含硅、氩、氪或者氙。更一般而言，第1特定层也可以包含从由锗、硅、氩、氪及氙构成的组中选择的至少1个元素。这些元素可以是进行了预非晶化的痕迹，该预非晶化可以提高以碳例示的杂质所起到的导电型杂质的扩散抑制作用。
在一例中，第1特定层包含EOR缺陷。EOR缺陷可以使重的导电型杂质偏析。另外，EOR缺陷可以是进行了预非晶化的痕迹，该预非晶化可以提高以碳例示的杂质所起到的导电型杂质的扩散抑制作用。
在一例中，第1特定层包括：重的导电型杂质在第1周边基板部的深度方向上偏析的第1偏析部。这样的第1特定层可以具有重的导电型杂质的浓度高的部分。第1偏析部例如可以形成为EOR缺陷。
在一例中，第1特定层包括：扩散抑制种在第1周边基板部的深度方向上偏析的第2偏析部。如上述那样，在第1周边基板部内的预非晶化的区域中，以碳例示的杂质所起到的导电型杂质的扩散抑制作用容易提高。在第1周边晶体管27的制造过程中，第1周边基板部以非晶化的状态被施以热处理的情况下，可能在热处理前的非晶/晶体(a/c)界面正下的区域中形成第2偏析部。该例中的第2偏析部可以是进行了预非晶化的痕迹，该预非晶化可以提高以碳例示的杂质所起到的导电型杂质的扩散抑制作用。
此外，在“偏析部”这样的表现中，“偏析”意味着杂质以不均的方式存在(偏在)，并非意在对偏析部的形成过程进行限定。
关于偏析部，使用作为杂质的浓度相对于第1周边基板部中的深度的关系的杂质浓度分布进行说明。在存在偏析部的情况下，在上述杂质浓度分布中，在与热处理前的非晶/晶体(a/c)界面的深度相应的第1深度处，浓度成为极小值。在上述杂质浓度分布中，在比第1深度深的第2深度处，浓度成为极大值。偏析部是指第1周边基板部中的比第1深度深而且杂质的浓度比上述极小值高的部分。在一个具体例中，与热处理前的非晶/晶体(a/c)界面的深度在实质上对应的位置是第1深度。在图12的部分(b)的铟的浓度分布中，“原a/c界面”在实质上对应于第1深度，“原a/c界面”正下处的向上凸的部分对应于偏析部。
在本实施方式中，像素区域R1包括电荷积蓄区域Z。在电荷积蓄区域Z中，积蓄通过光电转换而生成的电荷。电荷积蓄区域Z是杂质区域。在图3的例中，电荷积蓄区域Z对应于杂质区域60n。具体而言，在光电转换部10中进行光电转换，生成的电荷经由插塞cy及接触插塞cx向电荷积蓄区域Z传送，并积蓄在电荷积蓄区域Z中。
在一例中，第1偏析部比电荷积蓄区域Z浅。“第1偏析部比电荷积蓄区域Z浅”，意味着在像素基板部或者第1周边基板部的深度方向上，第1偏析部的最深的部分比电荷积蓄区域Z的最深的部分浅。
在一例中，第2偏析部比电荷积蓄区域Z浅。“第2偏析部比电荷积蓄区域Z浅”，意味着在像素基板部或者第1周边基板部的深度方向上，第2偏析部的最深的部分比电荷积蓄区域Z的最深的部分浅。
在一例中，第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高。第1特定层中的碳可以抑制导电型杂质的扩散。另一方面，电荷积蓄区域Z中碳的存在可能成为暗电流的原因。因此，高性能的摄像装置可以具有第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高这样的特征。在“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”的表现中，电荷积蓄区域Z中的碳的浓度既可以为零，也可以比零高。
在此，电荷积蓄区域Z的边界是结。如上所述，结是n型的杂质的浓度与p型的杂质的浓度相等的部分。
在第1定义中，“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”的表现中的“碳的浓度”是浓度的最大值。在第2定义中，该表现中的“碳的浓度”是平均浓度。在上述的例中，在基于第1定义及第2定义中的至少一方能够说“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”的情况下，作为“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”来对待。
考虑扩散抑制种为碳的情况。第1特定层中的碳的浓度C2相对于电荷积蓄区域Z中的碳的浓度C1的比率C2/C1例如为1×10 5以上。该比率例如为1×10 11以下。
考虑扩散抑制种为碳、而且第1特定层被包含于第1延伸扩散层的情况。第1延伸扩散层中的导电型杂质的浓度例如为1×10 17atoms/cm 3以上。第1延伸扩散层中的碳的浓度例如为1×10 17atoms/cm 3以上。第1延伸扩散层中的导电型杂质的浓度例如为1×1022atoms/cm 3以下。第1延伸扩散层中的碳的浓度例如为1×10 22atoms/cm 3以下。这些说明能够适用于第1延伸扩散层306a及306b双方。
在一例中，电荷积蓄区域Z中的碳的浓度在实质上为零。在此，电荷积蓄区域Z中的碳的浓度在实质上为零，例如是指电荷积蓄区域Z中的碳的浓度小于5×10 16atoms/cm 3。在电荷积蓄区域Z中，也可以不存在有意地赋予的碳。电荷积蓄区域Z中的碳的浓度也可以为零atoms/cm 3。
在一例中，第1特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高。该结构在减小暗电流的观点上是有利的。在此，“放大晶体管22的栅极下”，是指源极67a与漏极67b之间的电荷的路径之中的在平面图中与栅极电极67c重复的部分。在“第1特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”的表现中，放大晶体管22的栅极下的沟道区域68中的碳的浓度既可以为零，也可以比零高。
在第1定义中，“第1特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”的表现中的“碳的浓度”是浓度的最大值。在第2定义中，该表现中的“碳的浓度”是平均浓度。在上述的例中，在基于第1定义及第2定义中的至少一方能够说“第1特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”的情况下，作为“第1特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”来对待。
在一例中，放大晶体管22具有像素特定层。像素特定层位于像素基板部内。像素特定层包含导电型杂质。
像素特定层的导电型杂质的组成与第1特定层的导电型杂质的组成既可以相同，也可以不同。
像素特定层也可以包含重的导电型杂质。像素特定层所具有的重的导电型杂质与第1特定层所具有的重的导电型杂质既可以相同，也可以不同。例如也可以是，第1特定层的重的导电型杂质是铟，像素特定层的重的导电型杂质是锑。
放大晶体管22作为沿着在穿过像素特定层的直线上经过且在像素基板部的深度方向上延伸的直线的区域中的杂质浓度分布，可以具有重的导电型杂质的浓度在比像素基板部的上表面深的位置处成为峰的杂质浓度分布。此外，在该上下文中，像素基板部的上表面是设置有放大晶体管22一侧的主面。该杂质浓度分布具体可以是SSRP。
在沿着在穿过像素特定层的直线上经过且在像素基板部的深度方向上延伸的直线的区域中的杂质浓度分布中，铟的浓度也可以在比像素基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，镓的浓度也可以在比像素基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，锑的浓度也可以在比像素基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，铋的浓度也可以在比像素基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，导电型杂质的浓度也可以在比像素基板部的上表面深的位置处成为峰。这些杂质浓度分布具体可以是SSRP。
像素基板部具有支承基板140及膜体。膜体被设置为比支承基板140靠上方。膜体包括低浓度层及像素特定层。低浓度层包括膜体的上表面。低浓度层的导电型杂质的浓度比支承基板140的导电型杂质的浓度低。像素特定层位于比低浓度层靠下方。放大晶体管22从上方向下方依次包括低浓度层及像素特定层。像素基板部的膜体可以具有与第1周边基板部的膜体可以具有的特征同样的特征。
在一例中，放大晶体管22的源极67a及漏极67b中的至少一方包括像素特定层。
在一例中，在放大晶体管22的栅极下存在沟道区域68。沟道区域68可以包括像素特定层。在此，“放大晶体管22的栅极下”，是指第2源极67a与第2漏极67b之间的电荷的路径之中的在平面图中与栅极电极67c重复的部分。
也可以采用第1周边晶体管27的第1特定层包含重的导电型杂质而放大晶体管22在像素基板部中不包含重的导电型杂质的方式。像这样，能够避免在制作放大晶体管22时向像素基板部注入重的导电型杂质。由此，放大晶体管22不容易具有结晶缺陷。
在一例中，放大晶体管22不具有延伸扩散层。
另外，作为第1周边晶体管27的栅极电极302的材料，例如也可以使用被掺杂了磷的多晶硅。但是，在该情况下，在由于用于对像素区域R1进行加热的加热处理而第1周边区域R2也被加热时，磷有时向第1周边基板部渗出。关于这点，在一例所涉及的摄像装置中，在第1周边晶体管27中构成有高介电(high-k)金属栅极。像这样，能够抑制或者避免杂质从栅极电极302向第1周边基板部渗出。这能够有助于抑制第1周边晶体管27中的短沟道效应。具体而言，通过由金属形成的栅极电极302与由高介电(high-k)材料形成的栅极绝缘膜301的组合，能够构成高介电(high-k)金属栅极。高介电(high-k)材料是指具有比二氧化硅高的相对介电常数的材料。高介电(high-k)材料的例子是铪(Hf)、锆(Zr)、铝(Al)等。高介电(high-k)材料也可以被称为高介电体材料。
第1周边区域R1中的第1周边晶体管27的数量既可以是1个，也可以是多个。
在图16中，示意性地表示了在采用图1的结构的情况下的像素区域R1中的放大晶体管22以及第1周边区域R2中的多个第1周边晶体管27。在图17中，示意性地表示了在采用图4的结构的情况下的像素区域R1中的放大晶体管22、以及第1周边区域R2中的多个第1周边晶体管27。
在图16及图17的例中，在第1周边区域R2中存在多个第1周边晶体管27。多个第1周边晶体管27包括第1方向晶体管27a和第2方向晶体管27b。第1方向晶体管27a在平面图中相对于像素区域R1位于第1方向X1。第2方向晶体管27b在平面图中相对于像素区域R1位于第2方向X2。此外，“存在多个第1周边晶体管27”这样的表现并非意味着这些晶体管必须完全相同。关于后述的“2个第1周边晶体管”也是同样的。
此外，第1方向X1及第2方向X2是相互不同的方向。在图16及图17的例中，第1方向X1及第2方向X2是相互正交的方向。
如图18及图19所示，摄像装置也可以具备第2周边区域R3。第1周边区域R2与像素区域R1之间的信号传递经由第2周边区域R3进行。在图18及图19的例中，第2周边区域R3在平面图中位于像素区域R1与第1周边区域R2之间。具体而言，第2周边区域R3位于像素区域R1的外侧。更具体而言，在平面图中，第2周边区域R3位于像素区域R1的外侧。
在图18及图19的例中，第2周边区域R3具有第2周边晶体管427。第2周边晶体管427被设置于第2周边基板部。在一例中，第2周边晶体管427是逻辑晶体管。第2周边晶体管427既可以是平面型(planer)的晶体管，也可以是3维构造晶体管。3维构造晶体管的第1例是FinFET(鳍式场效应晶体管(Fin Field-Effect Transistor))。3维构造晶体管的第2例是纳米线FET等的GAA(全环绕栅极(Gate all around))FET。3维构造晶体管的第3例是纳米片FET。
在图18的例中，在平面图中，第1周边区域R2及第2周边区域R3为L形。在图19的例中，在平面图中，第1周边区域R2包围第2周边区域R3，第2周边区域R3包围像素区域R1。
在图18及图19的例中，第2周边区域R3中的第2周边晶体管427可以具有的结构如图20所示。在图20的例中，第2周边晶体管427是N沟道MOSFET。
在图20的例中，第2周边区域R3的第2周边晶体管427与第1周边区域R2的第1周边晶体管27具有相似点。具体而言，第2周边晶体管427与第1周边晶体管27同样是MIS晶体管。第2周边晶体管427与第1周边晶体管27同样，包括栅极电极402、第2源极413a、第2漏极413b、第2延伸扩散层406a、406b、第2袋状扩散层407a、407b、沟道区域403、栅极绝缘膜401、偏置间隔体409a、409b、第1侧壁408Aa、408Ab、第2侧壁408Ba、408Bb。只要没有特别矛盾，就能够针对这些构成要素在与第2周边晶体管427相关的说明中引用与第1周边晶体管27相关的说明。
在一例中，第2周边晶体管427具有第2特定层。第2特定层位于第2周边基板部内。第2特定层包含导电型杂质。
第2特定层的导电型杂质的组成与第1特定层的导电型杂质的组成既可以相同，也可以不同。
第2特定层也可以包含重的导电型杂质。第2特定层所具有的重的导电型杂质与第1特定层所具有的重的导电型杂质既可以相同，也可以不同。例如也可以是，第1特定层的重的导电型杂质是铟，第2特定层的重的导电型杂质是镓。
第2周边晶体管427作为沿着经过第2特定层且在第2周边基板部的深度方向上延伸的直线的区域中的杂质浓度分布，可以具有重的导电型杂质的浓度在比第2周边基板部的上表面深的位置处成为峰的杂质浓度分布。此外，在该上下文中，第2周边基板部的上表面是设置有第2周边晶体管427一侧的主面。该杂质浓度分布具体可以是SSRP。
在沿着经过第2特定层且在第2周边基板部的深度方向上延伸的直线的区域中的杂质浓度分布中，铟的浓度也可以在比第2周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，镓的浓度也可以在比第2周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，锑的浓度也可以在比第2周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，铋的浓度也可以在比第2周边基板部的上表面深的位置处成为峰。在上述杂质浓度分布中，导电型杂质的浓度也可以在比第2周边基板部的上表面深的位置处成为峰。这些杂质浓度分布具体可以是SSRP。
第2周边基板部具有支承基板140及膜体。膜体被设置为比支承基板140靠上方。膜体包括低浓度层及第2特定层。低浓度层包括膜体的上表面。低浓度层的导电型杂质的浓度比支承基板140的导电型杂质的浓度低。第2特定层位于比低浓度层靠下方。第2周边晶体管427从上方向下方依次包括低浓度层及第2特定层。第2周边基板部的膜体可以具有与第1周边基板部的膜体可以具有的特征同样的特征。
第2特定层也可以包括扩散抑制种。第2特定层所具有的扩散抑制种与第1特定层所具有的扩散抑制种既可以相同，也可以不同。例如也可以是，第1特定层的扩散抑制种是碳，第2特定层的扩散抑制种是氮及氟。
在一例中，第2周边晶体管427具有第2源极413a及第2漏极413b。第2源极413a及第2漏极413b中的至少一方包括第2特定层。
在一例中，在第2周边晶体管427的栅极下存在沟道区域403。沟道区域403可以包括第2特定层。在此，“第2周边晶体管427的栅极下”，是指第2源极413a与第2漏极413b之间的电荷的路径之中的在平面图中与栅极电极402重复的部分。
在一例中，第2周边晶体管427具有第2延伸扩散层。第2延伸扩散层与第2源极413a或者第2漏极413b相邻。第2延伸扩散层比第2源极413a及第2漏极413b浅。第2延伸扩散层可以包括第2特定层。第2延伸扩散层是第2延伸扩散层406a或者第2延伸扩散层406b。
“第2延伸扩散层比第2源极413a及第2漏极413b浅”，意味着在第2周边基板部的深度方向上，第2延伸扩散层的最深的部分比第2源极413a及第2漏极413b的最深的部分浅。在该上下文中，也能够将“浅”称为“结深度浅”。
在图示的例中，第2周边晶体管427具有第2延伸扩散层406a及第2延伸扩散层406b。第2延伸扩散层406a与第2源极413a相邻。第2延伸扩散层406a比第2源极413a及第2漏极413b浅。第2延伸扩散层406b与第2漏极413b相邻。第2延伸扩散层406b比第2源极413a及第2漏极413b浅。第2延伸扩散层406a及第2延伸扩散层406b可以包括第2特定层。
在一例中，第2周边晶体管427具有第2袋状扩散层。第2袋状扩散层与第2源极413a或者第2漏极413b相邻。第2袋状扩散层可以包括第2特定层。第2袋状扩散层是第2袋状扩散层407a或者第2袋状扩散层407b。
在图示的例中，第2周边晶体管427具有第2袋状扩散层407a及第2袋状扩散层407b。第2袋状扩散层407a与第2源极413a相邻。第2袋状扩散层407b与第2漏极413b相邻。第2袋状扩散层407a及第2袋状扩散层407b可以包括第2特定层。
也可以是从沟道区域403、第2源极413a、第2漏极413b、第2延伸扩散层及第2袋状扩散层中选择的仅1个包括第2特定层。具体而言，也可以是从沟道区域403、第2源极413a、第2漏极413b、第2延伸扩散层406a、第2延伸扩散层406b、第2袋状扩散层407a及第2袋状扩散层407b中选择的仅1个包括第2特定层。
也可以是从沟道区域403、第2源极413a、第2漏极413b、第2延伸扩散层及第2袋状扩散层中选择的2个以上包括第2特定层。具体而言，也可以是从沟道区域403、第2源极413a、第2漏极413b、第2延伸扩散层406a、第2延伸扩散层406b、第2袋状扩散层407a及第2袋状扩散层407b中选择的2个以上包括第2特定层。在从其中选择的2个以上包括第2特定层的情况下，它们所包含的扩散抑制种的种类既可以相同，也可以不同。例如也可以是，第2源极413a的扩散抑制种是碳，第2延伸扩散层的扩散抑制种是氮及氟。另外，在该情况下，它们所包含的导电型杂质的导电型既可以相同，也可以不同。例如也可以是，第2源极413a及第2袋状扩散层中的一方包含硼且其导电型是p型，而另一方包含磷且其导电型是n型。
根据以上的说明能够理解，摄像装置所具有的第2特定层的数量既可以是1个，也可以是多个。
在一例中，第2延伸扩散层中的导电型杂质的浓度比第1延伸扩散层中的导电型杂质的浓度低。第2延伸扩散层比第1延伸扩散层深。如上所述，第1延伸扩散层是第1延伸扩散层306a或者第1延伸扩散层306b。另外，第2延伸扩散层是第2延伸扩散层406a或者第2延伸扩散层406b。
“第2延伸扩散层比第1延伸扩散层深”，意味着在第1周边基板部或者第2周边基板部的深度方向上，第2延伸扩散层的最深的部分比第1延伸扩散层的最深的部分深。在该上下文中，也能够将“深”称为“结深度深”。
在第1定义中，“第2延伸扩散层中的导电型杂质的浓度比第1延伸扩散层中的导电型杂质的浓度低”这样的表现中的“导电型杂质的浓度”是浓度的最大值。在第2定义中，该表现中的“导电型杂质的浓度”是平均浓度。在上述的例中，在基于第1定义及第2定义中的至少一方能够说“第2延伸扩散层中的导电型杂质的浓度比第1延伸扩散层中的导电型杂质的浓度低”的情况下，作为“第2延伸扩散层中的导电型杂质的浓度比第1延伸扩散层中的导电型杂质的浓度低”来对待。另外，在该表现中，第1延伸扩散层中的导电型杂质的种类与第2延伸扩散层中的导电型杂质的种类既可以相同，也可以不同。例如也可以是，第1延伸扩散层中的导电型杂质是硼，第1延伸扩散层中的导电型杂质是铟。
在图示的例中，第2周边晶体管427具有第2延伸扩散层406a及第2延伸扩散层406b。第2延伸扩散层406a与第2源极413a相邻。第2延伸扩散层406a比第2源极413a及第2漏极413b浅。第2延伸扩散层406a具有导电型杂质。第2延伸扩散层406b与第2漏极413b相邻。第2延伸扩散层406b比第2源极413a及第2漏极413b浅。第2延伸扩散层406b具有导电型杂质。第2延伸扩散层406a中的导电型杂质的浓度比第1延伸扩散层306a中的导电型杂质的浓度低。第2延伸扩散层406a比第1延伸扩散层306a深。第2延伸扩散层406b中的导电型杂质的浓度比第1延伸扩散层306b中的导电型杂质的浓度低。第2延伸扩散层406b比第1延伸扩散层306b深。
在一例中，第1周边晶体管27的栅极长度L 27比第2周边晶体管427的栅极长度L 427短。第1周边晶体管27的栅极长度L 27短有利于第1周边晶体管27的微细化，在使第1周边晶体管27高速动作的观点上是有利的。在一个具体例中，第2周边晶体管427被包含在模拟处理部中，第1周边晶体管27被包含在数字处理部中。在该具体例中，通过在第1周边晶体管27与第2周边晶体管427中采用不同的栅极长度，能够在数字处理部中实现有效利用了栅极长度L 27短的第1周边晶体管27的高速动作的数字处理。通过使第1周边晶体管27更加微细，能够提高数字处理部中的数字处理的速度。另一方面，通过栅极长度L 427相对较长，能够抑制第2周边晶体管427的阈值电压的偏差。因此，能够一并改善模拟处理部中的第2周边晶体管427的模拟特性。
第1周边晶体管27的栅极长度L 27相对于第2周边晶体管427的栅极长度L 427的比率L 27/L 427例如为0.8以下，也可以为0.34以下。该比率例如为0.01以上，也可以为0.05以上。
在一例中，放大晶体管22的栅极长度L 22比第2周边晶体管427的栅极长度L 427长。放大晶体管22的栅极长度L 22长，能够有利于提高放大晶体管22的特性。在一个具体例中，放大晶体管22被包含在模拟处理部中。在该具体例中，使栅极长度L 22变长，容易缩小放大晶体管22的阈值电压的偏差，并改善Pelgrom系数。在模拟处理部中，能够实现有效利用了放大晶体管22由此得到的好的模拟特性的模拟处理。
第2周边晶体管427的栅极长度L 427相对于放大晶体管22的栅极长度L 22的比率L427/L 22例如为0.95以下，也可以为0.9以下。该比率例如为0.1以上，也可以为0.36以上。
在一例中，第1周边晶体管27的栅极绝缘膜301比第2周边晶体管427的栅极绝缘膜401薄。第1周边晶体管27的栅极绝缘膜301薄，有利于第1周边晶体管27的微细化，在使第1周边晶体管27高速动作的观点上是有利的。在一个具体例中，第2周边晶体管427被包含在模拟处理部中，第1周边晶体管27被包含在数字处理部中。在该具体例中，通过在第1周边晶体管27与第2周边晶体管427中采用不同的栅极绝缘膜厚度，能够在数字处理部中实现有效利用了栅极绝缘膜301薄的第1周边晶体管27的高速动作的数字处理。通过使第1周边晶体管27更加微细，能够提高数字处理部中的数字处理的速度。另一方面，通过栅极绝缘膜401相对较厚，能够抑制第2周边晶体管427的阈值电压的偏差。因此，能够一并改善模拟处理部中的第2周边晶体管427的模拟特性。
第1周边晶体管27的栅极绝缘膜301的厚度T 301相对于第2周边晶体管427的栅极绝缘膜401的厚度T 401的比率T 301/T 401例如为0.7以下，也可以为0.36以下。该比率例如为0.1以上，也可以为0.22以上。
在一例中，放大晶体管22的栅极绝缘膜69比第2周边晶体管427的栅极绝缘膜401厚。放大晶体管22的栅极绝缘膜69厚，能够有利于提高放大晶体管22的特性。在一个具体例中，放大晶体管22被包含在模拟处理部中。在该具体例中，使栅极绝缘膜69变厚，容易缩小放大晶体管22的阈值电压的偏差，并改善Pelgrom系数。在模拟处理部中，能够实现有效利用了放大晶体管22由此得到的好的模拟特性的模拟处理。
第2周边晶体管427的栅极绝缘膜401的厚度T 401相对于放大晶体管22的栅极绝缘膜69的厚度T 69的比率T 401/T 69例如小于1。该比率例如为0.68以上。
在一个具体例中，第2周边晶体管427是逻辑晶体管。第2周边晶体管427能够在被组装至像素驱动器、负载单元、列放大器、比较器等的状态下进行模拟动作。在模拟动作中，动态范围大可能是有利的。晶体管的动作电压高且能够取得大的电压范围，对于确保大的动态范围是有利的。例如，在像素电压为3V至3.5V左右的情况下，动作电压为3.3V可能是有利的。在这点上，在该具体例中，第2周边晶体管427的栅极长度L 427比第1周边晶体管27的栅极长度L 27长。第2周边晶体管427的栅极绝缘膜401比第1周边晶体管27的栅极绝缘膜301厚。栅极长度L 427长且栅极绝缘膜401厚，在提高第2周边晶体管427的动作电压的观点上是有利的。此外，在上述的上下文中，动作电压是晶体管导通时的该晶体管的漏极电压。像素电压是像素中的电荷积蓄节点的电压。
在该具体例中，第2周边晶体管427的动作电压比第1周边晶体管27的动作电压高。第2周边晶体管427的动作电压例如是3.3V。第1周边晶体管27的动作电压例如是1.2V。
在该具体例中，在第2周边晶体管427中，与第1周边晶体管27相比，栅极长度较长且栅极绝缘膜较厚，因此阈值电压的偏差较小。阈值电压的偏差小也是有利的特征。另外，在该具体例中，第2周边晶体管427的阈值电压比第1周边晶体管27的阈值电压高。第2周边晶体管427的阈值电压例如是0.5V左右。第1周边晶体管27的阈值电压例如是0.3V左右。
在一例中，第1特定层中的扩散抑制种的浓度比第2特定层中的扩散抑制种的浓度高。在“第1特定层中的扩散抑制种的浓度比第2特定层中的扩散抑制种的浓度高”的表现中，第2特定层中的扩散抑制种的浓度既可以为零，也可以比零高。
在第1定义中，“第1特定层中的扩散抑制种的浓度比第2特定层中的扩散抑制种的浓度高”这样的表现中的“扩散抑制种的浓度”是浓度的最大值。在第2定义中，该表现中的“扩散抑制种的浓度”是平均浓度。在上述的例中，在基于第1定义及第2定义中的至少一方能够说“第1特定层中的扩散抑制种的浓度比第2特定层中的扩散抑制种的浓度高”的情况下，作为“第1特定层中的扩散抑制种的浓度比第2特定层中的扩散抑制种的浓度高”来对待。另外，在该表现中，第1特定层中的扩散抑制种的种类与第2特定层中的扩散抑制种的种类既可以相同，也可以不同。例如也可以是，第1特定层中的扩散抑制种是碳，第2特定层中的扩散抑制种是氮及氟。
第1特定层中的碳的浓度也可以比第2特定层中的碳的浓度高。第1特定层中的氮的浓度也可以比第2特定层中的氮的浓度高。第1特定层中的氟的浓度也可以比第2特定层中的氟的浓度高。第1特定层中的锗的浓度也可以比第2特定层中的锗的浓度高。第1特定层中的硅的浓度也可以比第2特定层中的硅的浓度高。第1特定层中的氩的浓度也可以比第2特定层中的氩的浓度高。
在一例中，第2特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高。如上所述，“放大晶体管22的栅极下”，是指源极67a与漏极67b之间的电荷的路径之中的在平面图上与栅极电极67c重复的部分。在“第2特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”这样的表现中，放大晶体管22的栅极下的沟道区域68中的碳的浓度既可以为零，也可以比零高。
在第1定义中，“第2特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”这样的表现中的“碳的浓度”是浓度的最大值。在第2定义中，该表现中的“碳的浓度”是平均浓度。在上述的例中，在基于第1定义及第2定义中的至少一方能够说“第2特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”的情况下，作为“第2特定层中的碳的浓度比放大晶体管22的栅极下的沟道区域68中的碳的浓度高”来对待。
在一例中，第2延伸扩散层包含氮。
在图示的例中，第2延伸扩散层406a包含氮。第2延伸扩散层406b包含氮。
第2延伸扩散层的氮既可以来源于氮(N)离子的离子注入，也可以来源于氮分子N2的注入。在图示的例中，第2延伸扩散层406a的氮既可以来源于氮(N)离子的离子注入，也可以来源于氮分子N 2的注入。第2延伸扩散层406b的氮既可以来源于氮(N)离子的离子注入，也可以来源于氮分子N 2的注入。此外，关于也可以被离子注入这点，对于第1延伸扩散层、第1延伸扩散层306a及306b中的碳而言也是同样的。
当然，也可以设置有除了图18至图20所图示的晶体管以外的晶体管。在图21至图24所示的例中，第1周边区域R2具有第1周边晶体管27及第1周边晶体管727。在第1周边晶体管27与第1周边晶体管727之间，配置有元件分离体222。第2周边区域R3具有第2周边晶体管427及第2周边晶体管827。在第2周边晶体管427与第2周边晶体管827之间，配置有元件分离体222。此外，在图24中，对第1周边晶体管27、第2周边晶体管427及放大晶体管22简化记载，并省略元件分离体222的图示。
在图21至图24的例中，第1周边晶体管727与第1周边晶体管27具有相似点。具体而言，第1周边晶体管727与第1周边晶体管27同样是MIS晶体管。第1周边晶体管727与第1周边晶体管27同样，包括栅极电极702、源极713a、漏极713b、延伸扩散层706a、706b、袋状扩散层707a、707b、沟道区域703、栅极绝缘膜701、偏置间隔体709a、709b、第1侧壁708Aa、708Ab、第2侧壁708Ba、708Bb。
但是，第1周边晶体管27与第1周边晶体管727是极性相互相反的晶体管。具体而言，第1周边晶体管27是N沟道晶体管，而第1周边晶体管727是P沟道晶体管。第1源极313a是n型，而源极713a是p型。第1漏极313b是n型，而漏极713b是p型。第1延伸扩散层306a是n型，而延伸扩散层706a是p型。第1延伸扩散层306b是n型，而延伸扩散层706b是p型。第1袋状扩散层307a是p型，而袋状扩散层707a是n型。第1袋状扩散层307b是p型，而袋状扩散层707b是n型。沟道扩散层303是p型，而沟道区域703是n型。如图24所示，第1周边晶体管727具有作为n型阱的n型杂质区域82n。
以下，针对第1周边晶体管727的构成要素附加序数词“第1”。例如，也可以将源极713a称为第1源极。另外，也可以将漏极713b称为第1漏极。
在图示的例中，元件分离体222是STI构造。STI构造具有沟槽(trench)、以及被填充在沟槽中的填充物。填充物例如是氧化物。沟槽的深度例如为500nm左右。STI构造可以通过STI工艺被形成于半导体基板130。
在图示的例中，第1周边区域R2具有2个第1周边晶体管27及727、以及作为STI构造的元件分离体222。作为STI构造的元件分离体222对2个第1周边晶体管27及727进行元件分离。作为STI构造的元件分离体222具有沟槽。
在图示的例中，2个第1周边晶体管27及727中的至少一方的第1特定层中的重的导电型杂质的分布范围是比沟槽的底部浅的范围。此外，在该上下文中，“重的导电型杂质的分布范围”是指重的导电型杂质的浓度为5×10 16atoms/cm 3以上的区域。关于铟等的分布范围也是同样的。“沟槽的底部”意味着在第1周边基板部的深度方向上的沟槽的最深的部分。
2个第1周边晶体管27及727中的至少一方的第1特定层中的铟的分布范围可以是比沟槽的底部浅的范围。2个第1周边晶体管27及727中的至少一方的第1特定层中的镓的分布范围可以是比沟槽的底部浅的范围。2个第1周边晶体管27及727中的至少一方的第1特定层中的锑的分布范围可以是比沟槽的底部浅的范围。2个第1周边晶体管27及727中的至少一方的第1特定层中的铋的分布范围可以是比沟槽的底部浅的范围。
在图示的例中，2个第1周边晶体管27及727中的至少一方的第1特定层中的扩散抑制种的分布范围是比沟槽的底部浅的范围。此外，在该上下文中，“扩散抑制种的分布范围”是指扩散抑制种的浓度为5×10 16atoms/cm 3以上的区域。关于碳等的分布范围也是同样的。“沟槽的底部”意味着在第1周边基板部的深度方向上的沟槽的最深的部分。
2个第1周边晶体管27及727中的至少一方的第1特定层中的碳的分布范围可以是比沟槽的底部浅的范围。2个第1周边晶体管27及727中的至少一方的第1特定层中的氮的分布范围可以是比沟槽的底部浅的范围。2个第1周边晶体管27及727中的至少一方的第1特定层中的氟的分布范围可以是比沟槽的底部浅的范围。
具体而言，2个第1周边晶体管27与727是极性相互相反的晶体管。在平面图中，作为STI构造的元件分离体222被配置在2个第1周边晶体管27与727之间，更具体而言被配置在将它们连结的线段上。如图23所例示的那样，STI构造也可以从第1周边基板部的表面向上方突出。
此外，元件分离体222也可以是注入分离区域。
在图21至图24的例中，第2周边晶体管827与第2周边晶体管427具有相似点。具体而言，第2周边晶体管827与第2周边晶体管427同样是MIS晶体管。第2周边晶体管827与第2周边晶体管427同样，包括栅极电极802、源极813a、漏极813b、延伸扩散层806a、806b、袋状扩散层807a、807b、沟道区域803、栅极绝缘膜801、偏置间隔体809a、809b、第1侧壁808Aa、808Ab、第2侧壁808Ba、808Bb。
但是，第2周边晶体管427与第2周边晶体管827是极性相互相反的晶体管。具体而言，第2周边晶体管427是N沟道晶体管，而第2周边晶体管827是P沟道晶体管。第2源极413a是n型，而源极813a是p型。第2漏极413b是n型，而漏极813b是p型。第2延伸扩散层406a是n型，而延伸扩散层806a是p型。第2延伸扩散层406b是n型，而延伸扩散层806b是p型。第2袋状扩散层407a是p型，而袋状扩散层807a是n型。第2袋状扩散层407b是p型，而袋状扩散层807b是n型。沟道区域403是p型，而沟道区域803是n型。
也可以针对第2周边晶体管827的构成要素附加序数词“第2”。例如，也可以将源极813a称为第2源极。另外，也可以将漏极813b称为第2漏极。
在此事先说明，第2周边区域R3并不是必须的。当然，第2周边晶体管427及827不是必须的。另外，在第1周边区域R2中，也可以将第1周边晶体管27及727中的至少一方用于模拟处理。在一个具体例中，在第1周边区域R2中，某第1周边晶体管被用于数字处理，而另一第1周边晶体管被用于模拟处理。
只要没有特别矛盾，就能够在与第1周边晶体管727及其要素相关的说明中引用与第1周边晶体管27及其要素相关的说明。只要没有特别矛盾，就能够在与第2周边晶体管827及其要素相关的说明中引用与第2周边晶体管427及其要素相关的说明。只要没有特别矛盾，就能够在与第1周边晶体管727、第2周边晶体管827及放大晶体管22的关系相关的说明中引用与第1周边晶体管27、第2周边晶体管427及放大晶体管22的关系相关的说明。
例如，第1周边晶体管727的栅极长度L 727也可以比放大晶体管22的栅极长度L 22短。第1周边晶体管727的栅极长度L 727也可以比第2周边晶体管827的栅极长度L 827短。第2周边晶体管827的栅极长度L 827也可以比放大晶体管22的栅极长度L 22短。延伸扩散层706a也可以比源极713a及漏极713b浅。延伸扩散层706b也可以比源极713a及漏极713b浅。延伸扩散层806a也可以比源极813a及漏极813b浅。延伸扩散层806b也可以比源极813a及漏极813b浅。延伸扩散层706a也可以包含重的导电型杂质、以及扩散抑制种。延伸扩散层706b也可以包含重的导电型杂质、以及扩散抑制种。延伸扩散层806a也可以包含氮。延伸扩散层806a的氮既可以来源于氮(N)离子的离子注入，也可以来源于氮分子N 2的注入。延伸扩散层806b也可以包含氮。延伸扩散层806b的氮既可以来源于氮(N)离子的离子注入，也可以来源于氮分子N 2的注入。
根据上述的说明能够理解，在摄像装置中，作为N沟道晶体管的第2周边晶体管827的延伸扩散层806a及延伸扩散层806b中的至少一方可以包含氮。该氮不仅对第2周边基板部中的杂质分布施加影响，而且也对第2周边晶体管827的栅极绝缘膜的界面特性施加影响，由此能够提高摄像装置的可靠性。上述的包含氮的延伸扩散层806a及延伸扩散层806b中的至少一方也可以是所谓LDD扩散层。
在作为N沟道晶体管的第2周边晶体管427的延伸扩散层406a及延伸扩散层406b中的至少一方包含氮的例子中，作为P沟道晶体管的第2周边晶体管827的延伸扩散层806a既可以包含氮，也可以不包含氮。在该例中，作为P沟道晶体管的第2周边晶体管827的延伸扩散层806b既可以包含氮，也可以不包含氮。
在一例中，在平面图中，放大晶体管22、第2周边晶体管427、第2周边晶体管827、第1周边晶体管27及第1周边晶体管727按照该顺序排列。在另一例中，在平面图中，放大晶体管22、第2周边晶体管827、第2周边晶体管427、第1周边晶体管727及第1周边晶体管27按照该顺序排列。在平面图中，放大晶体管22、第2周边晶体管427、第2周边晶体管827、第1周边晶体管727及第1周边晶体管27也可以按照该顺序排列。在平面图中，放大晶体管22、第2周边晶体管827、第2周边晶体管427、第1周边晶体管27及第1周边晶体管727也可以按照该顺序排列。
只要没有特别矛盾，就能够将参照图21至图24说明的事项也适用于图13至图17的例子。
在上述的说明中，以正面照射(Front Side Illumination：FSI)型的摄像装置为例进行了说明。但是，上述的说明也能够适用于背面照射(Back Side Illumination：BSI)型的摄像装置。
图25是一例所涉及的背面照射型的摄像装置100C的示意图。
在图25所示的摄像装置100C中，半导体基板130具有正面130a及背面130b。背面130b是光入射一侧的面。正面130a是与光入射一侧相反侧的面。
在背面130b上，光电转换部10、滤色器84及片上透镜85依次层叠。在典型例中，通过在研磨后的背面130b上贴合光电转换部10，将半导体基板130与光电转换部10接合。滤色器84及片上透镜85可以省略。另外，也可以在光电转换部10与滤色器84之间以及滤色器84与片上透镜85之间的至少一方，设置以平坦化、保护等为目的的层间绝缘膜。
在正面130a上层叠有布线层86。在布线层86中，多个布线87被设置在绝缘体的内部。多个布线87用于将放大晶体管22、第1周边晶体管27及第2周边晶体管427与连接目的地电连接。例如，布线87构成将光电转换部10的像素电极11与放大晶体管22的栅极电极67c电连接的电气路径88的一部分。具体而言，在该例中，电气路径88包括被设置于半导体基板130的硅贯通电极(Through-Silicon Via，TSV)。在图25中，省略了硅贯通电极的图示。在图25中，表现电气路径88的点线是示意性的，描绘的意图不在于对电气路径88的位置等进行限定。此外，也可以替代TSV连接，而采用Cu-Cu连接。
虽然在图25中并未进行详细的图示，但在放大晶体管22、第1周边晶体管27及第2周边晶体管427中可以具有使用图1至图24说明的特征。关于光电转换部10等其他要素也是同样的。具体而言，在该例中，第1周边晶体管27及第2周边晶体管427包括源极、漏极、延伸扩散层、袋状扩散层等。半导体基板130也可以包括支承基板140。
图26是另一例所涉及的背面照射型的摄像装置100D的示意图。
图26所示的摄像装置100D包括图25所示的摄像装置100C的要素。摄像装置100D还包括光电二极管80及转送晶体管29。光电二极管80及转送晶体管29被设置在半导体基板130内。具体而言，像素区域R1具有被设置在像素基板部内的光电二极管80。如上所述，像素基板部是指至少1个半导体基板130之中的位于像素区域R1的部分。
光电二极管80与光电转换部10同样相当于光电转换部。光电二极管80通过光电转换来生成信号电荷。转送晶体管29将该信号电荷向未图示的电荷积蓄区域转送。
根据图26所示的背面照射型的结构，光从片上透镜85及滤色器84侧向光电二极管80的照射不会被布线层86的布线87妨碍。因此，能够由光电二极管80有效地进行光电转换。
图27是另一例所涉及的背面照射型的摄像装置100E的示意图。
图27所示的摄像装置100E包括图26所示的摄像装置100D的要素的一部分。但是，图27所示的摄像装置100E不具有光电转换部10。
图28至图31是表示图27所示的摄像装置100E的像素区域R1、第1周边区域R2及第2周边区域R3可以采取的形状的示意图。
在图28的例中，在平面图中，第2周边区域R3包围像素区域R1。在平面图中，第1周边区域R2包围第2周边区域R3。具体而言，在图28的例中，在平面图中，第2周边区域R3在像素区域R1的外侧呈口字形。在平面图中，第1周边区域R2在第2周边区域R3的外侧呈口字形。
在图29的例中，在平面图中，第2周边区域R3在像素区域R1的外侧呈コ形。在平面图中，第1周边区域R2在第2周边区域R3的外侧呈コ形。
在图30的例中，在平面图中，第2周边区域R3在像素区域R1的外侧呈L形。在平面图中，第1周边区域R2在第2周边区域R3的外侧呈L形。
在图31的例中，在平面图中，第2周边区域R3在像素区域R1的外侧笔直地延伸。在平面图中，第1周边区域R2在第2周边区域R3的外侧笔直地延伸。
图28至图31所示的像素区域R1、第1周边区域R2及第2周边区域R3的形状也能够适用于图25及图26所示的摄像装置100C及100D。另外，它们的形状也能够适用于图1至图24所示的摄像装置100A及100B。
在上述的说明中，以使用单一的半导体基板的摄像装置为例进行了说明。但是，上述的说明也能够适用于多个半导体基板相互层叠而成的所谓芯片堆叠的摄像装置。芯片堆叠的摄像装置也可以被称为芯片层叠型的摄像装置。
图32是一例所涉及的芯片堆叠的摄像装置100F的示意图。
在图32所示的摄像装置100F中，半导体基板130X与半导体基板130Y相互层叠。在半导体基板130X设置有像素区域R1及第1周边区域R2。在半导体基板130Y设置有周边电路120C。周边电路120C可以包括与周边电路120A或者周边电路120B等价的电路的一部分或者全部。
虽然省略图示，但被设置于半导体基板130X的元件与被设置于半导体基板130Y的元件之间的电连接可以利用TSV连接及Cu-Cu连接中的至少一方。
像素区域R1具有放大晶体管22。第1周边区域R2具有第1周边晶体管27。
在一例中，在摄像装置100F中，第1周边晶体管27是负载晶体管。像素区域R1经由垂直信号线35与负载晶体管连接。具体而言，放大晶体管22经由垂直信号线35与负载晶体管连接。
在一个具体例中，上述的负载晶体管作为恒流源发挥功能。由负载晶体管决定的恒流按照放大晶体管22、垂直信号线35及负载晶体管的顺序流动。放大晶体管22和负载晶体管组成源极跟随器。因此，在垂直信号线35上呈现与放大晶体管22的栅极电压即电荷积蓄区域Z的电压对应的电压。该状态在地址晶体管24导通的期间中持续。负载晶体管可以被包含在图2所示的负载电路45中。
在摄像装置100F中，第1周边晶体管27也可以被包含在比较器及驱动器的至少一方中。
在图32的例中，第1周边晶体管27既可以被包含在周边电路120C中，也可以不被包含在周边电路120C中。在图32的例中，在第1周边区域R2的外侧也可以设置有第2周边区域R3。
在图25至图32的例中，第1特定层也是包含重的导电型杂质作为导电型杂质，还包含扩散抑制种。由此，起到了扩散抑制作用。由此，能够抑制由于热处理而引起的第1周边晶体管27的性能劣化，并且抑制像素区域R1中的暗电流。
在图25至图32的例中，像素区域R1、第1周边区域R2及第2周边区域R3可以具有使用图1至图24说明的特征。例如，像素区域R1可以不仅包括放大晶体管22，还包括地址晶体管24及复位晶体管26等。第1周边区域R2可以不仅包括第1周边晶体管27，还包括第1周边晶体管727。第2周边区域R3可以不仅包括第2周边晶体管427，还包括第2周边晶体管827。
以下说明其他实施方式。以下，针对在已经说明的实施方式与其后说明的实施方式中共通的要素，附加相同的参照标记，有时省略其说明。与各实施方式相关的说明只要在技术上不矛盾，就能够相互适用。只要在技术上不矛盾，各实施方式也可以相互组合。
(实施方式2)
以下，参照图33至图56B说明本公开的实施方式2。在实施方式2中，将半导体基板130标记为半导体基板130A。将支承基板140标记为支承基板140A。
图33示意性地表示本公开的实施方式2所涉及的摄像装置100G的例示性的结构。多个像素110各自具有作为光电转换构造的光电转换部10、以及读出电路。光电转换部10被半导体基板130A支承。读出电路形成于半导体基板130A，且与光电转换部10电连接。
在图33所示的例中，周边电路120A包括垂直扫描电路122、水平信号读出电路124、电压供给电路126及控制电路128。在实施方式2中，这些电路的一部分或者全部被形成于半导体基板130B。如图33示意性地表示，周边电路120A位于被设置于半导体基板130B的第1周边区域R2。
此外，在图33中，为了便于说明，表示了半导体基板130A及130B双方。在实际上，半导体基板130A及半导体基板130B相互层叠。具体而言，半导体基板130A及半导体基板130B隔着层间绝缘层90B层叠。
摄像装置100G还具有在平面图中被设置在像素区域R1的外侧的截断区域200A。
图34是表示像素区域R1、第1周边区域R2及截断区域的示意性的截面图。在此，表示了2个像素的截面来代表多个像素110。半导体基板130A及半导体基板130B相互层叠。具体而言，半导体基板130A及半导体基板130B隔着层间绝缘层90B层叠。
半导体基板130B可以具有与半导体基板130A可以具有的特征同样的特征。关于后述的半导体基板130C也是同样的。
半导体基板130B具有支承基板140B。支承基板140B可以具有与支承基板140A可以具有的特征同样的特征。例如，与支承基板140A同样，位于支承基板140B的上方的杂质层及杂质区域各自典型地可以通过将杂质向支承基板140B上通过外延生长而得到的膜体进行离子注入而形成。这些方面对于半导体基板130C的支承基板也是同样的。以下，例示p型硅基板作为支承基板140B。
图35表示截断区域的形状的其他例。与图33所示的摄像装置100G相比，图35所示的摄像装置100H具有以矩形包围像素区域R1的截断区域200B，来替代截断区域200A。与上述的截断区域200A相比，截断区域200B的杂质区域131在平面图中以环状而不间断地包围像素区域R1。如图35示意性地表示，在该例中也还是在杂质区域131上连接有多个接触插塞211。此外，在该例中，截断区域200B的元件分离体220也在杂质区域131的内侧以环状而不间断地包围像素区域R1。此外，与图33同样，在图35中，为了便于说明，表示了半导体基板130A及130B双方。在实际上，半导体基板130A及半导体基板130B相互层叠。具体而言，半导体基板130A及半导体基板130B隔着层间绝缘层90B层叠。
通过以在平面图中包围包括多个像素110的阵列的像素区域R1的形状将截断区域200B形成于半导体基板130A，能够更有效地抑制像素的电荷积蓄区域与像素区域R1的外部之间的电荷的移动。此外，截断区域在平面图中以环状而不间断地包围像素区域R1，在本公开的实施方式中并不是必须的。例如，截断区域也可以包括分别包括元件分离体220及杂质区域131且作为整体配置为包围像素区域R1的多个部分。在这样的结构中，也能够期待与以在平面图中以环状而不间断地包围像素区域R1的方式设置截断区域的情况同样的效果。另外，也可以不存在截断区域200B。
(像素区域及周边区域的晶体管)
以下，参照图36至图43，进一步说明像素区域的晶体管及周边区域的晶体管。图36、图37、图38、图39、图40、图41、图42及图43是说明像素区域的晶体管及周边区域的晶体管的示意性的斜视图。此外，在图36至图43中省略了截断区域200A、200B的图示。
如图40及图41所示，摄像装置也可以具备第2周边区域R3。
也可以使用1个半导体基板构成像素区域R1，而使用另1个半导体基板构成第1周边区域R2。也可以使用1个半导体基板构成像素区域R1，使用另1个半导体基板构成第1周边区域R2，并使用再另1个半导体基板构成第2周边区域R3。也可以使用1个半导体基板构成像素区域R1，而使用另1个半导体基板构成第1周边区域R2及第2周边区域R3。也可以使用1个半导体基板构成像素区域R1及第2周边区域R3，而使用另1个半导体基板构成第1周边区域R2。像这样，在本实施方式中，摄像装置可以具有多个半导体基板。
以下，有时使用像素基板部、第1周边基板部及第2周边基板部这样的用语。像素基板部可以是多个半导体基板之中的被包含在像素区域R1中的部分。第1周边基板部可以是多个半导体基板之中的被包含在第1周边区域R2中的部分。第2周边基板部可以是多个半导体基板之中的被包含在第2周边区域R3中的部分。
也可以是像素基板部被包含于1个半导体基板，第1周边基板部被包含于另1个半导体基板，而第2周边基板部被包含于再另1个半导体基板。也可以是像素基板部被包含于1个半导体基板，而第1周边基板部及第2周边基板部被包含于另1个半导体基板。也可以是像素基板部及第2周边基板部被包含于1个半导体基板，而第1周边基板部被包含于另1个半导体基板。
在图36及图37的例中，第1周边区域R2及像素区域R1相互层叠。像素区域R1通过使用半导体基板130A而构成。第1周边区域R2通过使用半导体基板130B而构成。
在图36中，示意性地表示了在第1周边区域R2在平面图中为矩形的情况下的像素区域R1中的放大晶体管22、以及第1周边区域R2中的第1周边晶体管27。在图37中，示意性地表示了在第1周边区域R2在平面图中为框状的情况下的像素区域R1中的放大晶体管22、以及第1周边区域R2中的第1周边晶体管27。具体地，在图37中，第1周边区域R2在平面图中为口字形。第1周边区域R2在平面图中也可以为L形，还可以为コ形。
根据参照图33至图37的说明能够理解，本实施方式所涉及的摄像装置具备像素区域R1及第1周边区域R2。像素区域R1具有像素基板部。第1周边区域R2具有第1周边基板部。像素基板部及第1周边基板部相互层叠。“像素基板部及第1周边基板部相互层叠”的表现意在包含像素基板部与第1周边基板部之间介有中介物的方式以及未介有中介物的方式双方。典型地，像素基板部及第1周边基板部隔着绝缘部层叠。绝缘部可以对应于图34的层间绝缘层90B。
以下，在实施方式2中，说明使用第1特定层的技术能够有助于如上所述的性能提高的状况的一例。
在本实施方式的摄像装置中，与像素区域R1相关的像素基板部以及与第1周边区域R2相关的第1周边基板部相互层叠。在这样的摄像装置的制造过程中，基于如下的理由，第1周边区域R2可能被加热。第一，由于在形成第1周边区域R2时被供给的热，第1周边区域R2可能被加热。第二，在个别地形成第1周边区域R2和像素区域R1并在其后将它们接合的情况下，由于用于接合的加热，第1周边区域R2可能被加热。第三，在形成了包括第1周边区域R2及像素区域R1的层叠构造之后执行像素区域R1的加热处理的情况下，由于该加热处理，第1周边区域R2可能被加热。如果第1周边区域R2的第1周边晶体管27被加热，则导电型杂质可能扩散。导电型杂质的扩散可能导致第1周边晶体管27的性能劣化。第1周边晶体管27的性能劣化可能导致作为摄像装置整体的性能劣化。但是，在本实施方式的一例中，第1特定层包含重的导电型杂质。由于重的导电型杂质的质量数大，因此重的导电型杂质不容易发生扩散，不容易发生刚注入后(as-implanted)的浓度分布由于扩散而大为变化的情况。进而，第1特定层包含扩散抑制种。扩散抑制种能够有助于抑制导电型杂质的扩散。由于导电型杂质为重的导电型杂质而起到的扩散抑制作用、以及由于扩散抑制种而起到的扩散抑制作用，都能够抑制第1周边晶体管27的性能劣化。
关于作为第1周边区域R2可能被加热的第3个理由而举出的加热处理，进一步进行说明。加热处理能够在像素区域R1中减少像素基板部中的缺陷。通过减少缺陷，能够抑制摄像装置中的暗电流。另一方面，在第1周边区域R2中，减少缺陷的必要性不一定高。甚至，在第1周边区域R2中，有时应该抑制由于导电型杂质伴随着加热处理而扩散所引起的第1周边晶体管27的性能劣化。性能劣化例如是第1周边晶体管27的阈值电压的不期望的变化。
在一例中，像素区域R1具有光电转换层12。光电转换层12、像素基板部及第1周边基板部相互层叠。在典型例中，在制作具有这样的结构的像素区域R1的情况下，实施如上所述的加热处理。因此，在具备具有该结构的像素区域R1的摄像装置中，能够享受抑制第1周边晶体管27的性能劣化并且抑制暗电流的上述效果。
在一例中，摄像装置的制造方法依次包括第3步骤及第4步骤。在第3步骤中，制作包括像素基板部及第1周边基板部的层叠构造。在第4步骤中，对层叠构造中的像素基板部进行加热。在这样的制造方法中，由于像素基板部的加热，第1周边基板部也可能被加热。在该情况下，能够享受抑制第1周边晶体管27的性能劣化并且抑制暗电流的上述效果。在一个具体例中，在第4步骤中，为了使像素基板部、特别是电荷积蓄部附近的各种结晶缺陷及缺陷能级恢复而进行热处理。由于这样的针对像素基板部的加热，第1周边基板部也可能被加热。也能够通过其他制造方法制造摄像装置。
在图38及图39的例中，第1周边区域R2中的第1周边晶体管27的数量为多个。第1周边区域R2及像素区域R1相互层叠。像素区域R1通过使用半导体基板130A而构成。第1周边区域R2通过使用半导体基板130B而构成。
在图38中，示意性地表示了在第1周边区域R2在平面图中为矩形的情况下的像素区域R1中的放大晶体管22、以及第1周边区域R2中的多个第1周边晶体管27。在图39中，示意性地表示了在第1周边区域R2在平面图中为框状的情况下的像素区域R1中的放大晶体管22、以及第1周边区域R2中的多个第1周边晶体管27。具体地，在图39中，第1周边区域R2在平面图中为口字形。第1周边区域R2在平面图中也可以为L形，还可以为コ形。
在图38及图39的例中，在第1周边区域R2中存在多个第1周边晶体管27。多个第1周边晶体管27包括晶体管27a及27b。
如图40及图41所示，摄像装置也可以具备第2周边区域R3。第2周边区域R3具有第2周边晶体管427。
在图40及图41的例中，第1周边区域R2及像素区域R1相互层叠。第2周边区域R3及像素区域R1相互层叠。像素区域R1通过使用半导体基板130A而构成。第1周边区域R2及第2周边区域R3通过使用半导体基板130B而构成。在平面图中，第2周边区域R3位于第1周边区域R2的外侧。在图40的例中，在平面图中，第2周边区域R3为L形。在图41的例中，在平面图中，第2周边区域R3为框状且包围第1周边区域R2。具体地，在图41中，第2周边区域R3在平面图中为口字形。第2周边区域R3也可以为コ形。
根据上述的说明能够理解，图40及图41的例子所涉及的摄像装置具备第2周边区域R3。第2周边区域R3具有第2周边基板部及第2周边晶体管427。第2周边晶体管427被设置于第2周边基板部。第1周边基板部及第2周边基板部被包含于半导体基板130B。在图40及图41的例子中，在平面图中，第2周边区域R3位于第1周边区域R2的外侧。
当然，也可以设置除了图40及图41所图示的晶体管以外的晶体管。在图42及图43所示的例中，第1周边区域R2具有第1周边晶体管27及第1周边晶体管727。在第1周边晶体管27与第1周边晶体管727之间，配置有元件分离体222。第2周边区域R3具有第2周边晶体管427及第2周边晶体管827。
在平面图中，第2周边区域R3位于第1周边区域R2的外侧。在图42的例中，在平面图中，第2周边区域R3为L形。在图43的例中，在平面图中，第2周边区域R3为框状且包围第1周边区域R2。具体地，在图43中，第2周边区域R3在平面图中为口字形。第2周边区域R3也可以为コ形。
在第2周边晶体管427与第2周边晶体管827之间，配置有元件分离体222。
只要没有特别矛盾，参照图42及图43说明的事项也能够适用于图36至图39的例子。
在上述的说明中，以正面照射型的摄像装置为例进行了说明。但是，上述的说明也能够适用于背面照射型的摄像装置。
图44是一例所涉及的背面照射型的摄像装置100I的示意图。
在图44所示的摄像装置100I中，半导体基板130A具有正面130a及背面130b。背面130b是光入射一侧的面。正面130a是与光入射一侧相反侧的面。
在背面130b上，光电转换部10、滤色器84及片上透镜85依次层叠。在典型例中，通过在研磨后的背面130b上贴合光电转换部10，半导体基板130A与光电转换部10接合。滤色器84及片上透镜85可以省略。另外，也可以在光电转换部10与滤色器84之间以及滤色器84与片上透镜85之间的至少一方，设置以平坦化、保护等为目的的层间绝缘膜。
在正面130a上层叠有布线层86。在布线层86中，多个布线87被设置在绝缘体的内部。多个布线87用于将放大晶体管22、第1周边晶体管27及第2周边晶体管427与连接目的地电连接。例如，布线87构成将光电转换部10的像素电极11与放大晶体管22的栅极电极67c电连接的电气路径88的一部分。具体而言，在该例中，电气路径88包括被设置于半导体基板130A的硅贯通电极(硅通孔(Through-Silicon Via，TSV))。在图44中省略了硅贯通电极的图示。在图44中，表现电气路径88的点线是示意性的，描绘的意图不在于对电气路径88的位置等进行限定。此外，也可以替代TSV连接，而采用Cu-Cu连接。
虽然在图44中未进行详细的图示，但放大晶体管22、第1周边晶体管27及第2周边晶体管427可以具有之前说明的特征。关于光电转换部10等其他要素也是同样的。具体而言，在该例中，第1周边晶体管27及第2周边晶体管427包括源极、漏极、延伸扩散层、袋状扩散层等。半导体基板130A包括支承基板140A。半导体基板130B包括支承基板140B。
图45是另一例所涉及的背面照射型的摄像装置100J的示意图。在图45的例中，与像素区域R1相关的像素基板部包括光电二极管80。
图45所示的摄像装置100J包括图44所示的摄像装置100I的要素。摄像装置100J还包括光电二极管80及转送晶体管29。光电二极管80及转送晶体管29被设置在半导体基板130A内。
光电二极管80与光电转换部10同样相当于光电转换部。光电二极管80通过光电转换来生成信号电荷。转送晶体管29将该信号电荷向未图示的电荷积蓄区域转送。
根据图45所示的背面照射型的结构，光从片上透镜85及滤色器84侧向光电二极管80的照射不会被布线层86的布线87妨碍。因此，能够由光电二极管80有效地进行光电转换。
图46是另一例所涉及的背面照射型的摄像装置100K的示意图。
图46所示的摄像装置100K包括图45所示的摄像装置100J的要素的一部分。但是，图46所示的摄像装置100K不具有光电转换部10。
图47至图50是表示图46所示的摄像装置100K的像素区域R1、第1周边区域R2及第2周边区域R3可以采取的形状的示意图。
在图47的例中，在平面图中，第2周边区域R3包围第1周边区域R2。具体而言，在平面图中，第2周边区域R3在第1周边区域R2的外侧呈口字形。
在图48的例中，在平面图中，第2周边区域R3在第1周边区域R2的外侧呈コ形。
在图49的例中，在平面图中，第2周边区域R3在第1周边区域R2的外侧呈L形。
在图50的例中，在平面图中，第2周边区域R3在第1周边区域R2的外侧笔直地延伸。
图47至图50所示的像素区域R1、第1周边区域R2及第2周边区域R3的形状也能够适用于图44及图45所示的摄像装置100I及100J。另外，这些形状也能够适用于图33至图43所示的摄像装置100G及100H。
如图34等所示，摄像装置可以是正面照射型的摄像装置。在正面照射型的摄像装置的一例中，与像素区域R1相关的像素基板部被配置在比与第1周边区域R2相关的第1周边基板部靠上方。第1周边晶体管27的栅极电极302位于比第1周边基板部靠上方。可以通过制作包括像素基板部及第1周边基板部的层叠构造并在其后对层叠构造中的像素基板部进行加热的制造方法，制造具有这样的结构的摄像装置。在该情况下，通过在第1周边区域R2中显现的扩散抑制效果，容易得到抑制导电型杂质的再分布的好处。
如图44至图50等所示，摄像装置可以是背面照射型的摄像装置。在背面照射型的摄像装置的一例中，与像素区域R1相关的像素基板部被配置在比与第1周边区域R2相关的第1周边基板部靠上方。第1周边晶体管27的栅极电极302位于比第1周边基板部靠下方。可以通过制作包括像素基板部及第1周边基板部的层叠构造并在其后对层叠构造中的像素基板部进行加热的制造方法，制造具有这样的结构的摄像装置。在该情况下，通过在第1周边区域R2中显现的扩散抑制效果，容易得到抑制导电型杂质的再分布的好处。
在一个构成例中，像素区域R1具有接触插塞cx。接触插塞cx与电荷积蓄区域Z连接。接触插塞cx及电荷积蓄区域Z包含规定杂质作为导电型杂质。规定杂质例如是磷。通过对与像素区域R1相关的像素基板部进行加热、从而使接触插塞cx被掺杂的规定杂质向电荷积蓄区域Z扩散的方法，可以得到这样的结构。在该加热中，与第1周边区域R2相关的第1周边基板也可能被加热。在该情况下，通过在第1周边区域R2中显现的扩散抑制效果，容易得到抑制导电型杂质的再分布的好处。此外，该结构在正面照射型的摄像装置及背面照射型的摄像装置中都可以被采用。
正面照射型的摄像装置也可以具有以下的结构。即，在正面照射型的摄像装置的一例中，与像素区域R1相关的像素基板部被配置在比与第1周边区域R2相关的第1周边基板部靠下方。第1周边晶体管27的栅极电极302位于比第1周边基板部靠上方。在该结构中，例如可以采用能够利用后述的低温工艺制造的晶体管，作为第1周边晶体管27。
背面照射型的摄像装置也可以具有以下的结构。即，在背面照射型的摄像装置的一例中，与像素区域R1相关的像素基板部被配置在比与第1周边区域R2相关的第1周边基板部靠下方。第1周边晶体管27的栅极电极302位于比第1周边基板部靠下方。在该结构中，例如可以采用能够利用后述的低温工艺制造的晶体管，作为第1周边晶体管27。
也能够采用图51的结构。在图51所示的摄像装置100L中，半导体基板130A与半导体基板130B相互层叠。使用半导体基板130A，设置像素区域R1及第2周边区域R3。使用半导体基板130B，设置第1周边区域R2。
虽然省略图示，但被设置于半导体基板130A的元件与被设置于半导体基板130B的元件之间的电连接可以利用TSV连接及Cu-Cu连接中的至少一方。
像素区域R1具有放大晶体管22。第1周边区域R2具有第1周边晶体管27。第2周边区域R3具有第2周边晶体管427。
与像素区域R1相关的像素基板部以及与第2周边区域R3相关的第2周边基板部被包含于半导体基板130A。在图51的例中，在平面图中，第2周边区域R3位于像素区域R1的外侧。
在一例中，在摄像装置100L中，第2周边晶体管427是负载晶体管。放大晶体管22经由垂直信号线35与负载晶体管连接。
在一个具体例中，上述的负载晶体管作为恒流源发挥功能。由负载晶体管决定的恒流按照放大晶体管22、垂直信号线35及负载晶体管顺序流动。放大晶体管22和负载晶体管组成源极跟随器。因此，在垂直信号线35上呈现与放大晶体管22的栅极电压即电荷积蓄区域Z的电压对应的电压。该状态在地址晶体管24导通的期间中持续。负载晶体管可以被包含在图2所示的负载电路45中。
在摄像装置100L中，第1周边晶体管27也可以被包含在比较器及驱动器的至少一方中。
在图44至图51的例中，第1特定层也是包含重的导电型杂质作为导电型杂质，还包含扩散抑制种。由此，起到了扩散抑制作用。由此，能够抑制由于热处理而引起的第1周边晶体管27的性能劣化，并且抑制像素区域R1中的暗电流。
在图44至图51的例中，像素区域R1、第1周边区域R2及第2周边区域R3可以具有之前说明的特征。例如，像素区域R1可以不仅包括放大晶体管22，还包括地址晶体管24及复位晶体管26等。第1周边区域R2可以不仅包括第1周边晶体管27，还包括第1周边晶体管727。第2周边区域R3可以不仅包括第2周边晶体管427，还包括第2周边晶体管827。
以下，参照图52A至图56B说明本公开的具体例所涉及的摄像装置。在图52A至图56B中，省略了光电转换层12、沟道区域等的图示。在图52A、图53A、图54A、图55A、图56A中，半导体基板130A、130B或者130C内的实线或者虚线示意性地表现了杂质扩散的区域的边界。虚线示意性地表现了扩散抑制种扩散的区域的边界。在图52A、图53A、图54A、图55A、图56A中，为了例示，对虚线附加了表现碳注入层的标记311Aa或者311Ab。绝缘部可以对应于之前说明的层间绝缘层90A至90C。
图52A是第1具体例所涉及的摄像装置的示意性的截面图。图52B是第1具体例所涉及的摄像装置的示意性的斜视图。在图52A中，省略了第2周边晶体管427的图示。在第1具体例所涉及的摄像装置中，像素区域R1通过使用第1半导体基板130A而构成。第1周边区域R2及第2周边区域R3通过使用第2半导体基板130B而构成。第1周边区域R2被第2周边区域R3包围。在第1具体例中，第2半导体基板130B、作为绝缘部的层间绝缘层90B、第1半导体基板130A、作为绝缘部的层间绝缘层90A及光电转换层12依次层叠。在像素区域R1的周缘附近，设置有像素信号的输出部。因此，能够缩短将像素信号从像素区域R1引导至第2周边区域R3的布线的长度。这在确保转送速度的观点上是有利的。
在省略图示的第1具体例的变形例中，第1半导体基板130A、作为绝缘部的层间绝缘层90A、第2半导体基板130B、作为绝缘部的层间绝缘层90B及光电转换层12依次层叠。在该变形例中，作为从由周边晶体管27及427构成的组中选择的至少1个，可以利用能够通过低温工艺制造的晶体管。低温工艺与高温工艺相比更能够抑制导电型杂质的扩散，因此能够有助于确保周边晶体管的性能。作为能够通过低温工艺制造的晶体管，例示硅晶体管、锗晶体管、碳纳米管晶体管、TMD(过渡金属二硫属化物(transition metaldichalcogenide))晶体管、氧化物半导体晶体管等。作为氧化物半导体晶体管的氧化物半导体，例示由In-Ga-Zn-O构成的IGZO、由In-Al-Zn-O构成的IAZO、由In-Sn-Zn-O构成的ITZO等。作为TMD晶体管，例示硫化钼(MoS2)晶体管、硫化钨(WS2)晶体管等。在利用硅晶体管的情况下，也能够使用使非晶化的扩散层在400℃至650℃左右的范围内进行固相再生长的固相外延再生长(Solid Phase Epitaxial Regrowth(SPER))等低温扩散工艺。
图53A是第2具体例所涉及的摄像装置的示意性的截面图。图53B是第2具体例所涉及的摄像装置的示意性的斜视图。图54A是第3具体例所涉及的摄像装置的示意性的截面图。图54B是第3具体例所涉及的摄像装置的示意性的斜视图。在第2具体例及第3具体例所涉及的摄像装置中，与像素区域R1相关的像素基板部、与第1周边区域R2相关的第1周边基板部以及与第2周边区域R3相关的第2周边基板部相互层叠。在第2具体例及第3具体例中，像素区域R1通过使用第1半导体基板130A而构成。第1周边区域R2通过使用第2半导体基板130B而构成。第2周边区域R3通过使用第3半导体基板130C而构成。像素基板部、第1周边基板部及第2周边基板部被绝缘膜等分离，例如经由插塞等被电接合而能够收发信号。
在图53A及图53B所示的第2具体例中，与第1周边区域R2相关的第1周边基板部、与第2周边区域R3相关的第2周边基板部以及与像素区域R1相关的像素基板部依次层叠。第2半导体基板130B、第3半导体基板130C及第1半导体基板130A依次层叠。第2周边区域R3的第2周边晶体管427的栅极长度比第1周边区域R2的第1周边晶体管27的栅极长度长。因此，容易确保栅极长度相对较短而容易受到噪声影响的第1周边晶体管27与像素区域R1的距离。因此，第1周边晶体管27的噪声不容易对像素特性造成影响。另外，容易使栅极长度相对较长的第2周边晶体管427接近于像素区域R1。因此，容易确保信号电荷从像素区域R1向第2周边晶体管427的转送速度。
具体而言，在第2具体例中，第2半导体基板130B、作为绝缘部的层间绝缘层90B、第3半导体基板130C、作为绝缘部的层间绝缘层90C、第1半导体基板130A、作为绝缘部的层间绝缘层90A及光电转换层12依次层叠。
在图54A及图54B所示的第3具体例中，与第2周边区域R3相关的第2周边基板部、与第1周边区域R2相关的第1周边基板部以及与像素区域R1相关的像素基板部依次层叠。第3半导体基板130C、第2半导体基板130B及第1半导体基板130A依次层叠。第1周边区域R2的第1周边晶体管27具有结深度浅的第1延伸扩散层。在结深度浅的第1延伸扩散层中，如果其导电型杂质由于热而扩散，则第1周边晶体管27的特性容易变动。但是，在第3具体例中，由于第2周边区域R3、第1周边区域R2及像素区域R1依次层叠，因此能够在摄像装置的制造过程中将第2周边区域R3、第1周边区域R2及像素区域R1依次形成。像这样，形成第2周边区域R3时的热不容易影响第1周边区域R2。因此，能够抑制构成第1延伸扩散层的导电型杂质的再分布，抑制第1周边晶体管27的特性的变动。
具体而言，在第3具体例中，第3半导体基板130C、作为绝缘部的层间绝缘层90C、第2半导体基板130B、作为绝缘部的层间绝缘层90B、第1半导体基板130A、作为绝缘部的层间绝缘层90A及光电转换层12依次层叠。
图55A是第4具体例所涉及的摄像装置的示意性的截面图。图55B是第4具体例所涉及的摄像装置的示意性的斜视图。图56A是第5具体例所涉及的摄像装置的示意性的截面图。图56B是第5具体例所涉及的摄像装置的示意性的斜视图。在第4具体例及第5具体例所涉及的摄像装置中，与像素区域R1相关的像素基板部被包含于第1半导体基板130A。与第1周边区域R2相关的第1周边基板部以及与第2周边区域R3相关的第2周边基板部分别具有被包含于第2半导体基板130B的部分。作为N沟道晶体管的第1周边晶体管27及第2周边晶体管427被设置于第2半导体基板130B。与第1周边区域R2相关的第1周边基板部以及与第2周边区域R3相关的第2周边基板部分别具有被包含于第3半导体基板130C的部分。作为P沟道晶体管的第1周边晶体管727及第2周边晶体管827被设置于第3半导体基板130C。第1半导体基板130A、第2半导体基板130B及第3半导体基板130C相互层叠。具体而言，对于第2半导体基板130B及第3半导体基板130C双方而言，在平面图中，第2周边区域R3位于第1周边区域R2的外侧。更具体而言，对于第2半导体基板130B及第3半导体基板130C双方而言，在平面图中，第2周边区域R3是包围第1周边区域R2的框状。第4具体例所涉及的摄像装置如图55B所示，具有作为P沟道晶体管的第1周边晶体管727、作为n沟道晶体管的第1周边晶体管27及放大晶体管22依次层叠的部分。第5具体例所涉及的摄像装置如图56B所示，具有作为N沟道晶体管的第1周边晶体管27、作为p沟道晶体管的第1周边晶体管727及放大晶体管22依次层叠的部分。如图55A及图56A所示，在第4具体例及第5具体例所涉及的摄像装置中，在第1周边晶体管27中设置有第1袋状扩散层307a、307b，在第1周边晶体管727中设置有袋状扩散层707a、707b。但是，通过利用低温化的工艺来抑制晶体管的短沟道效应，也能够省略袋状扩散层。
在第4具体例及第5具体例中，将N沟道晶体管及P沟道晶体管设置于相互不同的半导体基板。根据该结构，容易考虑由于p型杂质的扩散而引起的热稳定性的变化以及由于n型杂质的扩散而引起的热稳定性的变化，对半导体基板的层叠顺序等工艺工序进行优化。另外，在第4具体例及第5具体例中，不是将N沟道晶体管及P沟道晶体管设置于在同一平面上扩展的1个半导体基板，而是设置于层叠的相互不同的半导体基板。根据该结构，容易缩小CMOS电路的面积。例如，根据该结构，能够如CFET(互补FET(Complementary FET))那样，以纵向堆叠的方式将构成CMOS的NFET及PFET层叠来形成。像这样，容易缩小CMOS电路的面积。在此，纵向堆叠是指沿着半导体基板的厚度方向层叠。进而，也能够将第1周边晶体管及第2周边晶体管设置于相互不同的半导体基板。像这样，更容易减小面积。
具体而言，在第4具体例及第5具体例中，在第2半导体基板130B中的第1周边区域R2设置有第1周边晶体管27。在第2半导体基板130B中的第2周边区域R3设置有第2周边晶体管427。在第3半导体基板130C中的第1周边区域R2设置有第1周边晶体管727。在第3半导体基板130C中的第2周边区域R3设置有第2周边晶体管827。第1周边晶体管27是N沟道晶体管，其动作电压是第1电压。第2周边晶体管427是N沟道晶体管，其动作电压是第2电压。第1周边晶体管727是P沟道晶体管，其动作电压是第1电压。第2周边晶体管827是P沟道晶体管，其动作电压是第2电压。第1电压比第2电压低。第1电压例如是1.2V。第2电压例如是3.3V。
晶体管有时包含硼(B)作为p型的杂质。晶体管有时包含砷(As)作为n型的杂质。硼(B)比砷(As)容易发生瞬态增强扩散。在图56A及图56B所示的第5具体例中，第2半导体基板130B、第3半导体基板130C及第1半导体基板130A依次层叠。因此，在第5具体例中，能够在形成具有n型杂质的第2半导体基板130B之后，形成具有p型杂质的第3半导体基板130C。像这样，形成第2半导体基板130B时的热不容易影响作为P沟道晶体管的晶体管727及827。该结构在抑制导电型杂质的瞬态增强扩散的观点上是有利的。
另一方面，在图55A及图55B所示的第4具体例中，第3半导体基板130C、第2半导体基板130B及第1半导体基板130A依次层叠。在采用该结构的情况下，容易发挥在第1特定层中显现的瞬态增强扩散的抑制作用。
此外，在第1具体例至第5具体例中，第1特定层既可以被设置于第1周边晶体管27及第2周边晶体管427双方，也可以被设置于仅一方。第2特定层既可以被设置于第1周边晶体管727及第2周边晶体管827双方，也可以被设置于仅一方。第2特定层也可以既不被设置于第1周边晶体管727也不被设置于第2周边晶体管827。
关于本公开所涉及的技术，能够适用各种变更。其他具体例所涉及的摄像装置具有放大晶体管22、作为N沟道晶体管的第1周边晶体管27以及作为p沟道晶体管的第1周边晶体管727依次层叠的部分。例如，能够省略第1周边晶体管727的袋状扩散层707a及袋状扩散层707b、以及第2周边晶体管827的袋状扩散层807a及袋状扩散层807b。另外，能够省略截断区域200A、200B。另外，在第1周边晶体管27的漏极、源极及栅极电极上也可以形成有硅化层。
也可以将与第2周边区域R3相关的特征适用于第1周边区域R2。例如，也可以将第2周边晶体管427及827的特征适用于第1周边晶体管27及727。
也可以将与第1周边区域R2相关的特征适用于第2周边区域R3。例如，也可以将第1周边晶体管27及727的特征适用于第2周边晶体管427及827。此外，如图53A及图54A所示，第2周边晶体管427、827也可以在侧壁的外侧具有比LDD深的源极423a及漏极423b。
也能够如下说明摄像装置。即，摄像装置具备支承基板、膜体及晶体管。膜体被设置在比支承基板靠上方。膜体具有低浓度层及导电型杂质层。低浓度层包括膜体的上表面。膜体的导电型杂质的浓度比支承基板的导电型杂质的浓度低。导电型杂质层位于比低浓度层靠下方。导电型杂质层包含导电型杂质。晶体管从上方向下方依次包括低浓度层及导电型杂质层。晶体管作为沿着经过低浓度层及导电型杂质层且在膜体的深度方向上延伸的直线的区域中的杂质浓度分布，具有导电型杂质的浓度在比膜体的上表面深的位置处成为峰的杂质浓度分布。
具体地，晶体管可以是像素晶体管。晶体管可以是第1周边晶体管。晶体管可以是第2周边晶体管。导电型杂质层可以是像素特定层。导电型杂质层可以是第1特定层。导电型杂质层可以是第2特定层。膜体可以具有单晶构造。导电型杂质层可以具有重的导电型杂质。在沿着经过低浓度层及导电型杂质层且在膜体的深度方向上延伸的直线的区域中的杂质浓度分布中，重的导电型杂质的浓度也可以在比膜体的上表面深的位置处成为峰。导电型杂质层可以是第1特定层、第2特定层或者像素特定层。
例如，该摄像装置的制造方法包括第5步骤及第6步骤。在第5步骤中，通过外延生长，形成膜体。在第6步骤中，通过向膜体注入导电型杂质，形成导电型杂质。
工业实用性
本公开的摄像装置例如对图像传感器、数字相机等是有用的。本公开的摄像装置例如能够用于医疗用相机、机器人用相机、安防相机、被搭载于车辆使用的相机等。
附图标记说明：
10 光电转换部
11 像素电极
12 光电转换层
13 对置电极
20 读出电路
22 放大晶体管
24 地址晶体管
25、27、27a、27b、29、427、727、827 晶体管
26 复位晶体管
32 电源布线
34 地址信号线
35 垂直信号线
36 复位信号线
38 电压线
39 复位电压线
45 负载电路
47 列信号处理电路
49 水平共通信号线
60n、61n、131、131a 杂质区域
62 杂质层
62an、62bn n型半导体层
63p、66p p型半导体层
64、64a、64b p型区域
65p、82p p型杂质区域
67a、313a、413a、713a、813a 源极扩散层(源极)
67b、313b、413b、713b、813b 漏极扩散层(漏极)
67c、302、402、702、802 栅极电极
68、303、403、703、803 沟道扩散层(沟道区域)
69、301、401、701、801 栅极绝缘膜
70、309a、309b、409a、409b、709a、709b、809a、809b 偏置间隔体
71a、71b、308Aa、308Ab、408Aa、408Ab、708Aa、708Ab、808Aa、808Ab 第1侧壁
72a、72b、308Ba、308Bb、408Ba、408Bb、708Ba、708Bb、808Ba、808Bb 第2侧壁
80 光电二极管
81n、82n、83n n型杂质区域
84 滤色器
85 片上透镜
86 布线层
87 布线
88 电气路径
89 导电构造
90、90A、90B 层间绝缘层
100A、100B、100C、100D、100E、100F、100G、100H、100I、100J、100K、100L 摄像装置
110 像素
120A、120B、120C 周边电路
122、129 垂直扫描电路
124、127 水平信号读出电路
126 电压供给电路
128 控制电路
130、130A、130B、130X、130Y 半导体基板
130a 正面
130b 背面
131s 硅化层
140、140A、140B 支承基板
200A、200B 截断区域
211、cp、cx 接触插塞
cy 插塞
220、221、222 元件分离体
303A p型沟道杂质注入层
304A p型阱杂质注入层
306a、306b、406a、406b、706a、706b、806a、806b 延伸高浓度扩散层(延伸扩散层)
306Aa、306Ab 第1n型杂质注入层
307a、307b、407a、407b、707a、707b、807a、807b 袋状扩散层
307Aa、307Ab p型袋状杂质注入层
310a、310b 非晶层
311Aa、311Ab 碳注入层
313Aa、313Ab 第2n型杂质注入层
FD 电荷积蓄节点
R1 像素区域
R2、R3 周边区域
X1、X2 方向
Z 电荷积蓄区域
Claims (24)
1.一种摄像装置，具备：
像素区域，包括像素基板部、以及被设置于所述像素基板部的像素晶体管；以及
第1周边区域，包括第1周边基板部、以及被设置于所述第1周边基板部的至少1个第1周边晶体管，在所述第1周边区域与所述像素区域之间传递信号，
所述至少1个第1周边晶体管包括位于所述第1周边基板部内的第1特定层，
所述第1特定层包含作为原子序数为镓的原子序数以上的p型杂质或者原子序数为砷的原子序数以上的n型杂质的重的导电型杂质。
2.如权利要求1所述的摄像装置，
沿着经过所述第1特定层且在所述第1周边基板部的深度方向上延伸的直线的区域中的所述重的导电型杂质的浓度分布，在比所述第1周边基板部的上表面深的位置处具有峰。
3.如权利要求1或者2所述的摄像装置，
所述第1周边基板部包括：
支承基板；以及
膜体，被设置在比所述支承基板靠上方，
所述膜体包括：
所述第1特定层；以及
低浓度层，位于比所述第1特定层靠上方，包括所述膜体的上表面，导电型杂质的浓度比所述支承基板中的导电型杂质的浓度低，
所述至少1个第1周边晶体管从上方向下方依次包括所述低浓度层及所述第1特定层。
4.如权利要求1至3中任一项所述的摄像装置，
所述重的导电型杂质包括从由镓、铟、锑及铋构成的组中选择的至少1个。
5.如权利要求1至4中任一项所述的摄像装置，
所述至少1个第1周边晶体管及所述像素晶体管各自包括栅极，
所述至少1个第1周边晶体管的栅极长度比所述像素晶体管的栅极长度短。
6.如权利要求1至5中任一项所述的摄像装置，
所述像素晶体管包括像素栅极绝缘膜，
所述至少1个第1周边晶体管包括第1周边栅极绝缘膜，
所述第1周边栅极绝缘膜比所述像素栅极绝缘膜薄。
7.如权利要求1至6中任一项所述的摄像装置，
所述至少1个第1周边晶体管包括栅极、位于所述栅极之下的沟道区域、第1源极、第1漏极、第1延伸扩散层及第1袋状扩散层，
所述第1延伸扩散层与所述第1源极或者所述第1漏极相邻，且比所述第1源极及所述第1漏极浅，
所述第1袋状扩散层与所述第1源极或者所述第1漏极相邻，
从由所述沟道区域、所述第1延伸扩散层、所述第1袋状扩散层、所述第1源极及所述第1漏极构成的组中选择的至少1个包括所述第1特定层。
8.如权利要求1至7中任一项所述的摄像装置，
所述第1特定层包含从由碳、氮及氟构成的组中选择的至少1个。
9.如权利要求1至8中任一项所述的摄像装置，
所述第1特定层包含从由锗、硅及氩构成的组中选择的至少1个。
10.如权利要求1至9中任一项所述的摄像装置，
所述像素区域包括电荷积蓄区域，该电荷积蓄区域是积蓄通过光电转换而生成的电荷的杂质区域，
所述像素晶体管包括栅极、以及位于所述栅极之下的沟道区域，
所述第1特定层中的碳的浓度比所述电荷积蓄区域中的碳的浓度或者所述沟道区域中的碳的浓度高。
11.如权利要求1至10中任一项所述的摄像装置，
所述第1特定层包含射程末端缺陷。
12.如权利要求1至11中任一项所述的摄像装置，
所述第1特定层包括所述重的导电型杂质在所述第1周边基板部的深度方向上偏析的第1偏析部，
所述像素区域包括电荷积蓄区域，该电荷积蓄区域是积蓄通过光电转换而生成的电荷的杂质区域，
所述第1偏析部比所述电荷积蓄区域浅。
13.如权利要求1至12中任一项所述的摄像装置，
所述至少1个第1周边晶体管包括2个第1周边晶体管，
所述第1周边区域包括浅槽隔离构造，
所述浅槽隔离构造对所述2个第1周边晶体管进行元件分离，
所述浅槽隔离构造具有沟槽，
所述2个第1周边晶体管中的至少一方的所述第1特定层中所述重的导电型杂质所分布的范围，是比所述沟槽的底部浅的范围。
14.如权利要求1至13中任一项所述的摄像装置，
所述像素晶体管包括：栅极、位于所述栅极之下的沟道区域、以及位于所述像素基板部内且包含所述重的导电型杂质的像素特定层，
所述沟道区域包括所述像素特定层。
15.如权利要求1至14中任一项所述的摄像装置，还具备：
第2周边区域，包括第2周边基板部、以及被设置于所述第2周边基板部的第2周边晶体管，
所述第1周边区域与所述像素区域之间的所述信号的传递经由所述第2周边区域进行，
所述至少1个第1周边晶体管包括第1源极、第1漏极及第1延伸扩散层，
所述第1延伸扩散层与所述第1源极或者所述第1漏极相邻，且比所述第1源极及所述第1漏极浅，
所述第2周边晶体管包括第2源极、第2漏极及第2延伸扩散层，
所述第2延伸扩散层与所述第2源极或者所述第2漏极相邻，且比所述第2源极及所述第2漏极浅，
所述第2延伸扩散层中的导电型杂质的浓度比所述第1延伸扩散层中的导电型杂质的浓度低，
所述第2延伸扩散层比所述第1延伸扩散层深，
所述至少1个第1周边晶体管、所述第2周边晶体管及所述像素晶体管各自包括栅极，
所述至少1个第1周边晶体管的栅极长度比所述第2周边晶体管的栅极长度短，
所述像素晶体管的栅极长度比所述第2周边晶体管的栅极长度长。
16.如权利要求15所述的摄像装置，
所述像素晶体管还包括位于所述像素晶体管的所述栅极之下的沟道区域，
所述第2周边晶体管还包括位于所述第2周边基板部内且包含导电型杂质的第2特定层，
在将抑制所述导电型杂质的瞬态增强扩散的至少1个种类的杂质定义为扩散抑制种时，
所述扩散抑制种包含从由碳、氮及氟构成的组中选择的至少1个，
所述第1特定层中的所述扩散抑制种的浓度比所述第2特定层中的所述扩散抑制种的浓度高，
所述第2特定层中的碳的浓度比所述像素晶体管的所述沟道区域中的碳的浓度高。
17.如权利要求15所述的摄像装置，
所述第2周边晶体管还包括：位于所述第2周边晶体管的所述栅极之下的沟道区域、第2袋状扩散层、以及位于所述第2周边基板部内且包含所述重的导电型杂质的第2特定层，
所述第2周边晶体管是N沟道晶体管，
从由所述第2周边晶体管的所述沟道区域、所述第2延伸扩散层、所述第2袋状扩散层、所述第2源极及所述第2漏极构成的组中选择的至少1个包括所述第2特定层。
18.如权利要求15至17中任一项所述的摄像装置，
所述至少1个第1周边晶体管还包括第1周边栅极绝缘膜，
所述第2周边晶体管还包括第2周边栅极绝缘膜，
所述第1周边栅极绝缘膜比所述第2周边栅极绝缘膜薄，
所述像素晶体管还包括像素栅极绝缘膜，
所述像素栅极绝缘膜比所述第2周边栅极绝缘膜厚。
19.如权利要求1至18中任一项所述的摄像装置，
所述第1周边区域位于所述像素区域的外侧，
所述像素基板部及所述第1周边基板部被包含于单一的半导体基板，
所述至少1个第1周边晶体管是负载晶体管，
所述像素区域经由垂直信号线与所述负载晶体管连接。
20.如权利要求1至19中任一项所述的摄像装置，
所述像素基板部及所述第1周边基板部相互层叠。
21.一种制造方法，是如权利要求1至20中任一项所述的摄像装置的制造方法，包括：
通过外延生长，形成膜体；以及
通过向所述膜体注入所述重的导电型杂质，形成所述第1特定层。
22.一种摄像装置，具备：
支承基板；
膜体，被设置在比所述支承基板靠上方；以及
像素晶体管，
所述膜体包括：
低浓度层，包括所述膜体的上表面，且导电型杂质的浓度比所述支承基板的导电型杂质的浓度低；以及
导电型杂质层，位于比所述低浓度层靠下方，且包含导电型杂质，
所述像素晶体管从上方向下方依次包括所述低浓度层及所述导电型杂质层，
所述像素晶体管的沿着经过所述低浓度层及所述导电型杂质层且在所述膜体的深度方向上延伸的直线的区域中的所述导电型杂质的浓度分布，在比所述膜体的上表面深的位置处具有峰。
23.如权利要求22所述的摄像装置，
所述导电型杂质层包含作为原子序数为镓的原子序数以上的p型杂质或者原子序数为砷的原子序数以上的n型杂质的重的导电型杂质。
24.一种制造方法，是如权利要求22或者23所述的摄像装置的制造方法，包括：
通过外延生长，形成所述膜体；以及
通过向所述膜体注入所述导电型杂质，形成所述导电型杂质层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021108981 | 2021-06-30 | ||
| JP2021-108981 | 2021-06-30 | ||
| PCT/JP2022/024463 WO2023276744A1 (ja) | 2021-06-30 | 2022-06-20 | 撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117480610A true CN117480610A (zh) | 2024-01-30 |
Family
ID=84691709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280040738.3A Pending CN117480610A (zh) | 2021-06-30 | 2022-06-20 | 摄像装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2023276744A1 (zh) |
| CN (1) | CN117480610A (zh) |
| WO (1) | WO2023276744A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420250B2 (en) * | 2004-08-30 | 2008-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection device having light doped regions |
| JP5303881B2 (ja) * | 2007-08-15 | 2013-10-02 | 富士通セミコンダクター株式会社 | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| JP5235486B2 (ja) * | 2008-05-07 | 2013-07-10 | パナソニック株式会社 | 半導体装置 |
| JP5696513B2 (ja) * | 2011-02-08 | 2015-04-08 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP2012238760A (ja) * | 2011-05-12 | 2012-12-06 | Tohoku Univ | 半導体装置およびその製造方法 |
| JP2013020998A (ja) * | 2011-07-07 | 2013-01-31 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP6083930B2 (ja) * | 2012-01-18 | 2017-02-22 | キヤノン株式会社 | 光電変換装置および撮像システム、光電変換装置の製造方法 |
| JP2016001709A (ja) * | 2014-06-12 | 2016-01-07 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2021044542A (ja) * | 2019-09-05 | 2021-03-18 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
-
2022
- 2022-06-20 WO PCT/JP2022/024463 patent/WO2023276744A1/ja active Application Filing
- 2022-06-20 CN CN202280040738.3A patent/CN117480610A/zh active Pending
- 2022-06-20 JP JP2023531812A patent/JPWO2023276744A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2023276744A1 (zh) | 2023-01-05 |
| WO2023276744A1 (ja) | 2023-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10325948B2 (en) | Solid-state image sensor and method of manufacturing the same | |
| US8501520B2 (en) | Manufacturing method for a solid-state image sensor | |
| US20130221416A1 (en) | Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus | |
| US8748952B2 (en) | Co-implant for backside illumination sensor | |
| JP2007525003A (ja) | イメージ・センサにおけるゲートの仕事関数の調整方法 | |
| US9748290B2 (en) | Mechanisms for forming image sensor with lateral doping gradient | |
| WO2014002365A1 (ja) | 固体撮像装置及びその製造方法 | |
| US20070004076A1 (en) | CMOS image sensor including two types of device isolation regions and method of fabricating the same | |
| KR20080008719A (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| KR101517664B1 (ko) | 접합 격리 영역들을 형성하기 위한 자가정렬된 임플란테이션 공정 | |
| WO2021152943A1 (ja) | 撮像装置 | |
| WO2023276744A1 (ja) | 撮像装置及びその製造方法 | |
| WO2022215442A1 (ja) | 撮像装置及びその製造方法 | |
| US9318630B2 (en) | Pixel with raised photodiode structure | |
| WO2023135953A1 (ja) | 撮像装置 | |
| US20130234214A1 (en) | Solid-state imaging device and method of manufacturing the same | |
| KR100833605B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20040058754A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR100766705B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100871796B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100663610B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP2006261414A (ja) | 固体撮像装置およびその製造方法 | |
| KR20060077136A (ko) | 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| JP2017143159A (ja) | 撮像装置、及びその製造方法 | |
| KR20070024789A (ko) | 금속 오염을 방지할 수 있는 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |