CN117479533A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN117479533A
CN117479533A CN202310880522.4A CN202310880522A CN117479533A CN 117479533 A CN117479533 A CN 117479533A CN 202310880522 A CN202310880522 A CN 202310880522A CN 117479533 A CN117479533 A CN 117479533A
Authority
CN
China
Prior art keywords
patterns
cell
horizontal direction
unit
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310880522.4A
Other languages
English (en)
Inventor
金恩娥
金恩靓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117479533A publication Critical patent/CN117479533A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种集成电路装置，其包括：衬底，其具有第一有源区和与第一有源区间隔开的第二有源区；以及多个单元图案，其具有柱形，其中，多个单元图案包括在第一水平方向上延伸并且包括多个第一单元组的多个第一单元图案，以及与多个第一单元组间隔开、在第一水平方向上延伸、并且包括多个第二单元组的多个第二单元图案，并且其中，多个第二单元图案的各自的侧表面具有沿着多个第一单元图案的与多个第二单元图案中的相应第二单元图案相邻的各自的侧表面向内凹陷的各自的凹部。

Description

集成电路装置
相关申请的交叉引用
本申请基于并要求于2022年7月28日在韩国知识产权局提交的韩国专利申请No.10-2022-0094023的优先权，其公开内容通过引用整体并入本文中。
技术领域
本发明构思涉及集成电路装置，并且更具体地，涉及包括导线和与其相邻的接触插塞的集成电路装置。
背景技术
近来，随着集成电路装置的尺寸缩小进展迅速，多条导线之间的间隙已经减小，因此，多条导线与布置在多条导线之间的相对窄的空间中的接触结构之间的间隔距离也已经逐渐减小。因此，需要开发一种技术来实现能够保持布置在多条导线之间的相对窄的空间中的接触结构的电可靠性的结构。
发明内容
本发明构思的各方面可以提供即使当装置区的面积随着半导体装置的集成度增加而减小时也能够保持电可靠性的集成电路装置。
根据本发明构思的各方面，提供了一种集成电路装置，其包括：
衬底，其具有第一有源区和与第一有源区间隔开的第二有源区；器件隔离层，其在第一有源区和第二有源区之间；直接接触件，其在直接接触开口中电连接到第一有源区，直接接触开口延伸通过第一有源区和器件隔离层的一部分；多个单元图案，其具有柱形并且在第二有源区上从直接接触开口的下表面延伸；以及掩埋接触插塞，其延伸通过多个单元图案的一部分并且电连接到第二有源区，其中，多个单元图案包括：多个第一单元组，其沿着第一水平方向布置，并且多个第一单元组中的每一个包括多个第一单元图案，多个第一单元图案沿着与第一水平方向垂直的第二水平方向布置成行；以及多个第二单元组，其与多个第一单元组间隔开，并且沿着第一水平方向布置，并且多个第二单元组中的每一个包括沿着第二水平方向布置成行的多个第二单元图案，并且其中，多个第二单元图案的各自的侧表面具有沿着多个第一单元图案的与多个第二单元图案中的相应第二单元图案相邻的各自的侧表面向内凹陷的各自的凹部。
根据本发明构思的其它方面，提供了一种集成电路装置，其包括：衬底，其具有多个第一有源区和多个第二有源区；多个单元图案，其在第二有源区中的一个或多个第二有源区上限定直接接触开口，并且包括在第一水平方向和与第一水平方向垂直的第二水平方向上布置的多个第一单元图案，并且包括在第一水平方向和第二水平方向上布置并与第一单元图案间隔开的多个第二单元图案；直接接触件，其延伸通过直接接触开口中的间隙填充绝缘图案，并且电连接到第一有源区中的一个或多个第一有源区；位线，其在衬底上电连接到直接接触件；以及掩埋接触插塞，其延伸通过多个单元图案的一部分，并且电连接到第二有源区中的一个或多个第二有源区，其中，多个第二单元图案与和其相邻的多个第一单元图案间隔开至少第一分离距离，并且其中，多个第二单元图案中的每一个第二单元图案的平面面积小于多个第一单元图案中的每一个第一单元图案的平面面积。
根据本发明构思的其它方面，提供了一种集成电路装置，其包括：衬底，其具有第一有源区和与第一有源区间隔开的第二有源区；器件隔离层，其在第一有源区和第二有源区之间；直接接触件，其在延伸通过第一有源区和器件隔离层的一部分的直接接触开口中电连接到第一有源区；字线，其在衬底上在第一水平方向上延伸，并且与第一有源区和第二有源区相交；位线，其在衬底上在垂直于第一水平方向的第二水平方向上延伸并且电连接到直接接触件；电容器，其在位线上并且被配置为存储数据；多个单元图案，其具有柱形，在第二有源区上从直接接触开口的下表面延伸，并且限定直接接触开口；掩埋接触插塞，其延伸通过多个单元图案的一部分，并且电连接到第二有源区；以及导电着陆焊盘，其在掩埋接触插塞上在竖直方向上延伸，并且将掩埋接触插塞和电容器彼此电连接，其中，多个单元图案包括：多个第一单元组，其沿着第一水平方向布置，并且多个第一单元组中的每一个包括多个第一单元图案，多个第一单元图案沿着第二水平方向布置成行；以及多个第二单元组，其与多个第一单元组间隔开，并且沿着第一水平方向布置，并且多个第二单元组中的每一个包括多个第二单元图案，多个第二单元图案沿着第二水平方向布置成行，其中，多个第二单元图案中的每一个第二单元图案的平面面积小于多个第一单元图案中的每一个第一单元图案的平面面积，并且其中，多个第二单元图案与和其相邻的多个第一单元图案间隔开至少第一分离距离。
附图说明
从结合附图的以下详细描述中，将更清楚地理解本公开的示例实施例，在附图中：
图1A是示出根据一些示例实施例的集成电路装置的布局图；
图1B是沿着图1A的线B-B'截取的截面图；
图1C是沿着图1A的线C-C'截取的截面图；
图1D是示出由图1A的P指示的区域的放大图；
图1E是根据一些示例实施例的集成电路装置的布局图的一部分的放大图，即，是示出与由图1A的P指示的区域相对应的区域的放大图；
图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图8A、图8B、图9、图10A和图10B是示出根据一些示例实施例的制造集成电路装置的方法的工艺顺序的平面图和截面图，详细地，图2A、图3A、图4A、图5A、图6A、图7A、图8A和图10A是示出根据一些示例实施例的制造集成电路装置的单元图案的方法的平面图，并且图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9和图10B分别是沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A和图10A的线A-A'、B-B'和C-C'截取的截面图；以及
图11A至图11C是沿着图1A的线B-B'截取的截面图，用于示出根据一些示例实施例的制造集成电路装置的方法。
具体实施方式
在下文中，将参照附图详细描述本公开的示例实施例。附图中相同的附图标记表示相同的元件，因此将省略对它们的描述。
图1A是示出根据一些示例实施例的集成电路装置100的布局图。图1B是沿着图1A的线B-B'截取的截面图。图1C是沿着图1A的线C-C'截取的截面图。图1D是示出由图1A的P指示的区域的放大图。
参照图1A、图1B、图1C和图1D，集成电路装置100可以包括其中限定了多个有源区ACT的衬底102。有源区ACT可以包括第一有源区106a和第二有源区106b。多个有源区ACT可以通过器件隔离层104彼此间隔开。
根据一些实施例，衬底102可以包括硅，例如单晶硅、多晶硅或非晶硅。根据一些实施例，衬底102可以包括选自Ge、SiGe、SiC、GaAs、InAs和/或InP中的至少一种。根据一些实施例，衬底102可以包括导电区域，例如，掺杂有杂质的阱或掺杂有杂质的结构。器件隔离层104可以包括氧化物层、氮化物层或其组合。
根据一些实施例，可以相对于第一水平方向(X方向)和与第一水平方向垂直的第二水平方向(Y方向)沿对角线方向D1布置多个有源区ACT。
根据一些实施例，可以在衬底102中形成在第一水平方向(X方向)上延伸的字线沟槽112，并且可以在字线沟槽112中布置栅极电介质层114、字线116和第一封盖绝缘层118。图1C的字线116可对应于图1A的字线WL。
根据一些实施例，栅极电介质层114可以包括从氧化硅层、氮化硅层、氮氧化硅层、氧化物/氮化物/氧化物(ONO)层和/或具有比氧化硅层高的介电常数的高电介质(例如，高k)层中选择的至少一种。高电介质层可包括HfO2、Al2O3、HfAlO3、Ta2O3、TiO2或其组合。字线116可以包括Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN或其组合。第一封盖绝缘层118可以包括氧化硅层、氮化硅层、氮氧化硅层或其组合。
根据一些实施例，字线WL可以被布置为跨过有源区ACT或与有源区ACT相交。根据一些实施例，第一有源区106a可以布置在跨过有源区ACT的一对字线WL之间，并且第二有源区106b可以布置在有源区ACT的边缘处。
根据一些实施例，第一缓冲层122和第一导电层124可以顺序地设置在衬底102上。根据一些实施例，第一缓冲层122可以覆盖有源区ACT的上表面和器件隔离层104的上表面。
根据一些实施例，第一缓冲层122可以包括顺序地形成在衬底102上的第一氧化硅层、氮化硅层和第二氧化硅层，但是不限于此。根据一些实施例，第一导电层124可以包括掺杂多晶硅层。
根据一些实施例，可以形成暴露第一有源区106a的直接接触开口184。根据一些实施例，直接接触开口184可以穿过或延伸通过第一缓冲层122和第一导电层124，并且可以穿过或延伸通过多个有源区ACT和器件隔离层104的一部分。
根据一些实施例，直接接触开口184可以由多个单元图案CP限定。根据一些实施例，多个单元图案CP可以在第二有源区106b上具有从直接接触开口184的下表面184L竖直地突出或延伸的柱形。
根据一些实施例，多个单元图案CP可以包括其中的第二有源区106b。例如，多个单元图案CP可以一起包括多个有源区ACT中的两个相邻的有源区ACT中的每一个的第二有源区106b。例如，多个单元图案CP可以与多个有源区ACT当中的两个相邻的有源区ACT中的每一个的第二有源区106b重叠。
根据一些实施例，直接接触开口184可以是多个单元图案CP之间的空间，并且可以是在竖直方向(Z方向)上凹陷的空间。根据一些实施例，从水平视角或平面视角来看，直接接触开口184可以由多个单元图案CP的侧表面CPW限定。
根据一些实施例，从水平视角或平面视角来看，多个单元图案CP可以具有单独的岛形。图1A和图1D示出，从平面视角来看，多个单元图案CP具有椭圆形状或者具有变形部分的椭圆形状，但是多个单元图案CP不限于此。例如，从平面视角来看，多个单元图案CP可以具有诸如矩形或圆形的形状。
根据一些实施例，多个单元图案CP的侧表面CPW可以包括第一导电层124的侧表面、第一缓冲层122的侧表面、器件隔离层104的侧表面、以及直接接触开口184穿过或延伸通过的第一封盖绝缘层118的侧表面。
多个掩埋接触件BC和多个位线间隔件216(它们将在后面被描述)可以在竖直方向(Z方向)上穿过或延伸通过多个单元图案CP的一部分。图1A至图1D中示出的多个单元图案CP的边界可以指示多个单元图案CP的未被穿透的部分的侧表面CPW的边界。
根据一些实施例，多个单元图案CP可以包括多个第一单元组CPG1和多个第二单元组CPG2。多个第一单元组CGP1沿着第一水平方向(X方向)布置并且在第二水平方向(Y方向)上延伸。多个第一单元组中的每一个包括沿着第二水平方向(Y方向)布置成行的多个第一单元图案CP1。多个第二单元组CPG2与多个第一单元组CPG1间隔开，沿着第一水平方向(X方向)布置，并且在第二水平方向(Y方向)上延伸。多个第二单元组中的每一个包括沿着第二水平方向(Y方向)布置成行的多个第二单元图案CP2。根据一些实施例，第一单元组CPG1和第二单元组CPG2可在第一水平方向(X方向)和第二水平方向(Y方向)上彼此间隔开。多个第一单元图案CP1和多个第二单元图案CP2在第一水平方向(X方向)和第二水平方向(Y方向)上彼此间隔开。
根据一些实施例，多个第一单元组CPG1和多个第二单元组CPG2可彼此交叉或相交。例如，多个第一单元图案CP1和多个第二单元图案CP2可以不在第一水平方向(X方向)上布置在直线上。例如，多个第一单元图案CP1和多个第二单元图案CP2可以不在第二水平方向(Y方向)上布置在直线上。例如，多个第一单元图案CP1和多个第二单元图案CP2可以彼此偏移。
根据一些实施例，从平面视角来看，多个第一单元图案CP1和多个第二单元图案CP2可以被布置为围绕彼此。例如，一个第一单元图案CP1可以被多个第二单元图案CP2围绕。例如，一个第二单元图案CP2可以被多个第一单元图案CP1围绕。
根据一些实施例，可定义第一单元矩阵CPM1，在第一单元矩阵CPM1中多个第一单元组CPG1在第一水平方向(X方向)上布置。根据一些实施例，第一单元组CPG1的多个第一单元图案CP1可以与另一相邻的第一单元组CPG1的多个第一单元图案CP1在第一水平方向(X方向)上布置在直线上。
根据一些实施例，可定义第二单元矩阵CPM2，在第二单元矩阵CPM2中多个第二单元组CPG2在第一水平方向(X方向)上布置。根据一些实施例，第二单元组CPG2的多个第二单元图案CP2可以与另一相邻的第二单元组CPG2的多个第二单元图案CP2在第一水平方向(X方向)上布置在直线上。
根据一些实施例，第一单元矩阵CPM1和第二单元矩阵CPM2中的每一个可以具有矩形布置结构。根据一些实施例，第一单元矩阵CPM1和第二单元矩阵CPM2中的每一个可以具有平行四边形布置结构。
根据一些实施例，多个第一单元图案CP1可被布置为在第二水平方向(Y方向)上彼此间隔开第一单元距离a1，并且可被布置为在第一水平方向(X方向)上彼此间隔开第二单元距离a2。根据一些实施例，多个第二单元图案CP2可被布置为在第二水平方向(Y方向)上彼此间隔开第三单元距离b1，并且可被布置为在第一水平方向(X方向)上彼此间隔开第四单元距离b2。根据一些实施例，第一单元距离a1和第三单元距离b1可以基本上彼此相同，并且第二单元距离a2和第四单元距离b2可以基本上彼此相同。这里，第一单元距离a1、第二单元距离a2、第三单元距离b1和第四单元距离b2中的每一个可以指多个单元图案CP的中心之间的距离。比较第一单元距离a1、第二单元距离a2、第三单元距离b1和第四单元距离b2的大小关系可以与根据多个单元图案CP中的每一个的侧表面CPW之间的距离的大小关系基本上相同。
根据一些实施例，第一单元距离a1和第二单元距离a2可以彼此相同，并且第三单元距离b1和第四单元距离b2可以彼此相同。在这种情况下，第一单元矩阵CPM1和第二单元矩阵CPM2中的每一个可以具有正方形布置结构。根据一些实施例，第一单元矩阵CPM1和第二单元矩阵CPM2中的每一个也可以具有菱形布置结构。
根据一些实施例，从水平视角或平面视角来看，一个第二单元图案CP2可布置在第一单元矩阵CPM1的矩形布置R1内，并且一个第一单元图案CP1可布置在第二单元矩阵CPM2的矩形布置R2内。
根据一些实施例，可以定义虚拟的第三单元图案CPS，虚拟的第三单元图案CPS布置在第一单元矩阵CPM1的矩形布置R1和第二单元矩阵CPM2的矩形布置R2中的每一个的中心处。例如，第三单元图案CPS的中心CPSC可以是通过连接围绕第三单元图案CPS的四个第一单元图案CP1的中心CC1而形成的矩形的中心。
根据一些实施例，第二单元图案CP2的中心CC2可以不与第三单元图案CPS的中心CPSC匹配。例如，第一单元图案CP1可以不布置在第二单元矩阵CPM2的矩形布置R2的中心处。例如，第一单元图案CP1可以从矩形布置R2的中心偏移。例如，第二单元图案CP2可以不布置在第一单元矩阵CPM1的矩形布置R1的中心处。例如，从水平视角或平面视角来看，第二单元图案CP2的中心CC2可以布置在从第三单元图案CPS的中心CPSC在第二水平方向(Y方向)和/或第一水平方向(X方向)上移动的位置处。例如，第二单元图案CP2的中心CC2可以从矩形布置R1的中心偏移(例如，从第三单元图案CPS的中心CPSC偏移)。
根据一些实施例，围绕第二单元图案CP2的多个第一单元图案CP1中的至少两个第一单元图案CP1可以与第二单元图案CP2具有不同的距离。例如，从第二单元图案CP2的中心CC2到多个第一单元图案CP1的中心CC1的距离DAB1和DAB2可以彼此不同。
根据一些实施例，从水平视角或平面视角来看，围绕第一单元图案CP1的多个第二单元图案CP2可以相对于第一单元图案CP1非对称地布置。根据一些实施例，从水平视角或平面视角来看，围绕第二单元图案CP2的第一单元图案CP1可以相对于第二单元图案CP2非对称地布置。
根据一些实施例，从水平视角或平面视角来看，第一单元图案CP1的截面形状可以不同于第二单元图案CP2的截面形状。根据一些实施例，第二单元图案CP2的水平面积(例如，平面面积)可以小于第一单元图案CP1的水平面积(例如，平面面积)。根据一些实施例，从水平视角或平面视角来看，第二单元图案CP2的截面可以与与其相邻的第一单元图案CP1间隔开第一分离距离t 1，并且可以具有沿着与其相邻的第一单元图案CP1的边界被切割的形状。
根据一些实施例，第二单元图案CP2的侧表面CPW可具有沿着与第二单元图案CP2相邻的第一单元图案CP1的侧表面CPW向内凹陷的凹部CA。在这种情况下，第二单元图案CP2可以被布置为使得凹部CA与第一单元图案CP1间隔开第一分离距离t 1。
根据一些实施例，第一分离距离t 1可以指第一单元图案CP1和第二单元图案CP2之间的最小分离距离。根据一些实施例，多个第一单元图案CP1和多个第二单元图案CP2可以以大于或等于第一分离距离t 1的间隔或距离彼此间隔开。因此，可以确保多个单元图案CP之间的间距的最小距离，并且可以改善集成电路装置的电可靠性。
图1E是根据一些示例实施例的集成电路装置100a的布局图的一部分的放大图，即，是示出与由图1A的P指示的区域相对应的区域的放大图。
参照图1E，第二单元图案CP2可以具有多个凹部CA。例如，第二单元图案CP2可以被布置为与与其相邻的两个第一单元图案CP1间隔开第一分离距离t 1，并且可以具有两个凹部CA。
返回参照图1A、图1B、图1C和图1D，多条位线BL可以在多条字线WL上在第二水平方向(Y方向)上彼此平行地延伸。根据一些实施例，多条字线WL的一部分可以在竖直方向(Z方向)上与多个单元图案CP重叠。
根据一些实施例，多条位线BL可以设置在第一缓冲层122上。根据一些实施例，多条位线BL可以包括第一导电层124和在第一导电层124上的第二导电层204。虽然图1B示出位线BL具有两个导电层，但是位线BL可包括多个导电层，该多个导电层包括三个或更多个层。多条位线BL中的每一条可以被第二封盖绝缘层206覆盖。
根据一些实施例，第二导电层204可以包括包含Ti、TiN、TiSiN、钨(W)、WN、硅化钨(WSix)、氮化钨硅(WSixNy)、钌(Ru)或其组合的层。根据一些实施例，第二封盖绝缘层206可以包括氮化硅层。
根据一些实施例，多条位线BL可以通过直接接触件DC连接到多个有源区ACT。根据一些实施例，直接接触件DC可以连接到通过直接接触开口184暴露的第一有源区106a。根据一些实施例，直接接触件DC可以包括Si、Ge、W、WN、Co、Ni、Al、Mo、Ru、Ti、TiN、Ta、TaN、Cu或其组合。在一些实施例中，直接接触件DC可以包括掺杂多晶硅层。
根据一些实施例，直接接触件DC可以在第一水平方向(X方向)上面对多个单元图案CP的侧表面CPW。根据一些实施例，直接接触件DC可以在第二水平方向(Y方向)上面对多个单元图案CP的侧表面CPW并且绝缘间隔件214布置在直接接触件DC和该侧表面CPW之间。根据一些实施例，直接接触件DC可以被单元图案CP围绕，并且绝缘间隔件214布置在直接接触件DC和单元图案CP之间。根据一些实施例，围绕直接接触件DC的多个单元图案CP中的至少两个可以与直接接触件DC具有不同的距离。例如，围绕直接接触件DC的多个单元图案CP和直接接触件DC之间的绝缘间隔件214的水平厚度可以彼此不同。
根据一些实施例，绝缘间隔件214可以填充由多个单元图案CP和直接接触件DC限定的空间。根据一些实施例，绝缘间隔件214可以被形成为选自包括氧化硅层、氮化硅层和/或氮氧化硅层的组的至少一个单层或多层。
根据一些实施例，多个掩埋接触件BC可以形成在多条位线BL中的两条相邻的位线BL之间。根据一些实施例，多个位线间隔件216可分别布置在多条位线BL与多个掩埋接触件BC之间。根据一些实施例，多条位线BL的侧壁可以分别面对多个掩埋接触件BC，并且多个位线间隔件216布置在多条位线BL的侧壁与多个掩埋接触件BC之间。
根据一些实施例，多个掩埋接触件BC可以在第二水平方向(Y方向)和第一水平方向(X方向)上布置成行。多个导电着陆焊盘222可形成在多个掩埋接触件BC上。多个位线间隔件216还可分别布置在多个导电着陆焊盘222和多个第二封盖绝缘层206之间。
根据一些实施例，多个掩埋接触件BC和多个导电着陆焊盘222可以被配置为将形成在多条位线BL上或上方的电容器232的下电极(未示出)连接到有源区ACT。根据一些实施例，多个导电着陆焊盘222可以经由多个过孔插塞228连接到多个电容器232。根据一些实施例，多个导电着陆焊盘222中的每一个的至少一部分可以与掩埋接触件BC竖直地重叠。
根据一些实施例，着陆焊盘隔离图案224可以布置在多个导电着陆焊盘222之间。根据一些实施例，多个导电着陆焊盘222可以通过着陆焊盘隔离图案224而彼此隔离。
根据一些实施例，位线间隔件216可包括选自氮化硅、氧化硅、和/或氮氧化硅的至少一种材料。根据一些实施例，着陆焊盘隔离图案224可以包括选自氮化硅、氧化硅和/或氮氧化硅的至少一种材料。
图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图8A、图8B、图9、图10A和图10B是示出根据一些示例实施例的制造集成电路装置100的方法的工艺顺序的平面图和截面图。详细地，图2A、图3A、图4A、图5A、图6A、图7A、图8A和图10A是示出根据一些示例实施例的制造集成电路装置100的单元图案CP的方法的平面图，图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9和图10B是分别沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A和图10A的线A-A'、B-B'和C-C'截取的截面图。
参照图2A和图2B，可以在衬底102上形成第一缓冲层122。第一缓冲层122可以覆盖有源区ACT的上表面和器件隔离层104的上表面。
根据一些实施例，可以在第一缓冲层122上顺序地形成(例如，堆叠)第一导电层124、第二缓冲层132、层间绝缘层134、第一掩模层136和第二掩模层138。
根据一些实施例，第二缓冲层132可以包括非晶碳。第二缓冲层132可以包括单层或多层。例如，第二缓冲层132可以包括包含选自氮化硅、氧化硅和/或氮氧化硅的至少一种材料的层。例如，第二缓冲层132可以是其中顺序地堆叠有非晶碳层和氮氧化硅的双层。
根据一些实施例，层间绝缘层134可以包括选自氮化硅、氧化硅和/或氮氧化硅的至少一种材料。例如，层间绝缘层134可以是包括选自氮化硅、氧化硅和/或氮氧化硅的至少一种材料的单层或多层。
根据一些实施例，第一掩模层136可以是其中堆叠有旋涂硬掩模和选自氮化硅、氧化硅和/或氮氧化硅的至少一种材料的双层。根据一些实施例，第二掩模层138可以是其中堆叠有旋涂硬掩模和选自氮化硅、氧化硅和/或氮氧化硅的至少一种材料的双层。
根据一些实施例，层间绝缘层134可以包括氧化硅，第一掩模层136可以是其中顺序地堆叠有旋涂硬掩模和氮氧化硅的双层，并且第二掩模层138可以是其中顺序地堆叠有旋涂硬掩模和氮氧化硅的双层。
参照图3A和图3B，可以通过在第二掩模层138上设置第一单元图案掩模(未示出)并去除第二掩模层138的一部分来形成第一图案开口142。根据一些实施例，第一图案开口142可以形成在第二有源区106b上或上方。例如，第一图案开口142可以与位于两个相邻的有源区ACT中的一个的一端的第二有源区106b和位于两个相邻的有源区ACT中的另一个的一端的第二有源区106b竖直地重叠。
随后，可以在第一图案开口142中填充第一图案绝缘层144。根据一些实施例，第一图案绝缘层144可以包括氧化硅。例如，第一图案绝缘层144可以一起覆盖位于多个有源区ACT中的一些的端部的两个相邻的第二有源区106b。
参照图4A和图4B，可以通过使用第一图案绝缘层144作为蚀刻掩模来去除第二掩模层138的一部分，并且因此可以形成第一掩模开口146。在这种情况下，可以暴露层间绝缘层134的上表面的一部分。
参照图5A和图5B，可以在第一图案绝缘层144和层间绝缘层134上共形地涂覆单元隔离层152。例如，单元隔离层152可以具有(图6B中示出的)第一分离距离t 1的厚度，并且可以覆盖第一图案绝缘层144的上表面、第一图案绝缘层144的侧表面、第一掩模层136的侧表面和层间绝缘层134的上表面。根据一些实施例，单元隔离层152可以包括氧化硅。
随后，可以在单元隔离层152上顺序地形成第三掩模层154和第四掩模层156。根据一些实施例，第三掩模层154可以包括双层。例如，第三掩模层154可以是其中顺序地堆叠有旋涂硬掩模和氮氧化硅的双层。在这种情况下，包括旋涂硬掩模的层的上表面可以形成在竖直地高于覆盖第一图案绝缘层144的单元隔离层152的上表面的水平处。例如，包括氮氧化硅的层可以形成在旋涂硬掩模的上表面上。根据一些实施例，第四掩模层156可以包括旋涂硬掩模。
参照图6A和图6B，可以通过在第四掩模层156上设置第二单元图案掩模(未示出)并去除第四掩模层156的一部分来形成第二图案开口162。随后，可以在第二图案开口162中填充第二图案绝缘层164。根据一些实施例，第二图案绝缘层164可以包括氧化硅。
根据一些实施例，第二图案开口162可以形成在未被第一图案绝缘层144覆盖的多个第二有源区106b上或上方。根据一些实施例，第二图案绝缘层164可以覆盖多个第二有源区106b中的未被第一图案绝缘层144覆盖的两个相邻的第二有源区106b。
根据一些实施例，当第一图案绝缘层144和第二图案绝缘层164投影在同一平面上时，作为第一图案绝缘层144和第二图案绝缘层164之间的距离的图案绝缘层距离da1可小于第一分离距离t 1。尽管图6B示出第一图案绝缘层144和第二图案绝缘层164不彼此竖直地重叠，但是第一图案绝缘层144和第二图案绝缘层164也可以彼此竖直地重叠。
一起参照图6A、图6B、图7A和图7B，可以经由蚀刻工艺去除第一图案绝缘层144和第二图案绝缘层164。在这种情况下，可以一起去除第四掩模层156、第三掩模层154、单元隔离层152、第一掩模层136和层间绝缘层134的至少一部分，并且可以形成第二掩模开口172。因此，可以暴露第一掩模层136、第三掩模层154、层间绝缘层134和单元隔离层152。
根据一些实施例，从平面视角来看，在竖直方向(Z方向)上延伸的单元隔离层152可以被布置为以特定厚度(例如，第一分离距离t 1)围绕第一掩模层136。根据一些实施例，第三掩模层154可以与第一掩模层136间隔开，并且单元隔离层152布置在第三掩模层154与第一掩模层136之间。例如，第一掩模层136和第三掩模层154可以彼此间隔开第一分离距离t 1，第一分离距离t 1是单元隔离层152的厚度。根据一些实施例，从平面视角来看，第三掩模层154的边界可以具有其中其一部分沿着第一掩模层136的边界被切割的形状。例如，第三掩模层154的边界可以具有沿着第一掩模层136的边界向内凹陷的形状。
根据一些实施例，第二掩模开口172可以在竖直方向上穿过、穿透或延伸通过层间绝缘层134的一部分。例如，可以不暴露第二缓冲层132的上表面。
参照图8A和图8B，可以通过去除通过第二掩模开口172暴露的单元隔离层152来形成第三掩模开口182。在这种情况下，层间绝缘层134可以一起被去除，因此可以暴露第二缓冲层132的一部分。
一起参照图8A、图8B和图9，可以通过使用限定第三掩模开口182的层间绝缘层134、单元隔离层152、第一掩模层136和第三掩模层154作为蚀刻掩模去除第二缓冲层132、第一导电层124和第一缓冲层122的一部分，来形成备用直接接触开口p184。
根据一些实施例，备用直接接触开口p184可以穿过、穿透或延伸通过第一封盖绝缘层118、第一有源区106a和器件隔离层104的一部分。根据一些实施例，可以通过备用直接接触开口p184暴露第一有源区106a。
一起参照图9、图10A和图10B，可以去除层间绝缘层134、单元隔离层152、第一掩模层136、第三掩模层154和第二缓冲层132，以暴露第一导电层124的上表面并形成直接接触开口184。因此，可以限定多个单元图案CP，多个单元图案CP限定直接接触开口184并且具有从直接接触开口184的下表面184L突出的柱形。例如，多个单元图案CP可以是在参照图9描述的形成备用直接接触开口p184的操作中被蚀刻掩模(例如，层间绝缘层134、单元隔离层152、第一掩模层136和第三掩模层154)覆盖的未被蚀刻的部分。例如，多个单元图案CP可以是在从蚀刻掩模(层间绝缘层134、单元隔离层152、第一掩模层136和第三掩模层154)中去除层间绝缘层134、单元隔离层152、第一掩模层136、第三掩模层154和第二缓冲层132之后剩余的部分。
根据一些实施例，第一单元图案CP1和第二单元图案CP2可以彼此间隔开第一分离距离t 1。
图11A至图11C是沿着图1A的线B-B'截取的截面图，以示出遵循参照图10A和图10B描述的制造方法的集成电路装置100的制造顺序。
参照图11A，可以在直接接触开口184中填充备用导电层202。随后，可以顺序地形成第二导电层204和第二封盖绝缘层206。可以在第二封盖绝缘层206上设置用于形成直接接触件DC的直接接触掩模208。
参照图11B，可以通过使用直接接触掩模208作为蚀刻掩模去除备用导电层202、第一导电层124、第二导电层204和第二封盖绝缘层206的一部分来形成直接接触件DC和掩埋接触开口212。掩埋接触开口212可以包括第一子开口212a和第二子开口212b，第二子开口212b是由多个单元图案CP和直接接触件DC在直接接触开口184内限定的空间，第一子开口212a是由第一导电层124、第二导电层204和第二封盖绝缘层206在第一缓冲层122上限定的空间。
参照图11C，在第二子开口212b中填充绝缘间隔件214之后，可以在暴露的第二封盖绝缘层206的上表面、绝缘间隔件214的上表面、直接接触件DC的侧表面以及第一导电层124和第二导电层204的侧表面上共形地涂覆用于形成位线间隔件的成分。随后，可以通过使多条位线BL之间的空间凹陷来形成暴露第二有源区106b的上表面的凹陷部分218，从而形成覆盖位线BL和第二封盖绝缘层206的侧表面的位线间隔件216。随后，通过用导电材料填充凹陷的空间来形成掩埋接触件BC。
一起参照图11C和图1B，根据一些实施例，可以在掩埋接触件BC和第二封盖绝缘层206上形成导电着陆焊盘222，然后可以在彼此相邻的多个导电着陆焊盘222之间形成多个着陆焊盘隔离图案224。根据一些实施例，可以在多个导电着陆焊盘222和多个着陆焊盘隔离图案224上形成着陆焊盘绝缘层226，并且可以形成穿过、穿透或延伸通过着陆焊盘绝缘层226的过孔插塞228。随后，可以在着陆焊盘绝缘层226上形成电容器232，并且电容器232可以通过过孔插塞228连接到导电着陆焊盘222。
如上所述，已经在附图和说明书中示出了示例实施例。尽管在本文中已经通过使用特定术语描述了实施例，但是这些术语仅用于描述本发明构思，而不用于限制由所附权利要求限定的本发明构思的含义或范围。尽管已经参照本发明构思的实施例具体示出和描述了本发明构思，但是将理解，可以在不脱离所附权利要求的范围的情况下，在其中进行形式和细节上的各种改变。

Claims (20)

1.一种集成电路装置，包括：
衬底，其具有第一有源区和与所述第一有源区间隔开的第二有源区；
器件隔离层，其在所述第一有源区和所述第二有源区之间；
直接接触件，其在直接接触开口中电连接到所述第一有源区，所述直接接触开口延伸通过所述第一有源区和所述器件隔离层的一部分；
多个单元图案，其具有柱形并且在所述第二有源区上从所述直接接触开口的下表面延伸；以及
掩埋接触插塞，其延伸通过所述多个单元图案的一部分并且电连接到所述第二有源区，
其中，所述多个单元图案包括：
多个第一单元组，其沿着第一水平方向布置，并且所述多个第一单元组中的每一个包括多个第一单元图案，所述多个第一单元图案沿着与所述第一水平方向垂直的第二水平方向布置成行；以及
多个第二单元组，其与所述多个第一单元组间隔开，并且沿着所述第一水平方向布置，并且所述多个第二单元组中的每一个包括沿着所述第二水平方向布置成行的多个第二单元图案，并且
其中，所述多个第二单元图案的各自的侧表面具有沿着所述多个第一单元图案的与所述多个第二单元图案中的相应第二单元图案相邻的各自的侧表面向内凹陷的各自的凹部。
2.根据权利要求1所述的集成电路装置，其中，所述多个第二单元图案的各自的侧表面的凹部与和其相邻的所述多个第一单元图案间隔开第一分离距离，并且所述多个第一单元图案和所述多个第二单元图案彼此间隔开至少所述第一分离距离。
3.根据权利要求1所述的集成电路装置，其中，所述多个第二单元图案的侧表面中的每一个具有两个凹部。
4.根据权利要求1所述的集成电路装置，其中，所述多个第一单元图案和所述多个第二单元图案在平面图中围绕彼此，并且所述多个第一单元图案中的围绕所述多个第二单元图案中的第二单元图案的至少两个第一单元图案与所述第二单元图案具有不同的距离。
5.根据权利要求1所述的集成电路装置，其中，所述多个第一单元图案在所述第一水平方向上和在所述第二水平方向上彼此等距地间隔开以形成第一单元矩阵，
其中，所述多个第二单元图案在所述第一水平方向上和在所述第二水平方向上彼此等距地间隔开以形成与所述第一单元矩阵相交的第二单元矩阵。
6.根据权利要求5所述的集成电路装置，其中，在平面图中，所述多个第二单元图案中的四个第二单元图案围绕所述多个第一单元图案中的第一单元图案，并且关于所述第一单元图案不对称。
7.根据权利要求5所述的集成电路装置，其中，所述多个第一单元图案中的相邻的第一单元图案之间的距离等于所述多个第二单元图案中的相邻的第二单元图案之间的距离。
8.根据权利要求1所述的集成电路装置，其中，所述多个第二单元图案中的每一个第二单元图案的平面面积小于所述多个第一单元图案中的每一个第一单元图案的平面面积。
9.根据权利要求1所述的集成电路装置，其中，所述多个单元图案在平面图中围绕所述直接接触件，并且围绕所述直接接触件的所述多个单元图案中的至少两个单元图案与所述直接接触件具有不同的距离。
10.根据权利要求1所述的集成电路装置，还包括：
所述衬底上的多条字线，并且所述多条字线位于在所述第一水平方向上延伸的多个字线沟槽中，
其中，所述多个单元图案在竖直方向上与所述多条字线的一部分重叠。
11.一种集成电路装置，包括：
衬底，其具有多个第一有源区和多个第二有源区；
多个单元图案，其在所述多个第二有源区中的一个或多个第二有源区上限定直接接触开口，并且包括在第一水平方向和与所述第一水平方向垂直的第二水平方向上布置的多个第一单元图案，并且包括在所述第一水平方向和所述第二水平方向上布置并与所述多个第一单元图案间隔开的多个第二单元图案；
直接接触件，其延伸通过所述直接接触开口中的间隙填充绝缘图案，并且电连接到所述多个第一有源区中的一个或多个第一有源区；
位线，其在所述衬底上电连接到所述直接接触件；以及
掩埋接触插塞，其延伸通过所述多个单元图案的一部分，并且电连接到所述多个第二有源区中的一个或多个第二有源区，
其中，所述多个第二单元图案与和其相邻的所述多个第一单元图案间隔开至少第一分离距离，并且
其中，所述多个第二单元图案中的每一个第二单元图案的平面面积小于所述多个第一单元图案中的每一个第一单元图案的平面面积。
12.根据权利要求11所述的集成电路装置，其中，四个相邻的第一单元图案在平面图中具有第一矩形布置结构并且围绕所述多个第二单元图案中的第二单元图案，所述第二单元图案从所述第一矩形布置结构的中心偏移，并且
其中，四个相邻的第二单元图案在所述平面图中具有第二矩形布置结构并且围绕所述多个第一单元图案中的第一单元图案，并且所述第一单元图案从所述第二矩形布置结构的中心偏移。
13.根据权利要求12所述的集成电路装置，其中，所述多个第一单元图案中的相邻的第一单元图案之间的在所述第一水平方向上的距离等于所述多个第二单元图案中的相邻的第二单元图案之间的在所述第一水平方向上的距离，并且所述多个第一单元图案中的相邻的第一单元图案之间的在所述第二水平方向上的距离等于所述多个第二单元图案中的相邻的第二单元图案之间的在所述第二水平方向上的距离。
14.根据权利要求11所述的集成电路装置，其中，从平面图来看，所述多个第二单元图案的各自的侧表面包括与所述多个第一单元图案的对应的侧表面相邻的各自的凹陷部分。
15.根据权利要求14所述的集成电路装置，其中，所述直接接触件在所述平面图中被所述多个第一单元图案和所述多个第二单元图案围绕，并且围绕所述直接接触件的所述多个第一单元图案和所述多个第二单元图案相对于所述直接接触件不对称。
16.一种集成电路装置，包括：
衬底，其具有第一有源区和与所述第一有源区间隔开的第二有源区；
器件隔离层，其在所述第一有源区和所述第二有源区之间；
直接接触件，其在延伸通过所述第一有源区和所述器件隔离层的一部分的直接接触开口中电连接到所述第一有源区；
字线，其在所述衬底上在第一水平方向上延伸，并且与所述第一有源区和所述第二有源区相交；
位线，其在所述衬底上在垂直于所述第一水平方向的第二水平方向上延伸并且电连接到所述直接接触件；
电容器，其在所述位线上并且被配置为存储数据；
多个单元图案，其具有柱形，在所述第二有源区上从所述直接接触开口的下表面延伸，并且限定所述直接接触开口；
掩埋接触插塞，其延伸通过所述多个单元图案的一部分，并且电连接到所述第二有源区；以及
导电着陆焊盘，其在所述掩埋接触插塞上在竖直方向上延伸，并且将所述掩埋接触插塞和所述电容器彼此电连接，
其中，所述多个单元图案包括：
多个第一单元组，其沿着所述第一水平方向布置，并且所述多个第一单元组中的每一个包括多个第一单元图案，所述多个第一单元图案沿着所述第二水平方向布置成行；以及
多个第二单元组，其与所述多个第一单元组间隔开，并且沿着所述第一水平方向布置，并且所述多个第二单元组中的每一个包括多个第二单元图案，所述多个第二单元图案沿着所述第二水平方向布置成行，
其中，所述多个第二单元图案中的每一个第二单元图案的平面面积小于所述多个第一单元图案中的每一个第一单元图案的平面面积，并且
其中，所述多个第二单元图案与和其相邻的所述多个第一单元图案间隔开至少第一分离距离。
17.根据权利要求16所述的集成电路装置，其中，所述多个第二单元图案各自与所述多个第一单元图案中的与其相邻的两个第一单元图案分别间隔开所述第一分离距离。
18.根据权利要求16所述的集成电路装置，其中，从平面图来看，所述多个第二单元图案的各自的侧表面具有沿着所述多个第一单元图案的与所述多个第二单元图案中的相应第二单元图案相邻的各自的侧表面向内凹陷的各自的凹部。
19.根据权利要求16所述的集成电路装置，其中，所述多个第一单元图案和所述多个第二单元图案在平面图中围绕彼此，并且所述多个第一单元图案中的围绕所述多个第二单元图案中的第二单元图案的至少两个第一单元图案与所述第二单元图案具有不同的距离。
20.根据权利要求16所述的集成电路装置，其中，所述多个第一单元图案彼此间隔开相同的第一距离，所述多个第二单元图案彼此间隔开相同的第二距离，并且所述第一距离等于所述第二距离。
CN202310880522.4A 2022-07-28 2023-07-18 集成电路装置 Pending CN117479533A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0094023 2022-07-28
KR1020220094023A KR20240016017A (ko) 2022-07-28 2022-07-28 집적회로 소자

Publications (1)

Publication Number Publication Date
CN117479533A true CN117479533A (zh) 2024-01-30

Family

ID=89628136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310880522.4A Pending CN117479533A (zh) 2022-07-28 2023-07-18 集成电路装置

Country Status (4)

Country Link
US (1) US20240040774A1 (zh)
KR (1) KR20240016017A (zh)
CN (1) CN117479533A (zh)
TW (1) TW202406076A (zh)

Also Published As

Publication number Publication date
TW202406076A (zh) 2024-02-01
US20240040774A1 (en) 2024-02-01
KR20240016017A (ko) 2024-02-06

Similar Documents

Publication Publication Date Title
CN110071108B (zh) 半导体存储器元件及其制作方法
CN110634869B (zh) 存储器阵列及其制造方法
US7247906B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
US10885956B2 (en) Dynamic random access memory array, semiconductor layout structure and fabrication method thereof
CN117042456A (zh) 垂直存储器件
CN112349718B (zh) 半导体元件及其制造方法
US7605037B2 (en) Manufacturing method for an integrated semiconductor memory device and corresponding semiconductor memory device
CN112447720A (zh) 半导体元件及其制备方法
CN112635464A (zh) 半导体装置及其制造方法
KR20210047032A (ko) 반도체 장치 및 그 제조 방법
US11469181B2 (en) Memory device with air gaps for reducing capacitive coupling
US20230354583A1 (en) Method of fabricating semiconductor device
US11700720B2 (en) Memory device with air gaps for reducing capacitive coupling
CN112786607B (zh) 三维存储器结构及其制备方法
CN117479533A (zh) 集成电路装置
CN111048519A (zh) 竖直存储器件
CN113224030B (zh) 半导体器件及其制造方法
US11647627B2 (en) Integrated circuit device
KR20240116285A (ko) 반도체 소자 및 그 제조방법
CN118235533A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
KR20240139288A (ko) 반도체 장치
CN117881184A (zh) 半导体器件
CN116528583A (zh) 半导体装置
KR20230022326A (ko) 반도체 메모리 소자
CN118829205A (zh) 半导体存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication