CN117461073A - 像素电路、驱动方法和显示装置 - Google Patents

像素电路、驱动方法和显示装置 Download PDF

Info

Publication number
CN117461073A
CN117461073A CN202280001455.8A CN202280001455A CN117461073A CN 117461073 A CN117461073 A CN 117461073A CN 202280001455 A CN202280001455 A CN 202280001455A CN 117461073 A CN117461073 A CN 117461073A
Authority
CN
China
Prior art keywords
control
circuit
reset
transistor
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001455.8A
Other languages
English (en)
Inventor
承天一
李孟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117461073A publication Critical patent/CN117461073A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Abstract

本公开提供一种像素电路、驱动方法和显示装置。所述像素电路包括发光元件、第一复位电路、控制电路和驱动电路；第一复位电路在第一复位控制信号的控制下，将第一初始电压写入第一节点；控制电路在第一控制端提供的第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，在第二控制端提供的第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通；驱动电路的第一端与发光元件电连接，驱动电路用于驱动发光元件发光。本公开能够改善磁滞现象。

Description

像素电路、驱动方法和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路、驱动方法和显示装置。
背景技术
近年来，随着智能显示技术的进步，有机发光显示器(Organic Light Emitting Diode，OLED)成为当今显示器研究领域的热点之一，随着显示面板的减薄化，边框变窄化，以及显示屏低频技术的发展，显示面板优化设计越来越严峻。
在相关技术中，像素电路在工作时，磁滞现象严重，影响显示效果。
发明内容
在一个方面中，本公开实施例提供了一种像素电路，包括发光元件、第一复位电路、控制电路和驱动电路，其中，
所述第一复位电路分别与第一复位控制端、第一初始电压端和第一节点电连接，用于在所述第一复位控制端提供的第一复位控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述第一节点；
所述控制电路分别与第一控制端、第二控制端、所述第一节点、所述驱动电路的控制端和所述驱动电路的第一端电连接，用于在所述第一控制端提供的第一控制信号的控制下，控制所述驱动电路的控制端与所述第一节点之间连通，在所述第二控制端提供的第二控制信号的控制下，控制所述第一节点与所述驱动电路的第一端之间连通；
所述驱动电路的第一端与所述发光元件电连接，所述驱动电路用于驱动所述发光元件发光。
可选的，本公开至少一实施例所述的像素电路还包括第二复位电路；
所述第二复位电路分别与第二复位控制端、第二初始电压端和所述第一节点电连接，用于在所述第二复位控制端提供的第二复位控制信号的控制下， 将所述第二初始电压端提供的第二初始化电压写入所述第一节点。
可选的，本公开至少一实施例所述的像素电路还包括储能电路、数据写入电路、第一发光控制电路和第二发光控制电路；
所述储能电路的第一端与所述驱动电路的控制端电连接，所述储能电路的第二端与所述第一电压端电连接，所述储能电路用于储存电能；
所述第一发光控制电路分别与发光控制端、第一电压端和所述驱动电路的第二端电连接，用于在所述发光控制端提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第二端之间连通；
所述第二发光控制电路分别与所述发光控制端、所述驱动电路的第一端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件的第一极之间连通；
所述数据写入电路分别与写入控制端、数据线和所述驱动电路的第二端电连接，用于在所述写入控制端提供的写入控制信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第二端；
所述发光元件的第二极与第二电压端电连接。
可选的，本公开至少一实施例所述的像素电路还包括第三复位电路；
所述第三复位电路分别与第三复位控制端、所述发光元件的第一极与第三初始电压端电连接，用于在所述第三复位控制端提供的第三复位控制信号的控制下，将所述第三初始电压端提供的第三初始电压写入所述发光元件的第一极。
可选的，所述第一复位电路包括第一晶体管；
所述第一晶体管的控制极与所述第一复位控制端电连接，所述第一晶体管的第一极与所述第一初始电压端电连接，所述第一晶体管的第二极与所述第一节点电连接。
可选的，所述控制电路包括第二晶体管和第三晶体管；
所述第二晶体管的控制极与所述第一控制端电连接，所述第二晶体管的第一极与所述第一节点电连接，所述第二晶体管的第二极与所述驱动电路的控制端电连接；
所述第三晶体管的控制极与所述第二控制端电连接，所述第三晶体管的 第一极与所述第一节点电连接，所述第三晶体管的第二极与所述驱动电路的第一端电连接。
可选的，所述第二复位电路包括第四晶体管；
所述第四晶体管的控制极与所述第二复位控制端电连接，所述第四晶体管的第一极与所述第二初始电压端电连接，所述第四晶体管的第二极与所述第一节点电连接。
可选的，所述储能电路包括存储电容，所述第一发光控制电路包括第五晶体管，所述第二发光控制电路包括第六晶体管；所述驱动电路包括驱动晶体管；所述数据写入电路包括第七晶体管；
所述第五晶体管的控制极与所述发光控制端电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述驱动电路的第二端电连接；
所述第六晶体管的控制极与所述发光控制端电连接，所述第六晶体管的第一极与所述驱动电路的第一端电连接，所述第六晶体管的第二极与所述发光元件的第一极电连接；
所述第七晶体管的控制极与所述写入控制端电连接，所述第七晶体管的第一极与所述数据线电连接，所述第七晶体管的第二极与所述驱动电路的第二端电连接；
所述存储电容的第一端与所述驱动电路的控制端电连接，所述存储电容的第二端与所述第一电压端电连接；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
可选的，所述第三复位电路包括第八晶体管；
所述第八晶体管的控制极与所述第三复位控制端电连接，所述第八晶体管的第一极与所述第三初始电压端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。
在第二个方面中，本公开实施例提供一种驱动方法，应用于上述的像素电路，显示周期包括先后设置的第一重置阶段和第二重置阶段，所述驱动方 法包括：
在第一重置阶段，第一复位电路在第一复位控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述第一节点；控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通；
在第二重置阶段，控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通。
可选的，所述像素电路还包括第二复位电路；所述驱动方法还包括：
在所述第二重置阶段，第二复位电路在第二复位控制信号的控制下，将第二初始电压端提供的第二初始化电压写入所述第一节点。
可选的，所述像素电路还包括储能电路、数据写入电路、第一发光控制电路和第二发光控制电路；所述显示周期还包括设置于所述第二重置阶段之后的充电阶段和第一发光阶段；所述驱动方法还包括：
在充电阶段，数据写入电路在写入控制信号的控制下，将数据线提供的数据电压写入驱动电路的第二端，所述控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通；
在所述充电阶段开始时，所述驱动电路在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，以通过所述数据电压为所述储能电路充电，改变所述驱动电路的控制端的电位，直至所述驱动电路控制所述驱动电路的第一端与所述驱动电路的第二端之间断开；
在所述第一发光阶段，第一发光控制电路在发光控制信号的控制下，控制第一电压端与驱动电路的第二端之间连通；第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第一端与发光元件的第一极之间连通；驱动电路驱动发光元件发光。
可选的，所述像素电路还包括第三复位电路；所述显示周期还包括设置于所述第二重置阶段和所述充电阶段之间的第三重置阶段，所述驱动方法还包括：
在所述第三重置阶段，第三复位电路在第三复位控制信号的控制下，将第三初始电压端提供的第三初始电压写入所述发光元件的第一极。
可选的，在低频显示时，显示时间段包括刷新帧和保持帧，所述刷新帧为所述显示周期；所述保持帧包括先后设置的第四重置阶段、第五重置阶段、第六重置阶段、第七重置阶段和第二发光阶段；
所述驱动方法还包括：
在所述保持帧，所述控制电路在所述第一控制端提供的第一控制信号的控制下，控制所述驱动电路的控制端与所述第一节点之间断开；
在所述第四重置阶段，第一复位电路在第一复位控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述第一节点；所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通，以将所述第一初始电压写入所述驱动电路的第一端；
在第五重置阶段，第二复位电路在第二复位控制信号的控制下，将第二初始电压端提供的第二初始化电压写入所述第一节点，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通，以将所述第二初始化电压写入所述驱动电路的第一端；
在第六重置阶段，第三复位电路在第三复位控制信号的控制下，将第三初始电压端提供的第三初始电压写入所述发光元件的第一极；
在第七重置阶段，数据写入电路在写入控制信号的控制下，将数据线提供的电压信号写入驱动电路的第二端；
在所述第二发光阶段，第一发光控制电路在发光控制信号的控制下，控制第一电压端与驱动电路的第二端之间连通；第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第一端与发光元件的第一极之间连通；驱动电路驱动发光元件发光。
在第三个方面中，本公开实施例还提供了一种显示装置，包括上述的像素电路。
附图说明
图1是本公开实施例所述的像素电路的结构图；
图2是本公开至少一实施例所述的像素电路的结构图；
图3是本公开至少一实施例所述的像素电路的结构图；
图4是本公开至少一实施例所述的像素电路的结构图；
图5是本公开至少一实施例所示的像素电路的电路图；
图6是本公开如图5所示的像素电路的至少一实施例的工作时序图；
图7A是图5所示的像素电路的至少一实施例在第一重置阶段的工作状态示意图；
图7B是图5所示的像素电路的至少一实施例在第二重置阶段的工作状态示意图；
图7C是图5所示的像素电路的至少一实施例在充电阶段的工作状态示意图；
图7D是图5所示的像素电路的至少一实施例在第一发光阶段的工作状态示意图；
图8是本公开如图5所示的像素电路的至少一实施例的工作时序图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本公开实施例所述的像素电路包括发光元件10、第一复位电路11、控制电路12和驱动电路13，其中，
所述第一复位电路11分别与第一复位控制端PR1、第一初始电压端I1和第一节点N1电连接，用于在所述第一复位控制端PR1提供的第一复位控制信号的控制下，将所述第一初始电压端I1提供的第一初始电压Vi1写入所述第一节点N1；
所述控制电路12分别与第一控制端NG1、第二控制端NG2、所述第一节点N1、所述驱动电路13的控制端和所述驱动电路13的第一端电连接，用于在所述第一控制端NG1提供的第一控制信号的控制下，控制所述驱动电路13的控制端与所述第一节点N1之间连通，在所述第二控制端NG2提供的第二控制信号的控制下，控制所述第一节点N1与所述驱动电路13的第一端之间连通；
所述驱动电路13的第一端与所述发光元件10电连接，所述驱动电路13用于驱动所述发光元件10发光。
在本公开至少一实施例中，所述第一初始电压Vi1的电压值可以大于等于5V而小于等于8V，但不以此为限。
本公开至少一实施例所述的像素电路在工作时，显示周期包括先后设置的第一重置阶段和第二重置阶段；
在第一重置阶段，第一复位电路11在第一复位控制信号的控制下，将第一初始电压端I1提供的第一初始电压Vi1写入所述第一节点N1；控制电路12在第一控制信号的控制下，控制驱动电路13的控制端与第一节点N1之间连通，所述控制电路12在第二控制信号的控制下，控制第一节点N1与驱动电路13的第一端之间连通；
在第二重置阶段，控制电路12在第一控制信号的控制下，控制驱动电路13的控制端与第一节点N1之间连通，所述控制电路12在第二控制信号的控制下，控制第一节点N1与驱动电路13的第一端之间连通。
本公开实施例所述的像素电路通过设置所述第一复位电路11和控制电路12，在第一重置阶段，第一复位电路11将第一初始电压Vi1写入第一节点N1，控制电路12控制驱动电路13的控制端与第一节点N1之间连通，并控 制第一节点N1与驱动电路13的第一端之间连通，以使得所述驱动电路13的控制端的电位和所述驱动电路13的第一端的电位为第一初始电压Vi1，以向所述驱动电路13包括的驱动晶体管提供偏置电压，使得所述驱动电路13包括的驱动晶体管处于偏压状态，改善磁滞现象，提升显示效果。
本公开实施例所述的像素电路在低频显示时，能够改善Flicker(闪烁)现象。
由于在低频显示时，显示时间段包括刷新帧和保持帧，在保持帧中的部分时间段，本公开实施例对所述驱动电路13包括的驱动晶体管进行偏置复位，在保持帧，驱动电路13中的驱动晶体管的源极的电位和驱动晶体管的漏极的电位与刷新帧一致，能够改善闪烁现象。
在本公开至少一实施例中，在进行高频显示时，所述显示周期可以为一帧时间，在进行低频显示时，所述显示周期可以为所述刷新帧。
如图2所示，在图1所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括第二复位电路21；
所述第二复位电路21分别与第二复位控制端PG1、第二初始电压端I2和所述第一节点N1电连接，用于在所述第二复位控制端PG1提供的第二复位控制信号的控制下，将所述第二初始电压端I2提供的第二初始化电压Vi2写入所述第一节点N1。
在本公开至少一实施例中，所述第二初始电压Vi2的电压值可以大于等于-5V而小于等于-2V，但不以此为限。
本公开如图2所示的像素电路的至少一实施例在工作时，
在所述第二重置阶段，第二复位电路21在第二复位控制信号的控制下，将第二初始电压端I2提供的第二初始化电压Vi2写入所述第一节点N1，以使得在设置于所述第二重置阶段之后的充电阶段开始时，所述驱动晶体管能够导通，以便进行阈值电压补偿。
如图3所示，在本公开如图2所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括储能电路31、数据写入电路32、第一发光控制电路33和第二发光控制电路34；
所述储能电路31的第一端与所述驱动电路13的控制端电连接，所述储 能电路31的第二端与所述第一电压端V1电连接，所述储能电路31用于储存电能；
所述第一发光控制电路33分别与发光控制端E1、第一电压端V1和所述驱动电路13的第二端电连接，用于在所述发光控制端E1提供的发光控制信号的控制下，控制所述第一电压端V1与所述驱动电路13的第二端之间连通；
所述第二发光控制电路34分别与所述发光控制端E1、所述驱动电路13的第一端和所述发光元件10的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路13的第一端与所述发光元件10的第一极之间连通；
所述数据写入电路32分别与写入控制端PG2、数据线D1和所述驱动电路13的第二端电连接，用于在所述写入控制端PG2提供的写入控制信号的控制下，将所述数据线D1提供的数据电压Vdta写入所述驱动电路13的第二端；
所述发光元件10的第二极与第二电压端V2电连接。
在本公开至少一实施例中，所述第一电压端V1可以为高电压端，所述第二电压端V2可以为低电压端，但不以此为限。
本公开如图3所示的像素电路的至少一实施例在工作时，所述显示周期还包括设置于所述第二重置阶段之后的充电阶段和第一发光阶段；
在充电阶段，数据写入电路32在写入控制信号的控制下，将数据线D1提供的数据电压Vdata写入驱动电路13的第二端，控制电路12在第一控制信号的控制下，控制驱动电路13的控制端与第一节点N1之间连通，所述控制电路12在第二控制信号的控制下，控制第一节点N1与驱动电路13的第一端之间连通；
在所述充电阶段开始时，所述驱动电路13在其控制端的电位的控制下，控制所述驱动电路13的第一端与所述驱动电路13的第二端之间连通，以通过所述数据电压Vdata为所述储能电路31充电，改变所述驱动电路13的控制端的电位，直至所述驱动电路13控制所述驱动电路13的第一端与所述驱动电路13的第二端之间断开，以进行阈值电压补偿；
在所述第一发光阶段，第一发光控制电路33在发光控制信号的控制下，控制第一电压端V1与驱动电路13的第二端之间连通；第二发光控制电路34 在所述发光控制信号的控制下，控制所述驱动电路13的第一端与发光元件10的第一极之间连通；驱动电路13驱动发光元件10发光。
如图4所示，在图3所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括第三复位电路41；
所述第三复位电路41分别与第三复位控制端PR2、所述发光元件10的第一极与第三初始电压端I3电连接，用于在所述第三复位控制端PR2提供的第三复位控制信号的控制下，将所述第三初始电压端I3提供的第三初始电压Vi3写入所述发光元件10的第一极。
本公开如图4所示的像素电路的至少一实施例在工作时，所述显示周期还包括设置于所述第二重置阶段和所述充电阶段之间的第三重置阶段；
在所述第三重置阶段，第三复位电路41在第三复位控制信号的控制下，将第三初始电压端I3提供的第三初始电压Vi3写入所述发光元件10的第一极，以控制所述发光元件10不发光，并清除残留于所述发光元件10的第一极的电荷。
在本公开至少一实施例中，所述第三初始电压Vi3的电压值可以大于等于-5V而小于等于-2V，但不以此为限。
本公开如图4所示的像素电路的至少一实施例在工作时，在低频显示时，显示时间段包括刷新帧和保持帧；所述刷新帧可以为所述显示周期，所述保持帧可以包括先后设置的第四重置阶段、第五重置阶段、第六重置阶段、第七重置阶段和第二发光阶段；
在所述保持帧，所述控制电路12在所述第一控制端NG1提供的第一控制信号的控制下，控制所述驱动电路13的控制端与所述第一节点N1之间断开；
在所述第四重置阶段，第一复位电路11在第一复位控制信号的控制下，将第一初始电压端I1提供的第一初始电压Vi1写入所述第一节点N1；所述控制电路12在第二控制信号的控制下，控制第一节点N1与驱动电路13的第一端之间连通，以将所述第一初始电压Vi1写入所述驱动电路13的第一端，以对所述驱动电路13的第一端的电位进行重置；
在第五重置阶段，第二复位电路21在第二复位控制信号的控制下，将第 二初始电压端I2提供的第二初始化电压Vi2写入所述第一节点N1，所述控制电路12在第二控制信号的控制下，控制第一节点N1与驱动电路13的第一端之间连通，以将第二初始化电压Vi2写入所述驱动电路13的第一端；
在第六重置阶段，第三复位电路41在第三复位控制信号的控制下，将第三初始电压端I3提供的第三初始电压Vi3写入所述发光元件10的第一极，以控制发光元件10不发光，并清除所述发光元件10的第一极残留的电荷；
在第七重置阶段，数据写入电路32在写入控制信号的控制下，将数据线D1提供的电压信号写入驱动电路13的第二端；
在所述第二发光阶段，第一发光控制电路33在发光控制信号的控制下，控制第一电压端V1与驱动电路13的第二端之间连通；第二发光控制电路34在所述发光控制信号的控制下，控制所述驱动电路13的第一端与发光元件10的第一极之间连通；驱动电路13驱动发光元件10发光。
在具体实施时，在第七重置阶段，所述数据线D1提供的电压信号可以为数据电压Vdata，所述数据电压Vdata为在充电阶段，所述数据线D1提供的数据电压，所述数据电压Vdata的电压值范围例如可以为大于等于1V而小于等于6.5V；或者，
在第七重置阶段，所述数据线D1提供的电压信号可以为重置电压信号，所述重置电压信号的电压值范围可以为大于等于4.6V而小于等于7V；
但不以此为限。
本公开至少一实施例所述的像素电路在工作时，在第七重置阶段，数据写入电路32在写入控制信号的控制下，将数据线D1提供的电压信号写入驱动电路13的第二端，以向所述驱动电路13包括的驱动晶体管提供偏置电压，使得驱动电路13包括的驱动晶体管处于偏压状态，以改善磁滞现象。
本公开至少一实施例所述的像素电路在进行低频显示时，例如，当刷新频率为1Hz时，显示时间段可以包括一个刷新帧，以及，设置于所述刷新帧之后的59个保持帧，在每一所述保持帧包括的第七重置阶段，可以通过数据线D1提供的电压信号，对所述驱动电路13的第二端的电位进行重置，改善磁滞现象。
本公开如图4所示的像素电路的至少一实施例在工作时，在所述第四重 置阶段，所述驱动电路13能够在其控制端的电位的控制下，控制所述驱动电路13的第一端与所述驱动电路13的第二端之间的连接，但不以此为限。
本公开如图4所示的像素电路的至少一实施例在工作时，在低频显示时，在保持帧，在第四重置阶段，将所述第一初始电压Vi1写入所述驱动电路13的第一端，以对所述驱动电路13的第一端的电位进行重置；在第五重置阶段，将第二初始化电压Vi2写入所述驱动电路13的第一端；在第七重置阶段，将数据线D1提供的电压信号写入所述驱动电路13的第二端，以使得在保持帧，所述驱动电路13的第一端的电位和所述驱动电路13的第二端的电位与刷新帧时的一致，能够改善闪烁现象。
可选的，所述第一复位电路包括第一晶体管；
所述第一晶体管的控制极与所述第一复位控制端电连接，所述第一晶体管的第一极与所述第一初始电压端电连接，所述第一晶体管的第二极与所述第一节点电连接。
可选的，所述控制电路包括第二晶体管和第三晶体管；
所述第二晶体管的控制极与所述第一控制端电连接，所述第二晶体管的第一极与所述第一节点电连接，所述第二晶体管的第二极与所述驱动电路的控制端电连接；
所述第三晶体管的控制极与所述第二控制端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与所述驱动电路的第一端电连接。
可选的，所述第二复位电路包括第四晶体管；
所述第四晶体管的控制极与所述第二复位控制端电连接，所述第四晶体管的第一极与所述第二初始电压端电连接，所述第四晶体管的第二极与所述第一节点电连接。
可选的，所述储能电路包括存储电容，所述第一发光控制电路包括第五晶体管，所述第二发光控制电路包括第六晶体管；所述驱动电路包括驱动晶体管；所述数据写入电路包括第七晶体管；
所述第五晶体管的控制极与所述发光控制端电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述驱动电路 的第二端电连接；
所述第六晶体管的控制极与所述发光控制端电连接，所述第六晶体管的第一极与所述驱动电路的第一端电连接，所述第六晶体管的第二极与所述发光元件的第一极电连接；
所述第七晶体管的控制极与所述写入控制端电连接，所述第七晶体管的第一极与所述数据线电连接，所述第七晶体管的第二极与所述驱动电路的第二端电连接；
所述存储电容的第一端与所述驱动电路的控制端电连接，所述存储电容的第二端与所述第一电压端电连接；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
可选的，所述第三复位电路包括第八晶体管；
所述第八晶体管的控制极与所述第三复位控制端电连接，所述第八晶体管的第一极与所述第三初始电压端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。
如图5所示，在图4所示的像素电路的至少一实施例的基础上，所述第一复位电路11包括第一晶体管T1；所述驱动电路13包括驱动晶体管T0；所述发光元件为有机发光二极管O1；
所述第一晶体管T1的栅极与所述第一复位控制端PR1电连接，所述第一晶体管T1的源极与所述第一初始电压端I1电连接，所述第一晶体管T1的漏极与所述第一节点N1电连接；
所述控制电路12包括第二晶体管T2和第三晶体管T3；
所述第二晶体管T2的栅极与所述第一控制端NG1电连接，所述第二晶体管T2的源极与所述第一节点N1电连接，所述第二晶体管T2的漏极与所述驱动晶体管T0的栅极电连接；
所述第三晶体管T3的栅极与所述第二控制端NG2电连接，所述第三晶体管T3的源极与所述第一节点N1电连接，所述第三晶体管T3的漏极与所述驱动晶体管T0的源极电连接；
所述第二复位电路21包括第四晶体管T4；
所述第四晶体管T4的栅极与所述第二复位控制端PG1电连接，所述第四晶体管T4的源极与所述第二初始电压端I2电连接，所述第四晶体管T4的漏极与所述第一节点N1电连接；
所述储能电路31包括存储电容C0，所述第一发光控制电路33包括第五晶体管T5，所述第二发光控制电路34包括第六晶体管T6；所述数据写入电路32包括第七晶体管T7；
所述第五晶体管T5的栅极与所述发光控制端E1电连接，所述第五晶体管T5的源极与高电压端VDD电连接，所述第五晶体管T5的漏极极与所述驱动晶体管T0的漏极电连接；
所述第六晶体管T6的栅极与所述发光控制端E1电连接，所述第六晶体管T6的源极与所述驱动晶体管T0的源极电连接，所述第六晶体管T6的漏极与所述有机发光二极管O1的阳极电连接；
所述第七晶体管T7的栅极与所述写入控制端PG2电连接，所述第七晶体管T7的源极与所述数据线D1电连接，所述第七晶体管T7的漏极与所述驱动晶体管T0的漏极电连接；
所述存储电容C0的第一端与所述驱动晶体管T0的栅极电连接，所述存储电容C0的第二端与所述高电压端VDD电连接；
所述第三复位电路41包括第八晶体管T8；
所述第八晶体管T8的栅极与所述第三复位控制端PR2电连接，所述第八晶体管T8的源极与所述第三初始电压端I3电连接，所述第八晶体管T8的漏极与所述有机发光二极管O1的阳极电连接；
所述有机发光二极管O1的阴极与低电压端VSS电连接。
在图5所示的像素电路的至少一实施例中，T2和T3为n型晶体管，T1、T4、T5、T6、T7、T8和T0都为p型晶体管，但不以此为限。
在图5所示的像素电路的至少一实施例中，T2和T3为IGZO(氧化铟镓锌)TFT(薄膜晶体管)，T1、T4、T5、T6、T7、T8和T0都为LTPS(低温多晶硅)TFT，但不以此为限。
本公开如图5所示的像素电路的至少一实施例在工作时，能够改善磁滞， 从而能够在FFR(第一帧响应)和VRR(可变刷新率)方面显示效果好。
如图6所示，本公开如图5所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的第一重置阶段S1、第二重置阶段S2、第三重置阶段S3、充电阶段S4和第一发光阶段S5；
在所述第一重置阶段S1，PR1提供低电压信号，PG1提供高电压信号，NG1提供高电压信号，NG2提供高电压信号，PR2提供高电压信号，PG2提供高电压信号，E1提供高电压信号，如图7A所示，T1、T2和T3都导通，I1提供第一初始电压Vi1，以将第一初始电压Vi1写入T0的栅极和T0的漏极，以向T0施加偏置电压，控制T0处于偏压状态，以改善磁滞现象；所述第一初始电压Vi1为正电压；
在所述第一重置阶段S1，T4、T5、T6、T7、T8和T0都关断；
在第二重置阶段S2，PR1提供高电压信号，PG1提供低电压信号，NG1提供高电压信号，NG2提供高电压信号，PR2提供高电压信号，PG2提供高电压信号，E1提供高电压信号，如图7B所示，T4、T2和T3都导通，I2提供第二初始电压Vi2，以将第二初始电压Vi2写入T3的栅极，以使得在所述充电阶段S4开始时，T0能够导通；并将所述第二初始电压Vi2写入T3的漏极，以下拉T0的漏极的电位，以便在充电阶段，通过数据电压Vdata的充电进度快(所述第二初始电压Vi2为负电压，数据电压Vdata为负电压)；
在所述第二重置阶段S2，T1、T5、T6、T7、T8和T0都关断；
在第三重置阶段S3，PR1提供高电压信号，PG1提供高电压信号，NG1提供高电压信号，NG2提供高电压信号，PR2提供低电压信号，PG2提供高电压信号，T8导通，I3提供第三初始电压Vi3，以将第三初始电压Vi3写入O1的阳极，以控制O1不发光，并清除残留于O1的阳极的电荷；
在所述第三重置阶段S3，T1、T2、T3、T4、T5、T6、T7和T0都关断；
在所述充电阶段S4，PR1提供高电压信号，PG1提供高电压信号，NG1提供高电压信号，NG2提供高电压信号，PR2提供高电压信号，PG2提供低电压信号，E1提供高电压信号，如图7C所示，T7导通，T2和T3导通，D1提供数据电压Vdata；
在所述充电阶段S4开始时，T0导通，通过数据电压Vdata为C0充电， 以提升T0的栅极的电位，直至T0关断，此时T0的栅极的电位为Vdata+Vth，其中，Vth为T0的阈值电压；
在所述充电阶段S4，T1、T4、T5、T6和T8都关断；
在所述第一发光阶段S5，PR1提供高电压信号，PG1提供高电压信号，NG1提供低电压信号，NG2提供低电压信号，PR2提供高电压信号，PG2提供高电压信号，E1提供低电压信号，如图7D所示，T5、T6和T0都导通，T0驱动O1发光；
在所述第一发光阶段S5，T1、T2、T3、T4、T7和T8都关断。
本公开如图5所示的像素电路的至少一实施例在工作时，在低频显示时，显示时间段包括刷新帧和保持帧；所述刷新帧可以为所述显示周期，如图8所示，所述保持帧可以包括先后设置的第四重置阶段S6、第五重置阶段S7、第六重置阶段S8、第七重置阶段S9和第二发光阶段S10；
在所述保持帧，NG1提供低电压信号，T2断开，以控制T0的栅极与第一节点N1之间断开，从而不会改变T0的栅极的电位；
在所述第四重置阶段S6，PR1提供低电压信号，PG1提供高电压信号，NG2提供高电压信号，PR2提供高电压信号，PG2提供高电压信号，E1提供高电压信号，T1和T3都导通，I1提供第一初始电压Vi1，以将第一初始电压Vi1写入T0的漏极；所述第一初始电压Vi1为正电压；
在所述第四重置阶段S6，T4、T5、T6、T7和T8都关断；
在第五重置阶段S7，PR1提供高电压信号，PG1提供低电压信号，NG2提供高电压信号，PR2提供高电压信号，PG2提供高电压信号，E1提供高电压信号，T4和T3都导通，I2提供第二初始电压Vi2，将所述第二初始电压Vi2写入T3的漏极；
在所述第五重置阶段S7，T1、T5、T6、T7、T8和T0都关断；
在第六重置阶段S8，PR1提供高电压信号，PG1提供高电压信号，NG2提供高电压信号，PR2提供低电压信号，PG2提供高电压信号，E1提供高电压信号，T8导通，I3提供第三初始电压Vi3，以将第三初始电压Vi3写入O1的阳极，以控制O1不发光，并清除残留于O1的阳极的电荷；
在所述第六重置阶段S8，T1、T2、T3、T4、T5、T6、T7和T0都关断；
在所述第七重置阶段S9，PR1提供高电压信号，PG1提供高电压信号，NG2提供高电压信号，PR2提供高电压信号，PG2提供低电压信号，E1提供高电压信号，T7导通，T3导通，D1提供电压信号，以将所述电压信号写入T0的源极；
在所述第七重置阶段S9，T1、T4、T5、T6和T8都关断；
在所述第二发光阶段S10，PR1提供高电压信号，PG1提供高电压信号，NG1提供低电压信号，NG2提供低电压信号，PR2提供高电压信号，PG2提供高电压信号，E1提供低电压信号，T5、T6和T0都导通，T0驱动O1发光；
在所述第二发光阶段S10，T1、T2、T3、T4、T7和T8都关断。
本公开如图5所示的像素电路的至少一实施例在工作时，在所述第四重置阶段S6，T0可以导通，但不以此为限。
本公开如图5所示的像素电路的至少一实施例在工作时，在第七重置阶段，所述数据线D1提供的电压信号可以为数据电压Vdata，所述数据电压Vdata的电压值范围例如可以为大于等于1V而小于等于6.5V；或者，
在第七重置阶段，所述数据线D1提供的电压信号可以为重置电压信号，所述重置电压信号的电压值范围可以为大于等于4.6V而小于等于7V；
但不以此为限。
本公开如图5所示的像素电路的至少一实施例在工作时，在第七重置阶段，T7导通，将数据线D1提供的电压信号写入驱动电路13的第二端，以向T0提供偏置电压，使得T0处于偏压状态，以改善磁滞现象。
本公开实施例所述的驱动方法，应用于上述的像素电路，显示周期包括先后设置的第一重置阶段和第二重置阶段，所述驱动方法包括：
在第一重置阶段，第一复位电路在第一复位控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述第一节点；控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通；
在第二重置阶段，控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通。
在本公开实施例所述的驱动方法中，在第一重置阶段，第一复位电路将第一初始电压写入第一节点，控制电路控制驱动电路的控制端与第一节点之间连通，并控制第一节点与驱动电路的第一端之间连通，以使得所述驱动电路的控制端的电位和所述驱动电路的第一端的电位为第一初始电压，以向所述驱动电路包括的驱动晶体管提供偏置电压，使得所述驱动电路包括的驱动晶体管处于偏压状态，改善磁滞现象，提升显示效果。
在本公开至少一实施例中，所述像素电路还包括第二复位电路；所述驱动方法还包括：
在所述第二重置阶段，第二复位电路在第二复位控制信号的控制下，将第二初始电压端提供的第二初始化电压写入所述第一节点，以在充电阶段开始时，驱动电路包括的驱动晶体管能够导通。
在本公开至少一实施例中，所述像素电路还包括储能电路、数据写入电路、第一发光控制电路和第二发光控制电路；所述显示周期还包括设置于所述第二重置阶段之后的充电阶段和第一发光阶段；所述驱动方法还包括：
在充电阶段，数据写入电路在写入控制信号的控制下，将数据线提供的数据电压写入驱动电路的第二端，控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通；
在所述充电阶段开始时，所述驱动电路在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，以通过所述数据电压为所述储能电路充电，改变所述驱动电路的控制端的电位，直至所述驱动电路控制所述驱动电路的第一端与所述驱动电路的第二端之间断开，以能够进行阈值电压补偿；
在所述第一发光阶段，第一发光控制电路在发光控制信号的控制下，控制第一电压端与驱动电路的第二端之间连通；第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第一端与发光元件的第一极之间连通；驱动电路驱动发光元件发光。
在本公开至少一实施例中，所述像素电路还包括第三复位电路；所述显示周期还包括设置于所述第二重置阶段和所述充电阶段之间的第三重置阶段， 所述驱动方法还包括：
在所述第三重置阶段，第三复位电路在第三复位控制信号的控制下，将第三初始电压端提供的第三初始电压写入所述发光元件的第一极，以控制所述发光元件不发光，并清除残留于所述发光元件的第一极的电荷。
在本公开至少一实施例中，在低频显示时，显示时间段包括刷新帧和保持帧，所述刷新帧为所述显示周期；所述保持帧包括先后设置的第四重置阶段、第五重置阶段、第六重置阶段、第七重置阶段和第二发光阶段；
所述驱动方法还包括：
在所述保持帧，所述控制电路在所述第一控制端提供的第一控制信号的控制下，控制所述驱动电路的控制端与所述第一节点之间断开；
在所述第四重置阶段，第一复位电路在第一复位控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述第一节点；所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通，以将所述第一初始电压写入所述驱动电路的第一端；
在第五重置阶段，第二复位电路在第二复位控制信号的控制下，将第二初始电压端提供的第二初始化电压写入所述第一节点，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通，以将所述第二初始化电压写入所述驱动电路的第一端；
在第六重置阶段，第三复位电路在第三复位控制信号的控制下，将第三初始电压端提供的第三初始电压写入所述发光元件的第一极；
在第七重置阶段，数据写入电路在写入控制信号的控制下，将数据线提供的电压信号写入驱动电路的第二端；
在所述第二发光阶段，第一发光控制电路在发光控制信号的控制下，控制第一电压端与驱动电路的第二端之间连通；第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第一端与发光元件的第一极之间连通；驱动电路驱动发光元件发光。
本公开实施例所述的显示装置包括上述的像素电路。
本公开实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (15)

  1. 一种像素电路，包括发光元件、第一复位电路、控制电路和驱动电路，其中，
    所述第一复位电路分别与第一复位控制端、第一初始电压端和第一节点电连接，用于在所述第一复位控制端提供的第一复位控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述第一节点；
    所述控制电路分别与第一控制端、第二控制端、所述第一节点、所述驱动电路的控制端和所述驱动电路的第一端电连接，用于在所述第一控制端提供的第一控制信号的控制下，控制所述驱动电路的控制端与所述第一节点之间连通，在所述第二控制端提供的第二控制信号的控制下，控制所述第一节点与所述驱动电路的第一端之间连通；
    所述驱动电路的第一端与所述发光元件电连接，所述驱动电路用于驱动所述发光元件发光。
  2. 如权利要求1所述的像素电路，其中，还包括第二复位电路；
    所述第二复位电路分别与第二复位控制端、第二初始电压端和所述第一节点电连接，用于在所述第二复位控制端提供的第二复位控制信号的控制下，将所述第二初始电压端提供的第二初始化电压写入所述第一节点。
  3. 如权利要求1所述的像素电路，其中，还包括储能电路、数据写入电路、第一发光控制电路和第二发光控制电路；
    所述储能电路的第一端与所述驱动电路的控制端电连接，所述储能电路的第二端与第一电压端电连接，所述储能电路用于储存电能；
    所述第一发光控制电路分别与发光控制端、第一电压端和所述驱动电路的第二端电连接，用于在所述发光控制端提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第二端之间连通；
    所述第二发光控制电路分别与所述发光控制端、所述驱动电路的第一端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件的第一极之间连通；
    所述数据写入电路分别与写入控制端、数据线和所述驱动电路的第二端 电连接，用于在所述写入控制端提供的写入控制信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第二端；
    所述发光元件的第二极与第二电压端电连接。
  4. 如权利要求3所述的像素电路，其中，还包括第三复位电路；
    所述第三复位电路分别与第三复位控制端、所述发光元件的第一极与第三初始电压端电连接，用于在所述第三复位控制端提供的第三复位控制信号的控制下，将所述第三初始电压端提供的第三初始电压写入所述发光元件的第一极。
  5. 如权利要求1所述的像素电路，其中，所述第一复位电路包括第一晶体管；
    所述第一晶体管的控制极与所述第一复位控制端电连接，所述第一晶体管的第一极与所述第一初始电压端电连接，所述第一晶体管的第二极与所述第一节点电连接。
  6. 如权利要求1所述的像素电路，其中，所述控制电路包括第二晶体管和第三晶体管；
    所述第二晶体管的控制极与所述第一控制端电连接，所述第二晶体管的第一极与所述第一节点电连接，所述第二晶体管的第二极与所述驱动电路的控制端电连接；
    所述第三晶体管的控制极与所述第二控制端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与所述驱动电路的第一端电连接。
  7. 如权利要求2所述的像素电路，其中，所述第二复位电路包括第四晶体管；
    所述第四晶体管的控制极与所述第二复位控制端电连接，所述第四晶体管的第一极与所述第二初始电压端电连接，所述第四晶体管的第二极与所述第一节点电连接。
  8. 如权利要求3所述的像素电路，其中，所述储能电路包括存储电容，所述第一发光控制电路包括第五晶体管，所述第二发光控制电路包括第六晶体管；所述驱动电路包括驱动晶体管；所述数据写入电路包括第七晶体管；
    所述第五晶体管的控制极与所述发光控制端电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述驱动电路的第二端电连接；
    所述第六晶体管的控制极与所述发光控制端电连接，所述第六晶体管的第一极与所述驱动电路的第一端电连接，所述第六晶体管的第二极与所述发光元件的第一极电连接；
    所述第七晶体管的控制极与所述写入控制端电连接，所述第七晶体管的第一极与所述数据线电连接，所述第七晶体管的第二极与所述驱动电路的第二端电连接；
    所述存储电容的第一端与所述驱动电路的控制端电连接，所述存储电容的第二端与所述第一电压端电连接；
    所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
  9. 如权利要求4所述的像素电路，其中，所述第三复位电路包括第八晶体管；
    所述第八晶体管的控制极与所述第三复位控制端电连接，所述第八晶体管的第一极与所述第三初始电压端电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接。
  10. 一种驱动方法，应用于权利要求1至9中任一权利要求所述的像素电路，显示周期包括先后设置的第一重置阶段和第二重置阶段，所述驱动方法包括：
    在第一重置阶段，第一复位电路在第一复位控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述第一节点；控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通；
    在第二重置阶段，控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通。
  11. 如权利要求10所述的驱动方法，其中，所述像素电路还包括第二复位电路；所述驱动方法还包括：
    在所述第二重置阶段，第二复位电路在第二复位控制信号的控制下，将第二初始电压端提供的第二初始化电压写入所述第一节点。
  12. 如权利要求11所述的驱动方法，其中，所述像素电路还包括储能电路、数据写入电路、第一发光控制电路和第二发光控制电路；所述显示周期还包括设置于所述第二重置阶段之后的充电阶段和第一发光阶段；所述驱动方法还包括：
    在充电阶段，数据写入电路在写入控制信号的控制下，将数据线提供的数据电压写入驱动电路的第二端，所述控制电路在第一控制信号的控制下，控制驱动电路的控制端与第一节点之间连通，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通；
    在所述充电阶段开始时，所述驱动电路在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，以通过所述数据电压为所述储能电路充电，改变所述驱动电路的控制端的电位，直至所述驱动电路控制所述驱动电路的第一端与所述驱动电路的第二端之间断开；
    在所述第一发光阶段，第一发光控制电路在发光控制信号的控制下，控制第一电压端与驱动电路的第二端之间连通；第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第一端与发光元件的第一极之间连通；驱动电路驱动发光元件发光。
  13. 如权利要求12所述的驱动方法，其中，所述像素电路还包括第三复位电路；所述显示周期还包括设置于所述第二重置阶段和所述充电阶段之间的第三重置阶段，所述驱动方法还包括：
    在所述第三重置阶段，第三复位电路在第三复位控制信号的控制下，将第三初始电压端提供的第三初始电压写入所述发光元件的第一极。
  14. 如权利要求13所述的驱动方法，其中，在低频显示时，显示时间段包括刷新帧和保持帧，所述刷新帧为所述显示周期；所述保持帧包括先后设置的第四重置阶段、第五重置阶段、第六重置阶段、第七重置阶段和第二发光阶段；
    所述驱动方法还包括：
    在所述保持帧，所述控制电路在所述第一控制端提供的第一控制信号的控制下，控制所述驱动电路的控制端与所述第一节点之间断开；
    在所述第四重置阶段，第一复位电路在第一复位控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述第一节点；所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通，以将所述第一初始电压写入所述驱动电路的第一端；
    在第五重置阶段，第二复位电路在第二复位控制信号的控制下，将第二初始电压端提供的第二初始化电压写入所述第一节点，所述控制电路在第二控制信号的控制下，控制第一节点与驱动电路的第一端之间连通，以将所述第二初始化电压写入所述驱动电路的第一端；
    在第六重置阶段，第三复位电路在第三复位控制信号的控制下，将第三初始电压端提供的第三初始电压写入所述发光元件的第一极；
    在第七重置阶段，数据写入电路在写入控制信号的控制下，将数据线提供的电压信号写入驱动电路的第二端；
    在所述第二发光阶段，第一发光控制电路在发光控制信号的控制下，控制第一电压端与驱动电路的第二端之间连通；第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第一端与发光元件的第一极之间连通；驱动电路驱动发光元件发光。
  15. 一种显示装置，包括如权利要求1至9中任一权利要求所述的像素电路。
CN202280001455.8A 2022-05-26 2022-05-26 像素电路、驱动方法和显示装置 Pending CN117461073A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/095193 WO2023225931A1 (zh) 2022-05-26 2022-05-26 像素电路、驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN117461073A true CN117461073A (zh) 2024-01-26

Family

ID=88918044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001455.8A Pending CN117461073A (zh) 2022-05-26 2022-05-26 像素电路、驱动方法和显示装置

Country Status (2)

Country Link
CN (1) CN117461073A (zh)
WO (1) WO2023225931A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342044B (zh) * 2017-08-15 2020-03-03 上海天马有机发光显示技术有限公司 像素电路、显示面板和像素电路的驱动方法
CN109215585A (zh) * 2018-11-26 2019-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN111354314A (zh) * 2020-03-16 2020-06-30 昆山国显光电有限公司 像素电路、像素电路的驱动方法和显示面板
US11011113B1 (en) * 2020-03-26 2021-05-18 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with global compensation
CN112992071A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US20240105119A1 (en) * 2021-04-23 2024-03-28 Boe Technology Group Co., Ltd. Pixel Circuit, Driving Method Therefor, and Display Apparatus
CN114514573B (zh) * 2021-07-30 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN113838420B (zh) * 2021-08-05 2022-03-18 京东方科技集团股份有限公司 像素电路、显示装置和驱动方法
CN113674690B (zh) * 2021-08-25 2023-04-07 合肥维信诺科技有限公司 像素驱动电路、显示面板、显示装置以及驱动方法

Also Published As

Publication number Publication date
WO2023225931A1 (zh) 2023-11-30

Similar Documents

Publication Publication Date Title
CN110660360B (zh) 像素电路及其驱动方法、显示面板
US20210097931A1 (en) Pixel driving circuit, pixel driving method, display panel and display device
CN109509428B (zh) 像素驱动电路、像素驱动方法和显示装置
CN107871471B (zh) 一种像素驱动电路及其驱动方法、显示装置
US20220375395A1 (en) Resetting control signal generation circuitry, method and module, and display device
CN111933080A (zh) 像素电路、像素驱动方法和显示装置
CN113870786B (zh) 像素电路、驱动发光和显示装置
CN113593475B (zh) 像素电路、驱动方法和显示装置
CN113053297A (zh) 像素电路、像素驱动方法和显示装置
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN113140182B (zh) 像素电路、显示基板、显示面板和像素驱动方法
CN113971930A (zh) 像素电路、驱动方法、显示基板、制作方法和显示装置
WO2023225931A1 (zh) 像素电路、驱动方法和显示装置
CN111681604A (zh) 像素电路、像素驱动方法、显示面板和显示装置
US11710452B2 (en) Pixel circuit, pixel driving method, display panel, and display device
WO2024000325A1 (zh) 像素电路、驱动方法和显示装置
WO2023245675A1 (zh) 像素电路、驱动方法和显示装置
WO2022226733A1 (zh) 像素电路、像素驱动方法和显示装置
WO2023039891A1 (zh) 像素电路、驱动方法和显示装置
WO2023245603A1 (zh) 像素电路、驱动方法和显示装置
CN111968585B (zh) 像素电路、像素驱动方法和显示装置
WO2023178654A1 (zh) 像素电路、像素驱动方法和显示装置
WO2023039893A1 (zh) 像素电路、驱动方法和显示装置
WO2022266875A1 (zh) 像素电路、驱动方法和显示装置
WO2023201616A1 (zh) 像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination