CN117457615A - 覆晶薄膜和显示装置 - Google Patents

覆晶薄膜和显示装置 Download PDF

Info

Publication number
CN117457615A
CN117457615A CN202310099685.9A CN202310099685A CN117457615A CN 117457615 A CN117457615 A CN 117457615A CN 202310099685 A CN202310099685 A CN 202310099685A CN 117457615 A CN117457615 A CN 117457615A
Authority
CN
China
Prior art keywords
binding
sub
terminals
flip chip
chip film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310099685.9A
Other languages
English (en)
Inventor
王家杰
吴晓敏
江应传
鲜于文旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202310099685.9A priority Critical patent/CN117457615A/zh
Priority to US18/474,859 priority patent/US20240258227A1/en
Publication of CN117457615A publication Critical patent/CN117457615A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16168—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种覆晶薄膜和显示装置；该覆晶薄膜通过使基材包括第一绑定部和第二绑定部，使第二绑定部中的第一子部相对第一绑定部的外轮廓内凹和/或外凸，则可以在基材边缘增加设置绑定端子的空间，和/或通过设置镂空部，使第二绑定部中的第二子部包括基材围成镂空部的内边缘部分，在基材的镂空部的内边缘增加设置绑定端子的空间，从而增加了基材中可以设置绑定端子的空间，使得在保证覆晶薄膜的大小时，可以增加绑定端子之间的间距，相应的增加导电胶之间的间距，避免导电胶之间的间距过小出现短路，且在保证绑定端子之间的间距时，可以减小覆晶薄膜，使覆晶薄膜和显示面板采用同一掩模版制备，提高显示器件的制备效率，减小成本。

Description

覆晶薄膜和显示装置
技术领域
本申请涉及显示技术领域，尤其是涉及一种覆晶薄膜和显示装置。
背景技术
现有显示器件为了减小边框，会将COF(chip on Film，覆晶薄膜)设置在显示面板的背面，通过将显示面板的端子设置在背面对覆晶薄膜进行绑定，实现显示器件的正常工作。但在覆晶薄膜的设计中，由于导电线的工艺限制，端子只能沿着覆晶薄膜的边缘进行设置，导致端子设置较为密集。在将覆晶薄膜上的端子与显示面板上的端子进行绑定时，覆晶薄膜上的端子和显示面板上的端子之间的导电胶之间的间距较小，可能会出现短路的问题，且由于覆晶薄膜需要单独设计，需要尽量减小覆晶薄膜的尺寸以减少覆晶薄膜占用的产能，但这会进一步减小导电胶之间的间距，导致制备导电胶的难度增大，短路的可能性增大。
所以，现有显示器件存在覆晶薄膜上设置端子的空间较小所导致的导电胶之间容易出现短路的技术问题。
发明内容
本申请实施例提供一种覆晶薄膜和显示装置，用以缓解现有显示器件存在覆晶薄膜上设置端子的空间较小所导致的导电胶之间容易出现短路的技术问题。
本申请实施例提供一种覆晶薄膜，该覆晶薄膜包括对应显示面板绑定位置的显示绑定区，所述覆晶薄膜包括：
基材；
绑定端子，设置于所述基材的一侧；
其中，在所述显示绑定区，所述基材包括第一绑定部和第二绑定部，所述第一绑定部和所述第二绑定部上均设有绑定端子；
所述第一绑定部包括所述基材的外边缘的一部分；
所述第二绑定部包括第一子部，所述第一子部包括所述基材的外边缘的另一部分，所述第一绑定部具有外轮廓，所述第一子部相对所述第一绑定部的所述外轮廓内凹和/或外凸；和/或所述基材还包括镂空部，所述第二绑定部包括第二子部，所述第二子部包括所述基材围成所述镂空部的内边缘部分。
在一些实施例中，所述第二绑定部包括至少一所述第一子部，所述第一子部相对所述第一绑定部的外轮廓内凹，所述第一子部包括凹槽，部分所述绑定端子沿所述凹槽的侧边设置于所述第二绑定部上。
在一些实施例中，所述第二绑定部包括多个所述第一子部，多个所述第一子部包括至少两开口方向相反的所述凹槽，且位于所述第一绑定部相邻两侧的所述凹槽在所述第一绑定部的任一侧上的投影存在间距。
在一些实施例中，所述第一子部对应的所述基材的边缘至少部分呈锯齿形，部分所述绑定端子设置于所述锯齿形的边缘对应的所述第二绑定部上。
在一些实施例中，多个所述第一子部包括相对所述第一绑定部的所述外轮廓外凸的凸出部和相对所述第一绑定部的所述外轮廓内凹的凹陷部。
在一些实施例中，多个所述第一子部包括多个所述凸出部和多个所述凹陷部，多个所述凸出部和多个所述凹陷部在沿所述第一绑定部的所述外轮廓的方向上交替设置，多个所述第一子部的边缘的形状呈波浪形。
在一些实施例中，所述镂空部包括多个通孔，所述第二绑定部包括多个所述第二子部，所述第二子部环绕所述通孔设置，部分所述绑定端子环绕所述通孔的边缘设置于所述第二子部，所述第一绑定部环绕所述第二子部设置，部分所述绑定端子设置于所述第一绑定部远离所述第二子部的一侧。
在一些实施例中，相邻两所述通孔之间的间距至少大于两所述绑定端子的宽度。
同时，本申请实施例提供一种显示装置，该显示装置包括：
显示面板，包括衬底和驱动电路层，所述驱动电路层设置于所述衬底一侧，所述显示面板包括信号端子；
覆晶薄膜，设置于所述衬底远离所述驱动电路层的一侧，所述覆晶薄膜包括对应所述显示面板绑定位置的显示绑定区，所述覆晶薄膜包括基材和绑定端子，所述绑定端子设置于所述基材的一侧，其中，在所述显示绑定区，所述第一绑定部和所述第二绑定部上均设有绑定端子；所述第一绑定部包括所述基材的外边缘的一部分；所述第二绑定部包括第一子部，所述第一子部包括所述基材的外边缘的另一部分，所述第一绑定部具有外轮廓，所述第一子部相对所述第一绑定部的所述外轮廓内凹和/或外凸；和/或所述基材还包括镂空部，所述第二绑定部包括第二子部，所述第二子部包括所述基材围成所述镂空部的内边缘部分；
导电胶，连接所述信号端子和所述绑定端子。
在一些实施例中，所述显示装置还包括绝缘胶，所述绝缘胶设置于所述导电胶靠近所述基材的一侧。
在一些实施例中，所述绝缘胶与所述导电胶对应设置，且所述绝缘胶的宽度大于所述导电胶的宽度。
有益效果：本申请提供一种覆晶薄膜和显示装置；该覆晶薄膜包括对应显示面板绑定位置的显示绑定区，覆晶薄膜包括基材和绑定端子，绑定端子设置于基材的一侧，其中，在显示绑定区，基材包括第一绑定部和第二绑定部，第一绑定部和第二绑定部上均设有绑定端子；第一绑定部包括基材的外边缘的一部分；第二绑定部包括第一子部，所述第一子部包括基材的外边缘的另一部分，第一绑定部具有外轮廓，第一子部相对第一绑定部的外轮廓内凹和/或外凸；和/或基材还包括镂空部，第二绑定部包括第二子部，第二子部包括基材围成镂空部的内边缘部分。本申请通过使基材包括第一绑定部和第二绑定部，使第二绑定部中的第一子部相对第一绑定部的外轮廓内凹和/或外凸，则可以在基材边缘增加设置绑定端子的空间，和/或通过设置镂空部，使第二绑定部中的第二子部包括基材围成镂空部的内边缘部分，在基材的镂空部的内边缘增加设置绑定端子的空间，从而增加了基材中可以设置绑定端子的空间，使得在保证覆晶薄膜的大小时，可以增加绑定端子之间的间距，相应的增加导电胶之间的间距，避免导电胶之间的间距过小出现短路，且在保证绑定端子之间的间距时，可以减小覆晶薄膜，使覆晶薄膜和显示面板采用同一掩模版制备，提高显示器件的制备效率，减小成本。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有显示器件的示意图。
图2为本申请实施例提供的覆晶薄膜的第一种示意图。
图3为本申请实施例提供的覆晶薄膜的第二种示意图。
图4为本申请实施例提供的覆晶薄膜的第三种示意图。
图5为本申请实施例提供的覆晶薄膜的第四种示意图。
图6为本申请实施例提供的覆晶薄膜的第五种示意图。
图7为本申请实施例提供的显示装置的第一种示意图。
图8为本申请实施例提供的显示装置的第二种示意图。
图9为本申请实施例提供的显示面板和覆晶薄膜采用同一掩模版的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，针对现有采用压合方式绑定COF的显示器件会存在压合过程对显示器件内部走线产生损伤的问题，现有显示器件会采用背面绑定的技术绑定COF。具体的，现有显示器件会在显示面板11的背面露出第一端子111，然后将覆晶薄膜12绑定在显示面板11的背面。如图1中的(b)所示，由于导电线的工艺限制，第二端子121只能设置在覆晶薄膜12的边缘，且覆晶薄膜12需要为柔性电路板13保留一侧进行绑定，第二端子121只能设置在覆晶薄膜12的三侧，然后通过信号线123将第二端子121和芯片122连接。相应的，如图1中的(a)所示，第一端子111会分布在显示面板11的边缘。如图1中的(c)所示，在覆晶薄膜12和显示面板11绑定时，会采用导电胶14对第一端子111和第二端子121进行绑定。但由于第二端子121设置的较为密集，相邻导电胶14之间的间距较小，可能出现短路的问题，且由于覆晶薄膜需要单独设计，需要尽量减小覆晶薄膜的尺寸以减少覆晶薄膜占用的产能，但这会进一步减小导电胶之间的间距，导致制备导电胶的难度增大，短路的可能性增大。所以，现有显示器件存在覆晶薄膜上设置端子的空间较小所导致的导电胶之间容易出现短路的技术问题。
本申请实施例针对上述技术问题，提供一种覆晶薄膜和显示装置，用以缓解上述技术问题。
如图2至图4所示，本申请实施例提供一种覆晶薄膜，该覆晶薄膜2包括对应显示面板绑定位置的显示绑定区251，所述覆晶薄膜2包括：
基材21；
绑定端子22，设置于所述基材21的一侧；
其中，在所述显示绑定区251，所述基材21包括第一绑定部211和第二绑定部212，所述第一绑定部211和所述第二绑定部212上均设有绑定端子22；
所述第一绑定部211包括所述基材21的外边缘的一部分；
所述第二绑定部212包括第一子部212b，所述第一子部212b包括所述基材21的外边缘的另一部分，所述第一绑定部211具有外轮廓25，所述第一子部212b相对所述第一绑定部211的所述外轮廓25内凹(如图3所示)和/或外凸(如图4所示)；和/或所述基材21还包括镂空部213，所述第二绑定部212包括第二子部212a，所述第二子部212a包括所述基材21围成所述镂空部213的内边缘部分(如图2所示)。
本申请实施例提供一种覆晶薄膜，该覆晶薄膜通过使基材包括第一绑定部和第二绑定部，使第二绑定部中的第一子部相对第一绑定部的外轮廓内凹和/或外凸，则可以在基材边缘增加设置绑定端子的空间，和/或通过设置镂空部，使第二绑定部中的第二子部包括基材围成镂空部的内边缘部分，在基材的镂空部的内边缘增加设置绑定端子的空间，从而增加了基材中可以设置绑定端子的空间，使得在保证覆晶薄膜的大小时，可以增加绑定端子之间的间距，相应的增加导电胶之间的间距，避免导电胶之间的间距过小出现短路，且在保证绑定端子之间的间距时，可以减小覆晶薄膜，使覆晶薄膜和显示面板采用同一掩模版制备，提高显示器件的制备效率，减小成本。
需要说明的是，第一绑定部的外轮廓是指沿环绕第一绑定部的最外侧的框，具体的，如图2所示，在第一绑定部211的最外侧为规则的矩形时，第一绑定部的外轮廓为矩形框，如图3所示，第一绑定部211的最外侧存在向内的凹陷时，环绕第一绑定部的最外侧的框仍然为矩形，则第一绑定部的外轮廓仍然为矩形框；同理，对于图4至6中的设计，第一绑定部的外轮廓仍然为矩形框。
需要说明的是，基材包括第一绑定部、第二绑定部和镂空部，但在实际制备过程中，第一绑定部、第二绑定部和镂空部为一体设置，并不存在界线或者拼接的拼接线，且基材的第一绑定部可以延伸至电路绑定区，因此，图2中将第二绑定部212外的其他部分均标示为第一绑定部211。
具体的，相较于当前显示器件只能增加覆晶薄膜的大小从而增加导电胶之间的间距，或者通过减少绑定端子的数量或者相邻绑定端子之间的间距从而减小覆晶薄膜的尺寸。本申请实施例通过增加基材中可以设置绑定端子的空间，可以增加导电胶之间的间距，避免导电胶之间发生短路，且可以在保证导电胶不出现短路的同时，减小覆晶薄膜的尺寸，无需减少绑定端子的数量或者相邻绑定端子之间的间距，从而能够兼顾导电胶之间的间距和覆晶薄膜的尺寸，且可以通过增加绑定端子的数量提高显示器件的分辨率。
在一种实施例中，如图3所示，所述第二绑定部212包括至少一所述第一子部212b，所述第一子部212b相对于所述第一绑定部211的外轮廓25内凹，所述第一子部212b包括凹槽，部分所述绑定端子22沿所述凹槽的侧边设置于所述第二绑定部212上。通过使第二绑定部第一子部，使第一子部包括凹槽，使得基材上形成有内陷的凹槽，则基材的边缘上可以设置绑定端子的空间增加，从而可以保证或者增加绑定端子之间的间距的同时，减小覆晶薄膜的尺寸，兼顾导电胶之间的间距和覆晶薄膜的尺寸。
具体的，从图3中可以看到，第一子部中凹槽的三侧均可以设置绑定端子，相较于当前直线设计中仅能设置一个绑定端子，本申请实施例通过凹槽的设计可以增加绑定端子的设置空间，增加绑定端子之间的间距，从而增加了导电胶之间的距离，避免导电胶之间的间距过小出现短路，提高显示器件的良率；且可以在保证绑定端子的间距时，减小覆晶薄膜的尺寸，使覆晶薄膜和显示面板采用同一掩模版制备，提高显示器件的制备效率，减小成本。
在一种实施例中，所述第二绑定部包括多个第一子部，多个第一子部包括至少两开口方向相反的所述凹槽，且位于所述第一绑定部相邻两侧的所述凹槽在所述第一绑定部的任一侧上的投影存在间距。通过将凹槽设置在第一绑定部的至少两侧，进一步增加基材上可以设置绑定端子的空间，且使位于第一绑定部相邻两侧的凹槽在第一绑定部的任一侧的投影存在间距，则可以避免位于基材两侧的凹槽之间接触，导致无法设置绑定端子，设置绑定端子的空间较小的问题，进一步增加了可以设置绑定端子的空间，从而可以提高绑定端子之间的间距，保证或者提高导电胶之间的间距，减小覆晶薄膜的尺寸，使覆晶薄膜和显示面板采用同一掩模版制备，提高显示器件的制备效率，减小成本。
具体的，上述实施例以凹槽设置在第一绑定部的至少两侧为例进行了详细说明，但本申请实施例不限于此，例如可以使凹槽设置在第一绑定部的三侧。同时，可以理解的是，对于第二绑定部的其他设计，例如第二绑定部包括凸起时，也可以将凸起设置在第一绑定部的多个侧边上。
在一种实施例中，所述凹槽的任意一侧设有所述绑定端子；或者在与所述凹槽两侧的所述绑定端子的连线垂直的方向上，所述凹槽的侧面设有多个所述绑定端子。通过在凹槽的任意一侧设置绑定端子，或者在凹槽的一侧设置多个绑定端子，使绑定端子可以设置在凹槽的侧面，增大绑定端子设置的空间，使位于第一绑定部的绑定端子的数量减少，可以增大绑定端子之间的间距，在减小覆晶薄膜时，绑定端子之间的间距仍然较大，避免导电胶出现短路，提高显示器件的良率。
具体的，如图3所示，可以看到凹槽的三侧均设有第二绑定端子222，由于原有显示器件中覆晶薄膜没有凹槽，在凹槽对应区域仅能设置一个绑定端子，而本申请中的凹槽三侧均设有绑定端子，使得覆晶薄膜中可以设置绑定端子的空间增大，且将多个绑定端子设置在凹槽侧，可以减少设置于第一绑定部的绑定端子的数量，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
具体的，在设置第二绑定端子时，可以使凹槽的宽度大于绑定端子的长度，使得绑定端子可以沿横向和纵向设置，增大设置绑定端子的空间，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
具体的，在设置绑定端子时，可以在凹槽的一侧设置多个绑定端子，则可以减少设置于第一绑定部的绑定端子的数量，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
在一种实施例中，在所述第一绑定部的一侧，所述第二绑定部包括至少两个凹槽，且相邻所述凹槽之间的间距大于所述绑定端子的宽度。通过在第一绑定部的一侧设置至少两个凹槽，可以进一步增加设置绑定端子的空间，通过使相邻凹槽之间的间距大于绑定端子的宽度，则可以在相邻凹槽之间设置绑定端子，进一步增加设置绑定端子的空间，进而可以增加绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率，且可以保证或者增加绑定端子之间的间距的同时，减小覆晶薄膜的尺寸。
具体的，上述实施例以第一绑定部的一侧设置至少两个凹槽为例进行说明。可以理解的是，第一绑定部的一侧可以设置多个凹槽，例如第一绑定部的一侧可以设置三个凹槽。同时，可以理解的是，对于第二绑定部包括凸起或者其他结构的设计，可以在第一绑定部的一侧设置多个凸起或者其他结构。
在一种实施例中，如图4所示，所述第一子部212b相对所述第一绑定部211的外轮廓25向外凸出，所述第一子部212b包括凸起，部分所述绑定端子22沿所述凸起的侧边设置于所述第二绑定部212内。通过使第二绑定部包括凸起，使得基材上形成有凸出的凸起，则基材的边缘上可以设置绑定端子的空间增加，从而可以保证或者增加绑定端子之间的间距的同时，减小覆晶薄膜的尺寸，兼顾导电胶之间的间距和覆晶薄膜的尺寸。
具体的，所述凸起的任意一侧边缘设有所述绑定端子；或者在与所述凸起两侧的所述绑定端子的连线垂直的方向上，所述凸起的边缘设有多个绑定端子。
具体的，如图4所示，可以看到凸起的三个边缘均设有第二绑定端子222，相较于当前显示器件中覆晶薄膜不设置凸起，在凸起对应区域仅能设置一个绑定端子，而本申请中的凸起三个边缘均设有绑定端子，使得覆晶薄膜中可以设置绑定端子的空间增大，且将多个绑定端子设置在凸起侧，可以减少设置于第一绑定部的绑定端子的数量，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
具体的，在第二绑定部设置绑定端子时，可以使凸起的宽度大于绑定端子的长度，使得绑定端子可以沿横向和纵向设置，增大设置绑定端子的空间，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
具体的，在设置绑定端子时，还可以在凸起的一侧边缘设置多个绑定端子，则可以减少设置于第一绑定部的绑定端子的数量，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
在一种实施例中，如图5所示，所述第一子部212b对应所述基材21的边缘至少部分呈锯齿形，部分所述绑定端子22设置于所述锯齿形的边缘对应的所述第二绑定部212上。通过使第一子部对应基材的边缘至少部分呈锯齿形，使得基材上形成有异型的边缘，则基材的边缘上可以设置绑定端子的空间增加，从而可以保证或者增加绑定端子之间的间距的同时，减小覆晶薄膜的尺寸，兼顾导电胶之间的间距和覆晶薄膜的尺寸。
具体的，在设置锯齿形的第一子部时，可以使呈锯齿形的第一子部位于第一绑定部的外轮廓内，如图5所示，还可以使呈锯齿形的第一子部位于第一绑定部的外轮廓外，还可以使呈锯齿形的第一子部存在位于第一绑定部的外轮廓内的部分和位于第一绑定部的外轮廓外的部分。
具体的，呈锯齿形的第一子部的任意一个齿的边缘设有绑定端子，或者在呈锯齿形的第一子部的一个齿上设有多个绑定端子。通过在呈锯齿形的第一子部的任意一个齿的边缘设置绑定端子，或者在呈锯齿形的第一子部的一个齿上设置多个绑定端子，使绑定端子可以设置在呈锯齿形的第二绑定部的边缘，增大绑定端子设置的空间，使位于第一绑定部的绑定端子的数量减少，可以增大绑定端子之间的间距，在减小覆晶薄膜时，绑定端子之间的间距仍然较大，避免导电胶出现短路，提高显示器件的良率。
具体的，如图5所示，可以看到呈锯齿形的第一子部212b的两个齿上均设有第二绑定端子222，相较于当前显示器件中覆晶薄膜不设置呈锯齿形的第二绑定部，在呈锯齿形的第二绑定部对应区域仅能设置单个绑定端子，本申请实施例中通过在基材中设置呈锯齿形的第一子部，使呈锯齿形的第一子部的各齿上均设有绑定端子，使得覆晶薄膜中可以设置绑定端子的空间增大，且将多个绑定端子设置在齿边缘，减少设置于本体部分的绑定端子的数量，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
具体的，在设置绑定端子时，使呈锯齿形的第一子部的宽度大于绑定端子的长度，使得第一子部可以沿横向设置，增大设置绑定端子的空间，增大绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
在一种实施例中，多个所述第一子部包括相对所述第一绑定部的所述外轮廓外凸的凸出部和相对所述第一绑定部的所述外轮廓内凹的凹陷部。通过使第二绑定部包括相对所述第一绑定部的所述外轮廓外凸的凸出部和相对所述第一绑定部的所述外轮廓内凹的凹陷部，使得基材上边缘可以通过凸出部和凹陷部增加设置绑定端子的空间，从而可以保证或者增加绑定端子之间的间距的同时，减小覆晶薄膜的尺寸，兼顾导电胶之间的间距和覆晶薄膜的尺寸。
在一种实施例中，如图6所示，多个所述第一子部212b包括多个所述凸出部和多个所述凹陷部，多个所述凸出部和多个所述凹陷部在沿所述第一绑定部211的所述外轮廓25的方向上交替设置，多个所述第一子部212b的边缘的形状呈波浪形。所述第一子部212b中相对第一绑定部211的外轮廓25向外凸出的部分与所述第一子部212b中沿所述第一绑定部211向内凹陷的部分连接。通过使多个第一子部212b包括多个凸出部和凹陷部，并使上述两部分连接，使多个第一子部212b的边缘形成为波浪形，使得绑定端子可以设置在波浪形的第二绑定部的边缘，则基材的边缘上可以设置绑定端子的空间增加，从而可以保证或者增加绑定端子之间的间距的同时，减小覆晶薄膜的尺寸，兼顾导电胶之间的间距和覆晶薄膜的尺寸。
针对使第二绑定部设置在基材的边缘仍然存在绑定端子之间的间距较小导致导电胶容易短路的技术问题。在一种实施例中，如图2所示，所述镂空部213包括通孔，所述第二子部212a2环绕所述通孔设置，部分所述绑定端子22环绕所述通孔的边缘设置于所述第二子部212a，所述第一绑定部211环绕所述第二子部212a设置，部分绑定端子22设置于所述第一绑定部211远离所述第二子部212a的一侧。通过使基材形成通孔，使通孔可以暴露出显示面板上的端子，实现显示面板与覆晶薄膜的连接，则在设置绑定端子时，通孔的四周均可以设置绑定端子，增大绑定端子设置的空间，则可以增大绑定端子之间的间距，在减小覆晶薄膜时，绑定端子之间的间距仍然较大，避免导电胶出现短路，提高显示器件的良率。
具体的，可以在通孔的一侧或者多侧设置绑定端子，使得位于第一绑定部的绑定端子的数量减少，增大绑定端子之间的间距，在减小覆晶薄膜时，绑定端子之间的间距仍然较大，避免导电胶出现短路，提高显示器件的良率。
在一种实施例中，所述镂空部包括多个通孔，所述第二绑定部包括多个第二子部，所述第二子部环绕所述通孔设置，部分所述绑定端子环绕所述通孔的边缘设置于所述第二子部，所述第一绑定部环绕所述第二子部设置，部分所述绑定端子设置于所述第一绑定部远离所述第二子部的一侧。通过使镂空部包括多个通孔，则可以进一步增加绑定端子设置的空间，相应的增大绑定端子之间的间距，在减小覆晶薄膜时，绑定端子之间的间距仍然较大，避免导电胶出现短路，提高显示器件的良率。
在一种实施例中，相邻两通孔之间的间距至少大于两个绑定端子的宽度。通过使相邻两通孔之间的间距至少大于两个绑定端子的宽度，使得相邻两通孔之间可以设置多个绑定端子，进一步增加绑定端子设置的空间，相应的增大绑定端子之间的间距，在减小覆晶薄膜时，绑定端子之间的间距仍然较大，避免导电胶出现短路，提高显示器件的良率。
在一种实施例中，如图2所示，所述绑定端子22包括第一绑定端子221和第二绑定端子222，所述第一绑定端子221设置于所述第一绑定部211，所述第二绑定端子222设置于所述第二绑定部212，所述第一绑定端子221和所述第二绑定端子222之间存在间距。通过使第一绑定端子和第二绑定端子之间存在间距，避免第一绑定端子和第二绑定端子接触导致绑定端子之间出现短路。
具体的，所述第二绑定端子222环绕所述通孔设置，且所述第二绑定端子222与所述第一绑定端子221之间存在间距。通过使第二绑定端子环绕通孔设置，使得位于第一绑定部的第一绑定端子的数量减少，增大第一绑定端子之间的间距，避免导电胶出现短路，提高显示器件的良率。
需要说明的是，第一绑定端子和第二绑定端子是为了说明位于第一绑定部和第二绑定部的绑定端子的设置方式，并不限定第一绑定端子和第二绑定端子的形状和结构，仅限定绑定端子的位置，位于第一绑定部的绑定端子为第一绑定端子，位于第二绑定部的绑定端子为第二绑定端子。
针对覆晶薄膜上的端子与显示面板上的端子通过导电胶连接时，可能存在导电胶与信号走线短路的问题。在一种实施例中，如图2所示，所述覆晶薄膜2还包括：
信号走线23，设置于所述基材21与所述绑定端子22之间，所述信号走线23的一端与所述绑定端子22连接；
驱动芯片24，设置于所述信号走线23远离所述基材21的一侧，且所述驱动芯片24与所述信号走线23的另一端连接；
其中，所述信号走线23包括第一信号走线231和第二信号走线232，所述第一信号走线231与所述第一绑定端子221连接，所述第二信号走线232与所述第二绑定端子222连接，所述第一信号走线231设置于所述第二信号走线232远离所述第二绑定端子222的一侧。通过使第一信号走线设置于第二信号走线远离第二绑定端子的一侧，使得在覆晶薄膜上的端子与显示面板上的端子连接时，不会出现导电胶与信号走线交叉导致短路的问题，提高显示器件的良率。
在一种实施例中，如图2所示，所述覆晶薄膜2还包括对应柔性电路板绑定位置的电路板绑定区252。
同时，本申请实施例提供一种显示装置，该显示装置包括如上述实施例任一所述的覆晶薄膜。
如图2至图4、图7、图8所示，本申请实施例提供一种显示装置，该显示装置4包括：
显示面板3，包括衬底32和驱动电路层33，所述驱动电路层33设置于所述衬底32一侧，所述显示面板3包括信号端子31；
覆晶薄膜2，设置于所述衬底32远离所述驱动电路层33的一侧，所述覆晶薄膜2包括对应所述显示面板3绑定位置的显示绑定区251，所述覆晶薄膜2包括基材21和绑定端子22，所述绑定端子22设置于所述基材21的一侧，其中，在所述显示绑定区251，所述基材21包括第一绑定部211和第二绑定部212，所述第一绑定部211和所述第二绑定部212上均设有绑定端子22；所述第一绑定部211包括第一子部212b，所述第一子部212b包括所述基材21的外边缘的一部分；所述第一子部212b包括所述基材21的外边缘的另一部分，所述第一绑定部211具有外轮廓25，所述第二绑定部212相对所述第一绑定部211的所述外轮廓25内凹(如图3所示)和/或外凸(如图4所示)；和/或所述基材21还包括镂空部213，所述第二绑定部212包括第二子部212a，所述第二子部212a包括所述基材21围成所述镂空部213的内边缘部分(如图2所示)；
导电胶41，连接所述信号端子31和所述绑定端子22。
本申请实施例提供一种显示装置，该显示装置包括显示面板、覆晶薄膜和导电胶，该覆晶薄膜通过使基材包括第一绑定部和第二绑定部，使第二绑定部中的第一子部相对第一绑定部的外轮廓内凹和/或外凸，则可以在基材边缘增加设置绑定端子的空间，和/或通过设置镂空部，使第二绑定部中的第二子部包括基材围成镂空部的内边缘部分，在基材的镂空部的内边缘增加设置绑定端子的空间，从而增加了基材中可以设置绑定端子的空间，使得在保证覆晶薄膜的大小时，可以增加绑定端子之间的间距，相应的增加导电胶之间的间距，避免导电胶之间的间距过小出现短路，且在保证绑定端子之间的间距时，可以减小覆晶薄膜，使覆晶薄膜和显示面板采用同一掩模版制备，提高显示器件的制备效率，减小成本。
在一种实施例中，所述显示面板包括显示区、弯折区和绑定区，所述覆晶薄膜的面积小于或者等于所述弯折区和所述绑定区的面积之和。通过使覆晶薄膜的面积小于或者等于弯折区和绑定区的面积之和，则可以在制备显示装置时，使得覆晶薄膜占用弯折区和绑定区的空间，提高显示装置的制备效率，降低成本。
具体的，从上述实施例可知，本申请实施例可以增大绑定端子之间的间距，则可以减小覆晶薄膜的尺寸，在形成覆晶薄膜时，在同一大小的掩膜版中，可以制备更多覆晶薄膜。进一步的，如图9所示，可以将显示面板3和覆晶薄膜2处于同一掩模版51下进行制备，通过切割线对显示面板3和覆晶薄膜2进行切割得到单个显示面板3和覆晶薄膜2，减少成本。
在一种实施例中，如图7所示，所述绑定端子22包括第一绑定端子221和第二绑定端子222，所述第一绑定端子221设置于所述第一绑定部211，所述第二绑定端子222设置于所述第二绑定部212；
所述信号端子31包括第一信号端子311和第二信号端子312，所述第一信号端子311沿所述第一绑定部211的边缘设置，所述第二信号端子312沿所述镂空部213的边缘设置，且在所述覆晶薄膜与所述显示面板3贴附时，所述第二信号端子312外露。通过使得第二信号端子能够外露，则在信号端子与绑定端子连接时，能够通过导电胶对两者进行连接，便于显示面板和覆晶薄膜的连接。
针对导电胶可能与信号走线接触出现短路导致信号干扰的技术问题。在一种实施例中，所述显示装置还包括绝缘胶，所述绝缘胶设置于所述导电胶靠近所述基材的一侧。通过设置绝缘层，将绝缘层设置在导电胶靠近基材的一侧，则即使导电胶与信号走线交叉，由于绝缘胶的隔断，避免了导电胶与信号走线的短路。
在一种实施例中，所述绝缘胶与所述导电胶对应设置，且所述绝缘胶的宽度大于所述导电胶的宽度。通过使得绝缘胶对应导电胶设置，且绝缘胶的宽度大于导电胶的宽度，则可以对导电胶进行隔绝，避免导电胶与信号走线出现短路，提高显示装置的良率。
在一种实施例中，如图7所示，所述显示装置4还包括柔性电路板42，所述柔性电路板42与覆晶薄膜连接。
根据上述实施例可知：
本申请实施例提供一种覆晶薄膜和显示装置；该覆晶薄膜包括对应显示面板绑定位置的显示绑定区，覆晶薄膜包括基材和绑定端子，绑定端子设置于基材的一侧，其中，在显示绑定区，基材包括第一绑定部和第二绑定部，第一绑定部和第二绑定部上均设有绑定端子；第一绑定部包括基材的外边缘的一部分；第二绑定部包括第一子部，所述第一子部包括基材的外边缘的另一部分，第一绑定部具有外轮廓，第一子部相对第一绑定部的外轮廓内凹和/或外凸；和/或基材还包括镂空部，第二绑定部包括第二子部，第二子部包括基材围成镂空部的内边缘部分。本申请通过使基材包括第一绑定部和第二绑定部，使第二绑定部中的第一子部相对第一绑定部的外轮廓内凹和/或外凸，则可以在基材边缘增加设置绑定端子的空间，和/或通过设置镂空部，使第二绑定部中的第二子部包括基材围成镂空部的内边缘部分，在基材的镂空部的内边缘增加设置绑定端子的空间，从而增加了基材中可以设置绑定端子的空间，使得在保证覆晶薄膜的大小时，可以增加绑定端子之间的间距，相应的增加导电胶之间的间距，避免导电胶之间的间距过小出现短路，且在保证绑定端子之间的间距时，可以减小覆晶薄膜，使覆晶薄膜和显示面板采用同一掩模版制备，提高显示器件的制备效率，减小成本。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种覆晶薄膜和显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (11)

1.一种覆晶薄膜，其特征在于，包括对应显示面板绑定位置的显示绑定区，所述覆晶薄膜包括：
基材；
绑定端子，设置于所述基材的一侧；
其中，在所述显示绑定区，所述基材包括第一绑定部和第二绑定部，所述第一绑定部和所述第二绑定部上均设有绑定端子；
所述第一绑定部包括所述基材的外边缘的一部分；
所述第二绑定部包括第一子部，所述第一子部包括所述基材的外边缘的另一部分，所述第一绑定部具有外轮廓，所述第一子部相对所述第一绑定部的所述外轮廓内凹和/或外凸；和/或所述基材还包括镂空部，所述第二绑定部包括第二子部，所述第二子部包括所述基材围成所述镂空部的内边缘部分。
2.如权利要求1所述的覆晶薄膜，其特征在于，所述第二绑定部包括至少一所述第一子部，所述第一子部相对所述第一绑定部的外轮廓内凹，所述第一子部包括凹槽，部分所述绑定端子沿所述凹槽的侧边设置于所述第二绑定部上。
3.如权利要求2所述的覆晶薄膜，其特征在于，所述第二绑定部包括多个所述第一子部，多个所述第一子部包括至少两开口方向相反的所述凹槽，且位于所述第一绑定部相邻两侧的所述凹槽在所述第一绑定部的任一侧上的投影存在间距。
4.如权利要求2所述的覆晶薄膜，其特征在于，所述第一子部对应的所述基材的边缘至少部分呈锯齿形，部分所述绑定端子设置于所述锯齿形的边缘对应的所述第二绑定部上。
5.如权利要求1所述的覆晶薄膜，其特征在于，多个所述第一子部包括相对所述第一绑定部的所述外轮廓外凸的凸出部和相对所述第一绑定部的所述外轮廓内凹的凹陷部。
6.如权利要求5所述的覆晶薄膜，其特征在于，多个所述第一子部包括多个所述凸出部和多个所述凹陷部，多个所述凸出部和多个所述凹陷部在沿所述第一绑定部的所述外轮廓的方向上交替设置，多个所述第一子部的边缘的形状呈波浪形。
7.如权利要求1所述的覆晶薄膜，其特征在于，所述镂空部包括多个通孔，所述第二绑定部包括多个所述第二子部，所述第二子部环绕所述通孔设置，部分所述绑定端子环绕所述通孔的边缘设置于所述第二子部，所述第一绑定部环绕所述第二子部设置，部分所述绑定端子设置于所述第一绑定部远离所述第二子部的一侧。
8.如权利要求7所述的覆晶薄膜，其特征在于，相邻两所述通孔之间的间距至少大于两所述绑定端子的宽度。
9.一种显示装置，其特征在于，包括：
显示面板，包括衬底和驱动电路层，所述驱动电路层设置于所述衬底一侧，所述显示面板包括信号端子；
覆晶薄膜，设置于所述衬底远离所述驱动电路层的一侧，所述覆晶薄膜包括对应所述显示面板绑定位置的显示绑定区，所述覆晶薄膜包括基材和绑定端子，所述绑定端子设置于所述基材的一侧，其中，在所述显示绑定区，所述第一绑定部和所述第二绑定部上均设有绑定端子；所述第一绑定部包括所述基材的外边缘的一部分；所述第二绑定部包括第一子部，所述第一子部包括所述基材的外边缘的另一部分，所述第一绑定部具有外轮廓，所述第一子部相对所述第一绑定部的所述外轮廓内凹和/或外凸；和/或所述基材还包括镂空部，所述第二绑定部包括第二子部，所述第二子部包括所述基材围成所述镂空部的内边缘部分；
导电胶，连接所述信号端子和所述绑定端子。
10.如权利要求9所述的显示装置，其特征在于，所述显示装置还包括绝缘胶，所述绝缘胶设置于所述导电胶靠近所述基材的一侧。
11.如权利要求10所述的显示装置，其特征在于，所述绝缘胶与所述导电胶对应设置，且所述绝缘胶的宽度大于所述导电胶的宽度。
CN202310099685.9A 2023-01-31 2023-01-31 覆晶薄膜和显示装置 Pending CN117457615A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310099685.9A CN117457615A (zh) 2023-01-31 2023-01-31 覆晶薄膜和显示装置
US18/474,859 US20240258227A1 (en) 2023-01-31 2023-09-26 Chip on films and display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310099685.9A CN117457615A (zh) 2023-01-31 2023-01-31 覆晶薄膜和显示装置

Publications (1)

Publication Number Publication Date
CN117457615A true CN117457615A (zh) 2024-01-26

Family

ID=89587936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310099685.9A Pending CN117457615A (zh) 2023-01-31 2023-01-31 覆晶薄膜和显示装置

Country Status (2)

Country Link
US (1) US20240258227A1 (zh)
CN (1) CN117457615A (zh)

Also Published As

Publication number Publication date
US20240258227A1 (en) 2024-08-01

Similar Documents

Publication Publication Date Title
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
CN109976051B (zh) 显示面板
CN100456444C (zh) 布线基板及其制造方法和半导体器件及其制造方法
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP2000068444A (ja) 半導体装置
CN118759747A (zh) 显示面板
CN105807514B (zh) 一种显示装置
CN110299073A (zh) 一种显示面板、柔性连接件和显示装置
CN112133201B (zh) 一种阵列基板、显示面板和显示装置
US6976854B2 (en) Arrangement for connecting the terminal contacts of an electronic component to a printed circuit board and conductor support for such an arrangement
TW202206899A (zh) 顯示面板
CN210181359U (zh) 显示面板
KR100413027B1 (ko) 테이프 캐리어 패키지 및 테이프 캐리어 패키지의 제조방법
CN117457615A (zh) 覆晶薄膜和显示装置
CN110993676B (zh) 一种显示面板和显示器件
JPH04280667A (ja) 高集積半導体装置
CN113556867A (zh) 柔性电路板、显示面板以及显示面板的制备方法
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
CN220752682U (zh) 一种薄膜触控面板及电子设备
JP4388168B2 (ja) 樹脂成形基板
JP7475944B2 (ja) コンデンサデバイス、パワーユニット及びコンデンサデバイスの製造方法
JPH0443327A (ja) 液晶表示装置
CN115240545B (zh) 显示面板
CN220755129U (zh) 柔性电路板、显示模组及显示装置
CN217983333U (zh) 一种贴片式so23c半导体分立器件的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination