CN117441235B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117441235B
CN117441235B CN202380012112.6A CN202380012112A CN117441235B CN 117441235 B CN117441235 B CN 117441235B CN 202380012112 A CN202380012112 A CN 202380012112A CN 117441235 B CN117441235 B CN 117441235B
Authority
CN
China
Prior art keywords
metal layer
protrusion
semiconductor device
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202380012112.6A
Other languages
English (en)
Other versions
CN117441235A (zh
Inventor
中山佑介
田口晶英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Priority claimed from PCT/JP2023/020639 external-priority patent/WO2024042809A1/ja
Publication of CN117441235A publication Critical patent/CN117441235A/zh
Application granted granted Critical
Publication of CN117441235B publication Critical patent/CN117441235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

能够面朝下安装的芯片尺寸封装型的半导体装置(1)具备：半导体衬底(32)；形成在半导体衬底(32)上的半导体层(40)；形成于半导体层(40)的纵向场效应晶体管(10)；球形的凸点电极，形成在半导体层(40)的表面侧，高度为100μm以上；及多层结构的金属层(30)，与半导体衬底(32)的背面侧的整面接触而形成；金属层(30)中的最厚的第1金属层(30a)以构成金属层(30)的金属种类中延展性最高的第1金属为主成分；第1金属层(30a)厚度是8μm以上；在半导体层(40)的平面视图中，在金属层(30)的外周具备向半导体衬底(32)的背面侧下方突出的突起(50)；在突起(50)的截面视图中，具备突起(50)的宽度为5μm以上的部位。

Description

半导体装置
技术领域
本公开涉及半导体装置，特别涉及芯片尺寸封装型的半导体装置。
背景技术
在纵向场效应晶体管中要求具有球形的凸点电极(Bump electrode)。
专利文献
专利文献1：日本特许第5073992号公报
发明内容
发明要解决的课题
在专利文献1中，公开了在具有球形的凸点电极的纵向场效应晶体管中在背面具备2μm左右的厚度的电极金属的构造。在具有球形的凸点电极的纵向场效应晶体管中，有时形成在背面的电极金属上的突起(毛刺)在超声波清洗后脱落而成为与其他零件的短路原因。
用来解决课题的手段
为了解决上述的课题，有关本公开的半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，其特征在于，具备：半导体衬底；半导体层，形成在上述半导体衬底上；纵向场效应晶体管，形成于上述半导体层；球形的凸点电极，形成在上述半导体层的表面侧，高度为100μm以上；以及多层结构的金属层，与上述半导体衬底的背面侧的整面接触而形成；上述金属层中的最厚的第1金属层以构成上述金属层的金属种类中延展性最高的第1金属为主成分，上述第1金属层的厚度是8μm以上，在上述半导体层的平面视图中，在上述金属层的外周具备向上述半导体衬底的背面侧下方突出的突起(毛刺)；在上述突起的截面图中，具备上述突起的宽度为5μm以上的部位。
根据该结构，能够将在将半导体装置单片化的过程中形成的金属层的突起(毛刺)以宽度较粗的构造稳定地形成，能够避免半导体装置受到超声波清洗那样的冲击时突起(毛刺)脱落而成为短路原因。
发明效果
本公开的目的在于，提供一种在具备球形的凸点电极的同时使导通电阻较低、而且对于超声波清洗等的冲击具有耐受性的半导体装置。
附图说明
图1是表示有关实施方式1的半导体装置的构造的一例的截面示意图。
图2是表示有关实施方式1的半导体装置的构造的一例的平面示意图。
图3A是有关实施方式1的纵向场效应晶体管的大致单位结构的平面示意图。
图3B是有关实施方式1的纵向场效应晶体管的大致单位结构的立体示意图。
图4是表示有关实施方式1的半导体装置的制造工序的一部分的流程图。
图5是有关实施方式1的半导体装置的立体SEM像。
图6A是有关实施方式1的比较例1的半导体装置的截面SEM像。
图6B是有关实施方式1的比较例1的半导体装置的截面SEM像。
图7A是有关实施方式1的比较例1的半导体装置的平面电子显微镜像。
图7B是有关实施方式1的比较例1的半导体装置的平面电子显微镜像。
图8A是表示有关实施方式1的半导体装置的单片化工序的一时点的截面示意图。
图8B是表示有关实施方式1的半导体装置的单片化工序的一时点的截面示意图。
图8C是表示有关实施方式1的半导体装置的单片化工序的一时点的截面示意图。
图8D是表示有关实施方式1的半导体装置的单片化工序的一时点的截面示意图。
图8E是表示有关实施方式1的半导体装置的单片化工序的一时点的截面示意图。
图8F是表示有关实施方式1的半导体装置的单片化工序的一时点的截面示意图。
图9A是有关实施方式1的半导体装置的截面SEM像。
图9B是表示图9A的白框部分的放大图，是有关实施方式1的半导体装置的截面SEM像。
图10是有关实施方式1及实施方式1的比较例1的半导体装置的截面SEM像和突起在超声波清洗实施后的脱落率。
图11是有关实施方式1的比较例2的半导体装置的截面SEM像和突起在超声波清洗实施后的脱落率。
图12A是有关实施方式1的半导体装置的截面SEM像。
图12B是有关实施方式1的半导体装置的截面SEM像。
图13是将有关实施方式1的半导体装置面朝下安装时的截面SEM像。
具体实施方式
以下，参照附图说明有关本公开的一技术方案的半导体装置的具体例。这里表示的实施方式均表示本公开的一具体例。因而，在以下的实施方式中表示的数值、形状、构成要素、构成要素的配置及连接形态仅是一例，其主旨并不是限定本公开。此外，各图是示意图，并不一定是严密地图示。在各图中，对于实质上相同的结构赋予相同的标号，省略或简略化了重复的说明。
(实施方式1)
[1.半导体装置的构造]
有关本公开的纵向场效应晶体管10的构造，以单重(single)结构为例进行说明。但是，为了享受本公开的效果，单重结构并不是必须的，也可以是双重(dual)结构的纵向场效应晶体管，也可以是三重(triple)以上的结构的纵向场效应晶体管。
图1是表示半导体装置1的构造的一例的截面图。图2是其平面图，半导体装置1的大小、形状、焊盘的配置仅是一例。图1是图2的I－I的切断面。此外，图2中所示的S、G、D分别表示源极、栅极、漏极的凸点电极(Bump electrode)。
如图1及图2所示，半导体装置1具有半导体层40、金属层30和形成在半导体层40内的纵向场效应晶体管10(以下也简单称作晶体管10)。在半导体层40的平面视图中，半导体层40具有活性区域A1。活性区域A1是以源极电极11的电位为基准，在对栅极电极(未图示)施加了阈值以上的电压时形成反转层而将作为导通沟道的区域全部内包的最小限度的范围。
在半导体层40的平面视图中，半导体层40具有将栅极电极内包而对活性区域A1的导通进行控制的控制区域A2。此外，具有包括漏极上拉区域38在内的导通漏极区域A3，上述漏极上拉区域38将后述的漏极区域(半导体衬底32)与半导体层40的表面侧导通。
半导体层40通过将半导体衬底32和低浓度杂质层33层叠而构成。半导体衬底32被配置在半导体层40的背面侧，由包含第1导电型的杂质的第1导电型的硅构成。低浓度杂质层33被配置在半导体层40的表面侧，与半导体衬底32接触而形成，包含浓度比半导体衬底32的第1导电型的杂质的浓度低的第1导电型的杂质，是第1导电型。
低浓度杂质层33例如可以通过外延生长形成在半导体衬底32上。另外，低浓度杂质层33也是晶体管10的漂移层，在本说明书中有时也称作漂移层。
金属层30与半导体层40的背面侧接触而形成，形成在半导体层40的背面侧的整面上。金属层30是多层结构，包括第1金属层30a以及与第1金属层30a接触并在半导体装置1的背面侧露出的第2金属层30b。
第1金属层30a至少为8μm以上的厚度，是在多层结构中最厚的金属层。进而，第1金属层30a以在形成金属层30的金属种类中延展性最大的第1金属为主成分。第1金属例如可以是银(Ag)或铜(Cu)。
第2金属层30b以延展性比第1金属小的第2金属为主成分。第2金属例如可以是镍(Ni)。另外，在金属层30(第1金属层30a及第2金属层30b)中，也可以微量地含有在金属材料的制造工序中作为杂质混入的金属以外的元素。
在金属层30形成有朝向半导体衬底32的背面侧下方突出的突起50。在平面视图中，突起50沿着金属层30的外周而形成(参照图5)。在突起50中含有作为第1金属层30a的主成分的第1金属。关于突起50的详细情况在后面叙述。另外，在图1中图示的突起50并不一定正确地表现了第1金属与第2金属的成分比。
如图1及图2所示，在低浓度杂质层33的活性区域A1中，形成有体区域(bodyregion)18，该体区域18包含与第1导电型不同的第2导电型的杂质。在体区域18中，形成有包含第1导电型的杂质的源极区域14、栅极导体15及栅极绝缘膜16。栅极导体15、栅极绝缘膜16分别形成在多个栅极沟槽17的内部，所述栅极沟槽17从半导体层40的上表面贯通体区域18而形成至达到低浓度杂质层33的一部分的深度。源极电极11包含部分12和部分13，部分12经由部分13而与源极区域14及体区域18连接。栅极导体15是被埋入在半导体层40的内部的埋入栅极电极，经由设置在控制区域A2中的未图示的栅极电极与球形的栅极凸点电极119电连接。
源极电极11的部分12是与球形的源极凸点电极111接合的层，作为非限定性的一例，可以由包含镍、钛、钨、钯中的某1种以上的金属材料构成。对于部分12的表面可以施以金等的镀层。
源极电极11的部分13是将部分12与半导体层40连接的层，作为非限定性的一例，可以由包含铝、铜、金、银中的某1种以上的金属材料构成。
在低浓度杂质层33内的漏极导通区域A3中，以到达半导体衬底32的深度形成有漏极上拉区域38。漏极上拉区域38是包含浓度比低浓度杂质层33中的第1导电型的杂质的浓度高的第1导电型的杂质的层。
漏极电极81的部分82是与球形的漏极凸点电极181接合的层，作为非限定性的一例，可以由包含镍、钛、钨、钯中的某1种以上的金属材料构成。对于部分82的表面可以施以金等的镀层。
漏极电极81的部分83是将部分82与半导体层40连接的层，作为非限定性的一例，可以由包含铝、铜、金、银中的某1种以上的金属材料构成。
通过晶体管10的上述结构，半导体衬底32作为晶体管10的漏极区域发挥功能。有时低浓度杂质层33的与半导体衬底32相接的一侧的一部分也作为漏极区域发挥功能。此外，金属层30作为晶体管10的漏极电极发挥功能。
如图1所示，体区域18被具有开口的层间绝缘层34覆盖，设有穿过层间绝缘层34的开口而与源极区域14连接的源极电极11的部分13。层间绝缘层34及源极电极11的部分13被具有开口的钝化层35覆盖，设有穿过钝化层35的开口而与源极电极11的部分13连接的部分12。球形的源极凸点电极111穿过钝化层35的开口而与源极电极11的部分12接触连接而设置。
漏极上拉区域38被具有开口的层间绝缘层34覆盖，设有穿过层间绝缘层34的开口而与漏极上拉区域38连接的漏极电极81的部分83。层间绝缘层34及漏极电极81的部分83被具有开口的钝化层35覆盖，设有穿过钝化层35的开口而与漏极电极81的部分83连接的部分82。球形的漏极凸点电极181穿过钝化层35的开口而与漏极电极81的部分82接触连接而设置。
将各个源极电极11及漏极电极81穿过钝化层35的开口而在半导体装置1的表面上部分地露出的区域分别称作源极焊盘、漏极焊盘。源极凸点电极111、漏极凸点电极181分别与源极焊盘、漏极焊盘各自接触连接而设置。在图1中虽然没有图示，但同样栅极凸点电极119其栅极电极(未图示)与在半导体装置1的表面上部分地露出的栅极焊盘接触连接而设置。
源极凸点电极111、栅极凸点电极119、漏极凸点电极181典型的是球形。在本说明书中凸点电极是球形，也包含完全的球状的一部分被切掉或缺损的形状。此外，典型的是，在平面视图中源极焊盘、栅极焊盘、漏极焊盘为相同大小的圆形。
球形的凸点电极首先将球状、同径的焊料球载置在各个焊盘上，进行热处理(回流)从而使与各个焊盘接触的部分熔融而形成。凸点电极的形状根据分别接触连接的焊盘的直径以及在形成后所希望的高度(从钝化层35的上表面观察的各个凸点电极的高度h[μm])来选择。在本实施方式1中，如图1所示，在平面视图中各凸点电极的直径r1[μm]比对应的焊盘的直径(钝化层35的开口的直径r2[μm])大。在图2所示的平面视图中，将各焊盘用虚线表示。
在半导体装置1中，例如第1导电型为N型，第2导电型为P型，源极区域14、半导体衬底32、低浓度杂质层33及漏极上拉区域38是N型半导体，并且体区域18是P型半导体。
此外，在半导体装置1中，例如也可以第1导电型为P型，第2导电型为N型，源极区域14、半导体衬底32、低浓度杂质层33及漏极上拉区域38是P型半导体，并且体区域18是N型半导体。
在以下的说明中，设为晶体管10是第1导电型为N型、第2导电型为P型的所谓N沟道型晶体管的情况，对半导体装置1的导通动作进行说明。
[2.纵向场效应晶体管的动作]
图3A及图3B分别是在半导体装置1的半导体层40内在X方向及Y方向上反复形成的晶体管10的大致单位结构的平面图及立体图。在图3A及图3B中，为了容易理解而没有图示半导体衬底32、源极电极11。另外，Y方向是与半导体层40的上表面平行且栅极沟槽17延伸的方向。此外，X方向是指与半导体层40的上表面平行且与Y方向正交的方向。
如图3A及图3B所示，在晶体管10中，具备将体区域18与源极电极11电连接的连接部18a。连接部18a是体区域18中的没有形成源极区域14的区域，包含与体区域18相同的第2导电型的杂质。源极区域14和连接部18a沿着Y方向交替地且周期性地反复配置。
在半导体装置1中，在对漏极电极81施加高电压并对源极电极11施加低电压，以源极电极11为基准对栅极电极(栅极导体15)施加阈值以上的电压的情况下，在体区域18中的栅极绝缘膜16的附近形成反转层，其成为导通沟道。结果，以漏极电极81－漏极上拉区域38－半导体衬底32－金属层30－半导体衬底32－低浓度杂质层33－形成在体区域18的导通沟道－源极区域14－源极电极11这样的路径流过主电流，半导体装置1成为导通状态。另外，在该导通路径中的低浓度杂质层33与体区域18的接触面存在PN结，作为体二极管发挥功能。此外，由于该主电流流过金属层30，所以通过使金属层30变厚，主电流路径的截面积扩大，能够减小半导体装置1的导通电阻。
[3.半导体装置的单片化和突起的形成]
然后，与半导体装置1的制造过程一起，对在半导体装置1的金属层30的外周上具备的突起50的形成进行说明。
在图4中简单地表示了本实施方式1的半导体装置1的制造工序。之后被单片化而成为半导体装置1的各个纵向场效应晶体管的结构以阵列状被形成在硅晶片(Siliconwafer)上直到工序501。
接着，在工序502中，形成源极、漏极、栅极各自的凸点电极。在凸点电极的形成中，首先，将球状的焊料球分别载置在源极焊盘、漏极焊盘、及栅极焊盘上，然后进行热处理而形成。
接着，在工序503中，将硅晶片(如果以之后被单片化的各个半导体装置1来看，相当于半导体衬底32)的背面侧薄化加工。接着，在工序504中，在硅晶片的被薄化加工后的背面整面形成多层结构的金属层30。在金属层30中可以包括第1金属层30a和第2金属层30b。第1金属层30a以8μm以上的厚度形成，以使其在多层结构的金属层30中最厚。第2金属层30b例如可以是小于1μm的厚度。
接着，在工序505中对于硅晶片进行使用了刀片的切割，将各个半导体装置1单片化。此时，与硅晶片一起，在工序504中形成在硅晶片的背面整面的金属层30也被切断，但被刀片物理性地挤压的金属层30沿着半导体装置1的侧面而延伸。因此，在被单片化的半导体装置1的金属层30的外周，形成朝向半导体装置1的背面侧下方(－Z方向)延伸的突起(所谓的毛刺)50。
在图5中表示了本实施方式1的半导体装置1的从金属层30的露出面侧观察的立体SEM像。由于在半导体装置1的背面整面具备金属层30，所以以被单片化的半导体装置1来看，突起50跨金属层30的外周4边的全长而形成。突起50被形成是因为使用刀片进行工序505中的半导体装置1的单片化。在本公开中，工序505使用了刀片的切割是重要的。以下说明其理由。
例如，除了使用了刀片的切割以外，还有使用了激光的切割。在使用激光的情况下，需要防止由于激光照射而飞散的半导体材料或金属种类的飞散物(所谓的碎屑)附着在半导体装置上。因此，通常在半导体装置的表面预先覆盖防止碎屑附着的保护膜。但是，在本实施方式1的半导体装置1中，以具有一定的高度的球形的形状具备凸点电极(源极凸点电极111、栅极凸点电极119、漏极凸点电极181)。因此，将用来防止碎屑附着的保护膜以充分地覆盖包含凸点电极在内的半导体装置1的表面的方式来制膜是困难的。
本发明的发明人研究发现，如果凸点电极的高度超过100μm，则对于在现有技术中通常使用的保护膜而言，将半导体装置1的表面充分地覆盖是困难的。本公开以具备100μm以上的高度的凸点电极的半导体装置1为对象。因而，在单片化中不得不实施使用刀片的切割。因此，避免在金属层30形成突起50是非常困难的。
此外，在将半导体装置1安装到安装基板的前后的阶段中，根据除去附着的异物的目的，有时对于半导体装置1实施超声波清洗。如果对于半导体装置1赋予超声波清洗那样的冲击，则有时不仅是异物，形成于金属层30的外周的突起50也从金属层30被物理地分离。
在图6A、图6B中表示本实施方式1的比较例1中的突起500的截面SEM像。比较例1是金属层30的厚度为3μm的情况下形成的突起500的例子。在截面视图中，图6A及图6B所示的突起500的宽度都低于5μm。如后所述，在截面视图中，突起500如果宽度低于5μm，则有由于超声波清洗那样的冲击而从金属层30物理地分离的趋向。
即使是图6A或图6B所示的形状的突起500，通过超声波清洗而沿着半导体装置1的外周4边全部均匀地脱落的情况也不多。典型的是，在各处发生不脱落而与金属层30连续相连的部分。结果，突起500如图7A或图7B所示，在外观上看作为绳状的半游离体500a残留在有关比较例1的半导体装置(金属层30)上的情况较多。图7A、图7B是对在本实施方式1的比较例1中形成的突起500实施超声波清洗后的从金属层30的露出面侧观察的光学显微镜像。
如图7A、图7B所示，有时未脱落而以绳状残留的半游离体500a在安装有比较例1的半导体装置的安装基板中，与相邻于有关比较例1的半导体装置的其他零件(未图示)接触而形成不希望有的导通路径。此外，在安装有比较例1的半导体装置的安装基板中，有可能半游离体500a因某种原因从有关比较例1的半导体装置脱落，成为使与有关比较例1的半导体装置无关的其他零件彼此短路的原因。
考慮到这样的情况，本发明的发明人开发了在截面视图中能够将宽度较宽的突起50再现性良好地形成的结构，使得即使突起50被施加超声波清洗那样的冲击也不会从金属层30离开而能稳定地与金属层30连续连接。
即，一种半导体装置1，是能够面朝下安装的芯片尺寸封装型的半导体装置1，具备：半导体衬底32；低浓度杂质层33，形成在半导体衬底32上；纵向场效应晶体管10，在将半导体衬底32和低浓度杂质层33一起称作半导体层40时，形成于半导体层40；球形的凸点电极(源极凸点电极111、栅极凸点电极119、漏极凸点电极181)，形成在半导体层40的表面侧，高度为100μm以上；以及多层结构的金属层30，与半导体衬底32的背面侧的整面接触而形成；金属层30中的最厚的第1金属层30a以在构成金属层30的金属种类中延展性最高的第1金属为主成分；第1金属层30a其厚度为8μm以上；在半导体层40的平面视图中，在金属层30的外周具备向半导体衬底32的背面侧下方突出的突起(毛刺)50；在突起50的截面视图中，具备突起50的宽度为5μm以上的部位。
如果是这样的构造，则在工序505中，被刀片物理地挤压的金属层30的大致全部的部分为第1金属层30a。即，能够使半导体装置1所具有的突起50以形成第1金属层30a的第1金属为主成分而构成。第1金属由于在构成金属层30的金属中延展性最大，所以对于物理性的外压能够柔软地变形。此外，由于第1金属层30a具有8μm以上的厚度，所以对于物理性的外压能够柔软地变形的余地较大，能够将突起50做成在超声波清洗的冲击下不脱落的、宽度较宽的形状。
使用图8A至图8F，说明在本实施方式1中突起50成为宽度较宽的形状。图8A至图8F是阶段性且示意性地表示工序505中的单片化的状况的图。硅晶片预先被粘贴在切割载片700上，将刀片600配置到在硅晶片上以阵列状形成的半导体装置1彼此之间。另外，在图8C～图8F中图示的突起50(在图8C～图8F中没有被分配标号)并不一定被正确地表现了第1金属和第2金属的成分比。
如图8A所示，刀片600向－Z方向下降，一边旋转且前进，一边将硅晶片及金属层30切断。如图8B所示，在本实施方式1中，由于第1金属层30a较厚、此外第1金属的延展性较大，所以在刀片600到达最低点之前金属层30处于被物理性地挤压的状态。切割载片700由于原本是具有柔性的原材料，所以不会破损。
图8C示意地表示了刀片600达到了最低点。此时，由于刀片600的前端将第2金属层30b贯通，所以在该阶段半导体装置1被单片化。但是，被挤压的金属层30(第1金属层30a)以反映刀片600的前端的形状的方式向Z方向及X方向柔软地变形。特别是，第1金属层30a以反映了刀片600的前端的带有圆度的形状的方式在X方向上变形是重要的，因为有该变形，所以能够使突起50的宽度较宽。另外，第2金属层30b在维持与第1金属层30a的层叠的状态下改变露出面的法线方向。
在第1金属层30a较薄的情况下，即使刀片600到达最低点，第1金属层30a也几乎没有被物理性地挤压而变形的余地，而简单反映了刀片600的一直线状的侧面，不能得到使突起50的宽度较宽那样的作用。在第1金属的延展性较小的情况下也是同样的。
图8D和图8E是表示将刀片600向+Z方向上拉的途中的示意图，但此时第1金属层30a被牵涉到刀片600的上拉，有产生也被向半导体层40侧面拉回的部分的情况。在被单片化的半导体装置1中，结果如图8F所示，在金属层30的外周形成突起50。
在图9A、图9B中表示作为本实施方式1的典型例的突起50的截面SEM像。图9B是将图9A所示的白框部分放大的图。使用图9B，将在截面视图中观察突起50的构造时的定义明确化。在图9B中例示了包含X方向和Z方向的截面视图，但只要是突起50的截面，也可以是与此不同方向的截面。
图9B中的虚线A是半导体衬底32与金属层30的界面。半导体衬底32典型的是硅。半导体衬底32与金属层30的界面比较平坦，因而虚线A在截面视图中可被看作是凹凸较少的一直线状。
图9B中的虚线B是第1金属层30a与第2金属层30b的大致的界面。第1金属层30a与第2金属层30b的严格的界面不如半导体衬底32与金属层30的界面平坦的情况较多，有时在截面视图中第1金属层30a与第2金属层30b的界面很难说是一直线状。但是，为了方便可以将虚线B设置为与虚线A平行且在X方向上在尽量多的部分处经过由于第1金属与第2金属的差异引起的对比度的差变大的地方。
另外，在本实施方式1的半导体装置1(图9B)中，由于第1金属层30a与半导体衬底32接触，所以虚线A与虚线B之间的Z方向的距离是第1金属层30a的厚度。此外，在图9B中，作为参考使用灰色的实线表示第1金属层30a与第2金属层30b的实际的界面，但其是沿着由于第1金属与第2金属的差异引起的对比度的差变大的地方的线。
图9B中的虚线C是第2金属层30b的－Z方向上的露出面。在截面视图中，第2金属层30b的露出面和第1金属层30a与第2金属层30b的界面同样，有时很难说是一直线状。但为方便起见，可以将虚线C设置为，与虚线A及虚线B平行且在X方向上在尽量多的部分处经过第2金属层30b在－Z方向上露出的地方。因而，虚线B与虚线C之间的Z方向的距离是第2金属层30b的厚度。
图9B中的虚线D是半导体层40的侧面。半导体层40的侧面可以在与金属层30的界面附近被构成金属层30的金属将一部分覆盖，但如果朝向+Z方向离开金属层30，则都显现仅半导体层40露出的侧面。半导体层40的侧面在与金属层30的界面附近被构成金属层30的金属将一部分覆盖，这是因为在工序505中的切割时，受到刀片600的Z方向上的挤压或拉回、或者此时的刀片600的旋转方向的影响，有时构成金属层30的金属被向+Z方向卷回。
图9B中的实线E是定义突起50的根部的位置的基准。在突起50的内侧，第2金属层30b的露出面的法线方向是经过从－Z方向向其他方向(在图9B中是－X方向)变化的部位并与虚线A平行的线。
图9B中的实线F是定义突起50的长度的最低点。即，是经过突起50在－Z方向上所到达最下方的部位并与实线E平行的线。在本公开中，将实线E与实线F之间的Z方向上的距离定义为该突起50的长度。
图9B中的实线G是定义突起50的内侧的位置的基准。在突起50的内侧，第2金属层30b的露出面的法线方向是经过从－Z方向向其他方向(在图9B中是－X方向)变化的部位并与实线E正交的线。在图9B中，如果将实线G向+Z方向延长，则与作为半导体层40的侧面的虚线D大致一致，但虚线D与实线G既可以一致也可以不一致。
图9B中的实线H是定义突起50的外侧的位置的基准。实线H是在突起50的外侧经过距半导体层40的侧面(虚线D)在与半导体层40的侧面正交的方向(X方向)上最远离的部位并与实线G平行的线。在本公开中，将实线G与实线H之间的X方向上的距离定义为该突起50的宽度、或突起50的根部的宽度。
在本公开中，设在金属层30这一用语中包含突起50。但是，对于称作在金属层30中与半导体层40在Z方向上被标准地层叠的范围的情况而言，不包含突起50。即，金属层30中与半导体层40在Z方向上被标准地层叠的范围，是指在与定义突起50的内侧的位置的基准(实线G)或半导体层40的侧面(虚线D)在X方向上比较时，相比其位于靠半导体装置1的内侧的部分而言更靠半导体装置1的内侧的范围。例如，在图9B中，相当于处于比实线G靠半导体装置1的内侧的范围。
突起50这一用语所指的是金属层30中的处于比定义突起50的内侧的位置的基准更靠外侧的部分。在图9B中，是比实线G靠外侧的部分，必然包含比实线E向－Z方向突出的部分。此外，突起50这一用语中也包含将半导体层40的侧面(虚线D)一部分覆盖的金属部分。
为了使突起50具有对于超声波清洗那样的冲击的耐受性，优选的是使在截面视图中根部的宽度较宽。在图10中，作为本实施方式1的一例，表示了在第1金属层30a中使用银(Ag)、变更Ag的膜厚时形成的突起50的形状。此外，表示了对各自实施超声波清洗后的突起50的脱落发生率。水平1是没有对第2金属层30b制膜而作为第1金属层30a的Ag在半导体装置1的背面侧露出的情况。水平2是使用小于1μm的厚度的镍(Ni)作为第2金属层30b、其中作为第1金属层30a的Ag的厚度为3μm的比较例1的情况。
Ag是在金属中延展性最高的金属之一，Ni的延展性比Ag低。因此，具备容易使如图8A至图8F所示在截面视图中的突起50的宽度较宽的条件。但是，如图10所示，作为第1金属层30a的Ag的厚度为3μm的情况下(比较例1)，通过工序505中的单片化而形成的突起50的宽度是2.4μm，是对于冲击而言脆弱的形状。超声波清洗后的突起50的脱落发生率是19％，结果是不能排除在安装后突起50成为短路原因的可能性。
相对于此，如果作为第1金属层30a的Ag的厚度为8μm，则不论是水平1还是水平2，突起50的宽度都稳定成为5.0μm以上，也看不到超声波清洗后的脱落发生。有作为第1金属层30a的Ag的厚度越厚则突起50的宽度也越粗的趋势。即，超声波清洗后的突起50的脱落与第2金属层30b的有无或第2金属层30b的厚度无关，可以说只要第1金属层30a的厚度有8μm以上就能够防止。因而，优选的是与第2金属层30b的有无及厚度无关而第1金属层30a的厚度为8μm以上。
在图11中，作为本实施方式1的比较例2，表示了在第1金属层30a中使用厚度10μm的镍(Ni)、在没有对第2金属层30b制膜而作为第1金属层30a的Ni在半导体装置1的背面侧露出的情况下形成的突起50的形状。此外，还表示了此时实施超声波清洗后的突起50的脱落发生率。
Ni在金属中延展性不是特别高。因此，尽管说有10μm的厚度，但通过工序505中的单片化而形成的突起50的宽度仅有1.0μm左右，是对于冲击而言脆弱的形状。超声波清洗后的突起50的脱落发生率较高为69％，结果是在安装后突起50成为短路原因的可能性较高。
因而，为了使突起50充分地具有对于超声波清洗那样的冲击的耐受性，半导体装置1优选的是，与半导体衬底32的背面侧的整面接触而形成的多层结构的金属层30中的最厚的第1金属层30a以在构成金属层30的金属中延展性最高的第1金属为主成分，第1金属层30a的厚度为8μm以上。在这样的形状的情况下，能够使在工序505的单片化后出现的突起50的宽度稳定地为5μm以上的较宽的尺寸。
将典型例(图9B)与比较例1(图6A及图6B)进行对比来说明本实施方式1的突起50所显现的特征。如所说明的在本实施方式1中形成的突起50的宽度稳定地为5μm以上的粗细。宽度较宽是因为，在本实施方式1中形成的突起50在截面视图中是突起50的根部的第1金属层30a比半导体层40的侧面(在图9B中是虚线D)向外侧隆起的形状。
此外，根据图9B，在突起50的截面视图中，突起50是前端成为半导体衬底32的背面侧下方(－Z方向)的最低点的形状。相对于此，在比较例1的图6A中，突起50向－Z方向不是一直线状而是弯弯曲曲，因此突起50的前端与－Z方向的最低点不一致。如果突起50向－Z方向不是一直线状而是弯弯曲曲，则突起50的表面从所有的方向受到超声波清洗的冲击，脱落的可能性变高，因此不被优选。
此外，根据图9B，在突起50的截面视图中，在从突起50的根部到前端的区间中，在朝向前端(半导体装置1的背面侧下方)的方向上，突起50的宽度一旦缩小后不会具有再次增加的部分。相对于此，在比较例1的图6B中，是在突起500的根部的宽度较细的同时、在朝向最低点的方向上具有宽度变宽之处的形状。即，在比较例1(图6B)中，是突起500的根部的宽度较细的形状，对于超声波清洗那样的冲击而言特别脆弱。
如在图9B中用灰色的实线表示那样，在本实施方式1中，在突起50中也维持金属层30的多层结构。在本公开中，在半导体层40的平面视图中，将面向半导体装置1的中央的一侧称作内侧，将面向半导体装置1的外周的一侧称作外侧，但可知厚度小于1μm的第2金属层30b在突起50的内侧侧面露出，第1金属层30a在突起50的外侧侧面露出。
这里说明具备第2金属层30b的效果。如前面所述，为了享受本公开的效果，要求在金属层30中以延展性最大的第1金属为主成分的第1金属层30a的厚度最厚而为8μm以上。关于第2金属层30b，既可以具备也可以不具备，此外，即使具备第2金属层30b，其厚度也没有限制。
但是，如具备第2金属层30b，适当地选择第2金属的延展性，则能够得到防止使突起50的长度不必要地变长的效果。如果将图10所示的突起50的形状以水平1和水平2进行比较，则对于作为第2金属层30b使Ni小于1μm并进行了制膜的水平2而言，突起50的长度变短。这是因为，作为第2金属层30b的主成分的第2金属(Ni)的延展性不大，所以在工序505的单片化中，第2金属层30b抑制第1金属层30a不必要地被拉伸。
从防止脱落及避免短路的观点来看，突起50的长度优选的是不要非必要地长。本发明的发明人研究的结果是，当使Ag或Cu以10μm的厚度形成第1金属层30a，进而以与第1金属层30a直接接触并层叠的方式形成第2金属层30b时，只要关于第2金属以使其具有与Ni相同程度的延展性的方式进行选择，那么即使厚度小于1μm，也能够将突起50的长度抑制为小于20μm。
在图10所示的水平2的结果中，突起50的长度全部是小于20μm，不发生超声波清洗后的脱落。因此，突起50的朝向半导体衬底32的背面侧下方突出的长度优选的是小于20μm。
即，优选的是如下的半导体装置1：金属层30具有第2金属层30b；第2金属层30b与第1金属层30a接触并层叠形成；在平面视图中，如果设面向半导体装置1的中央的一侧为内侧，设面向半导体装置1的外周的一侧为外侧，则厚度小于1μm的第2金属层30b在突起50的内侧侧面露出，第1金属层30a在突起50的外侧侧面露出，突起50的朝向半导体衬底32的背面侧下方突出的长度是20μm以下。
而且，如图8A至图8F所示，在工序505中，第1金属层30a被刀片600物理性地挤压出的部分成为突起50的主成分。因此，在使突起50的宽度变宽所需要的第1金属层30a的厚度与突起50的截面视图中的形状所显现的特征之间有相关。以下说明该相关。
在图12A中表示作为本实施方式1的另一典型例的突起50的截面SEM像。图12A所示的构造是通过对半导体装置1进行单片化而形成的突起，该半导体装置1为：作为第1金属层30a使Ag厚度为10μm并进行了制膜、作为与第1金属层30a接触而层叠形成的第2金属层30b使Ni厚度小于1μm并进行了制膜。设使用图9B定义的突起50的宽度为Wb[μm]，设突起50的长度为Hb[μm]，设第1金属层30a的厚度为M1[μm]。
进而，如果设从半导体层40的侧面(虚线D)到朝向半导体装置1的外侧最突出的位置(实线H)的X方向上的距离为L1/2[μm]，则L1可以大致看作是在工序505的单片化中使用的刀片600的宽度。通过配置刀片600，在X方向上从硅晶片去除L1的宽度，如果仅从在刀片600的两侧分别具备的半导体装置1的单侧来看，则残留被削除了L1/2的痕跡。
因而，仅从单侧来看，在工序505中被刀片600物理性地挤压的第1金属层30a的量(在图12A中理解为纸面进深方向是均匀的，这里将量的概念在截面视图下进行讨论)是M1×L1/2[μm2]，这可以看作变形为比突起50的长度的基准(实线E)靠下方的突起50。比实线E靠下方的突起50的形状在截面视图中大致可以理解为三角形，所以形成的突起50的量为Wb×Hb/2。
由于它们应该大致相等，所以M1×L1/2≈Wb×Hb/2的关系成立。因而，大致M1＝Wb×Hb/L1的关系成立。关于突起50的宽度Wb，由于优选为Wb≥5μm的关系，所以在本实施方式1中只要具备第1金属层30a的厚度使得M1≥5×Hb/L1的关系成立即可。只要该关系成立，就能够将突起50稳定地做成宽度较宽的形状。
即，在突起50的截面视图中，在突起50的根部的第1金属层30a比半导体层40的侧面向外侧最隆起的位置，如果设在该位置的在与半导体层40的侧面垂直的方向上从半导体层40的侧面向外侧隆起的长度的2倍为L1[μm]，设突起50的根部的宽度为Wb[μm]，设突起50的长度为Hb[μm]，则第1金属层30a的厚度只要是5×Hb/L1[μm]以上即可。
在图12B中表示将上述的关系更严密地把握的图。在截面视图中，在突起50的外侧侧面，在接近于半导体层40处呈现的弯曲形状可以看作是反映了刀片600的前端的带有圆度的形状。在截面视图中，当使用二次以内的多项式来对接近于半导体层40、从半导体层40的侧面(虚线D)向下方且外侧显现的弯曲形状进行近似时，如果设到该近似曲线成为极小(即微分系数为零)的位置(图12B中的点J)为止的距半导体层40的侧面(虚线D)的距离为L2/2[μm]，则L2可以大致看作是在工序505的单片化中使用的刀片600的宽度。
因而，M1×L2/2≈Wb×Hb/2的关系成立，突起50的宽度Wb优选的是Wb≥5μm的关系，所以优选的是M1≥5×Hb/L2的关系成立。
即，在突起50的截面视图中，金属层30和突起50的外侧侧面具有在半导体层40的侧面上有起点的弯曲形状，如果设从半导体层40的侧面到对弯曲形状进行多项式近似时的近似曲线为极小的位置为止的在与半导体层40的侧面垂直的方向上的距离的2倍为L2[μm]，设突起50的根部的宽度为Wb[μm]，设突起50的长度为Hb[μm]，则第1金属层30a的厚度只要是5×Hb/L2[μm]以上即可。
此外，如果使金属层30较厚，则有时在图4所示的制造工序中，在工序504的对于硅晶片背面进行金属(金属层30)制膜之后硅晶片的翘曲变大。如果硅晶片的翘曲较大，则以后的工序难以进行，所以十分不方便。为了尽量抑制硅晶片的翘曲，在工序503的硅晶片的薄化加工中尽量不使硅晶片薄化是有效的。
根据本发明的发明人研究的结果可知，在金属层30中，在以Ag为主成分形成8μm的厚度的第1金属层30a的情况下，若半导体衬底32的厚度是150μm以上，则能够将在硅晶片中产生的翘曲最大抑制到小于7mm。若硅晶片的翘曲小于7mm，则能够使工序504之后的工序顺畅地进行。
此外，优选的是，在不超过作为半导体装置1所被容许的制品的厚度的范围内将半导体衬底32较厚地保留。作为制品的厚度的上限希望400μm的情况较多。在考虑裕量的情况下，半导体装置1的厚度优选的是390μm以下。
即，本实施方式1的半导体装置1优选的是半导体衬底32的厚度为150μm以上，半导体装置1的厚度为390μm以下。更具体地讲，半导体衬底32的厚度优选的是150μm以上280μm以下。上限280μm是从半导体装置1的厚度上限390μm减去球形的凸点电极的高度的最小值即100μm与金属层30的厚度的最小值即8μm而在考虑到裕量的情况下得到的值。
此外，本实施方式1的半导体装置1其特征在于，球形的凸点电极(源极凸点电极111、栅极凸点电极119、漏极凸点电极181)的高度最小也具备100μm以上。也有要求凸点电极的高度为150μm以上较大的情况，在这样的情况下，有各凸点电极的高度变得比半导体衬底32的厚度大的情况。以下，对各凸点电极的高度变得比半导体衬底32的厚度大的情况下的特征进行说明。
在各凸点电极的高度h[μm]变得比半导体衬底32的厚度大的情况下，如图1及图2所示，典型的是，安装前的各凸点电极的直径r1[μm]比各凸点电极所要接触的各个焊盘的直径r2[μm]大(r1>r2)。但是，根据r1及r2的大小关系及平面视图中的半导体层40的大小，如果将半导体装置1面朝下安装到安装基板上，则有凸点电极从半导体装置1的外周伸出的情况。如果凸点电极从半导体装置1的外周伸出，则与金属层30接触而短路的可能性变高，因此不被优选。对于本实施方式1的半导体装置1而言，图13中示出了将在平面视图中的形状是边长为800μm(0.8mm)的正方形的半导体装置1以面朝下安装在安装基板上之后的截面SEM像。
如图13所示，半导体装置1的凸点电极在向安装基板800的面朝下安装中，在纵向(+Z方向)上以一定量被压扁。结果，凸点电极在横向(±X方向)上被挤压。如果设安装后的凸点电极的直径为r3[μm]，则为r3>r1。在图13所示的半导体装置1中，可知安装前的凸点电极的直径r1是0.26μm，但安装后的凸点电极的直径r3至少扩大到0.29μm。
根据本发明的发明人的研究，可知被从各焊盘向横向挤压的量(r3－r2)最大达到安装前的凸点电极的直径与焊盘直径之差(r1－r2)的5倍。所以，如果设在平面视图中从半导体装置1的各焊盘(源极焊盘、栅极焊盘、漏极焊盘)的外周到各自最接近的半导体层40的外周的距离为d[μm]，则只要预先对于半导体装置1设置各焊盘使得d≥(r3－r2)/2≥5×(r1－r2)/2的关系成立即可。关系式的右边除以2，是因为仅考虑了在截面视图中各凸点电极被挤压的量的单侧。
如果设置各焊盘以使上述的关系成立，则即使在将半导体装置1面朝下安装之后，在平面视图中凸点电极(源极凸点电极111、栅极凸点电极119、漏极凸点电极181)也不会从半导体层40的外周伸出，能够降低短路的可能性。
此外，有时在确保凸点电极的高度150μm以上的同时要求半导体装置1的面积特别小。典型的是，要求在平面视图中使半导体装置1(半导体层40)为边长是800μm(0.8mm)以下的正方形状。另外，如果源极凸点电极111、栅极凸点电极119、漏极凸点电极181这3种凸点电极的形成是必须的，则越是要求使半导体层40为尽可能小的形状的情况，如图2所示半导体装置1做成具备4个凸点电极的正方形状越自然。
为了在半导体装置1的受限的面积中形成相对较大的凸点电极，必须特别注意使得凸点电极彼此不接触。优选的是，在平面视图中，在相邻的凸点电极间至少确保2×d的尺寸。因而，如果在平面视图中半导体层40是边长为L[μm]的正方形状，则由于沿着半导体层40的1边形成两个凸点电极，所以优选的是L≥2×r2+4×d≥10×r1－8×r2的关系成立。
优选的是，对应于所希望的半导体装置1的1边的长度L而选择凸点电极的直径r1或焊盘的直径r2，以使得上述的关系成立。例如，在半导体层40的边长L＝780μm(0.78mm)的制约下，在要求凸点电极的高度h＝190μm的情况下，凸点电极的直径r1大致为260μm。于是，基于上述的关系式，载置凸点电极的焊盘的直径r2优选的是228μm以上。
即，本公开的半导体装置1是能够面朝下安装的芯片尺寸封装型的半导体装置1，优选的是其具备：半导体衬底32；低浓度杂质层33，形成在半导体衬底32上；球形的凸点电极(源极凸点电极111、栅极凸点电极119、漏极凸点电极181)，当将半导体衬底32和低浓度杂质层33一起称作半导体层40时，形成在半导体层40的表面侧，高度为150μm以上；球形的凸点电极的高度比半导体衬底32的厚度大，在半导体层40的平面视图中，半导体层40是边长为L[μm]的正方形状，当设在平面视图中球形的凸点电极的直径为r1[μm]、球形的凸点电极与半导体层40的表面的接触面的直径为r2[μm]时，为r1>r2，L≥10×r1－8×r2的关系成立。
在是这样的构造的情况下，在小型的半导体装置1中能够确保凸点电极的高度为150μm以上，并且在面朝下安装后，在平面视图中凸点电极(源极凸点电极111、栅极凸点电极119、漏极凸点电极181)也不会从半导体层40的外周伸出，能够进一步抑制凸点电极彼此接触。
工业实用性
有关本申请发明的具备纵向场效应晶体管的半导体装置能够作为对电流路径的导通状态进行控制的装置广泛地使用。
标号说明
1半导体装置；10纵向场效应晶体管(晶体管)；11源极电极；12、13、82、83部分；14源极区域；15栅极导体；16栅极绝缘膜；17沟槽；18体区域；18a连接区域；30金属层；30a第1金属层；30b第2金属层；32半导体衬底；33低浓度杂质层或漂移层；34层间绝缘膜；35钝化层；38漏极上拉区域；40半导体层；50、500突起(毛刺)；81漏极电极；111源极凸点电极；119栅极凸点电极；181漏极凸点电极；500a半游离体；600刀片；700切割载片；800安装基板；501工序；502工序；503工序；504工序；505工序；A1活性区域；A2控制区域；A3漏极导通区域。

Claims (7)

1.一种半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，
该半导体装置具备：
半导体衬底；
半导体层，形成在上述半导体衬底上；
纵向场效应晶体管，形成于上述半导体层；
球形的凸点电极，形成在上述半导体层的表面侧，高度为100微米以上；以及
多层结构的金属层，与上述半导体衬底的背面侧的整面接触而形成，
上述金属层中的最厚的第1金属层以构成上述金属层的金属种类中延展性最高的第1金属为主成分，
上述第1金属层的厚度是8微米以上，
在上述半导体层的平面视图中，在上述金属层的外周具备向上述半导体衬底的背面侧下方突出的突起，
在上述突起的截面视图中，具备上述突起的宽度为5微米以上的部位，
上述金属层具有第2金属层，
上述第2金属层与上述第1金属层接触而层叠形成，
在上述平面视图中，当设面向上述半导体装置的中央的一侧为内侧、设面向上述半导体装置的外周的一侧为外侧时，上述部位处的上述突起的内侧侧面露出厚度小于1微米的上述第2金属层，
上述部位处的上述突起的外侧侧面露出上述第1金属层，
上述部位处的上述突起的向上述半导体衬底的背面侧下方突出的长度是20微米以下。
2.如权利要求1所述的半导体装置，
在上述部位处的上述突起的截面视图中，上述突起是构成上述突起的上述第1金属层比上述半导体层的侧面向上述外侧隆起的形状。
3.如权利要求2所述的半导体装置，
在上述部位处的上述突起的截面视图中，当设在与上述半导体层的侧面正交的方向上，从上述半导体层的侧面到构成上述突起的上述第1金属层向上述外侧最隆起的位置的长度的2倍为L1微米、设上述突起的长度为Hb微米时，
上述第1金属层的厚度是5×Hb/L1微米以上。
4.如权利要求2所述的半导体装置，
在上述部位处的上述突起的截面视图中，在构成上述突起的上述第1金属层中，与上述半导体层接近的部分的上述外侧侧面具有在上述半导体层的侧面有起点的弯曲形状，
在与上述半导体层的侧面正交的方向上，在设从上述半导体层的侧面到对于上述弯曲形状进行多项式近似时的近似曲线为极小的位置的长度的2倍为L2微米、设上述突起的长度为Hb微米的情况下，
上述第1金属层的厚度是5×Hb/L2微米以上。
5.如权利要求1所述的半导体装置，
在上述部位处的上述突起的截面视图中，上述突起在朝向上述半导体衬底的背面侧下方从上述突起的根部到前端的区间中不具有宽度增加的部分。
6.如权利要求1所述的半导体装置，
在上述部位处的上述突起的截面视图中，对于上述突起而言，上述突起的前端是上述半导体衬底的背面侧下方的最低点。
7.如权利要求1所述的半导体装置，
上述半导体衬底的厚度是150微米以上，
上述半导体装置的厚度是390微米以下。
CN202380012112.6A 2022-08-24 2023-06-02 半导体装置 Active CN117441235B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202263400638P 2022-08-24 2022-08-24
US63/400,638 2022-08-24
PCT/JP2023/020639 WO2024042809A1 (ja) 2022-08-24 2023-06-02 半導体装置

Publications (2)

Publication Number Publication Date
CN117441235A CN117441235A (zh) 2024-01-23
CN117441235B true CN117441235B (zh) 2024-05-10

Family

ID=89548451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380012112.6A Active CN117441235B (zh) 2022-08-24 2023-06-02 半导体装置

Country Status (2)

Country Link
JP (1) JP7507322B1 (zh)
CN (1) CN117441235B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119393A (ja) * 2014-12-22 2016-06-30 三菱電機株式会社 半導体装置およびその製造方法
CN109478561A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 半导体装置以及其制造方法
CN109564941A (zh) * 2016-08-02 2019-04-02 松下知识产权经营株式会社 半导体装置、半导体模块、以及半导体封装装置
CN112368845A (zh) * 2018-06-19 2021-02-12 新唐科技日本株式会社 半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192998A (ja) 2007-02-07 2008-08-21 Sanyo Electric Co Ltd 半導体装置
JP6935379B2 (ja) 2018-09-25 2021-09-15 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6909949B1 (ja) 2019-10-21 2021-07-28 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119393A (ja) * 2014-12-22 2016-06-30 三菱電機株式会社 半導体装置およびその製造方法
CN109478561A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 半导体装置以及其制造方法
CN109564941A (zh) * 2016-08-02 2019-04-02 松下知识产权经营株式会社 半导体装置、半导体模块、以及半导体封装装置
CN112368845A (zh) * 2018-06-19 2021-02-12 新唐科技日本株式会社 半导体装置

Also Published As

Publication number Publication date
CN117441235A (zh) 2024-01-23
JP7507322B1 (ja) 2024-06-27

Similar Documents

Publication Publication Date Title
TWI552234B (zh) 基板、其製造方法及其應用
JP5073992B2 (ja) 半導体装置
US9716027B2 (en) Method for manufacturing semiconductor device
US7390698B2 (en) Packaged semiconductor device and method of manufacture using shaped die
US6940144B2 (en) Semiconductor equipment
US9966322B2 (en) Semiconductor device
US20180138136A1 (en) Semiconductor device and method of manufacturing the same
TW200919637A (en) Structure and method of forming a topside contact to a backside terminal of a semiconductor device
WO2020213603A1 (ja) ＳｉＣ半導体装置
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
EP3051592A1 (en) Semiconductor device
CN117441235B (zh) 半导体装置
US20110104887A1 (en) Semiconductor element and method of manufacturing the same
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
WO2024042809A1 (ja) 半導体装置
JP6455109B2 (ja) 半導体装置及び半導体装置の製造方法
JP6630410B1 (ja) ＳｉＣ半導体装置
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
US20230197518A1 (en) Semiconductor device and method for manufacturing same
US11222858B1 (en) Semiconductor package having enlarged gate pad and method of making the same
CN110246820B (zh) 半导体芯片和处理半导体芯片的方法
CN113594106B (zh) 晶片尺寸封装
JP2019207984A (ja) 半導体装置およびその製造方法
US10978588B2 (en) Semiconductor device
JP7323735B1 (ja) 製造方法および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant