CN117410328A - 功率半导体器件及功率半导体器件的制作方法 - Google Patents

功率半导体器件及功率半导体器件的制作方法 Download PDF

Info

Publication number
CN117410328A
CN117410328A CN202311265954.0A CN202311265954A CN117410328A CN 117410328 A CN117410328 A CN 117410328A CN 202311265954 A CN202311265954 A CN 202311265954A CN 117410328 A CN117410328 A CN 117410328A
Authority
CN
China
Prior art keywords
layer
gan
semiconductor device
substrate
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311265954.0A
Other languages
English (en)
Inventor
王群
龚逸品
陈张笑雄
吴志浩
梅劲
王江波
刘榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202311265954.0A priority Critical patent/CN117410328A/zh
Publication of CN117410328A publication Critical patent/CN117410328A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本公开提供了一种功率半导体器件及功率半导体器件的制作方法，属于半导体技术领域。该功率半导体器件，包括：衬底和在衬底的一面依次生长的第一半导体层、复合层和第二半导体层；复合层包括AlN层和多个GaN柱，多个GaN柱位于AlN层内，多个GaN柱相互间隔，且沿复合层的生长方向延伸。本公开能够在厚度一定的情况下，有效的提高功率半导体器件的击穿电压。

Description

功率半导体器件及功率半导体器件的制作方法
技术领域
本公开属于半导体技术领域，特别涉及一种功率半导体器件及功率半导体器件的制作方法。
背景技术
功率半导体器件，是一种用于进行功率处理的半导体器件，其具有处理高电压、大电流的能力。
在相关技术中，功率半导体器件包括垂直结构和水平结构，对于垂直结构来说，其击穿电压与外延层厚度正相关。为了提高功率半导体器件的击穿电压，可能会导致功率半导体器件的厚度过大。
发明内容
本公开实施例提供了一种功率半导体器件及功率半导体器件的制作方法，能够在厚度一定的情况下，有效的提高功率半导体器件的击穿电压。所述技术方案如下：
第一方面，本公开实施例提供了一种功率半导体器件，包括：衬底和在所述衬底的一面依次生长的第一半导体层、复合层和第二半导体层；
所述复合层包括AlN层和多个GaN柱，多个所述GaN柱位于所述AlN层内，多个所述GaN柱相互间隔，且沿所述复合层的生长方向延伸。
在本公开的一种实现方式中，所述GaN柱的长度为0.5um～3um，相邻两个所述GaN柱的间距为0.2um～1um。
在本公开的一种实现方式中，所述第一半导体层和所述第二半导体层均为轻掺杂GaN层。
在本公开的一种实现方式中，所述轻掺杂GaN层的Si掺杂浓度为1E+16/cm-3～1E+17/cm-3，所述轻掺杂GaN层的厚度为2-4um。
第二方面，本公开实施例提供了一种功率半导体器件的制备方法，所述制备方法用于制备第一方面所述的功率半导体器件，所述制备方法包括：
提供一衬底；
在所述衬底的一面生长第一半导体层；
在所述第一半导体层背向所述衬底的一面生长复合层，所述复合层包括AlN层和多个GaN柱，多个所述GaN柱位于所述AlN层内，多个所述GaN柱相互间隔，且沿所述复合层的生长方向延伸；
在所述复合层背向所述衬底的一面生长第二半导体层。
在本公开的一种实现方式中，在所述第一半导体层背向所述衬底的一面生长复合层，包括：
生长多个所述GaN柱；
生长所述AlN层，以使所述AlN层填充多个所述GaN柱之间的间隙。
在本公开的一种实现方式中，生长多个所述GaN柱，包括：
在所述第一半导体层背向所述衬底的一面制备多个相互间隔布置的光阻块；
在多个所述光阻块之间的间隙处生长所述GaN柱。
在本公开的一种实现方式中，所述GaN柱的长度为0.5um～3um，相邻两个所述GaN柱的间距为0.2um～1um。
在本公开的一种实现方式中，在多个所述GaN柱之间生长AlN层，包括：
在所述GaN柱背向所述衬底的一端面制备SiO2层；
在多个所述GaN柱之间生长AlN层。
在本公开的一种实现方式中，在多个所述GaN柱之间生长AlN层之后，包括：
进行温度为1000℃～1200℃，时长为5min～10min的氢气气氛原位处理，以刻蚀掉所述SiO2层。
本公开实施例提供的技术方案带来的有益效果至少包括：
在第一半导体层和第二半导体层之间设置有复合层，电流在第一半导体层和第二半导体层之间传输时，AlN层和GaN柱将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，AlN层可以实现更高的击穿场强，在相同的功率半导体器件厚度下，实现更高的抗击穿能力，与厚度相同的功率半导体器件相比，击穿电压提升0.5-1.5倍。
也就是说，由于本公开实施例提供的功率半导体器件，其在第一半导体层和第二半导体层之间设置有复合层，复合层包括AlN层和GaN柱，所以通过AlN层和GaN柱将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，利用AlN和GaN击穿电场高的优势，提高了功率半导体器件的击穿电压，与此同时，还降低了导通电阻。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的功率半导体器件的结构示意图；
图2是本公开实施例提供的一种功率半导体器件的制备方法的流程图；
图3是本公开实施例提供的另一种功率半导体器件的制备方法的流程图；
图4是本公开实施例提供的功率半导体器件的结构示意图；
图5是本公开实施例提供的功率半导体器件的结构示意图；
图6是本公开实施例提供的功率半导体器件的结构示意图。
图中各符号表示含义如下：
10、衬底；
20、第一半导体层；
30、复合层；
310、AlN层；320、GaN柱；330、光阻块；340、SiO2层；
40、第二半导体层；
50、第一电极层；
60、第二电极层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
功率半导体器件，是一种用于进行功率处理的半导体器件，其具有处理高电压、大电流的能力。
在相关技术中，功率半导体器件包括垂直结构和水平结构，对于垂直结构来说，其击穿电压与外延层厚度正相关。为了提高功率半导体器件的击穿电压，可能会导致功率半导体器件的厚度过大。
为了解决上述技术问题，本公开实施例提供了一种功率半导体器件，图1为该功率半导体器件的结构示意图，参见图1，在本实施例中，该功率半导体器件包括：衬底10和在衬底10的一面依次生长的第一半导体层20、复合层30和第二半导体层40。
复合层30包括AlN层310和多个GaN柱320，多个GaN柱320位于AlN层310内，多个GaN柱320相互间隔，且沿复合层30的生长方向延伸。复合层30的生长方向指的是第一半导体层20至第二半导体层40的方向。
在第一半导体层20和第二半导体层40之间设置有复合层30，电流在第一半导体层20和第二半导体层40之间传输时，AlN层310和GaN柱320将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，AlN层310可以实现更高的击穿场强，在相同的功率半导体器件厚度下，实现更高的抗击穿能力，与厚度相同的功率半导体器件相比，击穿电压提升0.5-1.5倍。
也就是说，由于本公开实施例提供的功率半导体器件，其在第一半导体层20和第二半导体层40之间设置有复合层30，复合层30包括AlN层310和GaN柱320，所以通过AlN层310和GaN柱320将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，利用AlN和GaN击穿电场高的优势，提高了功率半导体器件的击穿电压，与此同时，还降低了导通电阻。
另外，由于多个GaN柱320位于AlN层310内，所以使得复合层30的结构更为稳固，可以平衡外延层生长过程中拉应力的积累，从而实现更厚外延层的生长，为氮化镓材料实现高电压(＞5Kv)应用打开可能性。
在本实施例中，GaN柱320的长度为0.5um～3um，相邻两个GaN柱320的间距为0.2um～1um。
在上述实现方式中，将GaN柱320的长度设计为上述数值，能够有效的平衡外延层生长过程中拉应力的积累。并且，AlN层310的高度与GaN柱320的长度基本一致，也即AlN层310背向衬底10的一面与GaN柱320背向衬底10的一端平齐。能够有效的利用AlN和GaN击穿电场高的优势，在提高击穿电压同时降低了导通电阻。另外，将相邻两个GaN柱320的间距设计为上述数值，能够给AlN层310的制备提供充足的空间，从而保证了AlN层310的尺寸符合要求。
当然，GaN柱320的长度和相邻两个GaN柱320的间距均能够根据实际需求进行选择，本公开对此不作限制。
在本实施例中，多个GaN柱320相互平行，且多个GaN柱320背向衬底10的一端平齐。如此设计，能够便于后续在复合层30背向衬底10的一面生长第二半导体层40。
示例性的，GaN柱320的形状可以多样化，例如为多棱柱形、圆柱形等。若为多棱柱形，其横截面可以是三角形、方形等，若为圆柱形，则其横截面为圆形。本公开对GaN柱320的形状的形状不作限制，可以根据需要进行选择。
在本实施例中，衬底10均为N型导电衬底10，示例性的，衬底10为单晶衬底10或复合工程基板中的任意一种。
示例性的，衬底10的尺寸为2inch～8inch，衬底10的尺寸能够根据实际需求进行选择，本公开对此不作限制。
在本实施例中，第一半导体层20为轻掺杂GaN层。
示例性的，第一半导体层20的Si掺杂浓度为1E+16/cm-3～1E+17/cm-3，第一半导体层20的厚度为2-4um。
在本实施例中，第二半导体层40为轻掺杂GaN层。
示例性的，第二半导体层40的Si掺杂浓度为1E+16/cm-3～1E+17/cm-3，第二半导体层40的厚度为2-4um。
在本实施例中，功率半导体器件还包括第一电极层50和第二电极层60，第一电极层50位于衬底10背向第一半导体层20的一面，且与衬底10相连，第二电极层60位于第二半导体层40背向衬底10的一面，且与第二半导体层40相连。
在上述实现方式中，第一电极为阴极，第二电极为阳极，通过第一电极层50和第二电极层60起到电极的作用。
图2为本公开实施例提供的一种功率半导体器件的制备方法的流程图，该制备方法用于制备图1所示的功率半导体器件，结合图2，在本实施例中，该制备方法包括：
步骤201：提供一衬底10。
步骤202：在衬底10的一面生长第一半导体层20。
步骤203：在第一半导体层20背向衬底10的一面生长复合层30。
在本实施例中，复合层30包括AlN层310和多个GaN柱320，多个GaN柱320位于AlN层310内，多个GaN柱320相互间隔，且沿复合层30的生长方向延伸。复合层30的生长方向指的是第一半导体层20至第二半导体层40的方向。
步骤204：在复合层30背向衬底10的一面生长第二半导体层40。
在通过上述制备方法制备功率半导体器件时，在第一半导体层20和第二半导体层40之间生长有复合层30。如此一来，电流在第一半导体层20和第二半导体层40之间传输时，AlN层310和GaN柱320将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，AlN层310可以实现更高的击穿场强，在相同的功率半导体器件厚度下，实现更高的抗击穿能力，与厚度相同的功率半导体器件相比，击穿电压提升0.5-1.5倍。
也就是说，由于本公开实施例提供的功率半导体器件，其在第一半导体层20和第二半导体层40之间设置有复合层30，复合层30包括AlN层310和GaN柱320，所以通过AlN层310和GaN柱320将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，利用AlN和GaN击穿电场高的优势，提高了功率半导体器件的击穿电压，与此同时，还降低了导通电阻。
另外，由于多个GaN柱320位于AlN层310内，所以使得复合层30的结构更为稳固，可以平衡外延层生长过程中拉应力的积累，从而实现更厚外延层的生长，为氮化镓材料实现高电压(＞5Kv)应用打开可能性。
图3为本公开实施例提供的一种功率半导体器件的制备方法的流程图，该制备方法用于制备图1所示的功率半导体器件，结合图3，在本实施例中，该制备方法包括：
步骤301：提供一衬底10。
在本实施例中，衬底10均为N型导电衬底10，示例性的，衬底10为单晶衬底10或复合工程基板中的任意一种。
示例性的，衬底10的尺寸为2inch～8inch，衬底10的尺寸能够根据实际需求进行选择，本公开对此不作限制。
步骤302：将衬底10置于外延设备腔体内进行镀膜。
示例性的，外延设备可以采用CVD、PLD、MBE、LPE、HVPE、ALD等。在本实施例中，外延设备选择MOCVD。
示例性的，将衬底10做高温1000℃氢气气氛原位处理5～10min。
步骤303：在衬底10的一面生长第一半导体层20。
在本实施例中，第一半导体层20为轻掺杂GaN层。
示例性的，第一半导体层20的Si掺杂浓度为1E+16/cm-3～1E+17/cm-3，第一半导体层20的厚度为2-4um。
步骤304：生长多个GaN柱320。
在步骤304中，通过以下方式生长多个GaN柱320。
步骤3041：在第一半导体层20背向衬底10的一面制备多个相互间隔布置的光阻块330(参见图4，图4中的光阻块330数量仅作为示例)。
步骤3041通过以下步骤实现：
首先，将步骤303中制备完成的外延片取出外延设备。
然后，在第一半导体层20背向衬底10的一面涂覆光阻。
最后，进行曝光、显影、去除多余光阻等工艺后，得到多个相互间隔布置的光阻块330。
设置光阻块330后，便于在步骤3042中生长GaN柱320。
步骤3042：在多个光阻块330之间的间隙处生长GaN柱320。
步骤3042通过以下步骤实现：
首先，将步骤3041中制备完成的外延片放入外延设备。
然后，采用溅射工艺，在多个光阻块330之间的间隙处生长GaN柱320(参见图5，图4中的GaN柱320数量仅作为示例，并省略了光阻块330)。
示例性的，在生长GaN柱320的过程中，采用GaN陶瓷靶材，使用Ar/N2混合气氛。
示例性的，GaN柱320的长度为0.5um～3um，相邻两个GaN柱320的间距为0.2um～1um。
在上述实现方式中，将GaN柱320的长度设计为上述数值，能够有效的平衡外延层生长过程中拉应力的积累。并且，利用AlN和GaN击穿电场高的优势，在提高击穿电压同时降低了导通电阻。另外，将相邻两个GaN柱320的间距设计为上述数值，能够给后续步骤中，对于AlN层310的制备提供充足的空间，从而保证了AlN层310的尺寸符合要求。
当然，GaN柱320的长度和相邻两个GaN柱320的间距均能够根据实际需求进行选择，本公开对此不作限制。
步骤305：生长AlN层310，以使AlN层310填充多个GaN柱320之间的间隙。
在步骤305中，通过以下方式生长AlN层310。
步骤3051：在GaN柱320背向衬底10的一端面制备SiO2层340(参见图6)。
在步骤3051中，通过光刻工艺，在GaN柱320背向衬底10的一端面制备SiO2层340。
示例性的，SiO2层340的厚度为10～50nm，通过该厚度的SiO2层340，能够有效的在后续步骤中，避免在GaN柱320背向衬底10的一端面生长出AlN层310。
步骤3052：去除各GaN柱320间隙处的光阻。
通过去除GaN柱320间隙处的光阻，以便于在GaN柱320间隙处生长AlN层310。
步骤3053：在多个GaN柱320之间生长AlN层310。
在步骤3053中，采用溅射工艺，在GaN柱320间隙处生长AlN层310，以使AlN层310填充多个GaN柱320之间的间隙。
示例性的，在步骤3053完毕后，AlN层310的高度与GaN柱320的长度基本一致，也即AlN层310背向衬底10的一面与GaN柱320背向衬底10的一端平齐。
步骤306：进行温度为1000℃～1200℃，时长为5min～10min的氢气气氛原位处理，以刻蚀掉SiO2层340。
在步骤306中，除了可以蚀掉SiO2层340之外，还能够去除表面吸附物质，提高功率半导体器件的制备质量。
步骤307：在复合层30背向衬底10的一面生长第二半导体层40。
在本实施例中，第二半导体层40为轻掺杂GaN层。
示例性的，第二半导体层40的Si掺杂浓度为1E+16/cm-3～1E+17/cm-3，第二半导体层40的厚度为2-4um。
示例性的，外延生长扩展区，其厚度依据抗击穿电压不同而不同，举例来说，厚度为1um～5um。
步骤308：清洗。
示例性的，对步骤307中制备完成的外延片进行清洗，以便于在后续步骤中制备第一电极层50和第二电极层60。
步骤309：在衬底10背向第一半导体层20的一面制备第一电极，在第二半导体层40背向衬底10的一面制备第二电极(参见图1)。
在步骤309中，第一电极为阴极，第二电极为阳极，通过第一电极层50和第二电极层60起到电极的作用。
在通过上述制备方法制备功率半导体器件时，在第一半导体层20和第二半导体层40之间生长有复合层30。如此一来，电流在第一半导体层20和第二半导体层40之间传输时，AlN层310和GaN柱320将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，AlN层310可以实现更高的击穿场强，在相同的功率半导体器件厚度下，实现更高的抗击穿能力，与厚度相同的功率半导体器件相比，击穿电压提升0.5-1.5倍。
也就是说，由于本公开实施例提供的功率半导体器件，其在第一半导体层20和第二半导体层40之间设置有复合层30，复合层30包括AlN层310和GaN柱320，所以通过AlN层310和GaN柱320将二维电子气通道展开至三维方向，实现了电子的快速传输。并且，利用AlN和GaN击穿电场高的优势，提高了功率半导体器件的击穿电压，与此同时，还降低了导通电阻。
另外，由于多个GaN柱320位于AlN层310内，所以使得复合层30的结构更为稳固，可以平衡外延层生长过程中拉应力的积累，从而实现更厚外延层的生长，为氮化镓材料实现高电压(＞5Kv)应用打开可能性。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则相对位置关系也可能相应地改变。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种功率半导体器件，其特征在于，包括：衬底(10)和在所述衬底(10)的一面依次生长的第一半导体层(20)、复合层(30)和第二半导体层(40)；
所述复合层(30)包括AlN层(310)和多个GaN柱(320)，多个所述GaN柱(320)位于所述AlN层(310)内，多个所述GaN柱(320)相互间隔，且沿所述复合层(30)的生长方向延伸。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述GaN柱(320)的长度为0.5um～3um，相邻两个所述GaN柱(320)的间距为0.2um～1um。
3.根据权利要求1所述的功率半导体器件，其特征在于，所述第一半导体层(20)和所述第二半导体层(40)均为轻掺杂GaN层。
4.根据权利要求3所述的功率半导体器件，其特征在于，所述轻掺杂GaN层的Si掺杂浓度为1E+16/cm-3～1E+17/cm-3，所述轻掺杂GaN层的厚度为2-4um。
5.一种功率半导体器件的制备方法，其特征在于，所述制备方法用于制备权利要求1～4任一项所述的功率半导体器件，所述制备方法包括：
提供一衬底(10)；
在所述衬底(10)的一面生长第一半导体层(20)；
在所述第一半导体层(20)背向所述衬底(10)的一面生长复合层(30)，所述复合层(30)包括AlN层(310)和多个GaN柱(320)，多个所述GaN柱(320)位于所述AlN层(310)内，多个所述GaN柱(320)相互间隔，且沿所述复合层(30)的生长方向延伸；
在所述复合层(30)背向所述衬底(10)的一面生长第二半导体层(40)。
6.根据权利要求5所述的制备方法，其特征在于，在所述第一半导体层(20)背向所述衬底(10)的一面生长复合层(30)，包括：
生长多个所述GaN柱(320)；
生长所述AlN层(310)，以使所述AlN层(310)填充多个所述GaN柱(320)之间的间隙。
7.根据权利要求6所述的制备方法，其特征在于，生长多个所述GaN柱(320)，包括：
在所述第一半导体层(20)背向所述衬底(10)的一面制备多个相互间隔布置的光阻块(330)；
在多个所述光阻块(330)之间的间隙处生长所述GaN柱(320)。
8.根据权利要求6所述的制备方法，其特征在于，所述GaN柱(320)的长度为0.5um～3um，相邻两个所述GaN柱(320)的间距为0.2um～1um。
9.根据权利要求6所述的制备方法，其特征在于，在多个所述GaN柱(320)之间生长AlN层(310)，包括：
在所述GaN柱(320)背向所述衬底(10)的一端面制备SiO2层(340)；
在多个所述GaN柱(320)之间生长AlN层(310)。
10.根据权利要求9所述的制备方法，其特征在于，在多个所述GaN柱(320)之间生长AlN层(310)之后，包括：
进行温度为1000℃～1200℃，时长为5min～10min的氢气气氛原位处理，以刻蚀掉所述SiO2层(340)。
CN202311265954.0A 2023-09-27 2023-09-27 功率半导体器件及功率半导体器件的制作方法 Pending CN117410328A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311265954.0A CN117410328A (zh) 2023-09-27 2023-09-27 功率半导体器件及功率半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311265954.0A CN117410328A (zh) 2023-09-27 2023-09-27 功率半导体器件及功率半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN117410328A true CN117410328A (zh) 2024-01-16

Family

ID=89497053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311265954.0A Pending CN117410328A (zh) 2023-09-27 2023-09-27 功率半导体器件及功率半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN117410328A (zh)

Similar Documents

Publication Publication Date Title
US8890239B2 (en) Semiconductor device and method for producing the same
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
JP2005203753A (ja) トレンチ構造を有するｉｉｉ族窒化物半導体装置
CN104701359B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
KR20130116161A (ko) 탄화규소 반도체 장치의 제조 방법 및 탄화규소 반도체 장치의 제조 장치
JP2008311542A (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
CN108666359A (zh) 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法
CN104659082B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN101252100B (zh) 一种A1GaN/GaN HEMT器件的隔离方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
KR900000585B1 (ko) 반도체 집적회로 장치 및 그 제조 방법
CN110137244B (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN110970499B (zh) GaN基横向超结器件及其制作方法
CN117410328A (zh) 功率半导体器件及功率半导体器件的制作方法
US20170365672A1 (en) Composite gate dielectric layer applied to group iii-v substrate and method for manufacturing the same
CN116247094A (zh) 具有抑制衬底漏电结构的GaN HEMT器件与制作方法
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
CN210837767U (zh) 一种GaN基HEMT器件
CN110444598B (zh) 高电子迁移率晶体管及其制备方法
CN113643970A (zh) 一种碳化硅半导体器件的制作方法
KR20140131681A (ko) 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자
KR20180135333A (ko) 질화물계 반도체 및 그 제조방법
CN104900701A (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination