CN117394843A

CN117394843A - 数据接收器

Info

Publication number: CN117394843A
Application number: CN202211108133.1A
Authority: CN
Inventors: 张贺钧; 叶哲维; 王裕翔; 梁可骏
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2022-07-04
Filing date: 2022-09-13
Publication date: 2024-01-12
Also published as: US11749168B1; TWI824682B; TW202404259A

Abstract

本公开提供一种数据接收器，包含第一电容器、第二电容器、第一逆变器以及第二逆变器。第一电容器具有第一端子和第二端子，且第一端子接收具有第一输入电压的第一输入信号。第二电容器具有第三端子和第四端子，且第三端子接收具有第二输入电压的第二输入信号。第一逆变器具有第一输入端子和第一输出端子。第二逆变器具有第二输入端子和第二输出端子。第一输入端子和第二输出端子耦合到第一电容器的第二端子，且第二输入端子和第一输出端子耦合到第二电容器的第四端子。第一输出端子产生具有第一输出电压的第一输出信号，且第二输出端子产生具有第二输出电压的第二输出信号。

Description

数据接收器

技术领域

本公开涉及一种数据接收器，且更确切地说，涉及一种用于传输接口的数据接收器。

背景技术

在许多应用中，由于前级电路结构的限制或不同环境条件，前级电路不能够直接产生适合于后级电路的共模信号。当此情形发生时，第一常用方法是将电平移位器添加到电路以将信号的共模电平移位到所要电平。然而，将电平移位器添加到电路会产生额外成本。第二常用方法是将电容器和自偏置电路添加到电路，借助于电容交流(alternatingcurrent；AC)耦合隔离前级共模电平，且接着利用自偏置电路界定新的共模电平。然而，将电容器和自偏置电路添加到电路，当电路接收到随机信号时，由于基线漂移的问题会增加信号抖动，这将使得信号解释困难。

另一方面，在常用方法中，如果由前级电路输出的信号的振幅不如预期，那么放大器电路将被添加到电路以调整信号波形以满足设计需要。然而，放大器电路的添加导致额外功率耗损。

因此，如何设计可接收随机或非随机信号而不存在基线漂移问题且具有电平移位器和放大器电路两者的功能的数据接收器是本领域的技术人员研究的技术主题中的一个。

此处应注意，“背景技术”部分中的内容用于帮助理解本公开。公开于“背景技术”部分中的部分内容(或所有内容)可能不是本领域的普通技术人员已知的常规技术。公开于“背景技术”部分中的内容并不意味着在应用本公开之前本领域的普通技术人员已知晓所述内容。

发明内容

本公开提供一种数据接收器，其可取代电平移位器和放大器电路以根据随机或非随机输入信号的切换信息产生同时满足包含适当共模和逻辑电平的要求的输出信号。

在本公开的实施例中，数据接收器包含第一电容器、第二电容器、第一逆变器以及第二逆变器。第一电容器具有第一端子和第二端子，且第一端子接收具有第一输入电压的第一输入信号。第二电容器具有第三端子和第四端子，且第三端子接收具有第二输入电压的第二输入信号。第一逆变器具有第一输入端子和第一输出端子。第二逆变器具有第二输入端子和第二输出端子。第一输入端子和第二输出端子耦合到第一电容器的第二端子，且第二输入端子和第一输出端子耦合到第二电容器的第四端子。第一输出端子产生具有第一输出电压的第一输出信号，且第二输出端子产生具有第二输出电压的第二输出信号。

基于上文，通过本公开的AC耦合方法，数据接收器可同时实现电平移位器和放大器电路的功能，且根据输入信号的切换信息产生同时满足包含适当共模和逻辑电平的要求的输出信号。此外，与常用AC耦合方法相比，通过本公开的AC耦合方法，数据接收器可避免在输入随机信号时由基线漂移现象引起的额外抖动。

为了使本公开的前述特征和优点更容易理解，下文详细描述带有附图的实施例。

附图说明

图1是示出根据本公开的实施例的显示系统100的示意性框图。

图2是示出根据本公开的实施例的图1中所描绘的数据接收器142a到数据接收器142f中的任一个的示意性电路框图。

图3A和图3B是示出根据本公开的实施例的图2中所描绘的输入信号IS1、输入信号IS2、输出信号OS1以及输出信号OS2的示意性波形图。

图4是示出根据本公开的另一实施例的图1中所描绘的数据接收器142a到数据接收器142f中的任一个的示意性电路框图。

图5A和图5B是示出根据本公开的实施例的图4中所描绘的数据接收器400的电流流动的示意性电路框图。

图6A和图6B是示出根据本公开的实施例的图4中所描绘的输入信号IS1、输入信号IS2、输出信号OS1以及输出信号OS2的示意性波形图。

图7是示出根据本公开的实施例的图5A中所描绘的数据接收器500a的等效电路700的示意性电路图。

附图标号说明

100：显示系统；

120：定时控制器；

140a、140b、140c、140d、140e、140f：源极驱动器；

142a、142b、142c、142d、142e、142f、200、400、500a、500b：数据接收器；

160：显示面板；

220、240、420、440：电容器；

260、280、460、480：逆变器；

300a、300b、600a、600b：电压波形；

490：电阻器；

700：等效电路；

BCS：双向控制信号；

CDSa、CDSb、CDSc、CDSd、CDSe、CDSf：时钟嵌入差分信号；

GND：接地电压；

I：电流；

IN1、IN2：输入端子；

IS1、IS2：输入信号；

N1、N2、N3、N4：端子；

NT1、NT2：NMOS晶体管；

ON1、ON2：输出端子；

OS1、OS2：输出信号；

PT1、PT2：PMOS晶体管；

R、RN2、RP1：电阻值；

T1、T2、T3、T4：晶体管；

VDD：供电电压；

VH、VIH、VIL、VL：逻辑电平；

Vin1、Vin2：输入电压；

Vout1、Vout2：输出电压；

ΔV：逻辑电平差。

具体实施方式

在本申请的全文(包含权利要求书的范围)中使用的术语“耦合(或连接)”可指任何直接或间接连接。举例来说，如果本文描述第一装置耦合(或连接)到第二装置，那么应解释为第一装置直接连接到第二装置，或第一装置通过其它装置或一些其它连接间接连接到第二装置。在本申请说明书全文(包含权利要求书的范围)中提到的术语“第一”和“第二”用于命名元件，或用于区分不同实施例或范围，但不用于限制元件的数量的上限或下限或组件的顺序。另外，在可能的情况下，在图式和实施例中具有相同附图标记的元件/组件/步骤表示相同或类似部分。在不同实施例中使用相同附图标记或相同术语的元件/组件/步骤的描述可为彼此的相互参考。

图1是示出根据本公开的实施例的显示系统100的示意性框图。在图1中所示出的实施例中，显示系统100包含定时控制器120、多个源极驱动器140a到源极驱动器140f以及显示面板160。在本实施例中，示出六个源极驱动器140a到源极驱动器140f，但本公开不必限于此。

定时控制器120可将包含时钟嵌入差分信号CDSa到时钟嵌入差分信号CDSf和双向控制信号BCS的多种信号输出到源极驱动器140a到源极驱动器140f中的每一个。在如图1中所示出的总线链路中，可分别使用点对点高速接口(point-to-point high-speedinterface；PHI)将时钟嵌入差分信号CDSa到时钟嵌入差分信号CDSf从定时控制器120直接传输到源极驱动器140a到源极驱动器140f中的每一个，且可使用双向命令链路(bi-directional command link；BCL)将双向控制信号BCS从定时控制器120直接传输到源极驱动器140a到源极驱动器140f中的每一个。在本实施例中，示出六个时钟嵌入差分信号CDSa到时钟嵌入差分信号CDSf，但本公开不必限于此。

源极驱动器140a到源极驱动器140f分别包含数据接收器142a到数据接收器142f。源极驱动器140a到源极驱动器140f中的每一个可通过对应数据接收器142a到数据接收器142f接收对应时钟嵌入差分信号CDSa到时钟嵌入差分信号CDSf，且驱动显示面板160。在本实施例中，与驱动显示面板160的源极驱动器140a到源极驱动器140f有关的细节不受限制。举例来说，基于设计要求，源极驱动器140a到源极驱动器140f可安置有常规源极驱动电路或其它驱动电路，以便驱动显示面板160的多个源极线(数据线)。在实施例中，显示面板160可为液晶显示(liquid-crystal display；LCD)面板、发光二极管(light-emitting diode；LED)显示面板、有机发光二极管(organic light-emitting diode；OLED)显示面板或任何其它显示面板。

图2是示出根据本公开的实施例的图1中所描绘的数据接收器142a到数据接收器142f中的任一个的示意性电路框图。在图2中所示出的实施例中，数据接收器200包含电容器220、电容器240、逆变器260以及逆变器280。逆变器260和逆变器280彼此锁存。在实施例中，数据接收器200可用于任何应用的传输接口和数据接收端子，且本公开不必限于此。

数据接收器200中的元件之间的连接关系的详细描述如下。电容器220具有端子N1和端子N2，且电容器240具有端子N3和端子N4。逆变器260具有输入端子IN1和输出端子ON1，且逆变器280具有输入端子IN2和输出端子ON2。输入端子IN1和输出端子ON2耦合到端子N2，且输入端子IN2和输出端子ON1耦合到端子N4。

确切地说，端子N1可接收具有输入电压Vin1的输入信号IS1，且端子N3可接收具有输入电压Vin2的输入信号IS2。在实施例中，输入信号IS1和输入信号IS2是差分信号对或图1中所描绘的时钟嵌入差分信号CDSa到时钟嵌入差分信号CDSf中的任一个。也就是说，输入信号IS1和输入信号IS2具有相同电压振幅和相对相位(也就是说，一个为正且另一个为负)。在实施例中，输入信号IS1和输入信号IS2是随机或非随机信号，且本公开不必限于此。因此，输出端子ON1可产生具有输出电压Vout1的输出信号OS1，且输出端子ON2可产生具有输出电压Vout2的输出信号OS2。值得注意的是，输出电压Vout1和输出电压Vout2的电压电平由输入电压Vin1和输入电压Vin2的电压电平确定。且输出信号OS1和输出信号OS2具有相同电压振幅和相对相位。

在实施例中，逆变器260包含晶体管T1和晶体管T2。晶体管T1的栅极和晶体管T2的栅极耦合到输入端子IN1。晶体管T1的漏极和源极中的一个耦合到供电电压VDD。晶体管T2的漏极和源极中的一个耦合到接地电压GND。晶体管T1的漏极和源极中的另一个以及晶体管T2的漏极和源极中的另一个耦合到输出端子ON1。确切地说，晶体管T1是PMOS晶体管PT1，且晶体管T2是NMOS晶体管NT1。

在实施例中，逆变器280包含晶体管T3和晶体管T4。晶体管T3的栅极和晶体管T4的栅极耦合到输入端子IN2。晶体管T3的漏极和源极中的一个耦合到供电电压VDD。晶体管T4的漏极和源极中的一个耦合到接地电压GND。晶体管T3的漏极和源极中的另一个和晶体管T4的漏极和源极中的另一个耦合到输出端子ON2。确切地说，晶体管T3是PMOS晶体管PT2，且晶体管T4是NMOS晶体管NT2。

图3A和图3B是示出根据本公开的实施例的图2中所描绘的输入信号IS1、输入信号IS2、输出信号OS1以及输出信号OS2的示意性波形图。在图3A和图3B中所示出的实施例中，绘示输入信号IS1、输入信号IS2、输出信号OS1以及输出信号OS2在输入电压Vin1和输入电压Vin2切换之前/之后的电压波形300a和电压波形300b。

请同时参考图2、图3A以及图3B，数据接收器200中的元件之间的操作关系的详细描述如下。当接收到输入信号IS1和输入信号IS2的切换信息时，输出信号OS1和输出信号OS2转换为反向状态。举例来说，当数据接收器200接收到输入信号IS1和输入信号IS2的切换信息时，输入信号IS1的输入电压Vin1从逻辑电平VIL改变为逻辑电平VIH，且输入信号IS2的输入电压Vin2从逻辑电平VIH改变为逻辑电平VIL。因此，输出信号OS1的输出电压Vout1可从供电电压VDD改变为接地电压GND，且输出信号OS2的输出电压Vout2可从接地电压GND改变为供电电压VDD。对于另一实例，当数据接收器200接收到输入信号IS1和输入信号IS2的切换信息时，输入信号IS1的输入电压Vin1从逻辑电平VIH改变为逻辑电平VIL，且输入信号IS2的输入电压Vin2从逻辑电平VIL改变为逻辑电平VIH。因此，输出信号OS1的输出电压Vout1可从接地电压GND改变为供电电压VDD，且输出信号OS2的输出电压Vout2可从供电电压VDD改变为接地电压GND。

当未接收到输入信号IS1和输入信号IS2的切换信息时，输出信号OS1和输出信号OS2保持原始状态。举例来说，输出信号OS1的输出电压Vout1可保持供电电压VDD且输出信号OS2的输出电压Vout2可保持接地电压GND。或输出信号OS1的输出电压Vout1可保持接地电压GND且输出信号OS2的输出电压Vout2可保持供电电压VDD。

为进一步说明，当端子N1从逻辑低改变为逻辑高时，向上电压切换信号影响输出端子ON2的电压以通过电容器220向上增加。同时，差分输入的另一端子N3从逻辑高改变为逻辑低，且向下电压切换信号使得输出端子ON1的电压通过电容器240下降。输出端子ON2与输出端子ON1的电压之间的高和低关系相反。电路机构自动地将输出端子ON2的电压上拉到供电电压VDD且将输出端子ON1的电压下拉到接地电压GND。且接着电路锁定输出端子ON2和输出端子ON1的电压。现在，即使输入信号长时间没有信号切换，本公开的电路也可在发生输入信号的下一次切换之前长时间保持其输出状态。当输入信号的下一次切换发生时，输出端子ON2和输出端子ON1的电压将通过电容器重写。以此方式，本公开的数据接收器200实现电平校正、振幅放大、共模电平校正以及功率节省的效果。

图4是示出根据本公开的另一实施例的图1中所描绘的数据接收器142a到数据接收器142f中的任一个的示意性电路框图。图4中所描绘的数据接收器400类似于图2中所描绘的数据接收器200，但数据接收器400还包含具有电阻值R的电阻器490。电阻器490耦合于端子N2与端子N4之间。可参考与图2有关的描述来推断图4中所描绘的电容器420、电容器440、逆变器460以及逆变器480，且因此将不再重复。

在图4中所示出的实施例中，电阻器490可调整输出信号OS1和输出信号OS2的输出摆幅。更具体来说，电阻值R可界定操作期间供电电压VDD与接地电压GND之间的电流值(参考图5A和图5B，粗箭头的方向和路径表示电流流动)，且接着当电路达到稳定状态时界定输出信号OS1和输出信号OS2的逻辑电平VH和逻辑电平VL。在实施例中，逻辑电平VH和逻辑电平VL是由图4中所描绘的数据接收器400输出的逻辑1的电压和逻辑0的电压。

在实施例中，当电阻值R较大时，电流值较小。因此，逻辑电平VH更接近供电电压VDD，且逻辑电平VL更接近接地电压GND。在实施例中，如果电阻值R与断开电路的电阻值一样大(例如，图2的实施例)，那么输出信号OS1和输出信号OS2是轨对轨信号。因此，通过控制电阻值R，数据接收器400可同时调整输出信号OS1和输出信号OS2的电压。

图5A和图5B是示出根据本公开的实施例的图4中所描绘的数据接收器400的电流流动的示意性电路框图。在图5A和图5B中所示出的实施例中，粗箭头的方向和路径表示电流流动。图5A绘示当输入信号IS1的输入电压Vin1是逻辑电平VIL且输入信号IS2的输入电压Vin2是逻辑电平VIH时数据接收器500a的电流流动。图5B绘示当输入信号IS1的输入电压Vin1是逻辑电平VIH和输入信号IS2的输入电压Vin2是逻辑电平VIL时数据接收器500b的电流流动。

图6A和图6B是示出根据本公开的实施例的图4中所描绘的输入信号IS1、输入信号IS2、输出信号OS1以及输出信号OS2的示意性波形图。在图6A和图6B中所示出的实施例中，绘示输入信号IS1、输入信号IS2、输出信号OS1以及输出信号OS2在输入电压Vin1和输入电压Vin2切换之前/之后的电压波形600a和电压波形600b。

请同时参考图4、图6A以及图6B，数据接收器400中的元件之间的操作关系的详细描述类似于数据接收器200中的元件之间的操作关系的详细描述。

应注意，图4中所描绘的数据接收器400在正常操作下具有最小输入摆幅要求。下文详细描述电阻值R、逻辑电平VH、逻辑电平VL以及输入摆幅要求之间的关系。

图7是示出根据本公开的实施例的图5A中所描绘的数据接收器500a的等效电路700的示意性电路图。请同时参考图5A和图7，PMOS晶体管PT1等效于具有电阻值RP1的电阻器，且NMOS晶体管NT2等效于具有电阻值RN2的电阻器。

详细地说，假设晶体管电流公式(三极管区)为以下所示的公式(1)。

I＝K[(Vgs-Vth)Vds-0.5×Vds²]＝KVds[[(Vgs-Vth)-0.5×Vds] (1)

在公式(1)中，K是常数。可观察到，在此状态下接通的PMOS晶体管PT1和NMOS晶体管NT2的Vgs极大，且可视为满足0.5×Vds＜＜(Vgs-Vth)。因此，可将电流公式简化为以下所示的公式(2)。

I＝K[(Vgs-Vth)Vds] (2)

因此，PMOS晶体管PT1和NMOS晶体管NT2可视为具有电阻值1/K(Vgs-Vth)的电阻器，即公式(3)。

RP1＝RN2＝1/K(Vgs-Vth) (3)

此处，电阻值RP1和电阻值RN2在以下公式(4)和公式(5)中展示。

RP1＝1/K(Vgs-Vth)＝1/K(VDD-VL-Vth) (4)

RN2＝1/K(Vgs-Vth)＝1/K(VH-Vth) (5)

接着，参考图7，通过以下公式(6)得出流动穿过PMOS晶体管PT1、电阻器490以及NMOS晶体管NT2的电流I。通过推导，逻辑电平VH在以下公式(7)中展示，且逻辑电平VL在以下公式(8)中展示。

I＝VDD/(RP1+R+RN2) (6)

VH＝I×(R+RN2)＝VDD×(R+RN2)/(RP1+R+RN2) (7)

VL＝I×RN2＝VDD×(RN2)/(RP1+R+RN2) (8)

因此，逻辑电平VH与逻辑电平VL之间的逻辑电平差ΔV在以下公式(9)中展示。

ΔV＝VH-VL＝VDD×R/(RP1+R+RN2) (9)

假设电容器和输入数据转变是理想的且可无损耗地耦合到电容器的另一端子，那么最小输入摆幅要求是逻辑电平差ΔV的一半。也就是说，输入信号IS1和输入信号IS2的最小输入摆幅大于或等于输出信号OS1和输出信号OS2的输出摆幅的一半。因此，理论上，最小输入摆幅必须大于VDD×R/2(RP1+R+RN2)，以便使数据接收器的电路正常操作。

另外，可通过参考图5A中所描绘的数据接收器500a的等效电路来推导图5B中所描绘的数据接收器500b的等效电路。

综上所述，通过本公开的AC耦合方法，数据接收器可同时实现电平移位器和放大器电路的功能，且根据输入信号的切换信息产生同时满足包含适当共模和逻辑电平的要求的输出信号。此外，与常用AC耦合方法相比，通过本公开的AC耦合方法，数据接收器可避免在输入随机信号时由基线漂移现象引起的额外抖动。

虽然已通过以上实施例公开本公开，但其并不意欲限制本公开。对于本领域的普通技术人员中的任一个来说，可在不脱离本公开的精神和范围的情况下对所公开的实施例进行修改和修饰。因此，本公开的范围由以下随附的权利要求书和其等效物界定。

Claims

1.一种数据接收器，包括：

第一电容器，具有第一端子和第二端子，所述第一端子接收具有第一输入电压的第一输入信号；

第二电容器，具有第三端子和第四端子，所述第三端子接收具有第二输入电压的第二输入信号；

第一逆变器，具有第一输入端子和第一输出端子；以及

第二逆变器，具有第二输入端子和第二输出端子，

其中所述第一输入端子和所述第二输出端子耦合到所述第一电容器的所述第二端子，所述第二输入端子和所述第一输出端子耦合到所述第二电容器的所述第四端子，所述第一输出端子产生具有第一输出电压的第一输出信号，且所述第二输出端子产生具有第二输出电压的第二输出信号。

2.根据权利要求1所述的数据接收器，更包括：

电阻器，耦合于所述第二端子与所述第四端子之间且配置成调整所述第一输出信号和所述第二输出信号的输出摆幅。

3.根据权利要求2所述的数据接收器，其中所述第一输入信号和所述第二输入信号的最小输入摆幅大于或等于所述第一输出信号和所述第二输出信号的所述输出摆幅的一半。

4.根据权利要求2所述的数据接收器，其中当所述电阻器的电阻值与断开电路的电阻值一样大时，所述第一输出信号和所述第二输出信号是轨对轨信号。

5.根据权利要求1所述的数据接收器，其中所述第一输出电压和所述第二输出电压的电压电平由所述第一输入电压和所述第二输入电压的电压电平确定，且所述第一输出信号和所述第二输出信号具有相同电压振幅和相对相位。

6.根据权利要求1所述的数据接收器，其中当接收到所述第一输入信号和所述第二输入信号的切换信息时，所述第一输出信号和所述第二输出信号转换为反向状态。

7.根据权利要求1所述的数据接收器，其中当未接收到所述第一输入信号和所述第二输入信号的切换信息时，所述第一输出信号和所述第二输出信号保持原始状态。

8.根据权利要求1所述的数据接收器，其中所述第一逆变器包含第一晶体管和第二晶体管，

所述第一晶体管的栅极和所述第二晶体管的栅极耦合到所述第一输入端子，所述第一晶体管的漏极和源极中的一个耦合到供电电压，所述第二晶体管的漏极和源极中的一个耦合到接地电压，且所述第一晶体管的所述漏极和所述源极中的另一个以及所述第二晶体管的所述漏极和所述源极中的另一个耦合到所述第一输出端子。

9.根据权利要求8所述的数据接收器，其中所述第一晶体管是P沟道金属氧化物半导体晶体管且所述第二晶体管是N沟道金属氧化物半导体晶体管。

10.根据权利要求1所述的数据接收器，其中所述第二逆变器包含第三晶体管和第四晶体管，

所述第三晶体管的栅极和所述第四晶体管的栅极耦合到所述第二输入端子，所述第三晶体管的漏极和源极中的一个耦合到供电电压，所述第四晶体管的漏极和源极中的一个耦合到接地电压，且所述第三晶体管的所述漏极和所述源极中的另一个以及所述第四晶体管的所述漏极和所述源极中的另一个耦合到所述第二输出端子。

11.根据权利要求10所述的数据接收器，其中所述第三晶体管是P沟道金属氧化物半导体晶体管且所述第四晶体管是N沟道金属氧化物半导体晶体管。

12.根据权利要求1所述的数据接收器，其中所述第一输入信号和所述第二输入信号是随机信号或非随机信号。

13.根据权利要求1所述的数据接收器，其中所述第一输入信号和所述第二输入信号是差分信号对。