CN117377237A - 元器件埋入方法和埋入元器件的pcb结构 - Google Patents
元器件埋入方法和埋入元器件的pcb结构 Download PDFInfo
- Publication number
- CN117377237A CN117377237A CN202311570511.2A CN202311570511A CN117377237A CN 117377237 A CN117377237 A CN 117377237A CN 202311570511 A CN202311570511 A CN 202311570511A CN 117377237 A CN117377237 A CN 117377237A
- Authority
- CN
- China
- Prior art keywords
- component
- prepreg
- groove
- components
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000011889 copper foil Substances 0.000 claims abstract description 31
- 230000000149 penetrating effect Effects 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 10
- 238000009713 electroplating Methods 0.000 claims abstract description 4
- 238000003475 lamination Methods 0.000 claims description 18
- 238000007731 hot pressing Methods 0.000 claims description 12
- 239000012779 reinforcing material Substances 0.000 claims description 12
- 239000003822 epoxy resin Substances 0.000 claims description 11
- 229920000647 polyepoxide Polymers 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000007906 compression Methods 0.000 description 32
- 230000006835 compression Effects 0.000 description 31
- 239000000463 material Substances 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- -1 inductors Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供一种埋入元器件的方法和埋入元器件的PCB结构，方法包括以下步骤：将至少两个芯板层叠，并在每相邻两个芯板之间层叠设置第一半固化片，得到层叠体，层叠体具有沿厚度方向贯穿的至少一个通槽；在通槽的一端依次设置第二半固化片和第一铜箔；将元器件放入通槽中，在通槽的另一端依次设置第三半固化片和第二铜箔，得到预压合件；将预压合件进行热压合，得到压合件；将压合件进行开窗处理，以露出元器件的电极并在露出电极处电镀金属引线，得到埋入元器件的PCB结构。该元器件埋入方法，可实现元器件的稳固埋入，不受器件尺寸限制，可较好地保护元器件不被损伤，提高产品可靠性；且工艺简单，能够实现大批量的工业化生产。
Description
技术领域
本申请实施例涉及PCB(Printed Circuit Board，印制电路板)制备技术领域，特别是涉及元器件埋入方法和埋入元器件的PCB结构。
背景技术
目前，大多埋入元器件的PCB的制作方法为，将元器件放入芯板中预设的容置槽内并填充树脂固化，以实现芯板与元器件之间的结合。该方法形成的结合，均匀性不佳，且难以避免元器件在进一步操作中受到的损伤，影响产品可靠性。
发明内容
鉴于此，本申请提供了一种元器件埋入方法，可实现元器件的稳固埋入，可较好地保护元器件不被损伤，提高产品可靠性；且工艺简单，能够实现大批量的工业化生产。
本申请第一方面提供了一种埋入元器件的方法，包括以下步骤：
将至少两个芯板层叠，并在所述至少两个芯板中的每相邻两个芯板之间层叠设置至少一个第一半固化片，得到层叠体，所述层叠体具有沿厚度方向贯穿所述层叠体的至少一个通槽；
在所述通槽的一端依次设置与所述层叠体层叠的第二半固化片和第一铜箔；
将元器件放入所述通槽中，所述元器件与所述第二半固化片接触层叠，所述通槽的槽壁与所述元器件之间具有第一间隙；
在所述通槽的另一端依次设置第三半固化片和第二铜箔，得到预压合件，所述第三半固化片与所述层叠体接触层叠；
将所述预压合件进行热压合，在所述热压合过程中，所述第一半固化片、第二半固化片和第三半固化片中的绝缘树脂变成流动态流入所述第一间隙中并固化以填充所述第一间隙，得到压合件；
将所述压合件进行开窗处理，以露出所述元器件的电极，在露出的电极处电镀金属引线，得到埋入元器件的PCB结构。
本申请实施例提供的上述元器件埋入方法，不受器件尺寸限制，可实现元器件的稳固埋入，可较好地保护元器件不被损伤，提高产品可靠性；且工艺简单，能够实现大批量的工业化生产。具体地，该埋入方法通过在每相邻两个芯板之间层叠设置第一半固化片，并在芯板与第一半固化片层叠构成的层叠体上下两端分别设置第二半固化片和第三半固化片，这样经热压合后，能够使元器件精准稳固地固定在层叠体的通槽中的预设位置，且能够在整个埋入操作过程中，较好地保护元器件不因受压而破坏，提高产品可靠性；该元器件埋入方法可以适用于各种厚度的元器件的埋入，特别是能够较好地解决现有技术因元器件厚度太大，导致第一间隙处无法填充满胶，难以实现大厚度元器件埋入的问题；该元器件埋入方法采用PCB制备领域常用的热压合技术即可，工艺较为简单可控，易于实现规模化的生产。
本申请实施方式中，所述层叠体在热压合前的厚度大于所述元器件的最大厚度，所述预压合件中，所述第三半固化片与所述元器件之间具有第二间隙；所述第二间隙的宽度大于或等于0.01mm且小于或等于0.15mm；且所述层叠体经热压合后的厚度大于或等于所述元器件的最大厚度。
本申请实施方式中，所述层叠体的制备具体包括：先在所述至少两个芯板和所述至少一个第一半固化片上分别制备对应设置的通孔，再将所述至少两个芯板和所述至少一个第一半固化片层叠，得到所述层叠体。
本申请实施方式中，所述第一间隙的宽度小于或等于0.15mm。
本申请实施方式中，所述层叠体经热压合后的热膨胀系数与所述元器件的热膨胀系数相差在3ppm以内。
本申请实施方式中，所述芯板包括非覆铜板或覆铜板；所述覆铜板包括基板和设置在所述基板一侧或两侧的铜层。
本申请实施方式中，所述元器件包括主动元器件或被动元器件。
本申请实施方式中，所述主动元器件包括芯片、晶体管、可控硅整流器、二极管、阀门、真空管、显示器、积体电路、影像管、场效应管、双极型晶体管、集成电路；所述被动元器件包括电阻、电容、电感、陶振、晶振或变压器。
本申请实施第二方面提供一种预压合件，所述预压合件包括依次层叠设置的第一铜箔、第二半固化片、层叠体、第三半固化片和第二铜箔，以及包括元器件；
所述层叠体包括层叠设置的至少两个芯板，以及设置在所述至少两个芯板中的每相邻两个芯板之间的至少一个第一半固化片，所述层叠体具有沿厚度方向贯穿所述层叠体的至少一个通槽，所述第二半固化片和所述第三半固化片用于将所述通槽的两端封口；所述元器件设置在所述通槽内，所述元器件与所述第二半固化片接触层叠，所述通槽的槽壁与所述元器件之间具有第一间隙。
本申请实施方式中，所述第三半固化片与所述元器件之间具有第二间隙；所述第二间隙的宽度大于或等于0.01mm且小于或等于0.15mm。
本申请实施第三方面提供一种埋入元器件的PCB结构，包括依次层叠设置的第一铜箔、第二绝缘介质层、层叠结构、第三绝缘介质层和第二铜箔，以及包括元器件和金属引线；
所述层叠结构包括层叠设置的至少两个芯板，以及设置在所述至少两个芯板中的每相邻两个芯板之间的至少一个第一绝缘介质层，所述层叠结构具有沿厚度方向贯穿所述层叠结构的至少一个通槽；所述元器件设置在所述通槽内，所述元器件与所述第二绝缘介质层、所述第三绝缘介质层接触层叠，所述通槽的槽壁与所述元器件之间具有第一间隙，所述第四绝缘介质层填充满所述第一间隙；所述金属引线与所述元器件的电极接触连接，并部分露出以用于与外部电连接。
本申请实施方式中，所述层叠结构的厚度大于或等于所述元器件的最大厚度。
本申请实施方式中，所述第二绝缘介质层靠近元器件一侧的表面为一平面；所述第三绝缘介质层靠近所述元器件一侧的表面为一平面，或在对应所述元器件的位置具有向所述元器件一侧凸出的凸层结构。
本申请实施方式中，所述第一间隙的宽度小于或等于0.15mm。
本申请实施方式中，所述层叠结构的热膨胀系数与所述元器件的热膨胀系数相差在3ppm以内。
本申请实施方式中，所述芯板包括非覆铜板或覆铜板；所述覆铜板包括基板和设置在所述基板一侧或两侧的铜层；所述元器件包括主动元器件或被动元器件；所述第一绝缘介质层、所述第二绝缘介质层和所述第三绝缘介质层包括环氧树脂和增强材料，所述第四绝缘介质层包括环氧树脂，不包括增强材料。
本申请实施例还提供一种电子设备，包括本申请第二方面所述的埋入元器件的PCB结构。
附图说明
图1是本申请实施例提供的元器件埋入方法的流程示意图；
图2是本申请实施例提供的层叠体的制备流程示意图；
图3是本申请另一实施例提供的层叠体的截面结构示意图；
图4是本申请另一实施例提供的层叠体的截面结构示意图；
图5是本申请一实施例提供的预压合件100的截面结构示意图；
图6是本申请另一实施例提供的预压合件100的截面结构示意图；
图7是本申请另一实施例提供的预压合件100的截面结构示意图；
图8是本申请一实施例提供的埋入元器件的PCB结构200的截面结构示意图；
图9是本申请另一实施例提供的埋入元器件的PCB结构200的截面结构示意图；
图10是本申请另一实施例提供的埋入元器件的PCB结构200的截面结构示意图；
图11是本申请实施例提供的设备300的结构示意图。
具体实施方式
下面结合优选实施例对本申请作进一步的详细描述，但本申请的保护范围并不限于以下具体实施例。
本申请提供了一种元器件埋入方法，可实现元器件的稳固埋入，可较好地保护元器件不被损伤，提高产品可靠性；且工艺简单，能够实现大批量的工业化生产。
参见图1，图1为本申请实施例提供的元器件埋入方法的流程示意图，图1为截面图，本申请提供的埋入元器件的方法，包括以下步骤：
S101、将至少两个芯板10层叠，并在至少两个芯板10中的每相邻两个芯板10之间层叠设置至少一个第一半固化片20，得到层叠体11，层叠体11具有沿厚度方向贯穿层叠体11的至少一个通槽11a；
S102、在通槽11a的一端依次设置与层叠体11层叠的第二半固化片30和第一铜箔40；
S103、将元器件50放入通槽11a中，元器件50与第二半固化片30接触层叠，通槽11a的槽壁与元器件50之间具有第一间隙11b；
S104、在通槽11a的另一端依次设置第三半固化片60和第二铜箔70，得到预压合件100，第三半固化片60与层叠体11接触层叠；
S105、将预压合件100进行热压合，在热压合过程中，第一半固化片20、第二半固化片30和第三半固化片60中的绝缘树脂变成流动态流入第一间隙11b中以填充第一间隙11b，固化完全后得到压合件；
S106、将压合件进行开窗处理，以露出元器件50的电极51，在露出的电极51处电镀金属引线52，得到埋入元器件的PCB结构200。
本申请实施例提供的上述元器件埋入方法，不受器件尺寸限制，可实现元器件的稳固埋入，可较好地保护元器件不被损伤，提高产品可靠性；且工艺简单，能够实现大批量的工业化生产。具体地，该埋入方法通过在每相邻两个芯板之间层叠设置第一半固化片，并在芯板与第一半固化片层叠构成的层叠体上下两端分别设置第二半固化片和第三半固化片，这样经热压合后，能够使元器件精准稳固地固定在层叠体的通槽中的预设位置，且能够在整个埋入操作过程中，较好地保护元器件不因受压而破坏，提高产品可靠性；该元器件埋入方法可以适用于各种厚度的元器件的埋入，特别是能够较好地解决现有技术因元器件厚度太大，导致第一间隙处无法填充满胶，难以实现大厚度元器件埋入的问题；该元器件埋入方法采用PCB制备领域常用的热压合技术即可，工艺较为简单可控，易于实现规模化的生产。
步骤S101中，芯板10可以是非覆铜板，也可以是覆铜板。其中，非覆铜板可以是由增强材料(如玻璃纤维布)浸以环氧树脂，经热压而成。覆铜板可以是包括基板和设置在基板一侧或两侧的铜层，基板即非覆铜板。覆铜板可以是由增强材料(如玻璃纤维布)浸以环氧树脂，再一面或两面覆以铜箔，经热压而成。芯板10可以是根据实际导电需要来选择非覆铜板，或单面覆铜板，或双面覆铜板。芯板10的厚度可以是根据待埋入的元器件50的厚度进行选择。芯板10的热膨胀系数与元器件50的热膨胀系数相差在3ppm以内。芯板10与元器件50的热膨胀系数相差小，有利于提高埋入元器件的PCB结构200在高温场景下的使用可靠性。
第一半固化片20可以是由增强材料(如玻璃纤维布)浸以环氧树脂而得的半固态片材。第一半固化片20的厚度可以是根据待埋入的元器件50的厚度进行选择。第一半固化片20的厚度要保证热压合流出的胶最终能填满通槽11a的槽壁与元器件50之间的第一间隙11b。第一半固化片20在热压合固化后的热膨胀系数与元器件50的热膨胀系数相差在3ppm以内，两者的热膨胀系数相差小，有利于提高埋入元器件的PCB结构200在高温场景下的使用可靠性。第一半固化片20中还可以根据需要加入有其他填充物以提升性能，如加入低热膨胀系数的材料以降低热膨胀系数、加入颜料以改变颜色、加入陶瓷等散热材料提升散热性能等。
本申请实施方式中，层叠体11在热压合前的厚度大于待埋入的元器件50的最大厚度，且层叠体11经热压合后的厚度大于或等于待埋入的元器件50的最大厚度。这样，可以保证热压合时的压力不会直接加在元器件50上而导致元器件50异常，而且热压合时第二半固化片30和第三半固化片60会变成流动态缓冲压合的压力，从而更好地保护元器件50，提升产品可靠性。其中，元器件50的最大厚度指元器件50厚度的公差上限厚度。
可以理解地，层叠体11在热压合前的厚度与待埋入的元器件50的最大厚度的差值以既能够较好的保护元器件免受压力伤害，又能实现压合后第三半固化片形成的绝缘介质层与元器件形成紧密接触进行设计。一些实施例中，层叠体11在热压合前的厚度与待埋入的元器件50的最大厚度的差值可以是大于或等于0.01mm且小于或等于0.15mm，将差值控制在此范围，既能够较好的保护元器件免受压力伤害，又有利于压合后第三半固化片形成的绝缘介质层与元器件能够形成紧密接触，更好地固定元器件。一些实施例中，层叠体11在热压合前的厚度与待埋入的元器件50的最大厚度的差值为0.01mm、0.02mm、0.03mm、0.04mm、0.05mm、0.08mm、0.1mm、0.12mm、0.15mm。
可以理解地，层叠体11经热压合后的厚度比热压合前的厚度要小，这主要是由于第一半固化片20的变化。
本申请实施方式中，层叠体11经热压合后的热膨胀系数与元器件50的热膨胀系数相差在3ppm以内。层叠体11经热压合后的热膨胀系数与元器件50的热膨胀系数相差小，有利于提高埋入元器件的PCB结构200在高温场景下的使用可靠性，耐老化。
参见图2，本申请实施方式中，层叠体11的制备过程具体可以是包括：先在至少两个芯板10和至少一个第一半固化片20上分别制备对应设置的通孔；再将制备好通孔的至少两个芯板10和至少一个第一半固化片20按照通孔位置对应层叠，得到层叠体11。
其中，通孔可以是采用机械开槽或激光开槽的方式制备。可以理解地，芯板10与第一半固化片20上对应设置的通孔在层叠后即形成贯穿层叠体11的通槽11a。通槽11a的形状与待埋入的元器件50的形状基本一致。通槽11a的尺寸稍大于待埋入的元器件50的尺寸，以使通槽11a的槽壁与元器件50之间能够形成一定宽度的第一间隙11b。
本申请中，层叠体11具有沿厚度方向贯穿层叠体11的至少一个通槽11a。具体地，通槽11a的数量可以根据实际需要埋入的元器件的数量进行设置，可以是一个，也可以是两个或两个以上。一般地，一个通槽11a对应埋入一个元器件50。一些实施例中，如图2所示，层叠体11具有沿厚度方向贯穿层叠体11的一个通槽11a。一些实施例中，如图3所示，层叠体11具有沿厚度方向贯穿层叠体11的两个通槽11a。当层叠体11具有多个用于埋入元器件50的通槽11a时，多个通槽11a的横向尺寸可以相同也可以不同，具体可根据元器件50的情况设定。
本申请中，每相邻两个芯板10之间可以是层叠设置一个第一半固化片20，也可以是层叠设置多个(两个或两个以上)第一半固化片20。
本申请实施方式中，可以是将两个或两个以上的芯板10层叠，每相邻两个芯板10之间层叠设置至少一个第一半固化片20以形成层叠体11，形成层叠体11的芯板10的具体数量可以根据需要而设定，例如可以是2-10个。如图1所示，本申请一些实施方式中，将两个芯板10层叠，并在两个芯板10之间层叠设置一个第一半固化片20以形成层叠体11。如图4所示，图4为本申请另一实施例提供的层叠体11的截面结构示意图，本申请另一些实施方式中，将五个芯板10层叠，并在每相邻两个芯板10之间层叠设置至少一个第一半固化片20以形成层叠体11。本申请一些实施例中，形成层叠体11的芯板10的具体数量可以是根据需要埋入的元器件50的厚度而设置。形成层叠体11的第一半固化片20的数量及厚度以能够实现经热压合后填满第一间隙11b为目的设计。
步骤S102中，在通槽11a的一端依次设置与层叠体11层叠的第二半固化片30和第一铜箔40，第二半固化片30和第一铜箔40将通槽11a的一端封口。一方面，第二半固化片30和第一铜箔40可以在后续向通槽11a中放入元器件50时以及最终的结构中，起到支撑和封装元器件50的作用；另一方面，第二半固化片30为半固化态，热压合加压力时呈流动状态可缓冲压力，从而可以较好地保护元器件50，且第二半固化片30中的绝缘树脂在热压合过程中能变成流动态，并部分流入第一间隙11b中以填充第一间隙11b，以起到更好地固定保护元器件50的作用，提高产品可靠性。第二半固化片30可以是由增强材料(如玻璃纤维布)浸以环氧树脂而得的半固态片材。第二半固化片30的厚度可根据最终所得PCB结构的厚度等实际产品要求进行设计。一些实施例中，第二半固化片30在热压合固化后的热膨胀系数与元器件50的热膨胀系数相差在3ppm以内，两者的热膨胀系数相差小，有利于提高埋入元器件的PCB结构200在高温场景下的使用可靠性。第二半固化片30中还可以根据需要加入有其他填充物以提升性能，如加入低热膨胀系数的材料以降低热膨胀系数、加入颜料以改变颜色、加入陶瓷等散热材料提升散热性能等。
步骤S103中，元器件50可以是各种电子元器件，可以是包括主动元器件(即有源器件)，也可以是包括被动元器件(即无源器件)。其中，主动元器件可以是从外部电源提取能量，在电路中产生能量增益并放大信号的元器件，例如可以是包括芯片(例如存储芯片、功率芯片、逻辑芯片等)、晶体管、可控硅整流器、二极管、阀门、真空管、显示器、积体电路、影像管、场效应管(MOSFET)、双极型晶体管(BJT)、集成电路(包括操作放大器、逻辑门等)。被动元器件指在电路中不能产生能量增益，主要用于对电流、电压和频率进行调整、过滤、储存和传输的元器件，例如可以是包括电阻、电容、电感、陶振、晶振、变压器等。
一些实施例中，将元器件50经过无水酒精或等离子清洗并烘干后放入通槽11a，以避免元器件50上的杂质带来的影响。元器件50与第二半固化片30接触层叠，第二半固化片30对元器件50形成支撑。当层叠体11具有多个通槽11a时，每一个通槽11a可以对应放入一个元器件50。
本申请中，通槽11a的槽壁与元器件50之间具有第一间隙11b，可以在后续第一间隙11b填充满第一半固化片20、第二半固化片30和第三半固化片60形成的绝缘介质后，使层叠体11与元器件50之间实现低应力牢固结合，提升产品可靠性。其中，第一间隙11b的宽度可以是小于或等于0.15mm。一些实施例中，第一间隙11b的宽度为0.03mm-0.15mm。一些实施例中，第一间隙11b的宽度例如可以是0.03mm、0.04mm、0.05mm、0.08mm、0.1mm、0.12mm、0.15mm。通槽11a作为容纳元器件50的空间，可以对元器件50起到定位作用，将通槽11a的槽壁与元器件50之间的第一间隙11b控制在合适的宽度尺寸，有利于保证放入元器件50的位置精度，提高产品的埋入精度，并实现元器件50与层叠体11间的牢固结合，提升产品可靠性；同时有利于批量化生产的实现。
步骤S104中，在通槽11a的另一端依次设置与层叠体11层叠的第三半固化片60和第二铜箔70，第三半固化片60和第二铜箔70将通槽11a的另一端封口，得到预压合件。
相应地，参见图5、图6和图7，本申请实施例提供一种预压合件100，包括依次层叠设置的第一铜箔40、第二半固化片30、层叠体11、第三半固化片60和第二铜箔70，以及包括元器件50；
层叠体11包括层叠设置的至少两个芯板10，以及设置在至少两个芯板10中的每相邻两个芯板10之间的至少一个第一半固化片20，层叠体11具有沿厚度方向贯穿层叠体11的至少一个通槽11a，第二半固化片30和第三半固化片60用于将通槽11a的两端封口；元器件50设置在通槽11a内，元器件50与第二半固化片30接触层叠，通槽11a的槽壁与元器件50之间具有第一间隙11b。通槽11a为多个时，多个通槽11a间隔设置。
预压合件100中，第二半固化片30和第三半固化片60将通槽11a密闭，通槽11a的槽壁与第二半固化片30、第三半固化片60一同形成一个密闭空间，元器件50容置在该密闭空间内。一方面，第三半固化片60和第二铜箔70可以起到支撑和封装元器件50的作用；另一方面，第三半固化片60为半固化态，热压合加压力时呈流动状态可缓冲压力，从而可以较好地保护元器件50，且第三半固化片60中的绝缘树脂在热压合过程中能变成流动态，并部分流入第一间隙11b中以填充第一间隙11b，以及可能存在于元器件50与第三半固化片60之间的第二间隙，以起到更好地固定保护元器件50的作用，提升产品可靠性。第三半固化片60可以是由增强材料(如玻璃纤维布)浸以环氧树脂而得的半固态片材。第三半固化片60的厚度可根据最终所得PCB结构的厚度等实际产品要求、以及最终能够实现第三半固化片60固化后能够与元器件50层叠接触而进行设计。一些实施例中，第三半固化片60在热压合固化后的热膨胀系数与元器件50的热膨胀系数相差在3ppm以内，两者的热膨胀系数相差小，有利于提高埋入元器件的PCB结构200在高温场景下的使用可靠性。第三半固化片60中还可以根据需要加入有其他填充物以提升性能，如加入低热膨胀系数的材料以降低热膨胀系数、加入颜料以改变颜色、加入陶瓷等散热材料提升散热性能等。
可以理解地，当层叠体11在热压合前的厚度大于待埋入的元器件50的最大厚度时，预压合件中，第三半固化片60与元器件50之间具有第二间隙11c。第二间隙11c的宽度取决于层叠体11在热压合前的厚度与待埋入的元器件50的最大厚度的差值，具体可以是小于或等于这个差值。一些实施例中，第二间隙11c的宽度大于或等于0.01mm且小于或等于0.15mm。一些实施例中，第二间隙11c的宽度为0.01mm、0.02mm、0.03mm、0.04mm、0.05mm、0.08mm、0.1mm、0.12mm、0.15mm。
该预压合件100中的各部件第一铜箔40、第二半固化片30、层叠体11、第三半固化片60、第二铜箔70、元器件50、第一间隙11b等与前文一致，此处不再赘述。
步骤S105中，热压合的温度可以根据半固化片所需的温度而定。第一半固化片20完全固化后形成第一绝缘介质层201，第二半固化片30完全固化后形成第二绝缘介质层301，第三半固化片60完全固化后形成第三绝缘介质层601，第一间隙11b中形成第四绝缘介质层101。本申请实施例通过热压合实现元器件的埋入，工艺简单，且可以降低对元器件的损伤，提升产品良率，保证可靠性。
相应地，参见图8，本申请实施例提供一种埋入元器件的PCB结构200，包括依次层叠设置的第一铜箔40、第二绝缘介质层301、层叠结构21、第三绝缘介质层601、第二铜箔70和第四绝缘介质层101，以及包括元器件50和金属引线52；
层叠结构21包括层叠设置的至少两个芯板10，以及设置在至少两个芯板10中的每相邻两个芯板10之间的至少一个第一绝缘介质层201，层叠结构21具有沿厚度方向贯穿层叠结构21的至少一个通槽11a；元器件50设置在通槽11a内，元器件50与第二绝缘介质层301、第三绝缘介质层601接触层叠，元器件50与其所在通槽11a的槽壁之间具有第一间隙11b，第四绝缘介质层101填充满第一间隙11b；金属引线52与元器件50的电极接触连接，并部分露出以用于与外部电连接。
元器件50设置在通槽11a的槽壁与第二绝缘介质层301、第三绝缘介质层601构成的密闭空间内。
本申请实施方式中，层叠结构21即层叠体11经热压合后形成，层叠结构21的厚度大于或等于元器件50的最大厚度。
本申请实施方式中，第一绝缘介质层201、第二绝缘介质层301和第三绝缘介质层601包括环氧树脂和增强材料，第四绝缘介质层101包括环氧树脂，不包括增强材料。可以理解地，第一绝缘介质层201由第一半固化片20热压合固化后形成，第二绝缘介质层301由第二半固化片30热压合固化后形成，第三绝缘介质层和601由第三半固化片60热压合固化后形成，第四绝缘介质层101由第一半固化片20、第二半固化片30、第三半固化片60在热压合过程中流入的绝缘树脂固化形成，因此第四绝缘介质层101中不包含增强材料。
本申请实施方式中，第二绝缘介质层301靠近元器件50一侧的表面为一平面。
本申请一些实施方式中，由于层叠体11经热压合后的厚度可能等于待埋入的元器件50的最大厚度，即层叠结构21的厚度等于元器件50的最大厚度，因此，如图8所示，第三绝缘介质层601靠近元器件50一侧的表面为一平面，即第三绝缘介质层601与层叠结构21的相接界面，与第三绝缘介质层601与元器件50的相接界面在同一平面。
本申请一些实施方式中，由于层叠体11经热压合后的厚度可能大于待埋入的元器件50的最大厚度，即层叠结构21的厚度大于元器件50的最大厚度，因此，如图9所示，第三绝缘介质层601靠近元器件50一侧的表面在元器件50对应的位置具有向元器件50一侧凸出并与元器件50连接的凸层结构6011，即第三绝缘介质层601与层叠结构21的相接界面，与第三绝缘介质层601与元器件50的相接界面不在同一平面。一些实施例中，层叠结构21的厚度与元器件50的最大厚度的差值，也即凸层结构6011的厚度可以是小于或等于0.15mm。一些实施例中，层叠结构21的厚度与元器件50的最大厚度的差值，也即凸层结构6011的厚度可以是0.01mm-0.15mm，具体例如为0.01mm、0.02mm、0.03mm、0.04mm、0.05mm、0.08mm、0.1mm、0.12mm、0.15mm。
参见图10，本申请一些实施方式中，层叠结构21具有沿厚度方向贯穿层叠结构21的多个(两个或两个以上)通槽11a，多个通槽11a间隔设置，每一个通槽11a可以对应放入一个元器件50。
该埋入元器件的PCB结构200中的各部件与前文一致，此处不再赘述。
步骤S106中，将压合件进行开窗处理，以露出元器件50的电极51，具体可以是采用激光开窗形成贯穿第二铜箔70和第三绝缘介质层601或贯穿第一铜箔40和第二绝缘介质层301的盲孔，以露出的电极51。可以理解地，盲孔位置及数量可根据元器件50上的电极位置和数量而定，元器件50上的电极可以是位于在元器件50表面上的任意位置，电极数量可以是多个。盲孔的横向尺寸可以是根据实际需要进行设计。
在露出的电极51处即盲孔中电镀金属引线52具体可以是电镀铜，金属引线52用于实现元器件50与外部器件的电连接。采用电镀铜形成金属引线52可以方便进一步再进行多层再布线设计。
参见图11，本申请实施例还提供一种设备300，该设备300包括前述的埋入元器件的PCB结构。该设备300可以是汽车、手机、平板电脑、笔记本电脑、可穿戴设备等。
上文对优选实施例进行了详细的描述，但本发明并不局限于上述具体的实施方式，本领域内技术人员在本申请的启示下，不脱离本申请所保护范围情况下还可以做出多形式的具体变换，这些均属于本发明的保护范围之内。
应理解，本文中涉及的第一、第二以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。
本申请中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“至少两个”是指两个或者两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，“a,b,或c中的至少一项(个)”，或，“a,b,和c中的至少一项(个)”，均可以表示：a,b,c,a-b(即a和b),a-c,b-c,或a-b-c，其中a,b,c分别可以是单个，也可以是多个。
本申请中“-”表示范围值，包括两端的端点值，例如，a的取值可以是0.5-15，表示a的取值可以是在0.5至15之间，且包括端点值0.5和15。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，部分或全部步骤可以并行执行或先后执行，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
Claims (10)
1.一种埋入元器件的方法，其特征在于，包括以下步骤：
将至少两个芯板层叠，并在所述至少两个芯板中的每相邻两个芯板之间层叠设置至少一个第一半固化片，得到层叠体，所述层叠体具有沿厚度方向贯穿所述层叠体的至少一个通槽；
在所述通槽的一端依次设置与所述层叠体层叠的第二半固化片和第一铜箔；
将元器件放入所述通槽中，所述元器件与所述第二半固化片接触层叠，所述通槽的槽壁与所述元器件之间具有第一间隙；
在所述通槽的另一端依次设置第三半固化片和第二铜箔，得到预压合件，所述第三半固化片与所述层叠体接触层叠；
将所述预压合件进行热压合，在所述热压合过程中，所述第一半固化片、第二半固化片和第三半固化片中的绝缘树脂变成流动态流入所述第一间隙中并固化以填充所述第一间隙，得到压合件；
将所述压合件进行开窗处理，以露出所述元器件的电极，在露出的电极处电镀金属引线，得到埋入元器件的PCB结构。
2.如权利要求1所述的埋入元器件的方法，其特征在于，所述层叠体在热压合前的厚度大于所述元器件的最大厚度，所述预压合件中，所述第三半固化片与所述元器件之间具有第二间隙；所述第二间隙的宽度大于或等于0.01mm且小于或等于0.15mm；所述层叠体经热压合后的厚度大于或等于所述元器件的最大厚度。
3.如权利要求1所述的埋入元器件的方法，其特征在于，所述层叠体的制备具体包括：先在所述至少两个芯板和所述至少一个第一半固化片上分别制备对应设置的通孔，再将所述至少两个芯板和所述至少一个第一半固化片层叠，得到所述层叠体。
4.如权利要求1所述的埋入元器件的方法，其特征在于，所述第一间隙的宽度小于或等于0.15mm；所述层叠体经热压合后的热膨胀系数与所述元器件的热膨胀系数相差在3ppm以内。
5.一种预压合件，其特征在于，所述预压合件包括依次层叠设置的第一铜箔、第二半固化片、层叠体、第三半固化片和第二铜箔，以及包括元器件；
所述层叠体包括层叠设置的至少两个芯板，以及设置在所述至少两个芯板中的每相邻两个芯板之间的至少一个第一半固化片，所述层叠体具有沿厚度方向贯穿所述层叠体的至少一个通槽，所述第二半固化片和所述第三半固化片用于将所述通槽的两端封口；所述元器件设置在所述通槽内，所述元器件与所述第二半固化片接触层叠，所述通槽的槽壁与所述元器件之间具有第一间隙。
6.如权利要求5所述的预压合件，其特征在于，所述第三半固化片与所述元器件之间具有第二间隙；所述第二间隙的宽度大于或等于0.01mm且小于或等于0.15mm。
7.一种埋入元器件的PCB结构，其特征在于，包括依次层叠设置的第一铜箔、第二绝缘介质层、层叠结构、第三绝缘介质层和第二铜箔，以及包括元器件、金属引线和第四绝缘介质层；
所述层叠结构包括层叠设置的至少两个芯板，以及设置在所述至少两个芯板中的每相邻两个芯板之间的至少一个第一绝缘介质层，所述层叠结构具有沿厚度方向贯穿所述层叠结构的至少一个通槽；所述元器件设置在所述通槽内，所述元器件与所述第二绝缘介质层、所述第三绝缘介质层接触层叠，所述通槽的槽壁与所述元器件之间具有第一间隙，所述第四绝缘介质层填充满所述第一间隙；所述金属引线与所述元器件的电极接触连接，并部分露出以用于与外部电连接。
8.如权利要求7所述的埋入元器件的PCB结构，其特征在于，所述层叠结构的厚度大于或等于所述元器件的最大厚度；所述第二绝缘介质层靠近元器件一侧的表面为一平面；所述第三绝缘介质层靠近所述元器件一侧的表面为一平面，或在对应所述元器件的位置具有向所述元器件一侧凸出的凸层结构；所述芯板包括非覆铜板或覆铜板；所述覆铜板包括基板和设置在所述基板一侧或两侧的铜层；所述元器件包括主动元器件或被动元器件；所述第一绝缘介质层、所述第二绝缘介质层和所述第三绝缘介质层包括环氧树脂和增强材料，所述第四绝缘介质层包括环氧树脂，不包括增强材料。
9.如权利要求7所述的埋入元器件的PCB结构，其特征在于，所述第一间隙的宽度小于或等于0.15mm；所述层叠结构的热膨胀系数与所述元器件的热膨胀系数相差在3ppm以内。
10.一种设备，其特征在于，包括权利要求7-9任一项所述的埋入元器件的PCB结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311570511.2A CN117377237A (zh) | 2023-11-22 | 2023-11-22 | 元器件埋入方法和埋入元器件的pcb结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311570511.2A CN117377237A (zh) | 2023-11-22 | 2023-11-22 | 元器件埋入方法和埋入元器件的pcb结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117377237A true CN117377237A (zh) | 2024-01-09 |
Family
ID=89389431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311570511.2A Pending CN117377237A (zh) | 2023-11-22 | 2023-11-22 | 元器件埋入方法和埋入元器件的pcb结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117377237A (zh) |
-
2023
- 2023-11-22 CN CN202311570511.2A patent/CN117377237A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057896B2 (en) | Power module and production method thereof | |
| US5672414A (en) | Multilayered printed board structure | |
| US10779415B2 (en) | Component embedding in thinner core using dielectric sheet | |
| WO2010018708A1 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
| WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
| JP5664475B2 (ja) | 半導体装置 | |
| JP2010118589A5 (ja) | 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置 | |
| JP5027193B2 (ja) | 配線板及びその製造方法 | |
| US20190254169A1 (en) | Electronic Component Embedded by Laminate Sheet | |
| CN103889165A (zh) | 具有内埋元件的电路板及其制作方法 | |
| TWI618462B (zh) | 以介電質直接貼件之內埋電子元件電路板製造方法 | |
| CN117377237A (zh) | 元器件埋入方法和埋入元器件的pcb结构 | |
| TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
| KR20170078406A (ko) | 방열특성 내열 인쇄회로기판 제조방법 | |
| JP5749235B2 (ja) | 回路部品内蔵基板の製造方法 | |
| JP7116843B2 (ja) | Ｒｆコンポーネント用マルチスタック冷却構造 | |
| JP2007258635A (ja) | 部品内蔵基板の製造方法 | |
| JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| CN107667419B (zh) | 用于制造电路载体的方法 | |
| JP2020129593A (ja) | 多層配線板の製造方法 | |
| CN112586090B (zh) | 用于射频部件的多层冷却结构 | |
| KR200415210Y1 (ko) | 리지드 플렉시블 인쇄회로기판 | |
| JP3714286B2 (ja) | 回路部品モジュールおよびその製造方法 | |
| KR100878961B1 (ko) | 인쇄회로기판 제조용 프레스 장치 | |
| JP2002344145A (ja) | 多層配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |