CN117353684A - 一种自适应提升折叠共源共栅相位裕度的运算放大器 - Google Patents
一种自适应提升折叠共源共栅相位裕度的运算放大器 Download PDFInfo
- Publication number
- CN117353684A CN117353684A CN202311203509.1A CN202311203509A CN117353684A CN 117353684 A CN117353684 A CN 117353684A CN 202311203509 A CN202311203509 A CN 202311203509A CN 117353684 A CN117353684 A CN 117353684A
- Authority
- CN
- China
- Prior art keywords
- transistor
- power supply
- drain
- source
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 129
- 239000003990 capacitor Substances 0.000 claims description 108
- 230000003044 adaptive effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明实施例公开一种自适应提升折叠共源共栅相位裕度的运算放大器。在一具体实施方式中，该运算放大器包括：偏置电流镜电路，用于给所述运算放大器提供偏置电流；折叠共源共栅电路，用于将输入信号进行两级放大，得到输出信号；反馈补偿电路，用于将输出信号与参考电压进行比较，并反馈到折叠共源共栅电路；还用于将输出信号与参考电压进行比较反馈到折叠共源共栅电路进行自适应的相位裕度补偿。本发明通过反馈的方式自适应的补偿折叠共源共栅运算放大器的相位裕度，从而可以很好的提升运放的稳定性。
Description
技术领域
本发明涉及运算放大器。更具体地，涉及一种自适应提升折叠共源共栅相位裕度的运算放大器。
背景技术
目前，在各类模拟运算放大器中，折叠共源共栅运放是被最广泛使用和应用的运放之一，折叠共源共栅运放具有高增益、高带宽的优势，同时，高的GBW(增益带宽积)使得运放的稳定性设计充满挑战，在仿真过程中，运放的稳定性主要体现在相位裕度上，于是，在如何不降低运放GBW的情况下能够稳定提升折叠共源共栅运放的相位裕度变得尤为重要。
本发明提出了一种能够通过自适应补偿用来提升折叠共源共栅运放相位裕度的电路，能够有效的在不改变增益、带宽的情况下使得运放的相位裕度提升明显，并且在受到不同工艺角温度影响运放相位裕度的时候能够通过输出反馈的方式自动补偿容值，以补偿环境变化带来的影响。
发明内容
本发明的目的在于提供一种自适应提升折叠共源共栅相位裕度的运算放大器，以解决现有技术存在的问题中的至少一个。
为达到上述目的，本发明采用下述技术方案：
本发明提供一种自适应提升折叠共源共栅相位裕度的运算放大器，包括偏置电流镜电路、折叠共源共栅电路和反馈补偿电路。
偏置电流镜电路，用于给所述运算放大器提供偏置电流；
折叠共源共栅电路，用于将输入信号进行两级放大，得到输出信号；
反馈补偿电路，用于将输出信号与参考电压进行比较，并反馈到折叠共源共栅电路；还用于将输出信号与参考电压进行比较反馈到折叠共源共栅电路进行自适应的相位裕度补偿。
可选地，折叠共源共栅电路包括
输入级，用于对输入的信号进行第一级放大；
中间级，用于恒定第一级放大后输入信号的电流；
输出级，用于对恒定电流后的输入信号进行第二级放大，得到输出信号。
可选地，反馈补偿电路包括
共模反馈模块，用于将输出信号与参考电压进行比较，产生与输出共模电平成比例的第一电压反馈到中间级，以使得输出共模电压维持在参考电压；
自适应相位裕度补偿模块，用于将输出信号与参考电压进行比较，产生的与输出电平成比例的第二电压反馈到折叠共源共栅电路进行自适应的相位裕度补偿。
可选地，所述偏置电流镜电路包括
第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第一电阻、第二电阻、第三电阻、第一偏置电压、第二偏置电压、第三偏置电压和第四偏置电压；
所述第一电阻，其第一端接入输入信号，第二端与第一晶体管的漏极连接；
第一晶体管，其衬底与第二电源端连接，源极与第三晶体管的漏极连接，栅极与第一电阻的第一端、第二晶体管的栅极连接；
第二晶体管，其衬底与第二电源端连接，源极与第四晶体管的漏极连接，漏极与第二电阻的第二端连接；
第三晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第一电阻的第二端、第四晶体管的栅极连接；
第四晶体管，其衬底与第二电源端连接，源极与第二电源端连接；
第五晶体管，其衬底与第一电源端连接，源极与第六晶体管的漏极连接，栅极与第二电阻的第二端、第八晶体管的栅极连接；
第六晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第二电阻的第一端、第七晶体管的栅极连接；
第七晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第八晶体管的源极连接；
第八晶体管，其衬底与第一电源端连接，漏极与第三电阻的第一端连接；
第九晶体管，其漏极与第三电阻的第二端连接，衬底与第二电源端连接，源极与第十晶体管的漏极连接，栅极与第三电阻的第一端连接；
第十晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第三电阻的第二端连接；
第二电阻的第一端与第五晶体管的栅极连接输出的电压为第三偏置电压；
第二电阻的第二端与第六晶体管的栅极连接输出的电压为第四偏置电压；
第三电阻的第一端与第九晶体管的栅极连接输出的电压为第二偏置电压；
第三电阻的第二端与第十晶体管的栅极连接输出的电压为第一偏置电压。
可选地，所述输入级包括
第十一晶体管、第十二晶体管和第十三晶体管；
第十一晶体管，其衬底与第二电源端连接，栅极输入电压为VIPN，源极与第十二晶体管的源极连接，漏极与中间极连接；
第十二晶体管，其衬底与第二电源端连接，栅极输入电压为VINN，漏极与中间极连接；
第十三晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极输入电压为第一偏置电压，漏极与第十一晶体管的源极连接。
可选地，所述中间级包括
第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、
第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、
第十四晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第十五晶体管的栅极连接，漏极与第十八晶体管的源极连接；
第十五晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第十九晶体管的源极连接；
第十六晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极输入电压为第四偏置电压，漏极与第十四晶体管的漏极连接；
第十七晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极输入电压为第四偏置电压，漏极与第十五晶体管的漏极连接；
第十八晶体管，其衬底与第一电源端连接，栅极与第十九晶体管的栅极连接，漏极与第二十晶体管的漏极连接；
第十九晶体管，其衬底与第一电源端连接，漏极与第二十一晶体管漏极连接；
第二十晶体管，其衬底与第二电源端连接，源极与第二十二晶体管的漏极连接，栅极与第二十一晶体管的栅极连接；
第二十一晶体管，其衬底与第二电源端连接，源极与第二十三晶体管的漏极连接；
第二十二晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第二十三晶体管的栅极连接；
第二十三晶体管，其衬底与第二电源端连接，源极与第二电源端连接。
可选地，输出级包括
第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第四电阻、第五电阻、第一电容和第二电容；
第二十四晶体管，其衬底与第一电源端连接，栅极输入电压为第四偏置电压，源极与第一电源端连接，漏极与第二十六晶体管的漏极连接；
第二十五晶体管，其衬底与第一电源端连接，栅极输入电压为第四偏置电压，源极与第一电源端连接，漏极与第二十七晶体管的漏极连接；
第二十六晶体管，其衬底与第二电源端连接，栅极与第二十晶体管的漏极连接，源极与第二电源端连接；
第二十七晶体管，其衬底与第二电源端连接，栅极与第二十一晶体管的漏极连接，源极与第二电源端连接；
第四电阻，其第一端与第二十晶体管的漏极连接，第二端与第一电容的第一端连接；
第一电容的第二端与第二十六晶体管的漏极连接
第五电阻，其第一端与第二十一晶体管的漏极连接，第二端与第二电容的第一端连接；
第二电容的第二端与第二十七晶体管的漏极连接；
第二十四晶体管的漏极与第二十六晶体管的漏极连接之间产生电压VOUTN；
第二十五晶体管的漏极与第二十七晶体管的漏极连接之间产生电压VOUTP。
可选地，共模反馈模块包括
第二十八晶体管、第二十九晶体管、第三十晶体管、第三十一晶体管、第三十二晶体管、第三十三晶体管、第三十四晶体管、第六电阻、第七电阻、第三电容和第四电容；
第二十八晶体管，其衬底与第一电源端连接，栅极与第十五晶体管的栅极、第三十晶体管的漏极连接，源极与第一电源端连接，漏极与第三十晶体管的源极连接；
第二十九晶体管，其衬底与第一电源端连接，栅极与第三十一晶体管的漏极连接，源极与第一电源端连接，漏极与第三十一晶体管的源极连接；
第三十晶体管，其衬底与第一电源端连接，栅极与第三十一晶体管的栅极连接，漏极与第三十二晶体管的漏极连接；
第三十一晶体管，其衬底与第一电源端连接，漏极与第三十三晶体管的漏极连接；
第三十二晶体管，其衬底与第二电源端连接，源极与第三十三晶体管的源极连接；
第三十三晶体管，其衬底与第二电源端连接，栅极输入参考电压VCM；
第三十四晶体管，其衬底与第二电源端连接，栅极与第一偏置电压连接，源极与第二电源端连接，漏极与第三十二晶体管的源极连接；
第七电阻，其第一端输入电压VOUTN，第二端与第四电容的第二端连接；
第四电容，其第一端与第七电阻的第一端连接，第二端与第三十二晶体管的栅极连接；
第八电阻，其第一端输入电压VOUTP，第二端与第三电容的第二端连接；
第三电容，其第一端与第八电阻的第一端连接，第二端与第三十二晶体管的栅极连接。
可选地，所述自适应相位裕度补偿模块包括
第三十五晶体管、第三十六晶体管、第三十七晶体管、第三十八晶体管、第三十九晶体管、第四十晶体管、第四十一晶体管、第四十二晶体管、第四十三晶体管、第四十四晶体管、第四十五晶体管、第九电阻、第十电阻、第五电容、第六电容、第七电容、第八电容、第九电容和第十电容；
第三十五晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第三十六晶体管的栅极连接，漏极与第三十九晶体管的漏极连接；
第三十六晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第四十一晶体管的漏极连接；
第三十七晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第三十八晶体管的栅极连接，漏极与第四十二晶体管的漏极连接；
第三十八晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第四十晶体管的漏极连接；
第三十九晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第四十晶体管的栅极、第四十晶体管的漏极连接；
第四十晶体管，其衬底与第二电源端连接，源极与第二电源端连接；
第四十一晶体管，其衬底与第二电源端连接，源极与第四十二晶体管的源极连接；
第四十二晶体管，其衬底与第二电源端连接，源极与第四十三晶体管的漏极连接，栅极输入参考电压VCM；
第四十三晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第一偏置电压连接；
第三十五晶体管漏极与第三十九晶体管的漏极连接之间产生控制电压CTRL；
第四十四晶体管，其源极与第九电容的第一端连接，栅极与第十八晶体管的源极连接，栅极和源极之间表现为电容，电容值由第二反馈电压控制，漏极与控制电压CTRL连接；
第七电容，其第一端与第十八晶体管的源极连接，第二端与第十八晶体管的漏极连接；
第九电容的第二端与第十八晶体管的漏极连接；
第四十五晶体管，栅极和源极之间表现为电容，电容值由第二反馈电压控制，其源极与第十电容的第二端连接，栅极与第十九晶体管的源极连接，漏极与控制电压CTRL连接；
第八电容，其第一端与第十九晶体管的源极连接，第二端与第十九晶体管的漏极连接；
第十电容的第二端与第十九晶体管的漏极连接；
第十电阻，其第一端输入电压VOUTN，第二端与第六电容的第二端连接；
第六电容，其第一端与第十电阻的第一端连接，第二端与第四十一晶体管的栅极连接；
第九电阻，其第一端输入电压VOUTP，第二端与第五电容的第二端连接；
第五电容，其第一端与第九电阻的第一端连接，第二端与第四十一晶体管的栅极连接。
可选地，所述自适应相位裕度补偿模块中第三十五晶体管、第三十六晶体管、第三十七晶体管、第三十八晶体管、第三十九晶体管、第四十晶体管、第四十一晶体管、第四十二晶体管和第四十三晶体管构成比较器，所述比较器将第四十一晶体管和第四十二晶体管输出的输出信号与参考电压VCM进行比较，产生的与输出电平成比例的电压反馈到第四十四晶体管和第四十五晶体管。
本发明的有益效果如下：
本发明通过反馈的方式自适应的补偿折叠共源共栅运算放大器的相位裕度，从而可以很好的提升运放的稳定性，在GBW和相位裕度的折中时可以更多的提升运放的GBW，使得运放能够运用在各类中频VGA和滤波器模块中。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明的一个实施例可以应用于其中的示例性原理图。
图2示出本发明仿真后相位裕度曲线图。
具体实施方式
为了更清楚地说明本发明，下面结合实施例和附图1-2对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
本发明目的在于通过在折叠共源共栅运放的次极点处并联电容以提升运放的相位裕度，并通过输出反馈至电容处以自动补偿电容的容值，用来适应环境的变化，得到最佳的相位裕度匹配电容。
一种自适应提升折叠共源共栅相位裕度的运算放大器，包括偏置电流镜电路、折叠共源共栅电路、反馈补偿电路。
偏置电流镜电路，用于给所述运算放大器提供偏置电流；
折叠共源共栅电路，用于将输入信号进行两级放大，得到输出信号；
反馈补偿电路，用于将输出信号与参考电压进行比较，并反馈到折叠共源共栅电路；还用于将输出信号与参考电压进行比较反馈到折叠共源共栅电路进行自适应的相位裕度补偿。
可选地，折叠共源共栅电路包括
输入级，用于对输入的信号进行第一级放大；
中间级，用于恒定第一级放大后输入信号的电流；
输出级，用于对恒定电流后的输入信号进行第二级放大，得到输出信号。
可选地，反馈补偿电路包括
共模反馈模块，用于将输出信号与参考电压进行比较，产生与输出共模电平成比例的第一电压反馈到中间级，为运算放大器的共模反馈，用于偏置运算放大器的输出电压，以使得输出共模电压维持在参考电压；
自适应相位裕度补偿模块，用于将输出信号与参考电压进行比较，产生的与输出电平成比例的第二电压反馈到折叠共源共栅电路进行自适应的相位裕度补偿。该电流作用于补偿电容
一个实施例中，偏置电流镜电路包括
第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第一电阻R1、第二电阻R2、第三电阻R3、第一偏置电压VB1、第二偏置电压VB2、第三偏置电压VB3和第四偏置电压VB4；
所述第一电阻R1，其第一端接入输入信号，第二端与第一晶体管M1的漏极连接；
第一晶体管M1，其衬底与第二电源端连接，源极与第三晶体管M3的漏极连接，栅极与第一电阻R1的第一端、第二晶体管M2的栅极连接；
第二晶体管M2，其衬底与第二电源端连接，源极与第四晶体管M4的漏极连接，漏极与第二电阻R2的第二端连接；
第三晶体管M3，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第一电阻R1的第二端、第四晶体管M4的栅极连接；
第四晶体管M4，其衬底与第二电源端连接，源极与第二电源端连接；
第五晶体管M5，其衬底与第一电源端连接，源极与第六晶体管M6的漏极连接，栅极与第二电阻R2的第二端、第八晶体管M8的栅极连接；
第六晶体管M6，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第二电阻R2的第一端、第七晶体管M7的栅极连接；
第七晶体管M7，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第八晶体管M8的源极连接；
第八晶体管M8，其衬底与第一电源端连接，漏极与第三电阻R3的第一端连接；
第九晶体管M9，其漏极与第三电阻R3的第二端连接，衬底与第二电源端连接，源极与第十晶体管M10的漏极连接，栅极与第三电阻R3的第一端连接；
第十晶体管M10，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第三电阻R3的第二端连接；
第二电阻R2的第一端与第五晶体管M5的栅极连接输出的电压为第三偏置电压VB3；
第二电阻R2的第二端与第六晶体管M6的栅极连接输出的电压为第四偏置电压VB4；
第三电阻R3的第一端与第九晶体管M9的栅极连接输出的电压为第二偏置电压VB2；
第三电阻R3的第二端与第十晶体管M10的栅极连接输出的电压为第一偏置电压VB1。
一个实施例中，输入级包括
第十一晶体管M11、第十二晶体管M12和第十三晶体管M13；
第十一晶体管M11，其衬底与第二电源端连接，栅极输入电压为VIPN，源极与第十二晶体管M12的源极连接，漏极与中间极连接；
第十二晶体管M12，其衬底与第二电源端连接，栅极输入电压为VINN，漏极与中间极连接；
第十三晶体管M13，其衬底与第二电源端连接，源极与第二电源端连接，栅极输入电压为第一偏置电压VB1，漏极与第十一晶体管M11的源极连接。
一个实施例中，中间级包括
第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、
第二十晶体管M20、第二十一晶体管M21、第二十二晶体管M22、第二十三晶体管M23、
第十四晶体管M14，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第十五晶体管M15的栅极连接，漏极与第十八晶体管M18的源极连接；
第十五晶体管M15，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第十九晶体管M19的源极连接；
第十六晶体管M16，其衬底与第一电源端连接，源极与第一电源端连接，栅极输入电压为第四偏置电压VB4，漏极与第十四晶体管M14的漏极连接；
第十七晶体管M17，其衬底与第一电源端连接，源极与第一电源端连接，栅极输入电压为第四偏置电压VB4，漏极与第十五晶体管M15的漏极连接；
第十八晶体管M18，其衬底与第一电源端连接，栅极与第十九晶体管M19的栅极连接，漏极与第二十晶体管M20的漏极连接；
第十九晶体管M19，其衬底与第一电源端连接，漏极与第二十一晶体管M21漏极连接；
第二十晶体管M20，其衬底与第二电源端连接，源极与第二十二晶体管M22的漏极连接，栅极与第二十一晶体管M21的栅极连接；
第二十一晶体管M21，其衬底与第二电源端连接，源极与第二十三晶体管M23的漏极连接；
第二十二晶体管M22，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第二十三晶体管M23的栅极连接；
第二十三晶体管M23，其衬底与第二电源端连接，源极与第二电源端连接。
一个实施例中，输出级包括
第二十四晶体管M24、第二十五晶体管M25、第二十六晶体管M26、第二十七晶体管M27、第四电阻R4、第五电阻R5、第一电容C1和第二电容C2；
第二十四晶体管M24，其衬底与第一电源端连接，栅极输入电压为第四偏置电压VB4，源极与第一电源端连接，漏极与第二十六晶体管M26的漏极连接；
第二十五晶体管M25，其衬底与第一电源端连接，栅极输入电压为第四偏置电压VB4，源极与第一电源端连接，漏极与第二十七晶体管M27的漏极连接；
第二十六晶体管M26，其衬底与第二电源端连接，栅极与第二十晶体管M20的漏极连接，源极与第二电源端连接；
第二十七晶体管M27，其衬底与第二电源端连接，栅极与第二十一晶体管M21的漏极连接，源极与第二电源端连接；
第四电阻R4，其第一端与第二十晶体管M20的漏极连接，第二端与第一电容C2的第一端连接；
第一电容C1的第二端与第二十六晶体管M26的漏极连接
第五电阻R5，其第一端与第二十一晶体管M21的漏极连接，第二端与第二电容C2的第一端连接；
第二电容C2的第二端与第二十七晶体管M27的漏极连接；
第二十四晶体管M24的漏极与第二十六晶体管M26的漏极连接之间产生电压VOUTN；
第二十五晶体管M25的漏极与第二十七晶体管M27的漏极连接之间产生电压VOUTP。
一个实施例中，共模反馈模块包括
第二十八晶体管M28、第二十九晶体管M29、第三十晶体管M30、第三十一晶体管M31、第三十二晶体管M32、第三十三晶体管M33、第三十四晶体管M34、第六电阻R6、第七电阻R7、第三电容C3和第四电容C4；
第二十八晶体管M28，其衬底与第一电源端连接，栅极与第十五晶体管M15的栅极、第三十晶体管M30的漏极连接，源极与第一电源端连接，漏极与第三十晶体管M30的源极连接；
第二十九晶体管M29，其衬底与第一电源端连接，栅极与第三十一晶体管M31的漏极连接，源极与第一电源端连接，漏极与第三十一晶体管M31的源极连接；
第三十晶体管M30，其衬底与第一电源端连接，栅极与第三十一晶体管M31的栅极连接，漏极与第三十二晶体管M32的漏极连接；
第三十一晶体管M31，其衬底与第一电源端连接，漏极与第三十三晶体管M33的漏极连接；
第三十二晶体管M32，其衬底与第二电源端连接，源极与第三十三晶体管M33的源极连接；
第三十三晶体管M33，其衬底与第二电源端连接，栅极输入参考电压VCM；
第三十四晶体管M34，其衬底与第二电源端连接，栅极与第一偏置电压VB1连接，源极与第二电源端连接，漏极与第三十二晶体管M32的源极连接；
第七电阻R7，其第一端输入电压VOUTN，第二端与第四电容C4的第二端连接；
第四电容C4，其第一端与第七电阻R7的第一端连接，第二端与第三十二晶体管M32的栅极连接；
第八电阻R8，其第一端输入电压VOUTP，第二端与第三电容C3的第二端连接；
第三电容C3，其第一端与第八电阻R8的第一端连接，第二端与第三十二晶体管M32的栅极连接。
一个实施例中，自适应相位裕度补偿模块包括
第三十五晶体管M35、第三十六晶体管M36、第三十七晶体管M37、第三十八晶体管M38、第三十九晶体管M39、第四十晶体管M40、第四十一晶体管M41、第四十二晶体管M42、第四十三晶体管M43、第四十四晶体管M44、第四十五晶体管M45、第九电阻R9、第十电阻R10、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9和第十电容C10；
第三十五晶体管M35，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第三十六晶体管M36的栅极连接，漏极与第三十九晶体管M39的漏极连接；
第三十六晶体管M36，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第四十一晶体管M41的漏极连接；
第三十七晶体管M37，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第三十八晶体管M38的栅极连接，漏极与第四十二晶体管M42的漏极连接；
第三十八晶体管M38，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第四十晶体管M40的漏极连接；
第三十九晶体管M39，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第四十晶体管M40的栅极、第四十晶体管M40的漏极连接；
第四十晶体管M40，其衬底与第二电源端连接，源极与第二电源端连接；
第四十一晶体管M41，其衬底与第二电源端连接，源极与第四十二晶体管M42的源极连接；
第四十二晶体管M42，其衬底与第二电源端连接，源极与第四十三晶体管M43的漏极连接，栅极输入参考电压VCM；
第四十三晶体管M43，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第一偏置电压VB1连接；
第三十五晶体管M35漏极与第三十九晶体管M39的漏极连接之间产生控制电压CTRL；
第四十四晶体管M44，其源极与第九电容C9的第一端连接，栅极与第十八晶体管M18的源极连接，漏极与控制电压CTRL连接；
第七电容C7，其第一端与第十八晶体管M18的源极连接，第二端与第十八晶体管M18的漏极连接；
第九电容C9的第二端与第十八晶体管M18的漏极连接；
第四十五晶体管M45，其源极与第十电容C10的第二端连接，栅极与第十九晶体管M19的源极连接，漏极与控制电压CTRL连接；
第八电容C8，其第一端与第十九晶体管M19的源极连接，第二端与第十九晶体管M19的漏极连接；
第十电容C10的第二端与第十九晶体管M19的漏极连接；
第十电阻R10，其第一端输入电压VOUTN，第二端与第六电容C6的第二端连接；
第六电容C6，其第一端与第十电阻R10的第一端连接，第二端与第四十一晶体管M41的栅极连接；
第九电阻R9，其第一端输入电压VOUTP，第二端与第五电容C5的第二端连接；
第五电容C5，其第一端与第九电阻R9的第一端连接，第二端与第四十一晶体管M41的栅极连接。
可选地，所述第十三晶体管M13由第一偏置电压VB1控制，作为尾电流源，用于为第十一晶体管和第十二晶体管提供偏置电流。
一个实施例中，中间级由MOS管M14～M23组成，是共源共栅电路，由输入级M11、M12的漏级电流和vB1～vB4控制，用于恒定电流。
具体的，所述栅极与VB1～VB4相连的晶体管都可以视为电流源，多个电流源存在中间级的支路中就是为钳制中间级电流，保持一致，使所有晶体管处于饱和工作状态。
一个实施例中，第二十四晶体管M24和第二十五晶体管M25为偏置管，由VB4控制为输出级提供偏置电流，第二十六晶体管M26和第二十七晶体管M27为放大管，用于提供第二级放大，栅极电压由中间级供给，第一电容C1、第二电容C2、第四电阻R4和第五电阻R5构成密勒补偿，用于提升反馈环路的稳定性。
密勒补偿的原理是将两个电路中的极点推开，两个次极点一个推向更低频，一个推向更高频，用于提高相位裕度。(在运算放大器中，增益带宽积(GBW)决定了运放的使用性能，但是GBW并不能无限制增大，受MOS管的截止频率和反馈环路的稳定性影响，一般来说，不可能选用GBW超过MOS管截止频率的使用场景，所以运算放大器的反馈环路足够稳定下的GBW才是可接受的GBW，而反馈环路的稳定性则是通过相位裕度来表征，相位裕度越高，环路越稳定)
一个实施例中，第三十晶体管M30、第三十一晶体管M31、第三十四晶体管M34的栅极分别由VB3和VB1控制，为共模反馈模块提供偏置电流；
差动对第三十二晶体管M32和第三十三晶体管M33将两个输出信号与参考电压VCM进行比较，产生与输出共模电平成比例的电压反馈到中间级，以保持输出共模电压维持在参考电压VCM附近。
一个实施例中，第三十五晶体管M35、第三十六晶体管M36、第三十七晶体管M37、第三十八晶体管M38、第三十九晶体管M39、第四十晶体管M40、第四十一晶体管M41、第四十二晶体管M42和第四十三晶体管M43组成比较器，第四十三晶体管M43由第一偏置电压VB1控制，为自适应相位裕度补偿模块提供尾电流，差动对第四十一晶体管M41和第四十二晶体管M42将两个输出信号与参考电压VCM进行比较，产生的与输出电平成比例的电压反馈到第四十四晶体管M44和第四十五晶体管M45，改变第四十四晶体管M44和第四十五晶体管M45栅极和源极之间的电容值。
一个实施例中，差分输入对管(第十一晶体管M11、第十二晶体管M12)和共源共栅管(第十八晶体管M18和第十九晶体管M19)源极连接点处为折叠共源共栅放大器的次主极点，该节点处的阻抗为1/gM18(gM18是第十八晶体管M18的跨导，gM18＝gM19)，第七电容C7、第八电容C8分别连接在差分输入对管(第十一晶体管M11、第十二晶体管M12)的漏极和共源共栅管(第十八晶体管M18和第十九晶体管M19)的漏极，用于改变该次极点的频率，获得更高的GBW。
一个实施例中，如图1所示第七电容C7、第八电容C8、第九电容C9、和第十电容C10的电容结构，晶体管的栅源之间不通过电流，在工作时可以用栅源充当电容Cgs，所以将第九电容C9、和第十电容C10拆分为两个部分，第九电容C9、第十电容C10和MOS管电容Cgs44、Cgs45，第四十一晶体管M41和第四十二晶体管M42产生的与输出电平成比例的第二电压反馈到第四十四晶体管M44和第四十五晶体管M45，可以改变Cgs44、Cgs45的电容值，实现自适应的提升折叠共源共栅的相位裕度功能。
如图2所示，本发明是有益提升的效果，在得到更好的GBW的同时，相位裕度也由34deg提升到61deg，极大的提升了该共源共栅结构运算放大器的稳定性。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本发明的描述中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于本领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种自适应提升折叠共源共栅相位裕度的运算放大器，其特征在于，包括：
偏置电流镜电路，用于给所述运算放大器提供偏置电流；
折叠共源共栅电路，用于将输入信号进行两级放大，得到输出信号；
反馈补偿电路，用于将输出信号与参考电压进行比较，并反馈到折叠共源共栅电路；还用于将输出信号与参考电压进行比较反馈到折叠共源共栅电路进行自适应的相位裕度补偿。
2.根据权利要求1所述的运算放大器，其特征在于，所述折叠共源共栅电路包括
输入级，用于对输入的信号进行第一级放大；
中间级，用于恒定第一级放大后输入信号的电流；
输出级，用于对恒定电流后的输入信号进行第二级放大，得到输出信号。
3.根据权利要求1所述的运算放大器，其特征在于，所述反馈补偿电路包括
共模反馈模块，用于将输出信号与参考电压进行比较，产生与输出共模电平成比例的第一电压反馈到中间级，以使得输出共模电压维持在参考电压；
自适应相位裕度补偿模块，用于将输出信号与参考电压进行比较，产生的与输出电平成比例的第二电压反馈到折叠共源共栅电路进行自适应的相位裕度补偿。
4.根据权利要求1所述的运算放大器，其特征在于，所述偏置电流镜电路包括
第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第一电阻、第二电阻、第三电阻、第一偏置电压、第二偏置电压、第三偏置电压和第四偏置电压；
所述第一电阻，其第一端接入输入信号，第二端与第一晶体管的漏极连接；
第一晶体管，其衬底与第二电源端连接，源极与第三晶体管的漏极连接，栅极与第一电阻的第一端、第二晶体管的栅极连接；
第二晶体管，其衬底与第二电源端连接，源极与第四晶体管的漏极连接，漏极与第二电阻的第二端连接；
第三晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第一电阻的第二端、第四晶体管的栅极连接；
第四晶体管，其衬底与第二电源端连接，源极与第二电源端连接；
第五晶体管，其衬底与第一电源端连接，源极与第六晶体管的漏极连接，栅极与第二电阻的第二端、第八晶体管的栅极连接；
第六晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第二电阻的第一端、第七晶体管的栅极连接；
第七晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第八晶体管的源极连接；
第八晶体管，其衬底与第一电源端连接，漏极与第三电阻的第一端连接；
第九晶体管，其漏极与第三电阻的第二端连接，衬底与第二电源端连接，源极与第十晶体管的漏极连接，栅极与第三电阻的第一端连接；
第十晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第三电阻的第二端连接；
第二电阻的第一端与第五晶体管的栅极连接输出的电压为第三偏置电压；
第二电阻的第二端与第六晶体管的栅极连接输出的电压为第四偏置电压；
第三电阻的第一端与第九晶体管的栅极连接输出的电压为第二偏置电压；
第三电阻的第二端与第十晶体管的栅极连接输出的电压为第一偏置电压。
5.根据权利要求4所述的运算放大器，其特征在于，所述输入级包括
第十一晶体管、第十二晶体管和第十三晶体管；
第十一晶体管，其衬底与第二电源端连接，栅极输入电压为VIPN，源极与第十二晶体管的源极连接，漏极与中间极连接；
第十二晶体管，其衬底与第二电源端连接，栅极输入电压为VINN，漏极与中间极连接；
第十三晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极输入电压为第一偏置电压，漏极与第十一晶体管的源极连接。
6.根据权利要求5所述的运算放大器，其特征在于，所述中间级包括
第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、
第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、
第十四晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第十五晶体管的栅极连接，漏极与第十八晶体管的源极连接；
第十五晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第十九晶体管的源极连接；
第十六晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极输入电压为第四偏置电压，漏极与第十四晶体管的漏极连接；
第十七晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极输入电压为第四偏置电压，漏极与第十五晶体管的漏极连接；
第十八晶体管，其衬底与第一电源端连接，栅极与第十九晶体管的栅极连接，漏极与第二十晶体管的漏极连接；
第十九晶体管，其衬底与第一电源端连接，漏极与第二十一晶体管漏极连接；
第二十晶体管，其衬底与第二电源端连接，源极与第二十二晶体管的漏极连接，栅极与第二十一晶体管的栅极连接；
第二十一晶体管，其衬底与第二电源端连接，源极与第二十三晶体管的漏极连接；
第二十二晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第二十三晶体管的栅极连接；
第二十三晶体管，其衬底与第二电源端连接，源极与第二电源端连接。
7.根据权利要求6所述的运算放大器，其特征在于，输出级包括
第二十四晶体管、第二十五晶体管、第二十六晶体管、第二十七晶体管、第四电阻、第五电阻、第一电容和第二电容；
第二十四晶体管，其衬底与第一电源端连接，栅极输入电压为第四偏置电压，源极与第一电源端连接，漏极与第二十六晶体管的漏极连接；
第二十五晶体管，其衬底与第一电源端连接，栅极输入电压为第四偏置电压，源极与第一电源端连接，漏极与第二十七晶体管的漏极连接；
第二十六晶体管，其衬底与第二电源端连接，栅极与第二十晶体管的漏极连接，源极与第二电源端连接；
第二十七晶体管，其衬底与第二电源端连接，栅极与第二十一晶体管的漏极连接，源极与第二电源端连接；
第四电阻，其第一端与第二十晶体管的漏极连接，第二端与第一电容的第一端连接；
第一电容的第二端与第二十六晶体管的漏极连接
第五电阻，其第一端与第二十一晶体管的漏极连接，第二端与第二电容的第一端连接；
第二电容的第二端与第二十七晶体管的漏极连接；
第二十四晶体管的漏极与第二十六晶体管的漏极连接之间产生电压VOUTN；
第二十五晶体管的漏极与第二十七晶体管的漏极连接之间产生电压VOUTP。
8.根据权利要求7所述的运算放大器，其特征在于，共模反馈模块包括
第二十八晶体管、第二十九晶体管、第三十晶体管、第三十一晶体管、第三十二晶体管、第三十三晶体管、第三十四晶体管、第六电阻、第七电阻、第三电容和第四电容；
第二十八晶体管，其衬底与第一电源端连接，栅极与第十五晶体管的栅极、第三十晶体管的漏极连接，源极与第一电源端连接，漏极与第三十晶体管的源极连接；
第二十九晶体管，其衬底与第一电源端连接，栅极与第三十一晶体管的漏极连接，源极与第一电源端连接，漏极与第三十一晶体管的源极连接；
第三十晶体管，其衬底与第一电源端连接，栅极与第三十一晶体管的栅极连接，漏极与第三十二晶体管的漏极连接；
第三十一晶体管，其衬底与第一电源端连接，漏极与第三十三晶体管的漏极连接；
第三十二晶体管，其衬底与第二电源端连接，源极与第三十三晶体管的源极连接；
第三十三晶体管，其衬底与第二电源端连接，栅极输入参考电压VCM；
第三十四晶体管，其衬底与第二电源端连接，栅极与第一偏置电压连接，源极与第二电源端连接，漏极与第三十二晶体管的源极连接；
第七电阻，其第一端输入电压VOUTN，第二端与第四电容的第二端连接；
第四电容，其第一端与第七电阻的第一端连接，第二端与第三十二晶体管的栅极连接；
第八电阻，其第一端输入电压VOUTP，第二端与第三电容的第二端连接；
第三电容，其第一端与第八电阻的第一端连接，第二端与第三十二晶体管的栅极连接。
9.根据权利要求8所述的运算放大器，其特征在于，所述自适应相位裕度补偿模块包括
第三十五晶体管、第三十六晶体管、第三十七晶体管、第三十八晶体管、第三十九晶体管、第四十晶体管、第四十一晶体管、第四十二晶体管、第四十三晶体管、第四十四晶体管、第四十五晶体管、第九电阻、第十电阻、第五电容、第六电容、第七电容、第八电容、第九电容和第十电容；
第三十五晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第三十六晶体管的栅极连接，漏极与第三十九晶体管的漏极连接；
第三十六晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第四十一晶体管的漏极连接；
第三十七晶体管，其衬底与第一电源端连接，源极与第一电源端连接，栅极与第三十八晶体管的栅极连接，漏极与第四十二晶体管的漏极连接；
第三十八晶体管，其衬底与第一电源端连接，源极与第一电源端连接，漏极与第四十晶体管的漏极连接；
第三十九晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第四十晶体管的栅极、第四十晶体管的漏极连接；
第四十晶体管，其衬底与第二电源端连接，源极与第二电源端连接；
第四十一晶体管，其衬底与第二电源端连接，源极与第四十二晶体管的源极连接；
第四十二晶体管，其衬底与第二电源端连接，源极与第四十三晶体管的漏极连接，栅极输入参考电压VCM；
第四十三晶体管，其衬底与第二电源端连接，源极与第二电源端连接，栅极与第一偏置电压连接；
第三十五晶体管漏极与第三十九晶体管的漏极连接之间产生控制电压CTRL；
第四十四晶体管，其源极与第九电容的第一端连接，栅极与第十八晶体管的源极连接，漏极与控制电压CTRL连接；
第七电容，其第一端与第十八晶体管的源极连接，第二端与第十八晶体管的漏极连接；
第九电容的第二端与第十八晶体管的漏极连接；
第四十五晶体管，其源极与第十电容的第二端连接，栅极与第十九晶体管的源极连接，漏极与控制电压CTRL连接；
第八电容，其第一端与第十九晶体管的源极连接，第二端与第十九晶体管的漏极连接；
第十电容的第二端与第十九晶体管的漏极连接；
第十电阻，其第一端输入电压VOUTN，第二端与第六电容的第二端连接；
第六电容，其第一端与第十电阻的第一端连接，第二端与第四十一晶体管的栅极连接；
第九电阻，其第一端输入电压VOUTP，第二端与第五电容的第二端连接；
第五电容，其第一端与第九电阻的第一端连接，第二端与第四十一晶体管的栅极连接。
10.根据权利要求9所述的运算放大器，其特征在于，所述自适应相位裕度补偿模块中第三十五晶体管、第三十六晶体管、第三十七晶体管、第三十八晶体管、第三十九晶体管、第四十晶体管、第四十一晶体管、第四十二晶体管和第四十三晶体管构成比较器，所述比较器将第四十一晶体管和第四十二晶体管输出的输出信号与参考电压VCM进行比较，产生的与输出电平成比例的电压反馈到第四十四晶体管和第四十五晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311203509.1A CN117353684A (zh) | 2023-09-18 | 2023-09-18 | 一种自适应提升折叠共源共栅相位裕度的运算放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311203509.1A CN117353684A (zh) | 2023-09-18 | 2023-09-18 | 一种自适应提升折叠共源共栅相位裕度的运算放大器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117353684A true CN117353684A (zh) | 2024-01-05 |
Family
ID=89358437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311203509.1A Pending CN117353684A (zh) | 2023-09-18 | 2023-09-18 | 一种自适应提升折叠共源共栅相位裕度的运算放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117353684A (zh) |
-
2023
- 2023-09-18 CN CN202311203509.1A patent/CN117353684A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111464139B (zh) | 一种适用于宽摆幅全差分运算放大器的共模反馈电路 | |
| CN101277095B (zh) | 使用单端两级放大器的全差分ab类放大器和放大方法 | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| CN107134983B (zh) | 一种运算放大器 | |
| CN108599731B (zh) | 一种低功耗宽带跨导误差放大器 | |
| CN104660195A (zh) | 一种全差分轨至轨运算放大器 | |
| CN106788295B (zh) | 一种多级放大器 | |
| CN115357078B (zh) | 一种提高瞬态响应能力的ldo电路 | |
| JP4820810B2 (ja) | 全差動増幅装置 | |
| CN112542948A (zh) | 一种新型斜坡补偿电路 | |
| CN107765751B (zh) | 共模反馈电路和信号处理电路 | |
| CN110048601B (zh) | 一种有源电容电路 | |
| CN117353684A (zh) | 一种自适应提升折叠共源共栅相位裕度的运算放大器 | |
| CN104639071B (zh) | 运算放大器 | |
| CN209462349U (zh) | 一种高线性精度的全差分运算放大器电路结构 | |
| CN114400978B (zh) | 一种适用于大动态范围对数放大器的失调补偿结构 | |
| CN114337552B (zh) | 自适应压摆率增强的运算放大电路 | |
| CN106026938A (zh) | 全差分比较器 | |
| CN112583407A (zh) | 多参考电压产生电路及应用该电路的模数转换器 | |
| CN115733447B (zh) | 一种具有温度补偿的轨到轨运算放大器 | |
| CN108170194B (zh) | 一种面向物联网终端设备的高能效电压驱动器 | |
| CN213906657U (zh) | 多参考电压产生电路及应用该电路的模数转换器 | |
| CN218217103U (zh) | 一种差分控制电荷泵电路 | |
| CN218825342U (zh) | 一种适用于可编程增益放大器的直流失调校正电路 | |
| CN109347453A (zh) | 一种高线性精度的全差分运算放大器电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |