CN117337459A - 像素电路及其驱动方法、显示面板、显示装置 - Google Patents

像素电路及其驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN117337459A
CN117337459A CN202280000786.XA CN202280000786A CN117337459A CN 117337459 A CN117337459 A CN 117337459A CN 202280000786 A CN202280000786 A CN 202280000786A CN 117337459 A CN117337459 A CN 117337459A
Authority
CN
China
Prior art keywords
transistor
node
circuit
electrode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000786.XA
Other languages
English (en)
Inventor
于子阳
蒋志亮
胡明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117337459A publication Critical patent/CN117337459A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素电路及其驱动方法、显示面板、显示装置，像素电路包括驱动子电路(101)、写入子电路(102)、复位子电路(103)、耦合子电路(104)、存储子电路(105)和发光元件，其中：驱动子电路(101)，被配置为在第一节点(N1)和第二节点(N2)的信号的控制下，向发光元件提供驱动电流；写入子电路(102)，被配置为在扫描信号端(Gate_P,Gate_N)的信号的控制下，将数据信号端(Data)的信号写入第二节点(N2)；存储子电路(105)，被配置为存储第一节点(N1)的电压；耦合子电路(104)，被配置为通过耦合作用提升第一节点(N1)的电压；复位子电路(103)，被配置为在扫描信号端(Gate_P,Gate_N)的信号的控制下，对发光元件的阳极端进行复位，并在复位控制信号端(Reset_P,Reset_N)的信号的控制下，对驱动子电路(101)的控制端进行复位。

Description

像素电路及其驱动方法、显示面板、显示装置 技术领域
本公开实施例涉及但不限于显示技术领域，尤指一种像素电路及其驱动方法、显示面板、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度等优点，已广泛应用于手机、平板电脑、数码相机等显示产品。OLED显示属于电流驱动，需要通过像素电路向OLED输出电流，驱动OLED发光。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开示例性实施例提供了一种像素电路，包括驱动子电路、写入子电路、复位子电路、耦合子电路、存储子电路和发光元件，其中：所述驱动子电路，被配置为在第一节点和第二节点的信号的控制下，向所述发光元件提供驱动电流；所述写入子电路，被配置为在扫描信号端的信号的控制下，将数据信号端的信号写入所述第二节点；所述存储子电路，被配置为存储所述第一节点的电压；所述耦合子电路，被配置为通过耦合作用提升所述第一节点的电压；所述复位子电路，被配置为在所述扫描信号端的信号的控制下，对所述发光元件的阳极端进行复位，并在复位控制信号端的信号的控制下，对所述驱动子电路的控制端进行复位。
本公开示例性实施例还提供了一种显示面板，所述显示面板包括多个子像素，其中，至少一个所述子像素包括如本公开任一实施例所述的像素电路。
本公开示例性实施例还提供了一种像素电路的驱动方法，用于驱动本公开任一实施例所述的像素电路，所述驱动方法包括：
复位子电路在复位控制信号端和扫描信号端的信号的控制下，对第一节点和第四节点进行复位；
写入子电路在扫描信号端的信号的控制下，将数据信号端的信号写入第二节点；
存储子电路存储第一节点的电压；
耦合子电路通过耦合作用提升第一节点的电压；
驱动子电路在第一节点和第二节点的信号的控制下，向发光元件提供驱动电流。
本公开实施例还提供了一种显示装置，包括显示面板和感光元件，所述显示面板包括第一显示区和第二显示区，所述第一显示区至少部分包围所述第二显示区，所述感光元件位于所述第二显示区；
所述显示面板还包括多个像素电路和多个第一发光元件，位于所述第一显示区；所述多个像素电路包括：多个第一像素电路和多个第二像素电路，所述多个第二像素电路分布在所述多个第一像素电路之间；所述多个第一像素电路中的至少一个像素电路与所述多个第一发光元件中的至少一个发光元件连接；
所述显示面板还包括多个第二发光元件，位于所述第二显示区；所述多个第二像素电路中的至少一个像素电路与所述多个第二发光元件中的至少一个发光元件连接；
所述第二像素电路为如本公开任一实施例所述的像素电路。
在阅读理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开实施例提供的一种像素电路的结构示意图；
图2为本公开实施例提供的另一种像素电路的结构示意图；
图3为本公开实施例提供的一种像素电路的等效电路图；
图4为本公开实施例提供的另一种像素电路的等效电路图；
图5为本公开实施例提供的又一种像素电路的等效电路图；
图6为图3所示的像素电路的一种工作时序图；
图7为图3所示的像素电路的等效电容负载示意图；
图8为本公开实施例提供的一种显示面板的结构示意图；
图9为本公开实施例提供的一种显示面板的局部结构示意图；
图10a为一些实施方式中的像素电路的驱动电流仿真波形图；
图10b为本公开实施例提供的像素电路的驱动电流仿真波形图；
图11a为图10a中A区域的放大图；
图11b为图10b中B区域的放大图；
图12a为本公开实施例的像素电路和一些实施方式中的像素电路的第一节点电压仿真对比图；
图12b为本公开实施例的像素电路和一些实施方式中的像素电路的第四节点电压仿真对比图；
图13为本公开实施例的显示面板在第一显示区和第二显示区的驱动电流仿真对比图。
具体实施方式
下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的 特征可以相互任意组合。
除非另外定义，本公开实施例公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语一直出该词前面的元件或物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
在本公开实施例中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
OLED显示装置具有自发光、驱动电压低、发光效率高、响应时间短以及使用温度范围宽等诸多优点，被公认为是最具有发展潜力的显示装置。OLED像素需要采用电流驱动的方式实现发光，而在手机等移动显示设备的显示区内，通常需要设置摄像头以满足不同的拍照应用场景。显示区摄像头需要捕捉穿透显示区域到达镜头的光线，因此对显示区的穿透率有很大需求。为了实现真全面屏显示，通常可以采用像素电路外置+透明走线的方式，将背板(BP)驱动像素外置于非屏下摄像头(Full Display with Camera，FDC)区域，通过透明走线将驱动信号传递给FDC区域，驱动FDC区域的阳极和 OLED器件发光。
但是，在FDC区域，透明走线过长，负载较大，导致在高频或低灰阶下，像素电路驱动电流较小，无法迅速将OLED的阳极电压充到预定值，OLED器件起亮慢，导致FDC区域的像素相比于非FDC区域的像素普遍偏暗；同时由于R/G/B像素的发光电流有差异，相同亮度下，G像素相比于R/B像素起亮最慢，导致FDC区域画面偏紫，且如果灰阶越低、驱动频率越高，画面发紫发暗越严重。
本公开实施例提供了一种像素电路，图1和图2为本公开实施例提供的两种像素电路的结构示意图，如图1和图2所示，该像素电路包括：驱动子电路101、写入子电路102、复位子电路103、耦合子电路104、存储子电路105和发光元件。
其中，驱动子电路101分别与第一节点N1、第二节点N2以及第三节点N3连接，被配置为在第一节点N1和第二节点N2的信号的控制下，向发光元件提供驱动电流；
写入子电路102分别与扫描信号端(可以为第一扫描信号端Gate_P或第二扫描信号端Gate_N)、数据信号端Data以及第二节点N2连接，被配置为在扫描信号端的信号的控制下，将数据信号端Data的信号写入第二节点N2；
存储子电路105分别与第一电压端VDD以及第一节点N1连接或者分别与第一节点N1和第三节点N3连接，被配置为存储第一节点N1(即驱动子电路101的控制端)的电压；
耦合子电路104分别与第一节点N1以及第四节点N4连接或者分别与第一节点N1和第一电压端VDD连接，被配置为通过耦合作用提升第一节点N1(即驱动子电路101的控制端)的电压；
复位子电路103分别与复位控制信号端(可以为第一复位控制信号端Reset_P或第二复位控制信号端Reset_N)、扫描信号端(可以为第一扫描信号端Gate_P或第二扫描信号端Gate_N)、第四节点N4以及第一节点N1连接，被配置为在扫描信号端的信号的控制下，对第四节点N4进行复位，并在复位控制信号端的信号的控制下，对第一节点N1进行复位；
发光元件的一端与第四节点N4连接，另一端与第二电压端VSS连接。
本公开实施例提供的像素电路，通过耦合子电路104的耦合作用，使第一节点N1(即驱动子电路101的控制端)的电压升高，在发光初始阶段通过发光元件的驱动电流为较大值，随着第四节点N4充电至预定电压，驱动电流逐渐降低为正常值。且当第四节点N4负载越大充电越慢(即透明走线越长)时，驱动电流保持为较大值的时间更长，提升了高速充电的时间，实现了发光元件等效电容负载的充电自补偿，提升了显示面板的显示均一性。
在一些示例性实施方式中，如图1和图2所示，该像素电路还包括补偿子电路106，其中：
补偿子电路106分别与扫描信号端(可以为第一扫描信号端Gate_P或第二扫描信号端Gate_N)、第一节点N1以及第三节点N3连接，被配置为在扫描信号端的信号的控制下，对驱动子电路101的阈值电压进行补偿。
在一些示例性实施方式中，如图1和图2所示，该像素电路还包括第一发光控制子电路107和第二发光控制子电路108，其中：
第一发光控制子电路107分别与第一电压端VDD、发光控制信号端(可以为第一发光控制信号端EM_P或第二发光控制信号端EM_N)以及第二节点N2连接，被配置为在发光控制信号端的信号的控制下，在第一电压端VDD与第二节点N2之间形成通路；
第二发光控制子电路108分别与发光控制信号端(可以为第一发光控制信号端EM_P或第二发光控制信号端EM_N)、第三节点N3以及第四节点N4连接，被配置为在发光控制信号端的信号的控制下，在第三节点N3和第四节点N4之间形成通路。
在一些示例性实施方式中，图3和图4为本公开实施例提供的两种像素电路的等效电路示意图，本公开实施例提供的像素电路中，存储子电路105包括：第一电容Cst，耦合子电路104包括：第二电容C2，其中：
如图3所示，第一电容Cst的一端与第一节点N1连接，第一电容Cst的另一端与第一电压端VDD连接；第二电容C2的一端与第一节点N1连接，第二电容C2的另一端与第四节点N4连接；或者，
或者，如图4所示，第一电容Cst的一端与第一节点N1连接，第一电容Cst的另一端与第三节点N3连接；第二电容C2的一端与第一节点N1连接，第二电容C2的另一端与第一电压端VDD连接。
图3和图4示出了存储子电路105和耦合子电路104的两种示例性结构。本领域技术人员容易理解的是，存储子电路105和耦合子电路104的实现方式不限于此，只要能够实现其各自的功能即可。
在一些示例性实施方式中，如图3和图4所示，本公开实施例提供的像素电路中，补偿子电路106包括：第二晶体管T2，驱动子电路101包括：第三晶体管(即驱动晶体管)T3，写入子电路102包括：第四晶体管T4。
其中，第二晶体管T2的控制极与扫描信号端(可以为第一扫描信号端Gate_P或第二扫描信号端Gate_N)连接，第二晶体管T2的第一极与第三节点N3连接，第二晶体管T2的第二极与第一节点N1连接；
第三晶体管T3的控制极与第一节点N1连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接；
第四晶体管T4的控制极与扫描信号端(可以为第一扫描信号端Gate_P或第二扫描信号端Gate_N)连接，第四晶体管T4的第一极与数据信号端Data连接，第四晶体管T4的第二极与第二节点N2连接。
图3和图4示出了补偿子电路106、驱动子电路101和写入子电路102的两种示例性结构。本领域技术人员容易理解的是，补偿子电路106、驱动子电路101和写入子电路102的实现方式不限于此，只要能够实现其各自的功能即可。
在一种示例性实施例中，如图3和图4所示，本公开实施例提供的第一发光控制子电路107包括第五晶体管T5，第二发光控制子电路108包括第六晶体管T6。
其中，第五晶体管T5的控制极与发光控制信号端(可以为第一发光控制信号端EM_P或第二发光控制信号端EM_N)连接，第五晶体管T5的第一极与第一电压端VDD连接，第五晶体管T5的第二极与第二节点N2连接；
第六晶体管T6的控制极与发光控制信号端(可以为第一发光控制信号 端EM_P或第二发光控制信号端EM_N)连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与第四节点N4连接。
图3和图4示出了第一发光控制子电路107和第二发光控制子电路108的两种示例性结构。本领域技术人员容易理解的是，第一发光控制子电路107和第二发光控制子电路108的实现方式不限于此，只要能够实现其各自的功能即可。
在一种示例性实施例中，如图3和图4所示，本公开实施例提供的复位子电路103包括第一晶体管T1和第七晶体管T7。
其中，第一晶体管T1的控制极与复位控制信号端(可以为第一复位控制信号端Reset_P或第二复位控制信号端Reset_N)连接，第一晶体管T1的第一极与第一节点N1连接，第一晶体管T1的第二极与第一初始信号端INIT1连接；
第七晶体管T7的控制极与扫描信号端(可以为第一扫描信号端Gate_P或第二扫描信号端Gate_N)连接，第七晶体管T7的第一极与第二初始信号端INIT2连接，第七晶体管T7的第二极与第四节点N4连接。
图3和图4示出了复位子电路103的两种示例性结构。本领域技术人员容易理解的是，复位子电路103的实现方式不限于此，只要能够实现其功能即可。
在一些示例性实施例中，如图3所示，本公开实施例提供的像素电路中，存储子电路105包括：第一电容Cst，耦合子电路104包括：第二电容C2，补偿子电路106包括：第二晶体管T2，驱动子电路101包括：第三晶体管T3，写入子电路102包括：第四晶体管T4，第一发光控制子电路107包括第五晶体管T5，第二发光控制子电路108包括第六晶体管T6，复位子电路103包括第一晶体管T1和第七晶体管T7。
其中，第一电容Cst的一端与第一节点N1连接，第一电容Cst的另一端与第一电压端VDD连接；第二电容C2的一端与第一节点N1连接，第二电容C2的另一端与第四节点N4连接；第二晶体管T2的控制极与第一扫描信号端Gate_P连接，第二晶体管T2的第一极与第三节点N3连接，第二晶体 管T2的第二极与第一节点N1连接；第三晶体管T3的控制极与第一节点N1连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接；第四晶体管T4的控制极与第一扫描信号端Gate_P连接，第四晶体管T4的第一极与数据信号端Data连接，第四晶体管T4的第二极与第二节点N2连接；第五晶体管T5的控制极与第一发光控制信号端EM_P连接，第五晶体管T5的第一极与第一电压端VDD连接，第五晶体管T5的第二极与第二节点N2连接；第六晶体管T6的控制极与第一发光控制信号端EM_P连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与第四节点N4连接；第一晶体管T1的控制极与第一复位控制信号端Reset_P连接，第一晶体管T1的第一极与第一节点N1连接，第一晶体管T1的第二极与第一初始信号端INIT1连接；第七晶体管T7的控制极与第一扫描信号端Gate_P连接，第七晶体管T7的第一极与第二初始信号端INIT2连接，第七晶体管T7的第二极与第四节点N4连接；发光元件的一端与第四节点N4连接，发光元件的另一端与第二电压端VSS连接。
图3示出了驱动子电路101、写入子电路102、补偿子电路106、存储子电路105、耦合子电路104、第一发光控制子电路107、第二发光控制子电路108和复位子电路103的示例性结构。本领域技术人员容易理解的是，以上各子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一些示例性实施例中，如图4所示，本公开实施例提供的像素电路中，存储子电路105包括：第一电容Cst，耦合子电路104包括：第二电容C2，补偿子电路106包括：第二晶体管T2，驱动子电路101包括：第三晶体管T3，写入子电路102包括：第四晶体管T4，第一发光控制子电路107包括第五晶体管T5，第二发光控制子电路108包括第六晶体管T6，复位子电路103包括第一晶体管T1和第七晶体管T7。
其中，第一电容Cst的一端与第一节点N1连接，第一电容Cst的另一端与第三节点N3连接；第二电容C2的一端与第一节点N1连接，第二电容C2的另一端与第一电压端VDD连接；第二晶体管T2的控制极与第二扫描信号端Gate_N连接，第二晶体管T2的第一极与第三节点N3连接，第二晶体管T2的第二极与第一节点N1连接；第三晶体管T3的控制极与第一节点 N1连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接；第四晶体管T4的控制极与第二扫描信号端Gate_N连接，第四晶体管T4的第一极与数据信号端Data连接，第四晶体管T4的第二极与第二节点N2连接；第五晶体管T5的控制极与第二发光控制信号端EM_N连接，第五晶体管T5的第一极与第一电压端VDD连接，第五晶体管T5的第二极与第二节点N2连接；第六晶体管T6的控制极与第二发光控制信号端EM_N连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与第四节点N4连接；第一晶体管T1的控制极与第二复位控制信号端Reset_N连接，第一晶体管T1的第一极与第一节点N1连接，第一晶体管T1的第二极与第一初始信号端INIT1连接；第七晶体管T7的控制极与第二扫描信号端Gate_N连接，第七晶体管T7的第一极与第二初始信号端INIT2连接，第七晶体管T7的第二极与第四节点N4连接；发光元件的一端与第四节点N4连接，发光元件的另一端与第二电压端VSS连接。
图4示出了驱动子电路101、写入子电路102、补偿子电路106、存储子电路105、耦合子电路104、第一发光控制子电路107、第二发光控制子电路108和复位子电路103的示例性结构。本领域技术人员容易理解的是，以上各子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一些示例性实施例中，发光元件EL可以为有机发光二极管(Organic Light Emitting Diode，OLED)或其他任意类型的发光二极管。在一些示例中，发光元件可以为量子点发光二极管(QLED，Quantum Dot Light Emitting Diode)、微发光二极管(Micro-LED，Micro Light Emitting Diode)、或者迷你二极管(Mini-LED)等。
在一些示例性实施例中，如图3所示，第三晶体管T3为P型晶体管，第一晶体管T1为P型晶体管或N型晶体管，第二晶体管T2为P型晶体管或N型晶体管，第四晶体管T4为P型晶体管或N型晶体管，第五晶体管T5为P型晶体管或N型晶体管，第六晶体管T6为P型晶体管或N型晶体管，第七晶体管T7为P型晶体管或N型晶体管。
在一些示例性实施例中，如图4所示，第三晶体管T3为N型晶体管，第一晶体管T1为P型晶体管或N型晶体管，第二晶体管T2为P型晶体管 或N型晶体管，第四晶体管T4为P型晶体管或N型晶体管，第五晶体管T5为P型晶体管或N型晶体管，第六晶体管T6为P型晶体管或N型晶体管，第七晶体管T7为P型晶体管或N型晶体管。
在一些示例性实施例中，如图3所示，第一晶体管T1至第七晶体管T7均为P型晶体管，或者，如图4所示，第一晶体管T1至第七晶体管T7均为N型晶体管。
在本实施例中，第一晶体管T1至第七晶体管T7可以均为N型薄膜晶体管或P型薄膜晶体管，第一晶体管T1至第七晶体管T7使用相同类型的晶体管，可以统一工艺流程，减少工艺制程，有助于提高产品的良率。
在一些示例性实施例中，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，第一晶体管T1至第七晶体管T7可以均为低温多晶硅薄膜晶体管，薄膜晶体管可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，本公开实施例对此不作限制，只要能够实现开关功能即可。
在一些示例性实施例中，第一电容Cst和第二电容C2可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，本公开对此不作限定。
在一些示例性实施例中，第一初始信号端INIT1和第二初始信号端INIT2可以为一个总的初始信号端，也可以为分开的两个独立的初始信号端，通过将第一初始信号端INIT1和第二初始信号端INIT2分开为两个独立的初始信号端，能够对发光元件的复位电压和第一节点N1的复位电压分别进行调整，从而实现更佳的显示效果，改善低频闪烁等问题。
在一些示例性实施例中，图5为本公开实施例提供的另一种像素电路的等效电路示意图，如图5所示，本公开实施例提供的复位子电路103包括第一晶体管T1、第七晶体管T7和第八晶体管T8。
其中，第一晶体管T1的控制极与第一复位控制信号端Reset_P’连接，第一晶体管T1的第一极与第一初始信号端INIT1连接，第一晶体管T1的第二极与第五节点连接；
第七晶体管T7的控制极与第一复位控制信号端Reset_P’连接，第七晶 体管T7的第一极与第二初始信号端INIT2连接，第七晶体管T7的第二极与第四节点N4连接；
第八晶体管T8的控制极与第二扫描信号端Gate_N’连接，第八晶体管T8的第一极与第五节点N5连接，第八晶体管T8的第二极与第一节点N1连接。
图5中示出了复位子电路103的一种示例性结构。本领域技术人员容易理解的是，复位子电路103的实现方式不限于此，只要能够实现其功能即可。
本实施例的像素电路，驱动子电路101的控制极电压漏电少，实现了发光元件的高亮度保持率。
在一些示例性实施例中，如图5所示，本公开实施例提供的像素电路中，存储子电路105包括：第一电容Cst，耦合子电路104包括：第二电容C2，补偿子电路106包括：第二晶体管T2，驱动子电路101包括：第三晶体管T3，写入子电路102包括：第四晶体管T4，第一发光控制子电路107包括第五晶体管T5，第二发光控制子电路108包括第六晶体管T6，复位子电路103包括第一晶体管T1、第七晶体管T7和第八晶体管T8。
其中，第一电容Cst的一端与第一节点N1连接，第一电容Cst的另一端与第一电压端VDD连接；第二电容C2的一端与第一节点N1连接，第二电容C2的另一端与第四节点N4连接；第二晶体管T2的控制极与第一扫描信号端Gate_P’连接，第二晶体管T2的第一极与第三节点N3连接，第二晶体管T2的第二极与第一节点N1连接；第三晶体管T3的控制极与第一节点N1连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接；第四晶体管T4的控制极与第一扫描信号端Gate_P’连接，第四晶体管T4的第一极与数据信号端Data连接，第四晶体管T4的第二极与第二节点N2连接；第五晶体管T5的控制极与第一发光控制信号端EM_P’连接，第五晶体管T5的第一极与第一电压端VDD连接，第五晶体管T5的第二极与第二节点N2连接；第六晶体管T6的控制极与第一发光控制信号端EM_P’连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与第四节点N4连接；第一晶体管T1的控制极与第一复位控制信号端Reset_P’连接，第一晶体管T1的第一极与第一初始信号端 INIT1连接，第一晶体管T1的第二极与第五节点连接；第七晶体管T7的控制极与第一复位控制信号端Reset_P’连接，第七晶体管T7的第一极与第二初始信号端INIT2连接，第七晶体管T7的第二极与第四节点N4连接；第八晶体管T8的控制极与第二扫描信号端Gate_N’连接，第八晶体管T8的第一极与第五节点N5连接，第八晶体管T8的第二极与第一节点N1连接；发光元件的一端与第四节点N4连接，发光元件的另一端与第二电压端VSS连接。
图5示出了驱动子电路101、写入子电路102、补偿子电路106、存储子电路105、耦合子电路104、第一发光控制子电路107、第二发光控制子电路108和复位子电路103的示例性结构。本领域技术人员容易理解的是，以上各子电路的实现方式不限于此，只要能够实现其各自的功能即可。
在一些示例性实施方式中，第一晶体管T1至第七晶体管T7可以是低温多晶硅(Low Temperature Poly Silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)，第八晶体管T8可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)薄膜晶体管。
本实施例中，铟镓锌氧化物薄膜晶体管与低温多晶硅薄膜晶体管相比，产生的漏电流更少，因此，将第八晶体管T8设置为铟镓锌氧化物薄膜晶体管，可以显著减少漏电流的产生。此外，第一晶体管T1和第二晶体管T2无需设置为铟镓锌氧化物薄膜晶体管，由于低温多晶硅薄膜晶体管的尺寸一般都要小于铟镓锌氧化物薄膜晶体管，因此，本实施例的像素电路的占用空间会比较小，利于提高显示面板的分辨率。
本实施例的像素电路，集合了LTPS-TFT的良好开关特性和Oxide-TFT的低漏电特性，可以实现低频驱动(1Hz～60Hz)，大幅降低显示屏功耗。
下面以本公开实施例提供的像素电路中第一晶体管T1至第七晶体管T7均为P型薄膜晶体管为例，结合图3所示的像素电路单元和图6所示的工作时序图，对一个像素电路单元在一帧周期内的工作过程进行详细的描述，通过驱动电路的工作过程进一步说明本公开实施例的技术方案。
图7为图3所示的像素电路对应的等效电容负载示意图，如图7所示， 对于屏下摄像头区的像素而言，由于像素电路通过透明走线外置于非摄像头区域，透明走线较长，等效电容负载Cfdc较大，不能忽略。本实施例提供的像素电路包括7个晶体管单元(T1～T7)、2个电容单元(Cst和C2)和4个电源信号端(VDD、VSS、INIT1和INIT2)，其中，第一电压端VDD持续提供高电平信号，第二电压端VSS持续提供低电平信号。在示例性实施方式中，该像素电路在一帧周期内的工作过程包括：
第一阶段t1，称为初始化阶段，第一扫描信号端Gate_P和第一发光控制信号端EM_P的信号均为高电平信号，第一复位控制信号端Reset_P的信号为低电平信号。第一晶体管T1导通，第一初始信号端INIT1的信号提供至第一节点N1，对第一电容Cst进行初始化，清除第一电容中原有数据电压。第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段t2，称为数据写入阶段或者阈值补偿阶段，第一扫描信号端Gate_P的信号为低电平信号，第一复位控制信号端Reset_P和第一发光控制信号端EM_P的信号均为高电平信号，数据信号端Data输出数据电压。此阶段由于第一电容Cst的第二端为低电平，因此第三晶体管T3导通。第一扫描信号端Gate_P的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号端Data输出的数据电压V data1经过第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第一节点N1，并将数据信号端Data输出的数据电压V data1与第三晶体管T3的阈值电压Vth之和充入第一电容Cst，即第一电容Cst的第二端(第一节点N1)的电压为V data1+Vth，V data1为数据信号端Data输出的数据电压，Vth为第三晶体管T3的阈值电压。第三晶体管的栅源电压差V gs＝V DTFT_G-Vdd＝V data1+Vth-Vdd，Vdd为第一电压端VDD输出的电源电压。第七晶体管T7导通使得第二初始信号端INIT2的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，即V N4＝V init2。第一复位控制信号端Reset_P的信号为高电平信号，使第一晶体管T1断开。第一发光控制信号端EM_P的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开，OLED不发 光。
第三阶段t3，称为保持阶段，第一扫描信号端Gate_P、第一复位控制信号端Reset_P和第一发光控制信号端EM_P的信号均为高电平信号，第二晶体管T2、第四晶体管T4和第七晶体管T7断开，第一节点N1的电压维持为V data1+Vth不变，第四节点N4的电压维持为V init2不变，OLED不发光。
第四阶段t4，称为发光阶段，第一发光控制信号端EM_P的信号为低电平信号，第一扫描信号端Gate_P和第一复位控制信号端Reset_P的信号均为高电平信号。第一发光控制信号端EM_P的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电压端VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，OLED有驱动电流流过而发光。
OLED刚发光时的驱动电流Id大小为：
其中，Id为流过第三晶体管T3的驱动电流，也就是驱动晶体管(DTFT)的驱动电流，W为第三晶体管T3的沟道的宽度，L为第三晶体管T3的沟道的长度，W/L为第三晶体管T3的沟道的宽长比(即，宽度与长度的比值)，μ为电子迁移率，C ox为单位面积的电容，K为常数，V gs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，V data1为数据信号端Data输出的充电电压，在屏下摄像头区，V data1＝V data，V data为数据信号端输出的实际数据电压。
在第四阶段t4中，随着第四节点N4的电压从V init2逐渐升高至V OLED，通过第二电容C2电耦合第一节点N1，使得第一节点N1的电压升高，最终第一节点N1的电压将由V DTFT_G＝V data1+Vth升高为V DTFT_G＝V data1+Vth+(V OLED-V init2)*c2/(c2+cst)，其中，V OLED为发光元件稳定发光时的电压，c2为第二电容C2的电容值，cst为第一电容Cst的电容值。所有像素的第一节点 N1的电压升高量均为(V OLED-V init2)*c2/(c2+cst)，因此，对于普通(normal)区域(即非屏下摄像头区)的像素而言，令第二阶段t2的数据信号端Data的充电电压V data1＝V data-(V OLED-V init2)*c2/(c2+cst)，则最终驱动电流为：
由上述公式可以看出，流经发光元件EL的电流I与第三晶体管T3的阈值电压Vth无关，消除了第三晶体管T3的阈值电压Vth对电流I的影响，保证了亮度的均一性。
对于一些实施方式中像素电路设计，驱动晶体管(DTFT)的驱动电流Id始终为固定值。而本公开实施例的像素电路，在发光初始阶段Id为较大值，随着第四节点N4充电至预定电压，Id逐级降低为正常值。且当第四节点N4的负载越大、充电越慢时，Id保持为较大值的时间更长，提升了高速充电的时间，实现了等效电容负载Cfdc电容充电的自补偿。
图4和图5所示的像素电路的工作时序可参考图6进行设置，本公开实施例对此不再赘述。
基于上述工作时序，该像素电路消除了发光元件在上次发光后残余的正电荷，实现了对驱动晶体管栅极电压的补偿，避免了驱动晶体管的阈值电压漂移对发光元件EL驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。
本公开实施例还提供了一种显示面板，该显示面板的显示区域具有多个子像素，至少一个子像素内设置有本公开任一实施例所述的像素电路。
在一些示例性实施例中，如图8所示，显示面板包括：显示区域和位于显示区域外围的边框区域R3。边框区域R3围绕在显示区域的四周。显示区域包括：第一显示区R1和第二显示区R2，第一显示区R1至少部分包围第二显示区R2。例如，图12示出的第二显示区R2位于显示基板的顶部正中间位置，第二显示区R2的一侧与边框区域R3相邻。然而，本实施例对此并不限定。例如，第二显示区R2可以位于显示基板的左上角位置或右上角位 置等其他位置。
在一些示例性实施方式中，如图8所示，显示区域可以为矩形，例如，圆角矩形。第二显示区R2可以为圆形。然而，本实施例对此并不限定。例如，第二显示区R2可以为矩形、椭圆形等其他形状。
在一些示例性实施方式中，第一显示区R1可以为非透光显示区，第二显示区R2可以为透光显示区。即，第一显示区R1不透光，第二显示区R2可透光。例如，感光传感器(如，摄像头)等硬件在显示基板上的正投影可以位于显示基板的第二显示区R2内，即第一显示区R1可以为非屏下摄像头区，第二显示区R2可以为屏下摄像头区。本示例的显示基板无需打孔，在确保显示基板的实用性的前提下，可以使真全面屏成为可能。
在一些示例性实施方式中，显示面板可以包括设置在衬底基板上的多个子像素。至少一个子像素包括像素电路和发光元件。像素电路配置为驱动发光元件。例如，像素电路配置为提供驱动电流以驱动发光元件发光。例如，发光元件可以为有机发光二极管(OLED)，发光元件在其对应的像素电路的驱动下发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：第一极(例如，阳极)、第二极(例如，阴极)以及设置在第一极和第二极之间的有机发光层。其中，第一极可以与像素电路连接。然而，本实施例对此并不限定。
在一些示例性实施方式中，一个像素单元可以包括三个子像素(例如，一个红色子像素R、一个蓝色子像素B，以及一个绿色子像素G)，三个子像素可以采用水平并列、竖直并列或品字方式排列。例如，一个像素单元可以包括四个子像素(一个红色子像素R、一个蓝色子像素B、一个绿色子像素G以及一个白色子像素)，四个子像素可以采用水平并列、竖直并列或正方形方式排列。然而，本公开实施例在此不做限定。
在一些示例性实施方式中，为了提高第二显示区R2的光透过率，可以在第二显示区R2仅设置发光元件，而将驱动第二显示区R2的发光元件的像素电路设置在第一显示区R1。即，通过发光元件和像素电路分离设置的方式来提高第二显示区R2的光透过率。在本示例中，在第二显示区R2，不设置像素电路。
图9为本公开至少一实施例的显示面板的局部结构示意图。在一些示例性实施方式中，如图9所示，显示面板包括：位于第一显示区R1的多个第一像素电路10、多个第二像素电路20和多个第一发光元件30，以及位于第二显示区R2的多个第二发光元件40。多个第二像素电路20可以间隔分布于多个第一像素电路10之间，例如，在第一方向上相邻两个第二像素电路20之间排布多个第一像素电路10。多个第一像素电路10中的至少一个第一像素电路10可以与多个第一发光元件30中的至少一个第一发光元件30连接，且至少一个第一像素电路10在衬底基板上的正投影与至少一个第一发光元件30在衬底基板上的正投影可以至少部分交叠。第一像素电路10可以配置为给所连接的第一发光元件30提供驱动信号，以驱动第一发光元件30发光。多个第二像素电路20中的至少一个第二像素电路20可以与多个第二发光元件40中的至少一个第二发光元件40通过导电线L连接。第二像素电路20可以配置为给所连接的第二发光元件40提供驱动信号，以驱动第二发光元件40发光。由于第二发光元件40与第二像素电路20位于不同区域，至少一个第二像素电路20在衬底基板上的正投影与至少一个第二发光元件40在衬底基板上的正投影不存在重叠部分。
在一些示例性实施方式中，第二显示区R2的第二发光元件40的密度可以约等于第一显示区R1的第一发光元件30的密度。即，第二显示区R2的分辨率可以与第一显示区R1的分辨率大致相同。然而，本实施例对此并不限定。例如，第二发光元件40的密度可大于或小于第一发光元件30的密度。即，第二显示区R2的分辨率可大于或小于第一显示区R1的分辨率。
在一些示例性实施方式中，第二发光元件40的发光面积可以小于第一发光元件30的发光面积。即，第一发光元件30的发光面积大于第二区域发光元件40的发光面积。其中，发光元件的发光面积可以对应于像素定义层的开口的面积。在一些示例中，在第二显示区R2中，相邻的第二发光元件40之间设有透光区。例如，多个透光区彼此相连，形成被多个第二发光元件40间隔的连续透光区。导电线L可以采用透明导电材料制作以尽可能地提高透光区的透光率。
在一些示例性实施方式中，在第一显示区R1内，可以通过减小第一像 素电路10在第二方向D2上的尺寸来获得设置第二像素电路20的区域。例如，第一像素电路10在第二方向D2上的尺寸可以小于第一发光元件30在第二方向D2上的尺寸。第二方向D2例如为子像素行方向，但不限于此。在另一些实施例中，第二方向D2可以为子像素列方向。本示例性实施方式以第二方向D2为子像素行方向为例进行说明。例如，第一像素电路10和第二像素电路20在第二方向D2上的尺寸可以相同，且每个像素电路在第二方向D2上的尺寸与第一发光元件30在第二方向D2上的尺寸可以相差约4微米(μm)。每个像素电路在第一方向D1上的尺寸与第一发光元件30在第一方向D1上的尺寸大致相同。其中，第一方向D1与第二方向D2垂直。
在一些示例性实施方式中，第一像素电路10和第二像素电路20可以均为本公开任一实施例所述的像素电路，例如，第一像素电路10和第二像素电路20可以均为图3、图4或图5中任意一个像素电路。
在一些示例性实施方式中，第一像素电路10的数据信号端Data的充电电压为V data1＝V data-(V OLED-V init2)*c2/(c2+cst)，第二像素电路20的数据信号端Data的充电电压为V data1＝V data，其中，V OLED为第一发光元件30稳定发光时的电压，c2为第二电容C2的电容值，cst为第一电容Cst的电容值。
在一些示例性实施方式中，第一像素电路10可以为另外一些实施方法中的像素电路，第二像素电路20可以为本公开任一实施例所述的像素电路，例如，第一像素电路10可以为3T1C、7T1C、8T1C等，本公开对此不做限制，第二像素电路20可以为图3、图4或图5中任意一个像素电路。
图10a为一些实施方式中的像素电路的驱动电流仿真波形图，图10b为本公开实施例提供的像素电路的驱动电流仿真波形图(其中，第一像素电路10和第二像素电路20均采用图3所示的像素电路的结构)，图11a为图10a中A区域的放大图，图11b为图10b中B区域的放大图。图10a与图10b均模拟了一帧时间，其中，第一个脉冲阶段包括充电阶段，剩余三个脉冲阶段的像素电路只是充当开关，不进行充电，从图中可以看出，与一些实施方式中的像素电路的驱动电流相比，在第一个脉冲阶段，本公开实施例的显示面板，在第二显示区(即屏下摄像头区)驱动电流(近似正比于显示亮度)充 电较快。
图12a为本公开实施例的像素电路和一些实施方式中的像素电路的第一节点电压仿真对比图，图12b为本公开实施例的像素电路和一些实施方式中的像素电路的第四节点电压仿真对比图，图13为本公开实施例的显示面板在第一显示区和第二显示区的驱动电流仿真对比图，从图12a、图12b和图13可以看出，本公开实施例的显示面板在第二显示区一开始驱动电流很大，下降很慢，保持高电流的时间很长，电流改善效果较好。
本公开实施例还提供了一种显示装置，包括显示面板和感光元件，所述显示面板包括第一显示区和第二显示区，所述第一显示区至少部分包围所述第二显示区，所述感光元件位于所述第二显示区；
所述显示面板还包括多个像素电路和多个第一发光元件，位于所述第一显示区；所述多个像素电路包括：多个第一像素电路和多个第二像素电路，所述多个第二像素电路分布在所述多个第一像素电路之间；所述多个第一像素电路中的至少一个像素电路与所述多个第一发光元件中的至少一个发光元件连接；
所述显示面板还包括多个第二发光元件，位于所述第二显示区；所述多个第二像素电路中的至少一个像素电路与所述多个第二发光元件中的至少一个发光元件连接；
所述第二像素电路为如本公开任一实施例所述的像素电路。
随着信息时代的快速发展，手机、电脑等制造业也随之快速发展，为了实现全屏显示，摄像头、指纹识别、面部识别等传感器(Sensor)通常会集成到屏幕下方，因此出现屏下功能区的概念，即将摄像、距离感应等传感功能设置在屏幕下方。本公开实施例的显示装置，通过在第二显示区设置感光元件，在第二显示区既能透光又可显示，便于实现感光元件的屏下集成和全面屏显示设计，可应用于屏下摄像、指纹、面部识别等。本公开显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。在示例性实施方式中，显示装置可以为穿戴式显示装置，能通过某些方式佩戴在人体上，如智能手表、智能手环等。
本公开实施例还提供了一种像素电路的驱动方法，应用于前述任一实施例提供的像素电路中，所述驱动方法包括：
复位子电路在复位控制信号端和扫描信号端的信号的控制下，对第一节点和第四节点进行复位；
写入子电路在扫描信号端的信号的控制下，将数据信号端的信号写入第二节点；
存储子电路存储第一节点的电压；
耦合子电路通过耦合作用提升第一节点的电压；
驱动子电路在第一节点和第二节点的信号的控制下，向发光元件提供驱动电流。
在示例性实施例中，所述驱动方法包括：
在复位阶段，复位子电路在复位控制信号端的信号的控制下，对第一节点进行复位；
在数据写入阶段，写入子电路在扫描信号端的信号的控制下，将数据信号端的信号写入第二节点；补偿子电路在扫描信号端的信号的控制下，将驱动子电路的阈值电压补偿至第一节点；存储子电路存储驱动子电路的控制端的电压；
在发光阶段，第一发光控制子电路在发光控制信号端的信号的控制下，在第一电压端与第二节点之间形成通路；驱动子电路在第一节点和第二节点的信号的控制下，向第三节点提供驱动电流；第二发光控制子电路在发光控制信号端的信号的控制下，在第三节点和第四节点之间形成通路。
本公开实施例提供的技术方案，通过耦合子电路的耦合作用，使第一节点(即驱动子电路的控制端)的电压升高，在发光初始阶段通过发光元件的驱动电流为较大值，随着第四节点充电至预定电压，驱动电流逐渐降低为正常值。且当第四节点负载越大充电越慢(即透明走线越长)时，驱动电流保持为较大值的时间更长，提升了高速充电的时间，实现了发光元件等效电容负载的充电自补偿，提升了显示面板的显示均一性。
有以下几点需要说明：
本公开实施例附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。
在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (17)

  1. 一种像素电路，包括驱动子电路、写入子电路、复位子电路、耦合子电路、存储子电路和发光元件，其中：
    所述驱动子电路，被配置为在第一节点和第二节点的信号的控制下，向所述发光元件提供驱动电流；
    所述写入子电路，被配置为在扫描信号端的信号的控制下，将数据信号端的信号写入所述第二节点；
    所述存储子电路，被配置为存储所述第一节点的电压；
    所述耦合子电路，被配置为通过耦合作用提升所述第一节点的电压；
    所述复位子电路，被配置为在所述扫描信号端的信号的控制下，对所述发光元件的阳极端进行复位，并在复位控制信号端的信号的控制下，对所述驱动子电路的控制端进行复位。
  2. 根据权利要求1所述的像素电路，还包括补偿子电路、第一发光控制子电路和第二发光控制子电路，其中：
    所述补偿子电路，被配置为在扫描信号端的信号的控制下，对所述驱动子电路的阈值电压进行补偿；
    所述第一发光控制子电路，被配置为在发光控制信号端的信号的控制下，在第一电压端与所述第二节点之间形成通路；
    第二发光控制子电路，被配置为在所述发光控制信号端的信号的控制下，在第三节点和第四节点之间形成通路；
    所述发光元件的一端与第四节点连接，所述发光元件的另一端与第二电压端连接。
  3. 根据权利要求2所述的像素电路，其中，所述存储子电路包括：第一电容，所述耦合子电路包括：第二电容；
    所述第一电容的一端与所述第一节点连接，所述第一电容的另一端与第一电压端连接；
    所述第二电容的一端与所述第一节点连接，所述第二电容的另一端与所述第四节点连接。
  4. 根据权利要求3所述的像素电路，其中，所述扫描信号端包括第一扫描信号端，所述驱动子电路包括：第三晶体管，所述写入子电路包括：第四晶体管；
    所述第三晶体管的控制极与所述第一节点连接，所述第三晶体管的第一极与所述第二节点连接，所述第三晶体管的第二极与所述第三节点连接；
    所述第四晶体管的控制极与所述第一扫描信号端连接，所述第四晶体管的第一极与所述数据信号端连接，所述第四晶体管的第二极与所述第二节点连接。
  5. 根据权利要求4所述的像素电路，其中，所述发光控制信号端包括第一发光控制信号端，所述复位控制信号端包括第一复位控制信号端，所述补偿子电路包括：第二晶体管，所述第一发光控制子电路包括：第五晶体管，所述第二发光控制子电路包括：第六晶体管，所述复位子电路包括第一晶体管和第七晶体管；
    所述第二晶体管的控制极与所述第一扫描信号端连接，所述第二晶体管的第一极与所述第三节点连接，所述第二晶体管的第二极与所述第一节点连接；
    所述第五晶体管的控制极与所述第一发光控制信号端连接，所述第五晶体管的第一极与所述第一电压端连接，所述第五晶体管的第二极与所述第二节点连接；
    所述第六晶体管的控制极与所述第一发光控制信号端连接，所述第六晶体管的第一极与所述第三节点连接，所述第六晶体管的第二极与所述第四节点连接；
    所述第一晶体管的控制极与所述第一复位控制信号端连接，所述第一晶体管的第一极与所述第一节点连接，所述第一晶体管的第二极与第一初始信号端连接；
    所述第七晶体管的控制极与所述第一扫描信号端连接，所述第七晶体管的第一极与第二初始信号端连接，所述第七晶体管的第二极与所述第四节点连接。
  6. 根据权利要求4所述的像素电路，其中：所述第三晶体管为P型薄膜晶体管，所述第四晶体管为P型薄膜晶体管或N型薄膜晶体管。
  7. 根据权利要求4所述的像素电路，其中，所述扫描信号端还包括第二扫描信号端，所述发光控制信号端包括第一发光控制信号端，所述复位控制信号端包括第一复位控制信号端，所述补偿子电路包括：第二晶体管，所述第一发光控制子电路包括：第五晶体管，所述第二发光控制子电路包括：第六晶体管，所述复位子电路包括第一晶体管、第七晶体管和第八晶体管；
    所述第二晶体管的控制极与第一扫描信号端连接，所述第二晶体管的第一极与第三节点连接，所述第二晶体管的第二极与第五节点连接；
    所述第五晶体管的控制极与所述第一发光控制信号端连接，所述第五晶体管的第一极与所述第一电压端连接，所述第五晶体管的第二极与所述第二节点连接；
    所述第六晶体管的控制极与所述第一发光控制信号端连接，所述第六晶体管的第一极与所述第三节点连接，所述第六晶体管的第二极与所述第四节点连接；
    所述第一晶体管的控制极与所述第一复位控制信号端连接，所述第一晶体管的第一极与所述第五节点连接，所述第一晶体管的第二极与第一初始信号端连接；
    所述第七晶体管的控制极与所述第一扫描信号端连接，所述第七晶体管的第一极与第二初始信号端连接，所述第七晶体管的第二极与所述第四节点连接；
    所述第八晶体管的控制极与所述第二扫描信号端连接，所述第八晶体管的第一极与所述第五节点连接，所述第八晶体管的第二极与所述第一节点连接。
  8. 根据权利要求7所述的像素电路，其中：所述第一晶体管至所述第七晶体管均为P型薄膜晶体管，所述第八晶体管为N型薄膜晶体管。
  9. 根据权利要求2所述的像素电路，其中，所述存储子电路包括：第一电容，所述耦合子电路包括：第二电容；
    所述第一电容的一端与所述第一节点连接，所述第一电容的另一端与所述第三节点连接；
    所述第二电容的一端与所述第一节点连接，所述第二电容的另一端与所述第一电压端连接。
  10. 根据权利要求9所述的像素电路，其中，所述扫描信号端包括第二扫描信号端，所述发光控制信号端包括第二发光控制信号端，所述复位控制信号端包括第二复位控制信号端，所述补偿子电路包括：第二晶体管，所述驱动子电路包括：第三晶体管，所述写入子电路包括：第四晶体管，所述第一发光控制子电路包括：第五晶体管，所述第二发光控制子电路包括：第六晶体管，所述复位子电路包括第一晶体管和第七晶体管；
    所述第二晶体管的控制极与所述第二扫描信号端连接，所述第二晶体管的第一极与所述第三节点连接，所述第二晶体管的第二极与所述第一节点连接；所述第三晶体管的控制极与所述第一节点连接，所述第三晶体管的第一极与所述第二节点连接，所述第三晶体管的第二极与所述第三节点连接；所述第四晶体管的控制极与所述第二扫描信号端连接，所述第四晶体管的第一极与所述数据信号端连接，所述第四晶体管的第二极与所述第二节点连接；所述第五晶体管的控制极与所述第二发光控制信号端连接，所述第五晶体管的第一极与所述第一电压端连接，所述第五晶体管的第二极与所述第二节点连接；所述第六晶体管的控制极与所述第二发光控制信号端连接，所述第六晶体管的第一极与所述第三节点连接，所述第六晶体管的第二极与所述第四节点连接；所述第一晶体管的控制极与所述第二复位控制信号端连接，所述第一晶体管的第一极与所述第一节点连接，所述第一晶体管的第二极与第一初始信号端连接；所述第七晶体管的控制极与所述第二扫描信号端连接，所述第七晶体管的第一极与第二初始信号端连接，所述第七晶体管的第二极与 所述第四节点连接。
  11. 根据权利要求10所述的像素电路，其中，所述第三晶体管为N型薄膜晶体管，所述第一晶体管为P型薄膜晶体管或N型薄膜晶体管，所述第二晶体管为P型薄膜晶体管或N型薄膜晶体管，所述第四晶体管为P型薄膜晶体管或N型薄膜晶体管，所述第五晶体管为P型薄膜晶体管或N型薄膜晶体管，所述第六晶体管为P型薄膜晶体管或N型薄膜晶体管，所述第七晶体管为P型薄膜晶体管或N型薄膜晶体管。
  12. 一种显示面板，所述显示面板包括多个子像素，其中，至少一个所述子像素包括如权利要求1至权利要求11任一项所述的像素电路。
  13. 根据权利要求12所述的显示面板，其中，所述显示面板包括第一显示区和第二显示区，所述第一显示区至少部分包围所述第二显示区；
    所述显示面板还包括多个像素电路和多个第一发光元件，位于所述第一显示区；所述多个像素电路包括：多个第一像素电路和多个第二像素电路，所述多个第二像素电路分布在所述多个第一像素电路之间；所述多个第一像素电路中的至少一个像素电路与所述多个第一发光元件中的至少一个发光元件连接；
    所述显示面板还包括多个第二发光元件，位于所述第二显示区；所述多个第二像素电路中的至少一个像素电路与所述多个第二发光元件中的至少一个发光元件连接；
    所述第二像素电路为如权利要求1至权利要求11任一项所述的像素电路。
  14. 根据权利要求13所述的显示面板，其中，所述第一像素电路为如权利要求1至权利要求11任一项所述的像素电路。
  15. 根据权利要求14所述的显示面板，其中，当所述第一像素电路为如权利要求3至权利要求11任一项所述的像素电路，且所述第二像素电路为如权利要求3至权利要求11任一项所述的像素电路时，所述第一像素电路的数据信号端的充电电压为V data1＝V data-(V OLED-V init2)*c2/(c2+cst)，所 述第二像素电路的数据信号端的充电电压为V data1＝V data，其中，V OLED为所述第一发光元件稳定发光时的电压，c2为所述第二电容的电容值，cst为所述第一电容的电容值。
  16. 一种像素电路的驱动方法，用于驱动如权利要求1至权利要求11任一所述的像素电路，所述驱动方法包括：
    复位子电路在复位控制信号端和扫描信号端的信号的控制下，对第一节点和第四节点进行复位；
    写入子电路在扫描信号端的信号的控制下，将数据信号端的信号写入第二节点；
    存储子电路存储第一节点的电压；
    耦合子电路通过耦合作用提升第一节点的电压；
    驱动子电路在第一节点和第二节点的信号的控制下，向发光元件提供驱动电流。
  17. 一种显示装置，包括显示面板和感光元件，所述显示面板包括第一显示区和第二显示区，所述第一显示区至少部分包围所述第二显示区，所述感光元件位于所述第二显示区；
    所述显示面板还包括多个像素电路和多个第一发光元件，位于所述第一显示区；所述多个像素电路包括：多个第一像素电路和多个第二像素电路，所述多个第二像素电路分布在所述多个第一像素电路之间；所述多个第一像素电路中的至少一个像素电路与所述多个第一发光元件中的至少一个发光元件连接；
    所述显示面板还包括多个第二发光元件，位于所述第二显示区；所述多个第二像素电路中的至少一个像素电路与所述多个第二发光元件中的至少一个发光元件连接；
    所述第二像素电路为如权利要求1至权利要求11任一项所述的像素电路。
CN202280000786.XA 2022-04-18 2022-04-18 像素电路及其驱动方法、显示面板、显示装置 Pending CN117337459A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/087418 WO2023201470A1 (zh) 2022-04-18 2022-04-18 像素电路及其驱动方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN117337459A true CN117337459A (zh) 2024-01-02

Family

ID=88418782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000786.XA Pending CN117337459A (zh) 2022-04-18 2022-04-18 像素电路及其驱动方法、显示面板、显示装置

Country Status (2)

Country Link
CN (1) CN117337459A (zh)
WO (1) WO2023201470A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
WO2019026170A1 (ja) * 2017-08-01 2019-02-07 シャープ株式会社 表示装置
KR20200133077A (ko) * 2019-05-16 2020-11-26 삼성디스플레이 주식회사 화소 및 화소의 구동 방법
CN210837108U (zh) * 2019-12-27 2020-06-23 昆山国显光电有限公司 显示面板和显示装置
CN111383600B (zh) * 2020-04-28 2022-04-19 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN111640397B (zh) * 2020-05-29 2021-06-01 昆山国显光电有限公司 像素电路、显示面板及显示装置
CN111724733B (zh) * 2020-06-19 2021-07-23 武汉天马微电子有限公司 一种像素驱动电路、其驱动方法及显示装置
KR20220018119A (ko) * 2020-08-05 2022-02-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치
CN112447140B (zh) * 2020-11-30 2021-09-21 武汉天马微电子有限公司 有机发光显示面板和显示装置
CN113362765A (zh) * 2021-06-24 2021-09-07 合肥维信诺科技有限公司 像素电路及其驱动方法和显示装置
CN115691411A (zh) * 2021-07-30 2023-02-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN114299859B (zh) * 2021-12-30 2023-05-30 湖北长江新型显示产业创新中心有限公司 一种阵列基板及其驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
WO2023201470A1 (zh) 2023-10-26

Similar Documents

Publication Publication Date Title
CN110189706B (zh) 一种显示面板、及显示装置
US10269297B2 (en) Pixel circuit and driving method thereof, and display panel
WO2023004818A1 (zh) 像素驱动电路及其驱动方法、显示面板
US11551617B2 (en) Display device, electronic device, and driving method of display device
WO2020199534A1 (zh) 显示装置及其显示面板、显示面板的像素驱动电路
CN114093326B (zh) 一种像素电路及其驱动方法
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
WO2023004813A1 (zh) 像素电路、驱动方法和显示装置
CN110176213A (zh) 像素电路及其驱动方法、显示面板
WO2018205617A1 (zh) 像素电路及其驱动方法、显示面板
CN110246459A (zh) 像素电路及其驱动方法、显示面板及显示装置
WO2023004810A1 (zh) 像素电路及其驱动方法、显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
WO2023004812A1 (zh) 像素电路、驱动方法和显示装置
CN111710303A (zh) 像素驱动电路及其驱动方法、显示装置
TW200903424A (en) Display, method for driving display, electronic apparatus
CN114822412B (zh) 显示基板及显示装置
CN112992071A (zh) 像素电路及其驱动方法、显示装置
CN111179853B (zh) 一种像素电路及其驱动方法、显示装置
US11682348B2 (en) Display panel, display device and display method
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
CN103000124B (zh) 像素电路、显示面板、显示单元和电子系统
JP2009099777A (ja) 表示装置と電子機器
CN115023756B (zh) 像素驱动电路及其驱动方法、显示面板
US20240169911A1 (en) Display Substrate and Display Panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination