CN117321911A - 多赫蒂放大器 - Google Patents
多赫蒂放大器 Download PDFInfo
- Publication number
- CN117321911A CN117321911A CN202180098251.6A CN202180098251A CN117321911A CN 117321911 A CN117321911 A CN 117321911A CN 202180098251 A CN202180098251 A CN 202180098251A CN 117321911 A CN117321911 A CN 117321911A
- Authority
- CN
- China
- Prior art keywords
- amplifier
- resonant circuit
- harmonic
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000003071 parasitic effect Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/246—A series resonance being added in shunt in the input circuit, e.g. base, gate, of an amplifier stage, e.g. as a trap
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
多赫蒂放大器(100)构成为,具备:载波放大器(4),其对分别具有第1高次谐波和第2高次谐波的第1高频信号进行放大;峰值放大器(7),其对分别具有第1高次谐波和第2高次谐波的第2高频信号进行放大;第1串联谐振电路(9),其连接在载波放大器(4)的输出端(4a)与接地端之间,以第1高次谐波的频率进行谐振;第2串联谐振电路(10),其连接在峰值放大器(7)的输出端(7a)与接地端之间,以第1高次谐波的频率进行谐振;第1并联谐振电路(11),其一端与载波放大器(4)的输出端(4a)连接,另一端与峰值放大器(7)的输出端(7a)连接,以第2高次谐波的频率进行谐振;以及第2并联谐振电路(13),其一端与峰值放大器(7)的输出端(7a)及第1并联谐振电路(11)的另一端分别连接,另一端与负载(17)电连接,以第2高次谐波的频率进行谐振。
Description
技术领域
本发明涉及多赫蒂放大器。
背景技术
在专利文献1中公开了具备载波放大器、峰值放大器以及负载调制电路的多赫蒂放大器。该负载调制电路具备第1并联谐振电路、第2并联谐振电路以及第3并联谐振电路。第1并联谐振电路的一端与载波放大器的输出端连接,第1并联谐振电路的另一端与接地端连接。第2并联谐振电路的一端与峰值放大器的输出端连接,第2并联谐振电路的另一端与接地端连接。第3并联谐振电路的一端与载波放大器的输出端连接,第3并联谐振电路的另一端与峰值放大器的输出端连接。
第1并联谐振电路、第2并联谐振电路以及第3并联谐振电路分别以2倍波的频率进行并联谐振,该2倍波是作为放大对象的高频信号所包含的多个高次谐波中的一个高次谐波。第1并联谐振电路、第2并联谐振电路以及第3并联谐振电路分别进行并联谐振,由此从载波放大器的输出端和峰值放大器的输出端分别看向负载侧的2倍波的阻抗变得无限大。
现有技术文献
专利文献
专利文献1:国际公开第2020/235093号
发明内容
发明要解决的问题
在专利文献1所公开的多赫蒂放大器中,即便负载的阻抗变动,从载波放大器的输出端和峰值放大器的输出端分别看向负载侧的2倍波的阻抗也维持固定为无限大的状态。另一方面,通过负载的阻抗变动,从载波放大器的输出端和峰值放大器的输出端分别看向负载侧的3倍波的阻抗有时发生变动。即,专利文献1所公开的多赫蒂放大器存在只能防止一种高次谐波的阻抗变动这样的问题。在只能防止一种高次谐波的阻抗变动的情况下,有时多赫蒂放大器的动作效率由于其他高次谐波的阻抗变动而发生劣化。
本发明是为了解决如上问题而完成的,其目的在于,得到一种能够防止与负载的阻抗变动相伴的第1高次谐波和第2高次谐波中的各自的阻抗变动的多赫蒂放大器。
用于解决问题的手段
本发明的多赫蒂放大器具备:载波放大器,其对分别具有第1高次谐波和第2高次谐波的第1高频信号进行放大;峰值放大器,其对分别具有第1高次谐波和第2高次谐波的第2高频信号进行放大;第1串联谐振电路,其连接在载波放大器的输出端与接地端之间,以第1高次谐波的频率进行谐振;第2串联谐振电路,其连接在峰值放大器的输出端与接地端之间,以第1高次谐波的频率进行谐振;第1并联谐振电路,其一端与载波放大器的输出端连接,另一端与峰值放大器的输出端连接,以第2高次谐波的频率进行谐振;以及第2并联谐振电路,其一端与峰值放大器的输出端及第1并联谐振电路的另一端分别连接,另一端与负载电连接,以第2高次谐波的频率进行谐振。
发明效果
根据本发明,能够防止与负载的阻抗变动相伴的第1高次谐波和第2高次谐波中的各自的阻抗变动。
附图说明
图1是示出实施方式1的多赫蒂放大器100的结构图。
图2是示出图1所示的多赫蒂放大器100的等效电路图。
图3是示出图2所示的负载调制电路8和输出匹配电路12各自的具体结构的说明图。
图4是示出假定为载波放大器4的寄生电容Cds_c和峰值放大器7的寄生电容Cds_p分别是5.1[pF]的情况下的负载调制电路8的阻抗计算结果的史密斯圆图。
图5是示出以分贝表述了负载调制电路8的反射系数的曲线图的说明图。
图6是示出负载调制电路8的通过相位的计算结果的说明图。
图7是示出假定为载波放大器4的寄生电容Cds_c和峰值放大器7的寄生电容Cds_p分别是5.1[pF]的情况下的输出匹配电路12的阻抗计算结果的史密斯圆图。
图8是示出以分贝表述了输出匹配电路12的反射系数的曲线图的说明图。
图9是示出输出匹配电路12的通过相位的计算结果的说明图。
具体实施方式
以下,为了更加详细地说明本发明,按照附图对用于实施本发明的方式进行说明。
实施方式1.
图1是示出实施方式1的多赫蒂放大器100的结构图。
图1所示的多赫蒂放大器100具备输入端子1、信号分配器2、输入匹配电路3、载波放大器4、相位校正电路5、输入匹配电路6、峰值放大器7、负载调制电路8、输出匹配电路12以及输出端子16。
输入端子1是从多赫蒂放大器100的外部施加作为放大对象的高频信号的端子。作为放大对象的高频信号分别具有基波、第1高次谐波以及第2高次谐波。
信号分配器2将施加到输入端子1的高频信号的功率分配为两部分。功率分配为两部分可以是功率的等分配,也可以是功率的不等分配。
信号分配器2将分配后的一方的高频信号作为第1高频信号输出至输入匹配电路3,将分配后的另一方的高频信号作为第2高频信号输出至相位校正电路5。
输入匹配电路3的一端与信号分配器2的一方的输出端连接,输入匹配电路3的另一端与载波放大器4的输入端连接。
输入匹配电路3是用于使载波放大器4的输入端的阻抗与输入端子1的阻抗匹配的电路。
载波放大器4由MOS(Metal Oxide Semiconductor:金属氧化物半导体)晶体管、双极晶体管、或者FET(Field Effect Transistor:场效应晶体管)等实现。
在载波放大器4例如由源极接地的FET实现的情况下,载波放大器4的输入端是FET的栅极端子,载波放大器4的输出端4a是FET的漏极端子。
载波放大器4的输入端与输入匹配电路3的另一端连接,载波放大器4的输出端4a与负载调制电路8的一方的输入端连接。
载波放大器4对通过输入匹配电路3而来的第1高频信号进行放大,并将放大后的第1高频信号输出至负载调制电路8。
相位校正电路5例如由90度线路实现。
相位校正电路5的一端与信号分配器2的另一方的输出端连接,相位校正电路5的另一端与输入匹配电路6的一端连接。
相位校正电路5使从信号分配器2输出的第2高频信号的相位延迟90度,将相位延迟后的第2高频信号输出至输入匹配电路6。
输入匹配电路6的一端与相位校正电路5的另一端连接,输入匹配电路6的另一端与峰值放大器7的输入端连接。
输入匹配电路6是用于使峰值放大器7的输入端的阻抗与输入端子1的阻抗匹配的电路。
峰值放大器7由MOS晶体管、双极晶体管、或者FET等实现。
在峰值放大器7例如由源极接地的FET实现的情况下,峰值放大器7的输入端是FET的栅极端子,峰值放大器7的输出端7a是FET的漏极端子。
峰值放大器7的输入端与输入匹配电路6的另一端连接,峰值放大器7的输出端7a与负载调制电路8的另一方的输入端连接。
峰值放大器7对通过输入匹配电路6而来的第2高频信号进行放大,并将放大后的第2高频信号输出至负载调制电路8。
负载调制电路8具备第1串联谐振电路9、第2串联谐振电路10以及第1并联谐振电路11。
此外,负载调制电路8包括载波放大器4的寄生电容Cds_c和峰值放大器7的寄生电容Cds_p。
负载调制电路8的一方的输入端与载波放大器4的输出端4a连接,负载调制电路8的另一方的输入端与峰值放大器7的输出端7a连接。
负载调制电路8的输出端8a与峰值放大器7的输出端7a、第2串联谐振电路10的一端、第1并联谐振电路11的另一端以及后述的第2并联谐振电路13的一端分别连接。
第1串联谐振电路9是电感器9a与电容器9b串联连接的串联电路。
第1串联谐振电路9连接在载波放大器4的输出端4a与接地之间。
第1串联谐振电路9以第1高次谐波的频率进行谐振。在图1所示的多赫蒂放大器100中,第1高次谐波是施加到输入端子1的高频信号所包含的基波的2倍波。
电感器9a的一端与载波放大器4的输出端4a连接,电感器9a的另一端与电容器9b的一端连接。电感器9a的电感是L0c。
电容器9b的一端与电感器9a的另一端连接,电容器9b的另一端与接地端连接。电容器9b的电容是C0c。
第2串联谐振电路10是电感器10a与电容器10b串联连接的串联电路。
第2串联谐振电路10连接在峰值放大器7的输出端7a与接地端之间。
第2串联谐振电路10以第1高次谐波的频率进行谐振。
电感器10a的一端与峰值放大器7的输出端7a连接,电感器10a的另一端与电容器10b的一端连接。电感器10a的电感是L0p。
电容器10b的一端与电感器10a的另一端连接,电容器10b的另一端与接地端连接。电容器10b的电容是C0p。
第1并联谐振电路11是电感器11a与电容器11b并联连接的并联电路。
第1并联谐振电路11的一端与载波放大器4的输出端4a及第1串联谐振电路9的一端分别连接,第1并联谐振电路11的另一端与输出端8a连接。
第1并联谐振电路11以第2高次谐波的频率进行谐振。在图1所示的多赫蒂放大器100中,第2高次谐波是施加到输入端子1的高频信号所包含的基波的3倍波。
电感器11a的一端与载波放大器4的输出端4a及电感器9a的一端分别连接,电感器11a的另一端与输出端8a连接。电感器11a的电感是L1。
电容器11b与电感器11a并联连接。电容器11b的电容是C1。
输出匹配电路12具备第2并联谐振电路13、电容器14以及电感器15。
输出匹配电路12的一端与负载调制电路8的输出端8a连接。输出匹配电路12的另一端经由输出端子16与负载17的一端连接。
输出匹配电路12是用于在基波的频率下使负载调制电路8的输出端8a的阻抗与负载17的阻抗匹配的电路。
第2并联谐振电路13是电感器13a与电容器13b并联连接的并联电路。
第2并联谐振电路13的一端与负载调制电路8的输出端8a连接。第2并联谐振电路13的另一端与负载17电连接。即,第2并联谐振电路13的另一端与电容器14的一端及电感器15的一端分别连接。
第2并联谐振电路13以第2高次谐波的频率进行谐振。
电感器13a的一端与负载调制电路8的输出端8a连接。电感器13a的另一端与电容器14的一端及电感器15的一端分别连接。电感器13a的电感是L2。
电容器13b与电感器13a并联连接。电容器13b的电容是C2。
电容器14的一端与第2并联谐振电路13的另一端连接,电容器14的另一端与接地端连接。电容器14的电容是C3。
电感器15的一端与第2并联谐振电路13的另一端连接,电感器15的另一端与输出端子16连接。电感器15的电感是L3。
输出端子16是用于将由多赫蒂放大器100放大后的高频信号输出给负载17的端子。
负载17的一端与输出端子16连接,负载17的另一端与接地端连接。
负载17的阻抗是Z0。
接着,对图1所示的多赫蒂放大器100的动作进行说明。
信号分配器2将从多赫蒂放大器100的外部施加到输入端子1的高频信号的功率分配为两部分。
信号分配器2将分配后的一方的高频信号作为第1高频信号输出至输入匹配电路3。
此外,信号分配器2将分配后的另一方的高频信号作为第2高频信号输出至相位校正电路5。
从信号分配器2输出到输入匹配电路3的第1高频信号经由输入匹配电路3输出至载波放大器4的输入端。
从信号分配器2输出到输入匹配电路3的第2高频信号通过相位校正电路5,由此使相位延迟90度。
由相位校正电路5进行相位延迟后的第2高频信号经由输入匹配电路6输出至峰值放大器7的输入端。
载波放大器4对通过输入匹配电路3而来的第1高频信号进行放大。
载波放大器4将放大后的第1高频信号输出至负载调制电路8。
如果通过输入匹配电路6而来的第2高频信号的功率小于阈值,则峰值放大器7停止放大动作。在峰值放大器7停止了放大动作时,通过输入匹配电路6而来的第2高频信号在峰值放大器7中消失。
如果通过输入匹配电路6而来的第2高频信号的功率为阈值以上,则峰值放大器7对第2高频信号进行放大。
峰值放大器7将放大后的第2高频信号输出至负载调制电路8。
负载调制电路8使从载波放大器4输出的第1高频信号所包含的基波的相位延迟90度。
此外,负载调制电路8以第1高次谐波和第2高次谐波中的各自的频率进行谐振。
即,负载调制电路8所包含的第1串联谐振电路9以作为第1高次谐波的2倍波的频率进行谐振。
负载调制电路8所包含的第2串联谐振电路10以作为第1高次谐波的2倍波的频率进行谐振。
负载调制电路8所包含的第1并联谐振电路11以作为第2高次谐波的3倍波的频率进行谐振。
分别通过了第1串联谐振电路9及第1并联谐振电路11的第1高频信号与通过了第2串联谐振电路10的第2高频信号被合成,从输出端8a向输出匹配电路12输出合成后的高频信号。
输出匹配电路12所包含的第2并联谐振电路13以作为第2高次谐波的3倍波的频率进行谐振。
第1串联谐振电路9和第2串联谐振电路10分别以2倍波的频率进行谐振,由此,针对2倍波,在载波放大器4和峰值放大器7各自的输出侧形成短接端。即,从载波放大器4的输出端4a和峰值放大器7的输出端7a分别看向负载17侧的2倍波的阻抗大致为零。
第1并联谐振电路11和第2并联谐振电路13分别以3倍波的频率进行谐振,由此,针对3倍波,在载波放大器4和峰值放大器7各自的输出侧形成开路端。即,从载波放大器4的输出端4a和峰值放大器7的输出端7a分别看向负载17侧的3倍波的阻抗变得无限大。
通过针对2倍波形成短接端,载波放大器4的电流源21(参照图2)和峰值放大器7的电流源22(参照图2)各自的2倍波的阻抗大致为零,因此,载波放大器4和峰值放大器7分别成为F级动作。因此,载波放大器4和峰值放大器7分别以高效率进行动作。
由于看向负载17侧的2倍波的阻抗大致固定为零,因此,即便负载17的阻抗Z0中的2倍波的阻抗变动,看向负载17侧的2倍波的阻抗也不变动。此外,由于看向负载17侧的3倍波的阻抗固定为无限大,因此,即便负载17的阻抗Z0中的3倍波的阻抗变动,看向负载17侧的3倍波的阻抗也不变动。
因此,即便负载17中的2倍波的阻抗或负载17中的3倍波的阻抗变动,也防止了多赫蒂放大器100中的动作效率的劣化。
接着,对负载调制电路8的动作具体进行说明。
图2是示出图1所示的多赫蒂放大器100的等效电路图。
在图2中,电流源21是实现载波放大器4的晶体管的电流源。
电流源22是实现峰值放大器7的晶体管的电流源。
负载调制电路8是相当于连结电流源21与电流源22的负载调制线路的电路,负载调制电路8的特性阻抗是Zc。负载调制电路8的电长度是θ。
如果多赫蒂放大器100例如是进行6dB的回退(backoff)动作的理想的多赫蒂放大器,则在基波的频率下,Zc=50Ω,并且θ=90°。
在该情况下,从负载调制电路8的输出端8a看向负载17侧的阻抗为25Ω。
输出匹配电路12的特性阻抗是Za,输出匹配电路12的电长度是θa。输出匹配电路12在基波的频率下使负载调制电路8的输出端8a的阻抗与负载17的阻抗匹配。
图3是示出图2所示的负载调制电路8和输出匹配电路12各自的具体结构的说明图。
如图3所示,负载调制电路8包括载波放大器4的寄生电容Cds_c和峰值放大器7的寄生电容Cds_p。
在图3中,由包含电感器9a和电容器9b的第1串联谐振电路9以及载波放大器4的寄生电容Cds_c构成Zpc部。
此外,由包含电感器10a和电容器10b的第2串联谐振电路10以及峰值放大器7的寄生电容Cds_p构成Zpp部。
负载调制电路8包含寄生电容Cds_c和寄生电容Cds_p,因此,无需另外配备具有与这些寄生电容相同电容的电容器。
这里,在与基波的中心频率f0对应的角频率是ω时,电容器9b的电容C0c、电感器9a的电感L0c、电容器10b的电容C0p以及电感器10a的电感L0p由以下的式(1)~(4)表示。
根据式(1)和式(2)可以明了,电容器9b的电容C0c和电感器9a的电感L0c分别是基于载波放大器4的寄生电容Cds_c而决定的。根据式(3)和式(4)可以明了,电容器10b的电容C0p和电感器10a的电感L0p分别是基于峰值放大器7的寄生电容Cds_p而决定的。
此外,电容器11b的电容C1和电感器11a的电感L1由以下的式(5)~(6)表示。
在式(1)~(6)中,N1是表示第1高次谐波的次数,在图1所示的多赫蒂放大器100中,第1高次谐波为2倍波,因此N1=2。
N2是表示第2高次谐波的次数,在图1所示的多赫蒂放大器100中,第2高次谐波为3倍波,因此N2=3。
在图1所示的多赫蒂放大器100中,负载调制电路8实现在基波的中心频率f0下特性阻抗为Zc且电长度为θ的电路。
Zpc部和Zpp部分别成为在基波的中心频率f0下为容性(在图3中表述为“C性”),通过以2倍波的频率N1×f0进行串联谐振,由此针对2倍波形成短接端。
第1并联谐振电路11成为在基波的中心频率f0下为感性(在图3中表述为“L性”),通过以3倍波的频率N2×f0进行并联谐振,由此针对3倍波形成开路端。
输出匹配电路12实现在基波的中心频率f0下特性阻抗为Za且电长度为θa的电路。
第2并联谐振电路13在基波的中心频率f0下为感性,通过以3倍波的频率N2×f0进行并联谐振,由此针对3倍波形成开路端。
输出匹配电路12具备电感器13a与电容器13b并联连接的第2并联谐振电路13、与第2并联谐振电路13并联连接的电容器14、以及与第2并联谐振电路13串联连接的电感器15。第2并联谐振电路13、电容器14以及电感器15构成非对称型的T型电路。
在与基波的中心频率f0对应的角频率为ω时,电感器13a的电感L2、电容器13b的电容C2、电感器15的电感L3以及电容器14的电容C3由以下的式(7)~(10)表示。
图4是表示假定为载波放大器4的寄生电容Cds_c和峰值放大器7的寄生电容Cds_p分别是5.1[pF]的情况下的负载调制电路8的阻抗计算结果的史密斯圆图。
图4所示的史密斯圆图的标准化阻抗是负载调制电路8的特性阻抗Zc,负载调制电路8的电长度θ是90度。
在图4中,m_fc是基波,m_2fc是2倍波,m_3fc是3倍波。
图5是示出以分贝表述了负载调制电路8的反射系数的曲线图的说明图。
在图5中,横轴表示标准化频率,纵轴表示反射系数S11的分贝值。
图6是示出负载调制电路8的通过相位的计算结果的说明图。
在图6中,横轴表示标准化频率,纵轴表示通过相位。
根据图4和图5可知,在基波的中心频率f0下,负载调制电路8的阻抗与特性阻抗Zc匹配。
此外,根据图4可知,在2倍波的频率下形成有短接端。根据图6可知,在基波的中心频率f0下,负载调制电路8的通过相位能够设定为90°。
图7是示出假定为载波放大器4的寄生电容Cds_c和峰值放大器7的寄生电容Cds_p分别是5.1[pF]的情况下的输出匹配电路12的阻抗计算结果的史密斯圆图。
图7所示的史密斯圆图的标准化阻抗是输出匹配电路12的特性阻抗Za,输出匹配电路12的电长度θ是90度。
在图7中,m_fc是基波,m_2fc是2倍波,m_3fc是3倍波。
图8是示出以分贝表述了输出匹配电路12的反射系数的曲线图的说明图。
在图8中,横轴表示标准化频率,纵轴表示反射系数S11的分贝值。
图9是示出输出匹配电路12的通过相位的计算结果的说明图。
在图9中,横轴表示标准化频率,纵轴表示通过相位。
根据图7和图8可知,在基波的中心频率f0下,输出匹配电路12的阻抗与特性阻抗Za匹配。
此外,根据图7可知,在3倍波的频率下形成有开路端。根据图9可知,在基波的中心频率f0下,输出匹配电路12的通过相位能够设定为90°。
在以上的实施方式1中,多赫蒂放大器100构成为,具备:载波放大器4,其对分别具有第1高次谐波和第2高次谐波的第1高频信号进行放大;峰值放大器7,其对分别具有第1高次谐波和第2高次谐波的第2高频信号进行放大;第1串联谐振电路9,其连接在载波放大器4的输出端4a与接地端之间,以第1高次谐波的频率进行谐振;第2串联谐振电路10,其连接在峰值放大器7的输出端7a与接地端之间,以第1高次谐波的频率进行谐振;第1并联谐振电路11,其一端与载波放大器4的输出端4a连接,另一端与峰值放大器7的输出端7a连接,以第2高次谐波的频率进行谐振;以及第2并联谐振电路13,其一端与峰值放大器7的输出端7a及第1并联谐振电路11的另一端分别连接,另一端与负载17电连接,以第2高次谐波的频率进行谐振。因此,多赫蒂放大器100能够防止与负载17的阻抗变动相伴的第1高次谐波和第2高次谐波下的各自的阻抗变动。
实施方式2.
在实施方式2中,针对第1高次谐波是高频信号所包含的基波的3倍波、第2高次谐波是高频信号所包含的基波的2倍波的情况下的多赫蒂放大器100进行说明。
实施方式2的多赫蒂放大器100的结构与实施方式1的多赫蒂放大器100的结构相同,表示实施方式2的多赫蒂放大器100的结构图是图1。
在实施方式2的多赫蒂放大器100中,在式(1)~(4)中,N1=3。此外,在式(5)~(8)中,N2=2。
在实施方式2的多赫蒂放大器100中,通过第1串联谐振电路9和第2串联谐振电路10分别以3倍波的频率进行谐振,针对3倍波,在载波放大器4和峰值放大器7各自的输出侧形成短接端。即,从载波放大器4的输出端4a和峰值放大器7的输出端7a分别看向负载17侧的3倍波的阻抗大致为零。
通过第1并联谐振电路11和第2并联谐振电路13分别以2倍波的频率进行谐振,针对2倍波,在载波放大器4和峰值放大器7各自的输出侧形成开路端。即,从载波放大器4的输出端4a和峰值放大器7的输出端7a分别看向负载17侧的2倍波的阻抗成为无限大。
通过针对3倍波形成短接端,载波放大器4的电流源21和峰值放大器7的电流源22各自的3倍波的阻抗大致为零,因此,载波放大器4和峰值放大器7分别成为逆F级动作。因此,载波放大器4和峰值放大器7分别高效率地进行动作。
由于看向负载17侧的3倍波的阻抗大致固定为零,因此,即便负载17的阻抗Z0中的3倍波的阻抗变动,看向负载17侧的3倍波的阻抗也不变动。此外,由于看向负载17侧的2倍波的阻抗固定为无限大,因此,即便负载17的阻抗Z0中的2倍波的阻抗变动,看向负载17侧的2倍波的阻抗也不变动。
因此,即便负载17中的2倍波的阻抗或者负载17中的3倍波的阻抗变动,也防止了多赫蒂放大器100中的动作效率的劣化。
在实施方式1的多赫蒂放大器100中,示出第1高次谐波为2倍波、第2高次谐波为3倍波的情况。此外,在实施方式2的多赫蒂放大器100中,示出第1高次谐波为3倍波、第2高次谐波为2倍波的情况。
但是,这只不过是一例,例如,也可以是第1高次谐波为3倍波,第2高次谐波为4倍波,还可以是第1高次谐波为4倍波,第2高次谐波为3倍波。
此外,也可以是第1高次谐波为4倍波,第2高次谐波为5倍波,还可以是第1高次谐波为5倍波,第2高次谐波为4倍波。
在实施方式1、2的多赫蒂放大器100中,相位校正电路5由90度线路实现。但是,这只不过是一例,相位校正电路5也可以由表面安装部件实现。
实施方式1、2的多赫蒂放大器100也可以由MMIC(Monolithic MicrowaveIntegrated Circuit:单片微波集成电路)实现。在多赫蒂放大器100由MMIC实现的情况下,电感器9a、10a、11a、13a、15由螺旋电感器实现。此外,电容器9b、10b、11b、13b、14由MIM(Metal Insulator Metal:金属绝缘体金属)电容器实现。在多赫蒂放大器100由MMIC实现的情况下,相比于多赫蒂放大器100由表面安装部件实现的情况,能够实现小型化。
在实施方式1、2的多赫蒂放大器100中,电感器9a、10a、11a、13a、15的一部分或者电容器9b、10b、11b、13b、14的一部分可以由MIC(Microwave Monolithic Circuit:微波单片电路)实现,也可以由表面安装部件实现。
此外,电感器9a、10a、11a、13a、15中的一部分的电感成分也可以由线材、基板上的布线图案、或者多层基板的内层图案实现。在一部分的电感成分由线材等实现的情况下,相比于由MMIC内部的螺旋电感器实现的情况,实现了低损耗的电感成分,因此,能够实现进一步的高效率化。
另外,本发明能够进行各实施方式的自由组合或者各实施方式的任意的结构要素的变形,或者在各实施方式中能够省略任意的结构要素。
产业上的可利用性
本发明适合于多赫蒂放大器。
标号说明
1:输入端子;2:信号分配器;3:输入匹配电路;4:载波放大器;4a:输出端;5:相位校正电路;6:输入匹配电路;7:峰值放大器;7a:输出端;8:负载调制电路;8a:输出端;9:第1串联谐振电路;9a:电感器;9b:电容器;10:第2串联谐振电路;10a:电感器;10b:电容器;11:第1并联谐振电路;11a:电感器;11b:电容器;12:输出匹配电路;13:第2并联谐振电路;13a:电感器;13b:电容器;14:电容器;15:电感器;16:输出端子;17:负载;21、22:电流源;100:多赫蒂放大器。
Claims (6)
1.一种多赫蒂放大器,其中,所述多赫蒂放大器具备:
载波放大器,其对分别具有第1高次谐波和第2高次谐波的第1高频信号进行放大;
峰值放大器,其对分别具有所述第1高次谐波和所述第2高次谐波的第2高频信号进行放大;
第1串联谐振电路,其连接在所述载波放大器的输出端与接地端之间,以所述第1高次谐波的频率进行谐振;
第2串联谐振电路,其连接在所述峰值放大器的输出端与接地端之间,以所述第1高次谐波的频率进行谐振;
第1并联谐振电路,其一端与所述载波放大器的输出端连接,另一端与所述峰值放大器的输出端连接,以所述第2高次谐波的频率进行谐振;以及
第2并联谐振电路,其一端与所述峰值放大器的输出端及所述第1并联谐振电路的另一端分别连接,另一端与负载电连接,以所述第2高次谐波的频率进行谐振。
2.根据权利要求1所述的多赫蒂放大器,其中,
所述多赫蒂放大器具备输出匹配电路,该输出匹配电路的一端与所述峰值放大器的输出端及所述第1并联谐振电路的另一端分别连接,该输出匹配电路的另一端与负载连接,该输出匹配电路包含所述第2并联谐振电路,
所述输出匹配电路除了所述第2并联谐振电路之外还具备:
电容器,其连接在所述第2并联谐振电路的另一端与接地端之间;以及
电感器,其一端与所述第2并联谐振电路的另一端连接,另一端与所述负载连接。
3.根据权利要求1所述的多赫蒂放大器,其中,
所述第1高次谐波是所述第1高频信号和所述第2高频信号中分别包含的基波的2倍波,
所述第2高次谐波是所述基波的3倍波,
所述第1串联谐振电路和所述第2串联谐振电路针对所述2倍波,在所述载波放大器和所述峰值放大器各自的输出侧形成短接端,
所述第1并联谐振电路和所述第2并联谐振电路针对所述3倍波,在所述载波放大器和所述峰值放大器各自的输出侧形成开路端。
4.根据权利要求1所述的多赫蒂放大器,其中,
所述第1高次谐波是所述第1高频信号和所述第2高频信号中分别包含的基波的3倍波,
所述第2高次谐波是所述基波的2倍波,
所述第1串联谐振电路和所述第2串联谐振电路针对所述3倍波,在所述载波放大器和所述峰值放大器各自的输出侧形成短接端,
所述第1并联谐振电路和所述第2并联谐振电路针对所述2倍波,在所述载波放大器和所述峰值放大器各自的输出侧形成开路端。
5.根据权利要求1所述的多赫蒂放大器,其特征在于,
所述第1串联谐振电路是电感器与电容器串联连接的串联电路,
所述电感器的电感和所述电容器的电容分别是基于所述载波放大器的寄生电容而决定的。
6.根据权利要求1所述的多赫蒂放大器,其特征在于,
所述第2串联谐振电路是电感器与电容器串联连接的串联电路,
所述电感器的电感和所述电容器的电容分别是基于所述峰值放大器的寄生电容而决定的。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/020147 WO2022249380A1 (ja) | 2021-05-27 | 2021-05-27 | ドハティ増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117321911A true CN117321911A (zh) | 2023-12-29 |
Family
ID=84229570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180098251.6A Pending CN117321911A (zh) | 2021-05-27 | 2021-05-27 | 多赫蒂放大器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20240048102A1 (zh) |
JP (1) | JP7418662B2 (zh) |
CN (1) | CN117321911A (zh) |
DE (1) | DE112021007364T5 (zh) |
WO (1) | WO2022249380A1 (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10523158B2 (en) | 2016-02-23 | 2019-12-31 | Mitsubishi Electric Corporation | Load modulation amplifier |
JP6904506B2 (ja) * | 2016-10-27 | 2021-07-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ドハティ型増幅器 |
WO2020235093A1 (ja) | 2019-05-23 | 2020-11-26 | 三菱電機株式会社 | ドハティ増幅器 |
-
2021
- 2021-05-27 CN CN202180098251.6A patent/CN117321911A/zh active Pending
- 2021-05-27 DE DE112021007364.8T patent/DE112021007364T5/de active Pending
- 2021-05-27 WO PCT/JP2021/020147 patent/WO2022249380A1/ja active Application Filing
- 2021-05-27 JP JP2023521696A patent/JP7418662B2/ja active Active
-
2023
- 2023-10-18 US US18/381,302 patent/US20240048102A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022249380A1 (ja) | 2022-12-01 |
JP7418662B2 (ja) | 2024-01-19 |
US20240048102A1 (en) | 2024-02-08 |
JPWO2022249380A1 (zh) | 2022-12-01 |
DE112021007364T5 (de) | 2024-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10171047B2 (en) | Power amplifier with stabilising network | |
US6177841B1 (en) | High frequency power amplifier | |
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
JP5009500B2 (ja) | Rfパワーデバイス及びrfパワートランジスタデバイスにおける直線性を改善する方法 | |
JP3123484B2 (ja) | マイクロ波増幅器 | |
US20070205828A1 (en) | Switched mode power amplifier using lumped element impedance inverter for parallel combining | |
JP3462760B2 (ja) | 分布定数回路、高周波回路、バイアス印加回路およびインピーダンス調整方法 | |
EP3273596B1 (en) | Integrated passive device for rf power amplifier package | |
US8643438B2 (en) | Class-AB power amplifier | |
US20120218045A1 (en) | Class-c power amplifier | |
US9647615B2 (en) | Broadband amplifier | |
CN117321911A (zh) | 多赫蒂放大器 | |
WO2021199431A1 (ja) | 高周波増幅器、無線通信装置及びレーダ装置 | |
CN111819788B (zh) | 放大器 | |
WO2021100176A1 (ja) | ドハティ増幅器 | |
JP6452315B2 (ja) | 増幅器 | |
WO2022180658A1 (ja) | 電力増幅器 | |
JP2018142827A (ja) | 半導体装置および電子機器 | |
JP6678827B2 (ja) | 高周波増幅器 | |
WO2023276063A1 (ja) | 電力増幅器および高周波モジュール | |
US20220337204A1 (en) | High frequency amplifier | |
CN117240223A (zh) | 多赫蒂放大器 | |
JP2001237647A (ja) | 高周波用電力増幅器 | |
CN117242699A (zh) | 多赫蒂放大器 | |
JP2023000811A (ja) | 高調波処理回路および増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |