CN117318701B - 一种电平转换器 - Google Patents

一种电平转换器 Download PDF

Info

Publication number
CN117318701B
CN117318701B CN202311607241.8A CN202311607241A CN117318701B CN 117318701 B CN117318701 B CN 117318701B CN 202311607241 A CN202311607241 A CN 202311607241A CN 117318701 B CN117318701 B CN 117318701B
Authority
CN
China
Prior art keywords
conversion
capacitor
input end
mos tube
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311607241.8A
Other languages
English (en)
Other versions
CN117318701A (zh
Inventor
李鹏浩
郭嘉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixiang Electronic Technology Co ltd
Shenzhen Volans Technology Co Ltd
Original Assignee
Shanghai Feixiang Electronic Technology Co ltd
Shenzhen Volans Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixiang Electronic Technology Co ltd, Shenzhen Volans Technology Co Ltd filed Critical Shanghai Feixiang Electronic Technology Co ltd
Priority to CN202311607241.8A priority Critical patent/CN117318701B/zh
Publication of CN117318701A publication Critical patent/CN117318701A/zh
Application granted granted Critical
Publication of CN117318701B publication Critical patent/CN117318701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明适用于电子技术领域，提供了一种电平转换器。与现有技术相比，本发明提出的电平转换器包括低压反相器链、转换电容单元、转换保护二极管单元、转换交叉耦合对；所述转换电容单元包括第一电容和第二电容，所述第一电容的第一端接收第二差分逻辑信号，所述第二电容的第一端接收第一差分逻辑信号，所述第一电容的第二端和所述第二电容的第二端分别连接于所述转换保护二极管单元的输入端，所述转换电容单元的输入端包括第一电容输入端和第二电容输入端，所述第一电容的第一端作为所述第一电容输入端，所述第二电容的第一端作为所述第二电容输入端。本发明的电平转换器，整体结构更简单，有效地降低了功耗，避免了转换死区。

Description

一种电平转换器
技术领域
本发明适用于电子技术领域，尤其涉及一种电平转换器。
背景技术
随着技术的深入发展，电平转换器的应用与需求日渐增多。电平转换器作为一种电压转换装置，它的核心功能是实现不同逻辑电平之间的顺畅转换。
在芯片设计中，有些工艺设计套件（Process Design Kit，PDK）中的MOS管的耐压值不够，但是其供电电压较高，常常超出管子耐压值，例如在低压差线性稳压器（LowDropout Regulator，LDO）中，其功率管栅极需要在不工作的时候由一个导通的PMOS管将器拉高使得功率管截止，这个PMOS管的栅极电压必须较低，但是如果使用为0电压时，将会超过管子耐压值，使得管子损坏，那么整个芯片就无法正常工作。
因此，亟需一种新的电平转换器，将低电压域的逻辑信号转换为高电压域的逻辑信号从而实现上述LDO的使能功能。
发明内容
本发明提供一种电平转换器，旨在解决由于MOS管的栅极电压不稳定，易使MOS管损坏造成芯片无法工作的问题。
所述电平转换器包括：信号输入端、低压反相器链、转换电容单元、转换保护二极管单元、转换交叉耦合对以及信号输出端；所述低压反相器链的输入端接收所述信号输入端输出的控制信号，并将所述控制信号转化为第一差分逻辑信号和第二差分逻辑信号并输出；所述转换电容单元的输入端与所述低压反相器链的输出端连接；所述转换保护二极管单元的输入端与所述转换电容单元的输出端连接；所述转换交叉耦合对的输入端与所述转换保护二极管单元的输出端连接，所述转换交叉耦合对的输出端连接所述信号输出端；
所述低压反相器链包括依次连接的第一反相器和第二反相器，所述第一反相器的第一输出端用于接收所述控制信号，所述第一反相器的第二输入端用于连接第一反相电源电压，所述第一反相器的第三输入端接地，所述第一反相器的输出端用于输出所述第一差分逻辑信号；所述第二反相器的第一输出端用于接收所述第一差分逻辑信号，所述第二反相器的第二输入端用于连接第一反相电源电压，所述第二反相器的第三输入端接地，所述第二反相器的输出端用于输出所述第二差分逻辑信号。
优选的，所述转换电容单元包括第一电容和第二电容，所述第一电容的第一端作为所述转换电容单元的第一输入端接收所述第二差分逻辑信号，所述第二电容的第一端作为所述转换电容单元的第二输入端接收所述第一差分逻辑信号。
优选的，所述转换保护二极管单元包括第一MOS管和第二MOS管；所述第一电容的第二端作为所述转换电容单元的第一输出端，所述第二电容的第二端作为所述转换电容单元的第二输出端；
所述第一MOS管的栅极作为所述转换保护二极管单元的第一输入端与所述第一电容的第二端连接，所述第一MOS管的栅极与所述第一MOS管的漏极连接且所述第一MOS管的栅极作为所述转换保护二极管单元的第一输出端与所述转换交叉耦合对的第一输入端连接，所述第一MOS管的源极作为所述转换保护二极管单元的第二输出端与所述转换交叉耦合对的第二输入端连接；
所述第二MOS管的栅极作为所述转换保护二极管单元的第二输入端与所述第二电容的第二端连接，所述第二MOS管的栅极与所述第二MOS管的漏极连接且所述第二MOS管的栅极作为所述转换保护二极管单元的第二输出端与所述转换交叉耦合对的第三输入端连接，所述第二MOS管的源极作为所述转换保护二极管单元的第四输出端与所述转换交叉耦合对的第四输入端连接。
优选的，所述转换交叉耦合对包括第三MOS管、第四MOS管、第五MOS管以及第六MOS管；
所述第三MOS管的栅极分别与所述第四MOS管的漏极和所述第六MOS管的漏极连接，并且所述第三MOS管的栅极作为所述转换交叉耦合对的第四输入端；
所述第四MOS管的栅极分别与所述第三MOS管的漏极和所述第五MOS管的漏极连接，并且所述第四MOS管的栅极作为所述转换交叉耦合对的第二输入端；
所述第三MOS管的源极和所述第四MOS管的源极分别用于连接第一电源电压；
所述第五MOS管的栅极作为所述转换交叉耦合对的第三输入端，所述第六MOS管的栅极作为所述转换交叉耦合对的第一输入端，所述第五MOS管的源极和所述第六MOS管的源极分别用于连接第二电源电压。
优选的，所述第一电源电压的电压为VDD/2，所述第二电源电压的电压为VDD。
优选的，所述第四MOS管的漏极和所述第六MOS管的漏极之间设有所述转换交叉耦合对的第一输出端，所述第三MOS管的漏极和所述第五MOS管的漏极之间设有转换交叉耦合对的第二输出端，所述转换交叉耦合对的第一输出端和所述转换交叉耦合对的第二输出端分别连接至所述信号输出端；所述转换交叉耦合对的第一输出端输出第一输出差分逻辑信号，所述转换交叉耦合对第二输出端输出第二输出差分逻辑信号。
优选的，所述第一输出差分逻辑信号和所述第二输出差分逻辑信号的电压域均为VDD/2~VDD。
优选的，所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管以及所述第六MOS管为PMOS管或NMOS管。
与现有技术相比，本发明提出的电平转换器包括低压反相器链、转换电容单元、转换保护二极管单元、转换交叉耦合对，所述低压反相器链的输入端接收控制信号，将所述控制信号转化为第一差分逻辑信号和第二差分逻辑信号输出；所述转换电容单元的输入端与所述低压反相器链的输出端连接；所述转换保护二极管单元的输入端与所述转换电容单元的输出端连接；所述转换交叉耦合对的输入端与所述转换保护二极管单元的输出端连接；所述转换电容单元包括第一电容和第二电容，所述第一电容的第一端接收所述第二差分逻辑信号，所述第二电容的第一端接收所述第一差分逻辑信号，所述第一电容的第二端和所述第二电容的第二端分别连接于所述转换保护二极管单元的输入端，所述转换电容单元的输入端包括第一电容输入端和第二电容输入端，所述第一电容的第一端作为所述第一电容输入端，所述第二电容的第一端作为所述第二电容输入端。本发明相较现有技术中的低压域转高压域的电平转换器，整体结构更简单，有效地降低了功耗，避免了转换死区。
附图说明
下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中：
图1是本发明实施例提供的电平转换电器的模块示意图；
图2是本发明实施例提供的电平转换器的结构示意图；
图3是本发明实施例提供的电平转换器的控制信号切换的时序图。
图中，100、电平转换器，10、信号输入端，1、低压反相器链，2、转换电容单元，3、转换保护二极管单元，4、转换交叉耦合对，20、信号输出端。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参考图1-图3，本发明提供了一种电平转换器100，所述电平转换器100包括：
信号输入端10、低压反相器链1、转换电容单元2、转换保护二极管单元3、转换交叉耦合对4以及信号输出端20；所述低压反相器链1的输入端接收控制信号EN，将所述控制信号EN转化为第一差分逻辑信号ENB和第二差分逻辑信号ENA输出；所述转换电容单元2的输入端与所述低压反相器链1的输出端连接；所述转换保护二极管单元3的输入端与所述转换电容单元2的输出端连接；所述转换交叉耦合对4的输入端与所述转换保护二极管单元3的输出端连接，所述转换交叉耦合对4的输出端连接至所述信号输出端20；
所述低压反相器链1包括依次连接的第一反相器INV1和第二反相器INV2，所述第一反相器INV1的第一输出端用于接收所述控制信号EN，所述第一反相器INV1的第二输入端用于连接第一反相电源电压，所述第一反相器INV1的第三输入端接地，所述第一反相器INV1的输出端用于输出所述第一差分逻辑信号ENB；所述第二反相器INV2的第一输出端用于接收所述第一差分逻辑信号ENB，所述第二反相器INV2的第二输入端用于连接第一反相电源电压，所述第二反相器INV2的第三输入端接地，所述第二反相器INV2的输出端用于输出所述第二差分逻辑信号ENA。具体的，所述第一反相电源电压的电压为VDD/2，低压反相器链1的控制信号EN电压域为0~VDD/2，输出第一差分逻辑信号ENB与第二差分逻辑信号ENA的电压域为0~VDD/2。
在本发明实施例中，所述转换电容单元2包括第一电容C1和第二电容C2，所述第一电容C1的第一端作为所述转换电容单元2的第一输入端接收所述第二差分逻辑信号ENA，所述第二电容C2的第一端作为所述转换电容单元2的第二输入端接收所述第一差分逻辑信号ENB。
具体的，本发明利用了电容两端电压不能突变的特性，当第一差分逻辑信号ENB与第二差分逻辑信号ENA在0~VDD/2的电压域内变化时，第一电容C1与电容C2的第二端的电压会在VDD/2~VDD之间变化，使得转换交叉耦合对4进行输出信号的切换。为防止因为漏电导致第一电容C1和第二电容C2的第二端的电压变化量损失过大，第一电容C1和第二电容C2的容值不能太小。
在本发明实施例中，所述转换保护二极管单元3包括第一MOS管M1和第二MOS管M2；所述第一电容C1的第二端作为所述转换电容单元2的第一输出端，所述第二电容C2的第二端作为所述转换电容单元2的第二输出端。
所述第一MOS管M1的栅极作为所述转换保护二极管单元3的第一输入端与所述第一电容C1的第二端连接，所述第一MOS管M1的栅极与所述第一MOS管M1的漏极连接且所述第一MOS管M1的栅极作为所述转换保护二极管单元3的第一输出端与所述转换交叉耦合对4的第一输入端连接，所述第一MOS管M1的源极作为所述转换保护二极管单元3的第二输出端与所述转换交叉耦合对4的第二输入端连接；
所述第二MOS管M2的栅极作为所述转换保护二极管单元3的第二输入端与所述第二电容C2的第二端连接，所述第二MOS管M2的栅极与所述第二MOS管M2的漏极连接且所述第二MOS管M2的栅极作为所述转换保护二极管单元3的第二输出端与所述转换交叉耦合对4的第三输入端连接，所述第二MOS管M2的源极作为所述转换保护二极管单元3的第四输出端与所述转换交叉耦合对4的第四输入端连接。
在本发明实施例中，所述转换交叉耦合对4包括第三MOS管M3、第四MOS管M4、第五MOS管M5以及第六MOS管M6；
所述第三MOS管M3的栅极分别与所述第四MOS管M4的漏极和所述第六MOS管M6的漏极连接，并且所述第三MOS管M3的栅极作为所述转换交叉耦合对4的第四输入端；
所述第四MOS管M4的栅极分别与所述第三MOS管M3的漏极和所述第五MOS管M5的漏极连接，并且所述第四MOS管M4的栅极作为所述转换交叉耦合对4的第二输入端；
所述第三MOS管M3的源极和所述第四MOS管M4的源极分别用于连接第一电源电压；
所述第五MOS管M5的栅极作为所述转换交叉耦合对4的第三输入端，所述第六MOS管M6的栅极作为所述转换交叉耦合对4的第一输入端，所述第五MOS管M5的源极和所述第六MOS管M6的源极分别用于连接第二电源电压。
在本发明实施例中，所述第一电源电压的电压为VDD/2，所述第二电源电压的电压为VDD。
在本发明实施例中，所述第四MOS管M4的漏极和所述第六MOS管M6的漏极之间设有所述转换交叉耦合对4的第一输出端，所述第三MOS管M3的漏极和所述第五MOS管M5的漏极之间设有所述转换交叉耦合对4的第二输出端，所述转换交叉耦合对4的第一输出端和所述转换交叉耦合对4的第二输出端分别连接至所述信号输出端20。所述转换交叉耦合对4的第一输出端输出第一输出差分逻辑信号ENB_H，所述转换交叉耦合对4的第二输出端输出第二输出差分逻辑信号ENA_H。
在本发明实施例中，所述第一输出差分逻辑信号ENB_H和所述第二输出差分逻辑信号ENA_H的电压域为VDD/2~VDD。
具体的，当电平转换器100处于稳态时，如控制信号EN的电压为VDD/2时，第二差分逻辑信号ENA的电压为VDD/2，第一差分逻辑信号ENB的电压为0，为了保证控制信号EN由高到低变化时，电平转换器100可以转换成功，那么第一电容C1的第二端的电压应接近VDD，第二电容C2的第二端的电压应接近VDD/2。由于在电平转换器100处于稳态时，第一MOS管M1和第二MOS管M2没有电流，所以第一MOS管M1的栅极电压和第二MOS管M2的栅源电压很小，此时第一MOS管的M1源极电压为VDD，第二MOS管的M2源极电压为VDD/2。
当控制信号EN由VDD/2变化至0时，第二电容C2的第二端的电压由VDD/2变为VDD，第一电容C1的第二端的电压与第一MOS管M1的源极由VDD变为VDD/2，第三MOS管M3的栅极和第五MOS管M5的栅极同时变化，形成推挽放大，第二输出差分逻辑信号ENA_H迅速切换；第二电容C2的第二端与第二MOS管M2的源极由VDD/2变为VDD，第四MOS管M4的栅极和第六MOS管M6的栅极也同时变化，第一输出差分逻辑信号ENB_H也迅速切换，避免了转换死区。
在本发明实施例中，所述第一MOS管M1、所述第二MOS管M2、所述第三MOS管M3、所述第四MOS管M4、所述第五MOS管M5以及所述第六MOS管M6为PMOS管或NMOS管。
在本发明实施例中，转换交叉耦合对4的结构可以根据具体情况进行改变，只需可以完成其功能即可。
在本发明实施例中，低压反相器链1中的反相器INV的个数可以根据具体情况进行改变，只要可以提供差分信号即可。
图3为控制信号EN切换的时序图，如图3所示，当控制信号EN在T1时刻的电压由0变为VDD/2时，第一电容C1的第二端（图中为A）的电压由VDD/2变为VDD，使得第六MOS管M6关断第四MOS管M4打开，第一输出差分逻辑信号ENB_H的电压由VDD变为VDD/2；第二电容C2的第二端（图中为B）的电压由VDD变为VDD/2，使得第三MOS管M3关断第五MOS管M5打开，第二输出差分逻辑信号ENA_H的电压由VDD/2变为VDD；
与现有技术相比，本发明提出的电平转换器包括低压反相器链、转换电容单元、转换保护二极管单元、转换交叉耦合对，所述低压反相器链的输入端接收控制信号，将所述控制信号转化为第一差分逻辑信号和第二差分逻辑信号输出；所述转换电容单元的输入端与所述低压反相器链的输出端连接；所述转换保护二极管单元的输入端与所述转换电容单元的输出端连接；所述转换交叉耦合对的输入端与所述转换保护二极管单元的输出端连接；所述转换电容单元包括第一电容和第二电容，所述第一电容的第一端接收所述第二差分逻辑信号，所述第二电容的第一端接收所述第一差分逻辑信号，所述第一电容的第二端和所述第二电容的第二端分别连接于所述转换保护二极管单元的输入端，所述转换电容单元的输入端包括第一电容输入端和第二电容输入端，所述第一电容的第一端作为所述第一电容输入端，所述第二电容的第一端作为所述第二电容输入端。本发明相较现有技术中的低压域转高压域的电平转换器，整体结构更简单，有效地降低了功耗，避免了转换死区。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，所揭露的仅为本发明较佳实施例而已，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式用等同变化，均属于本发明的保护之内。

Claims (6)

1.一种电平转换器，其特征在于，包括：信号输入端、低压反相器链、转换电容单元、转换保护二极管单元、转换交叉耦合对以及信号输出端；所述低压反相器链的输入端接收所述信号输入端输出的控制信号，并将所述控制信号转化为第一差分逻辑信号和第二差分逻辑信号并输出；所述转换电容单元的输入端与所述低压反相器链的输出端连接；所述转换保护二极管单元的输入端与所述转换电容单元的输出端连接；所述转换交叉耦合对的输入端与所述转换保护二极管单元的输出端连接，所述转换交叉耦合对的输出端连接所述信号输出端；
所述低压反相器链包括依次连接的第一反相器和第二反相器，所述第一反相器的第一输入端用于接收所述控制信号，所述第一反相器的第二输入端用于连接第一反相电源电压，所述第一反相器的第三输入端接地，所述第一反相器的输出端用于输出所述第一差分逻辑信号；所述第二反相器的第一输入端用于接收所述第一差分逻辑信号，所述第二反相器的第二输入端用于连接第一反相电源电压，所述第二反相器的第三输入端接地，所述第二反相器的输出端用于输出所述第二差分逻辑信号；
所述转换电容单元包括第一电容和第二电容，所述第一电容的第一端作为所述转换电容单元的第一输入端接收所述第二差分逻辑信号，所述第二电容的第一端作为所述转换电容单元的第二输入端接收所述第一差分逻辑信号；
所述转换保护二极管单元包括第一MOS管和第二MOS管；所述第一电容的第二端作为所述转换电容单元的第一输出端，所述第二电容的第二端作为所述转换电容单元的第二输出端；
所述第一MOS管的栅极作为所述转换保护二极管单元的第一输入端与所述第一电容的第二端连接，所述第一MOS管的栅极与所述第一MOS管的漏极连接且所述第一MOS管的栅极作为所述转换保护二极管单元的第一输出端与所述转换交叉耦合对的第一输入端连接，所述第一MOS管的源极作为所述转换保护二极管单元的第二输出端与所述转换交叉耦合对的第二输入端连接；
所述第二MOS管的栅极作为所述转换保护二极管单元的第二输入端与所述第二电容的第二端连接，所述第二MOS管的栅极与所述第二MOS管的漏极连接且所述第二MOS管的栅极作为所述转换保护二极管单元的第二输出端与所述转换交叉耦合对的第三输入端连接，所述第二MOS管的源极作为所述转换保护二极管单元的第四输出端与所述转换交叉耦合对的第四输入端连接。
2.如权利要求1所述的电平转换器，其特征在于，所述转换交叉耦合对包括第三MOS管、第四MOS管、第五MOS管以及第六MOS管；
所述第三MOS管的栅极分别与所述第四MOS管的漏极和所述第六MOS管的漏极连接，并且所述第三MOS管的栅极作为所述转换交叉耦合对的第四输入端；
所述第四MOS管的栅极分别与所述第三MOS管的漏极和所述第五MOS管的漏极连接，并且所述第四MOS管的栅极作为所述转换交叉耦合对的第二输入端；
所述第三MOS管的源极和所述第四MOS管的源极分别用于连接第一电源电压；
所述第五MOS管的栅极作为所述转换交叉耦合对的第三输入端，所述第六MOS管的栅极作为所述转换交叉耦合对的第一输入端，所述第五MOS管的源极和所述第六MOS管的源极分别用于连接第二电源电压。
3.如权利要求2所述的电平转换器，其特征在于，定义所述第二电源电压的电压为VDD，则所述第一电源电压的电压为VDD/2。
4.如权利要求3所述的电平转换器，其特征在于，所述第四MOS管的漏极和所述第六MOS管的漏极之间设有所述转换交叉耦合对的第一输出端，所述第三MOS管的漏极和所述第五MOS管的漏极之间设有所述转换交叉耦合对的第二输出端，所述转换交叉耦合对的第一输出端和所述转换交叉耦合对的第二输出端分别连接至所述信号输出端；所述转换交叉耦合对的第一输出端输出第一输出差分逻辑信号，所述转换交叉耦合对的第二输出端输出第二输出差分逻辑信号。
5.如权利要求4所述的电平转换器，其特征在于，所述第一输出差分逻辑信号和所述第二输出差分逻辑信号的电压域均为VDD/2~VDD。
6.如权利要求2所述的电平转换器，其特征在于，所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管以及所述第六MOS管为PMOS管或NMOS管。
CN202311607241.8A 2023-11-29 2023-11-29 一种电平转换器 Active CN117318701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311607241.8A CN117318701B (zh) 2023-11-29 2023-11-29 一种电平转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311607241.8A CN117318701B (zh) 2023-11-29 2023-11-29 一种电平转换器

Publications (2)

Publication Number Publication Date
CN117318701A CN117318701A (zh) 2023-12-29
CN117318701B true CN117318701B (zh) 2024-03-08

Family

ID=89287003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311607241.8A Active CN117318701B (zh) 2023-11-29 2023-11-29 一种电平转换器

Country Status (1)

Country Link
CN (1) CN117318701B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225871B1 (en) * 2000-02-07 2001-05-01 Prominenet Communications, Inc. Voltage controlled CMOS oscillator
CN104205641A (zh) * 2012-03-01 2014-12-10 美国亚德诺半导体公司 用于时钟转换器电路的系统
CN205657675U (zh) * 2015-02-27 2016-10-19 吉林克斯公司 具有广操作范围的电流模式逻辑电路
CN111208896A (zh) * 2020-01-06 2020-05-29 西安闻泰电子科技有限公司 基于功耗参数的Intel笔记本性能的优化方法和系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688112B2 (en) * 2006-12-13 2010-03-30 Advanced Science & Novel Technology Anti-SEE protection techniques for high-speed ICs with a current-switching architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225871B1 (en) * 2000-02-07 2001-05-01 Prominenet Communications, Inc. Voltage controlled CMOS oscillator
CN104205641A (zh) * 2012-03-01 2014-12-10 美国亚德诺半导体公司 用于时钟转换器电路的系统
CN205657675U (zh) * 2015-02-27 2016-10-19 吉林克斯公司 具有广操作范围的电流模式逻辑电路
CN111208896A (zh) * 2020-01-06 2020-05-29 西安闻泰电子科技有限公司 基于功耗参数的Intel笔记本性能的优化方法和系统

Also Published As

Publication number Publication date
CN117318701A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US5440249A (en) Voltage level translator circuit with cascoded output transistors
US6066975A (en) Level converter circuit
TW417283B (en) Voltage level shifting circuit
KR950022092A (ko) 비교기 회로
EP1801972A1 (en) Voltage selection circuit
CN112671391B (zh) 一种电平转换电路
CN117318701B (zh) 一种电平转换器
JP2009533929A (ja) 電子回路
CN116054356B (zh) 一种高压差下的快速响应电路
CN113422602B (zh) 电平移位电路及电子设备
WO2023035513A1 (zh) 一种电平转换电路及芯片
US11632101B1 (en) Voltage level shifter applicable to very-low voltages
US20040145404A1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
CN112187253B (zh) 低功耗的强锁存结构电平转换器电路
CN109787613B (zh) 一种输出级的驱动电路和电子设备
JPH0237823A (ja) レベルシフト回路
CN112204884B (zh) 上电复位电路及隔离式半桥驱动器
CN108736878B (zh) 电压电平移位器
CN111478693A (zh) 一种近阈值电平转换器
CN108781071B (zh) 方波产生方法及方波产生电路
TWM586017U (zh) 低功率電位轉換器
CN113131879B (zh) 用于开关管体偏置的放大器以及跟随器
TWI789242B (zh) 電位轉換電路
CN117478123A (zh) 一种电平转换电路
CN213717954U (zh) 一种基于mos管的电平转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant