CN117294288A - 一种栅压自举开关电路及其使用方法 - Google Patents

一种栅压自举开关电路及其使用方法 Download PDF

Info

Publication number
CN117294288A
CN117294288A CN202311388483.2A CN202311388483A CN117294288A CN 117294288 A CN117294288 A CN 117294288A CN 202311388483 A CN202311388483 A CN 202311388483A CN 117294288 A CN117294288 A CN 117294288A
Authority
CN
China
Prior art keywords
tube
electrode
nmos
pmos
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311388483.2A
Other languages
English (en)
Inventor
高一斐
白福慧
尹晓瑜
康嵘哲
李迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311388483.2A priority Critical patent/CN117294288A/zh
Publication of CN117294288A publication Critical patent/CN117294288A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种栅压自举开关电路及其使用方法，栅压自举开关电路包括：用于切换模数转换器保持状态和采样状态的采样开关控制电路、用于提升采样速度的互补采样模块、用于提高采样精度的补偿模块、用于提高自举开关线性度的衬底开关；互补采样模块连接采样开关控制电路，补偿模块连接互补采样模块，衬底开关连接采样开关控制电路和互补采样模块，衬底开关的栅极电位与采样开关控制电路的电位保持一致。使用方法基于上述栅压自举开关电路。本发明采用互补采样模块有效提高了电路的线性度与精度；采用补偿模块降低沟道电荷注入，有效缓解了电荷注入对采样结果精度的影响；采用衬底开关避免了栅压自举开关电路的电路体效应，提高了电路采样的精度。

Description

一种栅压自举开关电路及其使用方法
技术领域
本发明涉及模拟集成电路技术领域，尤其涉及一种栅压自举开关电路及其使用方法。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。
数字信号与模拟信号作为信号处理系统中必不可缺的信号，两者的相互转换为当前信息科技发展过程中最重要的环节，模数转换器(简称ADC)扮演了模拟信号与数字信号之间转换的桥梁。模数转换器的第一步便是对输入信号的采样，其中栅压自举开关便用于实现对输入信号采样保持的切换，栅压自举开关采样到的信号的准确度直接决定了整个ADC的精度。
对于现有的栅压自举开关电路来说，电路存在两种工作状态：一种是保持状态，另一种是采样状态。传统的栅压自举电路为单管采样，单管采样存在以下缺陷：(1)栅压自举开关在高速领域应用受限；(2)采样结果的精度低；(3)线性度低；(4)传统栅压自举开关采样管的带宽小。
因此，对栅压自举开关电路进行改进与设计是很有必要的。
发明内容
本发明提供了一种栅压自举开关电路及其使用方法，采用正负自举电容跟随电荷泵和互补采样模块提高电路线性度与精度，采用补偿模块降低沟道电荷注入，有效缓解了电荷注入对采样结果精度的影响，采用衬底开关避免栅压自举开关电路的电路体效应，提高了电路采样的精度。
实现本发明目的的技术方案如下：
第一方面，本发明提供了一种栅压自举开关电路，包括：用于切换模数转换器保持状态和采样状态的采样开关控制电路，还包括：用于提升采样速度的互补采样模块、用于提高采样精度的补偿模块、用于提高自举开关线性度的衬底开关；
所述互补采样模块连接所述采样开关控制电路，所述补偿模块连接所述互补采样模块，所述衬底开关连接所述采样开关控制电路和所述互补采样模块，所述衬底开关的栅极电位与所述采样开关控制电路的电位保持一致。
基于第一方面，在本发明的一个实施例中，还包括：双电位正负自举电容跟随电荷泵，所述双电位正负自举电容跟随电荷泵连接所述采样开关控制电路，所述双电位正负自举电容跟随电荷泵让栅压自举开关电路进入保持状态或采样状态。
基于第一方面，在本发明的一个实施例中，所述双电位正负自举电容跟随电荷泵包括：PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、NMOS管NM1、NMOS管NM2、NMOS管NM3、NMOS管NM4、电容C1、电容C2；
所述PMOS管PM1的栅极分别与CLK端和所述PMOS管PM3的栅极连接；其源极与VDD端接；其漏极分别与所述电容C1的正端、所述NMOS管NM1的源极、所述PMOS管PM4的漏端连接；
所述PMOS管PM2的栅极与所述NMOS管NM1的栅极连接；其源极与电源VDD连接；其漏极与所述PMOS管PM3的源极连接；
所述PMOS管PM3的漏极与所述电容C2的正端连接；
所述PMOS管PM4的栅极与所述NMOS管NM3的栅极相连；其源极与所述电容C2的负极、所述NMOS管NM4的漏极、所述NMOS管NM1的漏极连接；
所述NMOS管NM2的栅极与CLKB端和所述NMOS管NM4的栅极连接；其源极与所述NMOS管NM3的漏极连接；其漏极与所述电容C1的负端连接。
所述NMOS管NM3的栅极与所述PMOS管PM4的栅极连接；其源极与GND连接；
所述NMOS管NM4的源极与GND端连接。
基于第一方面，在本发明的一个实施例中，所述采样开关控制电路包括：PMOS管PM5、PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10、PMOS管PM11、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管NM16和NMOS管NM17；
所述NMOS管NM5的栅极与CLK端和所述PMOS管PM5的栅极连接；其源极与所述NMOS管NM8的源极、所述NMOS管NM6的源极、所述NMOS管NM7的源极和所述PMOS管PM4的源极连接；其漏极与所述PMOS管PM5的漏极、所述PMOS管PM6的栅极、所述NMOS管NM6的栅极、所述NMOS管NM7的漏极和所述PMOS管PM7的栅极连接；
所述NMOS管NM6的漏极与所述PMOS管PM6的漏极、所述NMOS管NM7的栅极、所述NMOS管NM8的栅极连接；
所述NMOS管NM8的漏极与Vin端、所述PMOS管PM16的源极、所述PMOS管PM8的漏极连接；
所述NMOS管NM9的栅极与CLKB端和所述PMOS管PM10的栅极连接；其源极与所述NMOS管NM2的漏极、所述NMOS管NM10的源极、所述NMOS管NM17的源极连接；其漏极与所述PMOS管PM10的漏极、所述PMOS管PM11的栅极、所述NMOS管NM10的栅极、所述PMOS管PM9的漏极、所述NMOS管NM17的栅极；
所述NMOS管NM10的漏极与所述PMOS管PM8的栅极、所述PMOS管PM9的栅极、所述PMOS管PM11的漏极连接；
所述NMOS管NM13的栅极与VDD端、所述PMOS管PM12的源极连接、所述PMOS管PM1的源极、所述PMOS管PM2的源极连接；其源极与所述PMOS管PM12的漏极、所述NMOS管NM14的漏极连接；
所述NMOS管NM14的栅极与CLKB端和所述PMOS管PM12的栅极连接；所述NMOS管NM14的源极与GND端连接；
所述NMOS管NM16的栅极与CLK端和所述PMOS管PM15的栅极连接；其源极与GND端、所述PMOS管PM14的栅极、所述NMOS管NM4的源极、所述NMOS管NM3的源极连接；其漏极与所述PMOS管PM14的源极和所述PMOS管PM15的漏极连接；
所述NMOS管NM17的漏极与所述NMOS管NM3的栅极、所述PMOS管PM14的漏极、所述PMOS管PM16的栅极连接；
所述PMOS管PM5的源极与所述PMOS管PM3的漏极、所述PMOS管PM6的源极、所述PMOS管PM7的源极连接；
所述PMOS管PM8的源极与所述PMOS管PM1的漏极、所述PMOS管PM9的源极、所述PMOS管PM10的源极、所述PMOS管PM11的源极、所述PMOS管PM16的漏极连接；
所述PMOS管PM15的漏极与VDD端连接。
基于第一方面，在本发明的一个实施例中，所述互补采样模块包括：NMOS管NM11和PMOS管PM13，NMOS管NM11和PMOS管PM13为互补采样开关管；
所述NMOS管NM11的栅极与所述NMOS管NM13的漏极、所述PMOS管PM7的漏极、所述PMOS管PM2的栅极均连接；
所述NMOS管NM11的漏极与OUT端、所述补偿模块、所述PMOS管PM13的漏极连接。
基于第一方面，在本发明的一个实施例中，所述补偿模块包括NMOS管NM12和NMOS管NM15；
所述NMOS管NM12的栅极与CLKB端和NMOS管NM15的栅极连接；
所述NMOS管NM12的源极和漏极、所述NMOS管NM15的漏极和源极连接所述互补采样模块。
基于第一方面，在本发明的一个实施例中，所述NMOS管NM12的源极和漏极连接所述互补采样模块的NMOS管NM11的漏极和所述NMOS管NM16的漏极；
所述NMOS管NM15的漏极和源极连接所述互补采样模块的NMOS管NM11的漏极。
基于第一方面，在本发明的一个实施例中，所述衬底开关包括NMOS管NM18，
所述NMOS管NM18的源极连接所述采样开关控制电路的NMOS管NM5的源极；
所述NMOS管NM18的漏极连接所述采样开关控制电路的NMOS管NM8的漏极；
所述NMOS管NM18的栅极连接所述互补采样模块的NMOS管NM11的栅极。
第二方面，本发明提供了一种栅压自举开关电路的使用方法，包括：
采样开关控制电路切换模数转换器保持状态和采样状态；
互补采样模块缓解沟道电荷注入，提升采样速度；
补偿模块阻止信号的谐波失真，提高采样精度；
衬底开关上接入衬底开关MOS管，采样时自举开关的栅极电位与衬底电位保持一致，提高自举开关线性度。
与现有技术相比，本发明的有益效果是：
1、本发明采用正负自举电容跟随电荷泵和互补采样模块有效提高了电路的线性度与精度。
2、本发明采用补偿模块降低沟道电荷注入，有效缓解了电荷注入对采样结果精度的影响。
3、本发明采用衬底开关避免栅压自举开关电路的电路体效应，提高了电路采样的精度。
附图说明
图1为本发明提供的一种栅压自举开关电路原理框图一；
图2为本发明提供的一种栅压自举开关电路原理框图二；
图3为本发明提供的一种栅压自举开关电路的电路图；
图4为本发明提供的一种栅压自举开关电路的使用方法流程图；
图5为本发明提供的一种栅压自举开关电路的采样效果图。
具体实施方式
下面结合附图所示的各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
请参阅图1和图2，图1为本发明实施例提供的一种栅压自举开关电路原理框图一，图2为本发明实施例提供的一种栅压自举开关电路原理框图一，本发明实施例提供的一种栅压自举开关电路，包括：用于切换模数转换器保持状态和采样状态的采样开关控制电路、双电位正负自举电容跟随电荷泵、用于提升采样速度的互补采样模块、用于提高采样精度的补偿模块、用于提高自举开关线性度的衬底开关；其中：互补采样模块连接采样开关控制电路，补偿模块连接互补采样模块，衬底开关连接采样开关控制电路和互补采样模块，衬底开关的栅极电位与采样开关控制电路的电位保持一致；双电位正负自举电容跟随电荷泵连接采样开关控制电路，双电位正负自举电容跟随电荷泵让栅压自举开关电路进入保持状态或采样状态。
请参阅图3，图3为本发明实施例提供的一种栅压自举开关电路的电路图，本发明实施例上述的双电位正负自举电容跟随电荷泵包括：PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、NMOS管NM1、NMOS管NM2、NMOS管NM3、NMOS管NM4、电容C1、电容C2；
PMOS管PM1的栅极分别与CLK端和PMOS管PM3的栅极连接；其源极与VDD端接；其漏极分别与电容C1的正端、NMOS管NM1的源极、PMOS管PM4的漏端连接；
PMOS管PM2的栅极与NMOS管NM1的栅极连接；其源极与电源VDD连接；其漏极与PMOS管PM3的源极连接；
PMOS管PM3的漏极与电容C2的正端连接；
PMOS管PM4的栅极与NMOS管NM3的栅极相连；其源极与电容C2的负极、NMOS管NM4的漏极、NMOS管NM1的漏极连接；
NMOS管NM2的栅极与CLKB端和NMOS管NM4的栅极连接；其源极与NMOS管NM3的漏极连接；其漏极与电容C1的负端连接。
NMOS管NM3的栅极与PMOS管PM4的栅极连接；其源极与GND连接；NMOS管NM4的源极与GND端连接。
请继续参阅图3，本发明实施例上述的采样开关控制电路包括：PMOS管PM5、PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10、PMOS管PM11、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管NM16和NMOS管NM17；
NMOS管NM5的栅极与CLK端和PMOS管PM5的栅极连接；其源极与NMOS管NM8的源极、NMOS管NM6的源极、NMOS管NM7的源极和PMOS管PM4的源极连接；其漏极与PMOS管PM5的漏极、PMOS管PM6的栅极、NMOS管NM6的栅极、NMOS管NM7的漏极和PMOS管PM7的栅极连接；
NMOS管NM6的漏极与PMOS管PM6的漏极、NMOS管NM7的栅极、NMOS管NM8的栅极连接；
NMOS管NM8的漏极与Vin端、PMOS管PM16的源极、PMOS管PM8的漏极连接；
NMOS管NM9的栅极与CLKB端和PMOS管PM10的栅极连接；其源极与NMOS管NM2的漏极、NMOS管NM10的源极、NMOS管NM17的源极连接；其漏极与PMOS管PM10的漏极、PMOS管PM11的栅极、NMOS管NM10的栅极、PMOS管PM9的漏极、NMOS管NM17的栅极；
NMOS管NM10的漏极与PMOS管PM8的栅极、PMOS管PM9的栅极、PMOS管PM11的漏极连接；
NMOS管NM13的栅极与VDD端、PMOS管PM12的源极连接、PMOS管PM1的源极、PMOS管PM2的源极连接；其源极与PMOS管PM12的漏极、NMOS管NM14的漏极连接；
NMOS管NM14的栅极与CLKB端和PMOS管PM12的栅极连接；NMOS管NM14的源极与GND端连接；
NMOS管NM16的栅极与CLK端和PMOS管PM15的栅极连接；其源极与GND端、PMOS管PM14的栅极、NMOS管NM4的源极、NMOS管NM3的源极连接；其漏极与PMOS管PM14的源极和PMOS管PM15的漏极连接；
NMOS管NM17的漏极与NMOS管NM3的栅极、PMOS管PM14的漏极、PMOS管PM16的栅极连接；
PMOS管PM5的源极与PMOS管PM3的漏极、PMOS管PM6的源极、PMOS管PM7的源极连接；
PMOS管PM8的源极与PMOS管PM1的漏极、PMOS管PM9的源极、PMOS管PM10的源极、PMOS管PM11的源极、PMOS管PM16的漏极连接；
PMOS管PM15的漏极与VDD端连接。
请继续参阅图3，本发明实施例上述的互补采样模块包括：NMOS管NM11和PMOS管PM13，NMOS管NM11和PMOS管PM13为互补采样开关管；
NMOS管NM11的栅极与NMOS管NM13的漏极、PMOS管PM7的漏极、PMOS管PM2的栅极均连接；
NMOS管NM11的漏极与OUT端、补偿模块、PMOS管PM13的漏极连接。
请继续参阅图3，本发明实施例上述的补偿模块包括NMOS管NM12和NMOS管NM15；NMOS管NM12的栅极与CLKB端和NMOS管NM15的栅极连接；NMOS管NM12的源极和漏极、NMOS管NM15的漏极和源极连接互补采样模块。
请继续参阅图3，本发明实施例上述的NMOS管NM12的源极和漏极连接互补采样模块的NMOS管NM11的漏极和NMOS管NM16的漏极；NMOS管NM15的漏极和源极连接互补采样模块的NMOS管NM11的漏极。
请继续参阅图3，本发明实施例上述的衬底开关包括NMOS管NM18，NMOS管NM18的源极连接采样开关控制电路的NMOS管NM5的源极；NMOS管NM18的漏极连接采样开关控制电路的NMOS管NM8的漏极；NMOS管NM18的栅极连接互补采样模块的NMOS管NM11的栅极。
对于栅压自举开关电路来说，通常情况下，栅压自举开关电路存在两种稳定状态：一种是保持状态，另一种是采样状态。请参阅图5，图5为本发明提供的一种栅压自举开关电路的采样效果图，本发明实施例通过电荷泵对电容进行充电，使电容在采样状态下对采样开关管放电，使采样保持电路能够进入正常的工作状态。传统的电荷泵为单电位正压自举电容，请继续参阅图5，本发明实施例采样结果完全依赖单管采样，这样对电路的速度限制较大。本发明实施例设计了双电位正负自举电容跟随电荷泵以及互补采样开关管，利用互补采样开关管导通电阻小以及导通速度快的特点，提高了开关电路的速度。
传统的栅压自举开关电路存在采样与保持状态切换时采样管的沟道电荷注入效应，增大输出结果误差，这样会严重影响栅压自举电路的精度。请继续参阅图5，本发明实施例设计补偿管结构缓解沟道电荷注入的现象，从而提高了采样精度。
传统的栅压自举开关电路的采样开关管栅端连接的管子数目较多，使得采样开关管的栅端寄生电容较大，降低采样开关电路的带宽和速度。请继续参阅图5，本发明实施例通过改进电路结构减少采样开关管栅端连接的管子数目，提高了采样电路的带宽。
传统的栅压自举电路的开关管存在衬偏效应，源衬间的电势差会导致信号的失真，引起信号的非线性。请继续参阅图5，本发明实施例通过在自举开关上接入衬底开关MOS管，使得在采样时，自举开关的栅极电位与衬底电位保持一致，消除MOS管的体效应，降低了谐波失真，同时保证了采样开关的线性度，提高了采样开关电路的精度，减小开关线性对ADC精度的影响。
请参阅图4，图4为本发明提供的一种栅压自举开关电路的使用方法流程图，本发明实施例公开的一种栅压自举开关电路的使用方法，包括：采样开关控制电路切换模数转换器保持状态和采样状态；互补采样模块缓解沟道电荷注入，提升采样速度；补偿模块阻止信号的谐波失真，提高采样精度；衬底开关上接入衬底开关MOS管，采样时自举开关的栅极电位与衬底电位保持一致，提高自举开关线性度。
请继续参阅图3，在实际应用中，本发明实施例启动电路工作原理如下：CLK为负电平、CLKB为正电平时，开关处于保持状态，PMOS管PM1、PMOS管PM3、NMOS管NM2、NMOS管NM3、NMOS管NM15、PMOS管PM15、NMOS管NM13、PMOS管PM14、PMOS管PM2、NMOS管NM3导通，VDD通过PMOS管PM1、NMOS管NM2、NMOS管NM3给电容C1充电，电容C1两端被充至VDD。VDD通过PMOS管PM2、PMOS管PM3、NMOS管NM4给电容C2充电，电容C2两端被充至VDD。与此同时，NMOS管NM11、PMOS管PM13截止。PMOS管PM8、PMOS管PM7、NMOS管NM7在CLK信号控制下保持关闭，NMOS管NM17、PMOS管PM9、PMOS管PM8在CLKB的控制下保持关闭。这样开关的输入端电压变化不会影响到电路内各个节点电压变化。当时钟信号CLK为高电平、CLKB为低电平时，开关进入采样状态，NMOS管NM8、PMOS管PM8、NMOS管NM7、PMOS管PM7、NMOS管NM17、PMOS管PM9导通，使电容C1的正端与电容C2的负端电压与输入电压Vin几乎相等，传输门NMOS管NM1、PMOS管PM4导通确保电容C1的正端与电容C2的负端电压相等，PMOS管PM1、PMOS管PM2、PMOS管PM3、NMOS管NM4、M2、NMOS管NM3导通，根据电荷守恒定律，电容C1的负端电压为VIN-VDD，电容C2的正端电压为VIN+VDD。NMOS管NM11的栅端与源端通过PMOS管PM7、NMOS管NM8与电容C2连接，PMOS管PM13的源端与栅端通过PMOS管PM8、NMOS管NM17与电容C1连接。电路结构中增加的NMOS管NM12、NMOS管NM15的作用是在采样开关管NMOS管NM11、PMOS管PM13关断时吸收其沟道释放的电荷，减少电荷注入对输出信号精度的影响；PMOS管PM12和NMOS管NMOS管NM16的作用是保护NMOS管NM13与PMOS管PM14不被击穿。
在开关管导通的时候，开关管NMOS管NM11与开关管PMOS管PM13构成传输门结构的互补采样管，其导通电阻变为阻值小于单采样管的导通电阻，RC常数更小，开关导通速度更快。
进一步地，NMOS管NM18的工作原理如下，当CLK为高电平时，采样开关管NM11关断，电容C2上极板充电至VDD，电容C2下极板连接地电位，此时NMOS管NM18关断，NMOS管NM11的衬底连接至电容C2的下极板至地电位。当CLK为低电平时，NMOS管NM11导通，NMOS管NM8、NMOS管NM18导通，VIN信号连接至电容C2的下极板，NMOS管NM11的衬底通过NMOS管NM18与NMOS管NM11的源极连接至VIN，消除了NMOS管NM11的体效应，降低了谐波失真，同时保证了采样开关的线性度，提高了采样开关电路的精度，减小了开关线性对ADC精度的影响。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种栅压自举开关电路，包括：用于切换模数转换器保持状态和采样状态的采样开关控制电路，其特征在于，还包括：用于提升采样速度的互补采样模块、用于提高采样精度的补偿模块、用于提高自举开关线性度的衬底开关；
所述互补采样模块连接所述采样开关控制电路，所述补偿模块连接所述互补采样模块，所述衬底开关连接所述采样开关控制电路和所述互补采样模块，所述衬底开关的栅极电位与所述采样开关控制电路的电位保持一致。
2.根据权利要求1所述的一种栅压自举开关电路，其特征在于，还包括：双电位正负自举电容跟随电荷泵，所述双电位正负自举电容跟随电荷泵连接所述采样开关控制电路，所述双电位正负自举电容跟随电荷泵让栅压自举开关电路进入保持状态或采样状态。
3.根据权利要求2所述的一种栅压自举开关电路，其特征在于，所述双电位正负自举电容跟随电荷泵包括：PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、NMOS管NM1、NMOS管NM2、NMOS管NM3、NMOS管NM4、电容C1、电容C2；
所述PMOS管PM1的栅极分别与CLK端和所述PMOS管PM3的栅极连接；其源极与VDD端接；其漏极分别与所述电容C1的正端、所述NMOS管NM1的源极、所述PMOS管PM4的漏端连接；
所述PMOS管PM2的栅极与所述NMOS管NM1的栅极连接；其源极与电源VDD连接；其漏极与所述PMOS管PM3的源极连接；
所述PMOS管PM3的漏极与所述电容C2的正端连接；
所述PMOS管PM4的栅极与所述NMOS管NM3的栅极相连；其源极与所述电容C2的负极、所述NMOS管NM4的漏极、所述NMOS管NM1的漏极连接；
所述NMOS管NM2的栅极与CLKB端和所述NMOS管NM4的栅极连接；其源极与所述NMOS管NM3的漏极连接；其漏极与所述电容C1的负端连接。
所述NMOS管NM3的栅极与所述PMOS管PM4的栅极连接；其源极与GND连接；
所述NMOS管NM4的源极与GND端连接。
4.根据权利要求3所述的一种栅压自举开关电路，其特征在于，所述采样开关控制电路包括：PMOS管PM5、PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10、PMOS管PM11、NMOS管NM5、NMOS管NM6、NMOS管NM7、NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管NM16和NMOS管NM17；
所述NMOS管NM5的栅极与CLK端和所述PMOS管PM5的栅极连接；其源极与所述NMOS管NM8的源极、所述NMOS管NM6的源极、所述NMOS管NM7的源极和所述PMOS管PM4的源极连接；其漏极与所述PMOS管PM5的漏极、所述PMOS管PM6的栅极、所述NMOS管NM6的栅极、所述NMOS管NM7的漏极和所述PMOS管PM7的栅极连接；
所述NMOS管NM6的漏极与所述PMOS管PM6的漏极、所述NMOS管NM7的栅极、所述NMOS管NM8的栅极连接；
所述NMOS管NM8的漏极与Vin端、所述PMOS管PM16的源极、所述PMOS管PM8的漏极连接；
所述NMOS管NM9的栅极与CLKB端和所述PMOS管PM10的栅极连接；其源极与所述NMOS管NM2的漏极、所述NMOS管NM10的源极、所述NMOS管NM17的源极连接；其漏极与所述PMOS管PM10的漏极、所述PMOS管PM11的栅极、所述NMOS管NM10的栅极、所述PMOS管PM9的漏极、所述NMOS管NM17的栅极；
所述NMOS管NM10的漏极与所述PMOS管PM8的栅极、所述PMOS管PM9的栅极、所述PMOS管PM11的漏极连接；
所述NMOS管NM13的栅极与VDD端、所述PMOS管PM12的源极连接、所述PMOS管PM1的源极、所述PMOS管PM2的源极连接；其源极与所述PMOS管PM12的漏极、所述NMOS管NM14的漏极连接；
所述NMOS管NM14的栅极与CLKB端和所述PMOS管PM12的栅极连接；所述NMOS管NM14的源极与GND端连接；
所述NMOS管NM16的栅极与CLK端和所述PMOS管PM15的栅极连接；其源极与GND端、所述PMOS管PM14的栅极、所述NMOS管NM4的源极、所述NMOS管NM3的源极连接；其漏极与所述PMOS管PM14的源极和所述PMOS管PM15的漏极连接；
所述NMOS管NM17的漏极与所述NMOS管NM3的栅极、所述PMOS管PM14的漏极、所述PMOS管PM16的栅极连接；
所述PMOS管PM5的源极与所述PMOS管PM3的漏极、所述PMOS管PM6的源极、所述PMOS管PM7的源极连接；
所述PMOS管PM8的源极与所述PMOS管PM1的漏极、所述PMOS管PM9的源极、所述PMOS管PM10的源极、所述PMOS管PM11的源极、所述PMOS管PM16的漏极连接；
所述PMOS管PM15的漏极与VDD端连接。
5.根据权利要求4所述的一种栅压自举开关电路，其特征在于，所述互补采样模块包括：NMOS管NM11和PMOS管PM13，NMOS管NM11和PMOS管PM13为互补采样开关管；
所述NMOS管NM11的栅极与所述NMOS管NM13的漏极、所述PMOS管PM7的漏极、所述PMOS管PM2的栅极均连接；
所述NMOS管NM11的漏极与OUT端、所述补偿模块、所述PMOS管PM13的漏极连接。
6.根据权利要求1所述的一种栅压自举开关电路，其特征在于，所述补偿模块包括NMOS管NM12和NMOS管NM15；
所述NMOS管NM12的栅极与CLKB端和NMOS管NM15的栅极连接；
所述NMOS管NM12的源极和漏极、所述NMOS管NM15的漏极和源极连接所述互补采样模块。
7.根据权利要求6所述的一种栅压自举开关电路，其特征在于，所述NMOS管NM12的源极和漏极连接所述互补采样模块的NMOS管NM11的漏极和所述NMOS管NM16的漏极；
所述NMOS管NM15的漏极和源极连接所述互补采样模块的NMOS管NM11的漏极。
8.根据权利要求1所述的一种栅压自举开关电路，其特征在于，所述衬底开关包括NMOS管NM18；
所述NMOS管NM18的源极连接所述采样开关控制电路的NMOS管NM5的源极；
所述NMOS管NM18的漏极连接所述采样开关控制电路的NMOS管NM8的漏极；
所述NMOS管NM18的栅极连接所述互补采样模块的NMOS管NM11的栅极。
9.一种栅压自举开关电路的使用方法，其特征在于，包括：
采样开关控制电路切换模数转换器保持状态和采样状态；
互补采样模块缓解沟道电荷注入，提升采样速度；
补偿模块阻止信号的谐波失真，提高采样精度；
衬底开关上接入衬底开关MOS管，采样时自举开关的栅极电位与衬底电位保持一致，提高自举开关线性度。
CN202311388483.2A 2023-10-24 2023-10-24 一种栅压自举开关电路及其使用方法 Pending CN117294288A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311388483.2A CN117294288A (zh) 2023-10-24 2023-10-24 一种栅压自举开关电路及其使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311388483.2A CN117294288A (zh) 2023-10-24 2023-10-24 一种栅压自举开关电路及其使用方法

Publications (1)

Publication Number Publication Date
CN117294288A true CN117294288A (zh) 2023-12-26

Family

ID=89257082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311388483.2A Pending CN117294288A (zh) 2023-10-24 2023-10-24 一种栅压自举开关电路及其使用方法

Country Status (1)

Country Link
CN (1) CN117294288A (zh)

Similar Documents

Publication Publication Date Title
CN103023469B (zh) 一种栅压自举开关电路
CN102832919B (zh) 栅压自举开关电路
CN105187039B (zh) 一种cmos栅压自举开关电路
CN101562453B (zh) 一种模拟采样开关及模数转换器
CN112953503B (zh) 一种高线性度的栅压自举开关电路
CN112671382B (zh) 一种栅压自举开关电路
CN110635791B (zh) 一种采用镜像结构的栅压自举采样开关电路
CN111900986B (zh) 一种跟随保持开关电路
CN112383292B (zh) 一种高速高线性度栅压自举开关电路
CN113783563B (zh) 一种负电压低漏电流开关电路
CN102571091B (zh) 一种模数转换器及电子设备
CN111970004A (zh) 一种不影响器件寿命的自举开关结构
CN109787631B (zh) 一种毫米波模拟采样前端电路
CN111106819B (zh) 栅压自举开关电路
CN104270153A (zh) 一种适用于流水线型模数转换器的多路采样栅压自举开关
CN117278009A (zh) 一种基于多通道的栅压自举开关电路
CN117294288A (zh) 一种栅压自举开关电路及其使用方法
CN116470899A (zh) 一种互补式栅压自举开关电路
CN115987267A (zh) 一种高线性度采样开关电路
CN114374388A (zh) 一种两步式建立的自举采样开关电路及集成电路
CN219107425U (zh) 自举开关采样电路、自举开关及数据转换系统
CN220325608U (zh) 栅压自举开关电路、采样模块及电子装置
CN112636758B (zh) 一种用于快照式读出电路中的采样保持电路
CN110579635A (zh) 一种多通道电压差值的采样电路及其采样方法
CN115167715B (zh) 一种新型触控检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination