CN117279197B - 用于芯片测试的高频带宽差分走线结构及测试线路板 - Google Patents

Abstract

本发明涉及芯片测试领域，具体涉及一种用于芯片测试的高频带宽差分走线结构及测试线路板，环回差分信号线结构包括布置在线路板上的多对环回差分信号线；待测芯片具有在一方向上排列的发送区域和接收区域，其多个发送端在发送区域沿一方向排布，多个接收端在接收区域沿一方向排布，每个发送端和每个接收端分别具有在一方向上按照同样顺序排布的正极P和负极N；每对环回差分信号线连接在同样顺序的发送端和接收端之间，每路环回差分信号线的走线路径上设置有两个换层孔，环回差分信号线先在线路板表层走线，然后经一换层孔进入线路板的浅表层，再经另一换层孔返回表层。本发明能够提升高频带宽环回差分信号的传输质量，并避免走线交叉。

Description

用于芯片测试的高频带宽差分走线结构及测试线路板

技术领域

本发明涉及芯片测试领域，具体涉及一种用于芯片测试的高频带宽差分走线结构及测试线路板。

背景技术

目前高端芯片的通信数据量越来越大，速度要求越来越快，芯片内部晶体管数量越来越多，工艺要求越来越高。通常会采用高频带宽环回差分信号设计的方案来测试芯片的功能。高频带宽环回差分测试信号指的是，待测芯片的发送端2发送的一对差分信号分别经过高频带宽的电容返回待测芯片的接收端3。

传统的高频带宽环回差分信号线，为了便利走线，如图1所示，待测芯片的发送端2的正极P、负极N和接收端3的正极P、负极N采用对称分布，且相对应的发送端2和接收端3邻近排布，通过测试线路板的高频带宽环回差分信号线连接。这种走线方式存在以下三个问题：

1、为了减少一对差分信号内部正极P信号和负极N信号之间的传输时延差异性，较短的那根信号走线为了补偿线长而刻意得在某个位置处独自产生绕线行为进而导致正极P信号和负极N信号之间距离发生突变而使差分对阻抗突然发生变化，进一步导致信号恶化；

2、一个发送端2与除了与其相连的接收端3以外的其它接收端3因距离较近也会产生相互干扰，从而影响信号传输质量；

3、考虑到相互连接的发送端2和接收端3之间的距离也不能太近，一个发送端2与除了与其相连的接收端3以外的其它接收端3之间距离也不能太近，势必会造成多对差分信号线占用比较大的空间面积。

发明内容

本发明要解决的技术问题是克服现有技术的缺陷，提供一种用于芯片测试的高频带宽差分走线结构，它能够提升高频带宽环回差分信号的传输质量，保证多对高频带宽环回差分信号的一致性，避免走线交叉，还能减少布线占用的空间面积。

为了解决上述技术问题，本发明的技术方案是：一种用于芯片测试的高频带宽差分走线结构，包括布置在线路板上的多对环回差分信号线；其中，

待测芯片具有在一方向上排列的发送区域和接收区域，所述待测芯片的多个发送端在所述发送区域沿所述一方向排布，所述待测芯片多个接收端在所述接收区域沿所述一方向排布，每个发送端和每个接收端分别具有在所述一方向上按照同样顺序排布的正极P和负极N；

第i个发送端的正极P和第i个接收端的正极P之间及第i个发送端的负极N和第i个接收端的负极N之间分别用于通过一路所述环回差分信号线连接，i=0,1,2……n，n+1为所述发送区域的发送端的总个数；

每路环回差分信号线的走线路径上设置有两个换层孔，所述环回差分信号线先在所述线路板的表层走线，然后经一换层孔进入所述线路板的浅表层走线，再经另一换层孔返回所述表层走线，以避免各环回差分信号线交叉。

进一步为了方便有序走线，每路环回差分信号线的走线路径上的两个换层孔分别为异侧进出孔和同侧进出孔。

进一步为了更好地优化同侧进出孔的性能，以更好地提升高频带宽差分信号质量，所述表层的走线与所述同侧进出孔的焊盘连接位置设置有方形铜皮以压低换层孔阻抗；

自所述同侧进出孔引出的浅表层的走线先变细以拉高换层孔阻抗，再增设异形铜皮以逐步拉低换层孔阻抗。

进一步，所述异形铜皮包括自靠近所述同侧进出孔侧至远离所述同侧进出孔侧依次设置的第一方形铜皮和第二方形铜皮，所述第二方形铜皮的内侧与所述第一方形铜皮齐平，外侧超出所述第一方形铜皮。

进一步为了优化换层孔性能，以提升高频带宽差分信号质量，所述换层孔的孔径为0.127mm；

所述换层孔的焊盘的直径为0.3mm；

每对环回差分信号线内的对应的两个换层孔之间的距离为0.65mm；

每个换层孔附近布置有多个回流地孔。

进一步为了形成隔离，每对环回差分信号线的两侧均沿其走向间隔设置有多个回流地孔。

进一步，所述换层孔为盲孔或经过背钻处理的通孔。

本发明还涉及一种测试线路板，包括用于芯片测试的高频带宽差分走线结构。

采用上述技术方案后，本发明具有以下有益效果：

1、本发明中的发送端和接收端的正极P和负极N以同样的顺序排布，使每对环回差分信号线的两路环回差分信号线等长，减少了每对环回差分信号线的传输延时性，避免每对环回差分信号线间较短的环回差分信号线走线为了补充线长而刻意地在某个位置处独自产生绕线行为进而导致两环回差分信号线1之间距离发生突变而使差分对阻抗突然发生变化，提升了信号传输质量；

2、本发明中，多个发送端排布在发送区域，多个接收端排布在接收区域，尽可能减少其中一个发送端和除了与其连接的接收端以外的其它接收端因距离较近而产生互相干扰，从而进一步提升信号传输质量，另外，本发明中的走线方式，也能减少布线占用的空间面积；

3、本发明的每路环回差分信号线通过两个换层孔将原本的表层走线换到浅表层走线，最后又返回表层走线，避免了交叉问题，使得互连线变得顺畅，也使多对环回差分信号线布局在同样环境条件下信号性能质量保证一致。

附图说明

图1为传统的用于芯片测试的高频带宽差分走线结构的原理图；

图2为本发明的用于芯片测试的高频带宽差分走线结构的原理图；

图3为本发明的用于芯片测试的高频带宽差分走线结构在线路板上的走线图；

图4为本发明的线路板的浅表层的同侧进出孔附近的走线图；

图5为本发明的线路板的表层的同侧进出孔附近的走线图；

图6为实施例二和实施例三的回损对比图；

图中，1、环回差分信号线；2、发送端；3、接收端；4、换层孔；5、方形铜皮；6、异形铜皮；7、回流地孔。

具体实施方式

为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。

实施例一：如图2、3所示，一种用于芯片测试的高频带宽差分走线结构，包括布置在线路板上的多对环回差分信号线1；其中，

待测芯片具有在一方向上排列的发送区域和接收区域，待测芯片的多个发送端2在发送区域沿一方向排布，待测芯片多个接收端3在接收区域沿一方向排布，每个发送端2和每个接收端3分别具有在一方向上按照同样顺序排布的正极P和负极N；

第i个发送端2的正极P和第i个接收端3的正极P之间及第i个发送端2的负极N和第i个接收端3的负极N之间分别用于通过一路环回差分信号线1连接，i=0,1,2……n，n+1为发送区域的发送端2的总个数；

每路环回差分信号线1的走线路径上设置有两个换层孔4，环回差分信号线1先在线路板的表层走线，然后经一换层孔4进入线路板的浅表层走线，再经另一换层孔4返回表层走线，以避免各环回差分信号线1交叉。

图1为用于芯片测试的高频带宽差分走线结构的原理图，图1中，TX0表示第0个发送端2，TXn表示第n个发送端2；RX0表示第0个接收端3，RXn表示第n个接收端3，P代表正极管脚，N代表负极管脚。考虑到要避免高频带宽信号受外界其它信号影响，一般将差分信号管脚分布在待测芯片焊球阵列封装BGA最外一排管脚位置上，管脚周边3个方向均使用接地管脚与其它信号或者电源管脚隔离，防止受到其它信号干扰，只留下一个方向便于差分信号走线。

需要注意的是，采用本实施例中的走线方式，如果仅在线路板的表层走线，每对环回差分信号线1之间以及各对环回差分信号线1之间势必会产生交叉，本实施例利用换层孔4很好地避免了交叉问题。如图2所示，各路环回差分信号线1相互平行。图2中，左侧为多对环回差分信号线1的排布图，右侧为换层孔4处的局部放大图。

具体地，本实施例中的发送端2和接收端3的正极P和负极N以同样的顺序排布，使每对环回差分信号线1的两路环回差分信号线1等长，减少了每对环回差分信号线1的传输延时性，避免每对环回差分信号线1间较短的环回差分信号线1走线为了补充线长而刻意地在某个位置处独自产生绕线行为进而导致两环回差分信号线1之间距离发生突变而使差分对阻抗突然发生变化，提升了信号传输质量；并且，本实施例中，多个发送端2排布在发送区域，多个接收端3排布在接收区域，尽可能减少其中一个发送端2和除了与其连接的接收端3以外的其它接收端3因距离较近而产生互相干扰，从而进一步提升信号传输质量。另外，本实施例中的走线方式，也能减少布线占用的空间面积。再者，本实施例的每路环回差分信号线1通过两个换层孔4将原本的表层走线换到浅表层走线，最后又返回表层走线，避免了交叉问题，使得互连线变得顺畅，也使多对环回差分信号线1布局在同样环境条件下信号性能质量保证一致。

实施例二：在实施例一的基础上，如图3、4、5所示，每路环回差分信号线1的走线路径上的两个换层孔4分别为异侧进出孔和同侧进出孔。

其中，异侧进出孔指的是，进线从一侧进入换层孔4，出换层孔4后往另一侧延伸，进线方向和出线方向相同。同侧进出孔指的是，进线从一侧进入换层孔4，从该侧出换层孔4后又逆着进线方向返回，进线方向和出线方向相反。

如此设置，方便环回差分信号线1环回走线，也方便多对环回差分信号线1有序走线。

在一个线路板中，环回差分信号在传输过程中，先经过异侧进出孔，后经过同侧进出孔，即图3所示。在图3中，表层走线为直线状，浅表层走线呈弯曲状。当然，环回差分信号也可以先经过同侧进出孔，再经过异侧进出孔。

其中，如图3、4、5所示，每对环回差分信号线1内的两个同侧进出孔附近可以但不限于一共有七个回流地孔7，其中，对于每个同侧进出孔，以其中心点为圆心，在半径为0.56mm的圆弧线上分布有三个回流地孔7，在两个同侧进出孔的圆心连线的中垂线上，也分布有一个回流地孔7。

实施例三：在实施例二的基础上，表层的走线与同侧进出孔的焊盘连接位置设置有方形铜皮5以压低换层孔阻抗；

自同侧进出孔引出的浅表层的走线先变细以拉高换层孔阻抗，再增设异形铜皮6以逐步拉低换层孔阻抗。

需要注意的是，方形铜皮5的宽度宽于正常的阻抗线宽度；自同侧进出孔引出的浅表层的走线是在正常的阻抗线的基础上先变细，再增设异形铜皮6，最后回归正常的阻抗线宽度，异形铜皮6的最窄处的宽度也宽于正常的阻抗线宽度。

具体地，对于高频带宽信号来说，阻抗变化越小越好。又考虑到，本实施例中，同一路环回差分信号线1的位于同侧进出孔附近的走线，在线路板厚度方向上的投影有交叠，会产生耦合，在一定程度上会对高频差分信号产生不良影响。因此，本实施例对同侧进出孔附近的走线进行着重优化。如图2、3、4所示，具体表现为，先在表层走线与换层孔4焊盘连接位置处新增方形铜皮5使反焊盘区域阻抗线宽变宽以压低换层孔阻抗振荡产生的偏高阻抗值，然后利用换层孔4换层后，将反焊盘区域阻抗线宽度变细来拉高换层孔阻抗振荡产生的偏低阻抗值，最后再在换层孔4附近有参考平面的均匀走线区域增加大于正常走线宽度尺寸的异形铜皮6来压低因拉高偏低阻抗值而导致出现又一次偏高的阻抗值。换层孔阻抗经过一系列的被拉低抬高再逐步拉低的方式，将原本的信号振荡的最大最小值控制在一个更小的区间范围，从而有效地控制换层孔阻抗的变化浮动范围，达到符合高频带宽差分信号的更高性能要求。

图6为实施例二和实施例三的回损对比图，虚线表示实施例二的回损，实线代表实施例三的回损，实施例三与实施例二的区别在于，实施例三中在同侧进出孔近距离的均匀阻抗线宽位置处增加上述的特殊图形处理。从图6可以看出，实施例二中，在26GHz频率下，回损可以达到-20dB以下。实施例三中，可以提高频率到48GHz，回损仍然可以达到-20dB以下。由此可知，实施例二和实施例三中的方案都能得到比较优良的高频带宽差分信号性能，实施例三中的更优。

实施例四：在实施例三的基础上，如图3、4、5所示，异形铜皮6包括自靠近同侧进出孔侧至远离同侧进出孔侧依次设置的第一方形铜皮和第二方形铜皮，第二方形铜皮的内侧与第一方形铜皮齐平，外侧超出第一方形铜皮。此种形状的异形铜皮6是通过仿真得到的最优形状。

需要注意的是，异形铜皮还可以采用宽度呈阶梯增加的至少三块铜皮，还可以采用宽度呈线性增加的一块铜皮等等，能满足逐步拉低阻抗的要求即可。

在一个线路板中，正常阻抗线的宽度为0.106mm，方形铜皮5的宽度和长度均为0.254mm，自同侧进出孔引出的浅表层的走线先变细至0.096mm，第一方形铜皮的宽度为0.127mm，长度为0.102mm，第二方形铜皮的宽度为0.203mm，长度为0.152mm。以上尺寸只是作为举例，只是为了更清楚地说明同侧进出孔附近各位置之间的阻抗大小关系，具体尺寸不限于以上所介绍的。

实施例五：在实施例一-实施例四任一实施例的基础上，换层孔4的孔径为0.127mm；换层孔4的焊盘的直径为0.3mm；每对环回差分信号线1内的对应的两个换层孔4之间的距离为0.65mm；每个换层孔4附近布置有多个回流地孔7。

具体地，对换层孔4的孔径、焊盘尺寸、周边伴随回流地孔7的数量等相关因素做调整优化，从而进一步优化换层孔4的性能。

实施例六：在实施例一-实施例五任一实施例的基础上，如图3所示，每对环回差分信号线1的两侧均沿其走向间隔设置有多个回流地孔7。

具体地，沿每对环回差分信号线1的两侧排列的多个回流地孔7，可以对环回差分信号线1起到隔离作用，进一步提升高频信号性能。

实施例七：在实施例一-实施例六任一实施例的基础上，换层孔4为盲孔或经过背钻处理的通孔。

在本实施例中，选用盲孔还是通孔一般是由加工工艺决定的，在线路板采用一次压合而成的情况下，加工工艺更为简单，优选通孔。加工通孔的工艺具体为，先将所有层压成一个板，再在相应板上加工通孔，最后再将通孔进行背钻处理，尽量减少通孔的残桩，将残桩对高频带宽信号的不良影响降到最小；在线路板采用多次压合工艺时，加工工艺更为复杂，优选盲孔，盲孔就不会有残桩，性能能达到最佳。多次压合工艺具体为，先将若干层压成一个板，再在相应板上加工通孔，最后再将多个板压合成一个板，单个板上的通孔在整个线路板上则变为盲孔。

实施例八：一种测试线路板，其包括实施例一-实施例七任一实施例中的用于芯片测试的高频带宽差分走线结构。

以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (8)

1.一种用于芯片测试的高频带宽差分走线结构，其特征在于，

包括布置在线路板上的多对环回差分信号线（1）；其中，

待测芯片具有在一方向上排列的发送区域和接收区域，所述待测芯片的多个发送端（2）在所述发送区域沿所述一方向排布，所述待测芯片多个接收端（3）在所述接收区域沿所述一方向排布，每个发送端（2）和每个接收端（3）分别具有在所述一方向上按照同样顺序排布的正极P和负极N；

第i个发送端（2）的正极P和第i个接收端（3）的正极P之间及第i个发送端（2）的负极N和第i个接收端（3）的负极N之间分别用于通过一路所述环回差分信号线（1）连接，i=0,1,2……n，n+1为所述发送区域的发送端（2）的总个数；

每路环回差分信号线（1）的走线路径上设置有两个换层孔（4），所述环回差分信号线（1）先在所述线路板的表层走线，然后经一换层孔（4）进入所述线路板的浅表层走线，再经另一换层孔（4）返回所述表层走线，以避免各环回差分信号线（1）交叉。

2.根据权利要求1所述的用于芯片测试的高频带宽差分走线结构，其特征在于，

每路环回差分信号线（1）的走线路径上的两个换层孔（4）分别为异侧进出孔和同侧进出孔。

3.根据权利要求2所述的用于芯片测试的高频带宽差分走线结构，其特征在于，

所述表层的走线与所述同侧进出孔的焊盘连接位置设置有方形铜皮（5）以压低换层孔阻抗；

自所述同侧进出孔引出的浅表层的走线先变细以拉高换层孔阻抗，再增设异形铜皮（6）以逐步拉低换层孔阻抗。

4.根据权利要求3所述的用于芯片测试的高频带宽差分走线结构，其特征在于，

所述异形铜皮（6）包括自靠近所述同侧进出孔侧至远离所述同侧进出孔侧依次设置的第一方形铜皮和第二方形铜皮，所述第二方形铜皮的内侧与所述第一方形铜皮齐平，外侧超出所述第一方形铜皮。

5.根据权利要求1-4任一项所述的用于芯片测试的高频带宽差分走线结构，其特征在于，

所述换层孔（4）的孔径为0.127mm；

所述换层孔（4）的焊盘的直径为0.3mm；

每对环回差分信号线（1）内的对应的两个换层孔（4）之间的距离为0.65mm；

每个换层孔（4）附近布置有多个回流地孔（7）。

6.根据权利要求1-4任一项所述的用于芯片测试的高频带宽差分走线结构，其特征在于，

每对环回差分信号线（1）的两侧均沿其走向间隔设置有多个回流地孔（7）。

7.根据权利要求1-4任一项所述的用于芯片测试的高频带宽差分走线结构，其特征在于，

所述换层孔（4）为盲孔或经过背钻处理的通孔。

8.一种测试线路板，其特征在于，

包括权利要求1-7任一项所述的用于芯片测试的高频带宽差分走线结构。