CN117239028A - 一种发光二极管制备方法及发光二极管 - Google Patents

一种发光二极管制备方法及发光二极管 Download PDF

Info

Publication number
CN117239028A
CN117239028A CN202311316713.4A CN202311316713A CN117239028A CN 117239028 A CN117239028 A CN 117239028A CN 202311316713 A CN202311316713 A CN 202311316713A CN 117239028 A CN117239028 A CN 117239028A
Authority
CN
China
Prior art keywords
layer
current
emitting diode
light
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311316713.4A
Other languages
English (en)
Inventor
周志兵
张星星
林潇雄
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311316713.4A priority Critical patent/CN117239028A/zh
Publication of CN117239028A publication Critical patent/CN117239028A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供了一种发光二极管制备方法及发光二极管,制备方法包括:提供一衬底,并在衬底表面沉积外延层;对外延层的部分表面进行刻蚀以将外延层分割成电流区和电极区;在电流区表面沉积电流阻挡层,并对电流阻挡层进行曝光显影处理,间隔保留电流区表面中间区域的电流阻挡层,在电流区表面制备ITO导电膜;对ITO导电膜进行CF4气体吹扫,吹扫中的射频功率为140W‑160W或220W‑240W,气压为500Pa‑700Pa,以对ITO导电膜表面进行改性使其表面含F;曝光显影处理后形成电流阻挡区和电流扩展区,在电流阻挡区和电极区分别制备电极层,得到目标发光二极管。本发明制备的发光二极管,在ITO表面添加F元素,改变ITO表面的功函数,提高发光效率,减小发光电压。

Description

一种发光二极管制备方法及发光二极管
技术领域
本发明涉及光电技术领域,具体涉及一种发光二极管制备方法及发光二极管。
背景技术
发光二极管(Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件,由于其体积小、亮度高、能耗低等特点,吸引了越来越多研究者的注意。近年来,随着P型氮化镓掺杂技术取得了巨大的进展,具有响应快、寿命长、功耗低、体积小、亮度高等优良特性的氮化镓基Led,被广泛应用于液晶显示、全彩色显示、交通显示等背光源,LED亮度的提升一直都是追求的重要目标。
而随着LED迅速的发展和对芯片性能和效率的不断追求,LED芯片中的一些问题也逐渐暴露,通过寻找发现铟锡氧化物(ITO)材料具有较好的电流扩展能力,也已广泛用于LED芯片中,但是电流扩展能力不足和导电性能的提升现如今已经到达了瓶颈。
发明内容
基于此,本发明的目的是提供一种发光二极管制备方法及发光二极管,以解决现有技术中存在的问题。
本发明提供一种发光二极管制备方法,包括以下步骤:
提供一衬底,并在所述衬底表面沉积外延层,所述外延层包括依次沉积在所述衬底上的缓冲层、N型半导体层、发光层和P型半导体层;
对所述外延层的部分表面进行刻蚀,直至暴露所述N型半导体层,以将所述外延层分割成电流区和电极区;
在所述电流区表面沉积电流阻挡层,并对所述电流阻挡层进行曝光显影处理,间隔保留所述电流区表面中间区域的所述电流阻挡层,在所述电流区表面制备ITO导电膜,以形成芯片;
将所述芯片放入等离子体机台,向所述等离子机台通入CF4气体进行吹扫处理,所述等离子机台的射频功率为140W-160W或220W-240W,所述等离子机台内的气压为500Pa-700Pa,以对所述ITO导电膜表面进行改性,减少所述ITO导电膜表面的O的含量,并提高F的含量;
对改性后的所述ITO导电膜进行曝光显影处理,以将所述电流区表面分割成电流阻挡区和电流扩展区,在所述电流阻挡区和所述电极区分别制备电极层,以得到目标发光二极管。
优选地,所述N型半导体层为N型GaN层,所述发光层为多量子阱有源层,所述P型半导体层为P型GaN层。
优选地,所述N型GaN层的厚度为1μm-3μm,Si的掺杂浓度为5E+1018atoms/cm3~1E+1019atoms/cm3
所述P型GaN层的厚度为200nm-300nm,Mg的掺杂浓度为5E+1017atoms/cm3~1E+1020atoms/cm3
所述多量子阱有源层中In组分所占摩尔比例为10%-35%。
优选地,所述电流阻挡层的厚度为200nm-400nm,沉积所述电流阻挡层的材料为SiO2
优选地,所述在所述电流区表面制备ITO导电膜,以形成芯片的步骤为:
利用磁控溅射工艺在所述电流区表面溅射沉积ITO导电膜;
对沉积ITO导电膜后的外延层进行退火处理,以形成芯片,退火温度为500℃-700℃,退火时间为10min-20min。
优选地,所述吹扫处理的流量为100sccm-150sccm,所述吹扫处理的时间为240s-500s,所述等离子机台的温度为200℃-300℃。
优选地,所述对所述ITO导电膜表面进行改性的化学反应式为:
CF4+e-→CFx*+(4-x)F*+e-
In2O3+CFx*→InF3↓+CO2
Sn+4F*→SnF4
优选地,所述电极层包括依次蒸镀叠设的Cr、Al、Ti、Ni、Pt、Ni、Pt、Au层。
优选地,在所述电流阻挡区和所述电极区分别制备电极层,以得到目标发光二极管的步骤之后,还包括:在所述目标发光二极管远离所述衬底的表面制备氧化硅钝化层;其中,两所述电极层的表面均留有未覆盖所述氧化硅钝化层的电极接入区域。
本申请还提供一种发光二极管,采用上述发光二极管制备方法制备得到。
本发明的有益效果是:本申请提供的发光二极管制备方法,在衬底上沉积外延层,对外延层的部分表面进行刻蚀,刻蚀深度N型半导体层,然后在未刻蚀的表面上沉积电流阻挡层后进行曝光显影处理,间隔保留所述电流区表面中间区域的所述电流阻挡层,然后在电流区表面制备ITO导电膜,将制备ITO导电膜后的芯片放入等离子体机台,通入CF4气体进行吹扫,调整等离子机台射频功率、气压、时间等,以对ITO导电膜进行处理,改变ITO表面的功函数,减少了表层氧原子的浓度,也增加ITO表面上的电子传输能力,降低电阻,最终使得发光二极管大幅度的亮度提升和电压的下降。对改性后的ITO导电膜进行曝光显影处理,以将电流区表面分割成电流阻挡区和电流扩展区,在电流阻挡区和所述电极区分别制备正负电极层,最后制备钝化保护层。当电流自电极导入后一部分通过电流阻挡层中间的间隙扩展到芯片,一部分通过两端的ITO导电膜扩展到芯片,通过电流阻挡层使得电流扩展均匀,防止电极下方电流密度过大。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1为本发明提供的发光二极管制备方法流程图;
图2为本发明提供的发光二极管沉积外延层后的结构图;
图3为本发明提供的发光二极管刻蚀外延层后的结构图;
图4为本发明提供的发光二极管制备电流阻挡层后的结构图;
图5为本发明提供的发光二极管制备ITO导电膜后的结构图;
图6为本发明提供的发光二极管制备钝化层后的结构图。
主要元件符号说明:
1、衬底;2、缓冲层;3、N型半导体层;4、发光层;5、P型半导体层;6、电流阻挡层;7、ITO导电膜;8、电极层;9、钝化层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述可选的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明提供一种发光二极管制备方法,如图1所示,制备方法包括步骤S10-S50:
S10,提供一衬底,并在所述衬底表面沉积外延层,所述外延层包括依次沉积在所述衬底上的缓冲层、N型半导体层、发光层和P型半导体层。
可选的,衬底1可以选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;蓝宝石衬底具有制备工艺成熟、性价比高、易于清洗和处理,高温下有很好的稳定性,应用比较广泛。因此,选用蓝宝石衬底,然而,蓝宝石衬底表面存在非常大的缺陷,在衬底上直接沉积外延层缺陷容易延伸至多量子阱层,多量子阱层为发光二极管的多量子阱层,延伸至多量子阱层的缺陷会直接影响其发光效果,因此,在衬底上沉积外延层之前,需要在衬底上沉积缓冲层以在一定程度上减小蓝宝石衬底表面的缺陷,可选的,缓冲层2可以为AlN缓冲层。
N型半导体层3在LED中的主要作用是进一步减少晶体之间的缺陷以及为LED发光提供足够的电子并使得电子顺利的运动至发光层4;进一步减小晶体的缺陷可以提高晶体的质量,提供足够的电子与多量子阱层中的空穴发生复合可以有效的提高LED整体的发光效率。可选的,N型半导体层3可以为N型GaN层,N型GaN层的厚度可以1μm~3μm,N型GaN层采用Si进行掺杂,Si的掺杂浓度为5E+1018atoms/cm3~1E+1019atoms/cm3;N型GaN层可以有效释放应力,提高发光二极管的发光效率。
发光层4为多量子阱有源层,多量子阱有源层主要用于进行电子与空穴的辐射复合,电子与空穴辐射复合的越多,LED的发光效果越好。多量子阱有源层包括交替沉积的InGaN量子阱层和AlGaN量子垒层,在多量子阱有源层中In组分所占摩尔比例为10%-35%。
P型半导体层5可以为P型GaN层,可选的,P型GaN层的厚度为200nm-300nm,Mg的掺杂浓度为5E+1017atoms/cm3~1E+1020atoms/cm3;可选的,在本实施例中,外延层可以采用金属化学气相沉积法(MOCVD)进行沉积,在MOCVD中,采用高纯氢气作为载气、高纯氨气作为氮源、三甲基镓和三乙基镓作为镓源、三甲基铟作为铟源、硅烷作为N型掺杂剂、三甲基铝作为铝源以及二茂镁作为P型掺杂剂,沉积外延层后的发光二极管如图2所示。
S20,对所述外延层的部分表面进行刻蚀,直至暴露所述N型半导体层,以将所述外延层分割成电流区和电极区。
可选的,可以采用电感耦合等离子体(ICP)刻蚀技术对外延层的部分表面进行刻蚀,直至刻蚀至N型GaN层,露出N型GaN层,未刻蚀的外延层表面为电流区,露出N型GaN层的部分为电极区,如图3所示。
S30,在所述电流区表面沉积电流阻挡层,并对所述电流阻挡层进行曝光显影处理,间隔保留所述电流区表面中间区域的所述电流阻挡层,在所述电流区表面制备ITO导电膜,以形成芯片。
在具体实施时,利用等离子体增强化学气相沉积(PECVD)在电流区表面沉积电流阻挡层,可选的,沉积电流阻挡层的材料为SiO2,电流阻挡层的厚度为200nm-400nm,优选的,电流阻挡层的厚度为300nm,然后对电流阻挡层进行匀胶曝光显影,在其表面形成相应的图案,再按照其图案对其进行刻蚀,获得我们需要的表面结构,在具体实施时,如图4所示,间隔保留所述电流区表面中间区域的所述电流阻挡层6,优选的,电流区间隔设置的电流阻挡层6为三个,中间大两端小,电流阻挡层6可以防止电流直接由电极直接导入下方,造成电极下方电流密度过大,后续电流通过电流阻挡层之间的间隙和两侧的ITO传入芯片内,通过电流阻挡层使得电流较为均匀的扩展出去。
在完成电流阻挡层的制作后,在电流区表面制备氧化铟锡(ITO)导电膜,ITO一般由In2O3和SnO2混合而成,可选的,采用磁控溅射的方式制作ITO导电膜7,磁控溅射的制备原理为Ar气电离轰击靶材(氧化铟和氧化锡的混合物),使靶材溅射到晶圆表面,完成ITO的沉积。ITO溅射沉积后致密性并不理想,因此,可以通过退火可以使得晶体排布更加整齐,膜层更加致密,导电性更加稳定,在具体实施时,ITO导电膜的退火过程为将镀有ITO膜层的外延片放入退火腔室内进行,退火温度为500℃-700℃,退火时间为10min-20min,优选的,退火温度为550℃,退火时间为15min。
S40,将所述芯片放入等离子体机台,向所述等离子机台通入CF4气体进行吹扫处理,所述等离子机台的射频功率为140W-160W或220W-240W,所述等离子机台内的气压为500Pa-700Pa,以对所述ITO导电膜表面进行改性,减少所述ITO导电膜表面的O的含量,并提高F的含量。
在具体实施时,将制备完ITO导电膜的芯片放入等离子体机台中,可选的,可以采用PECVD机台或ICP机台进行处理,设定等离子机台内的温度为200℃-300℃,向等离子机台内通入CF4气体,可选的,通入CF4气体进行吹扫的流量为100sccm-150sccm,吹扫的时间为240s-500s,优选的,等离子机台的射频功率为140W-160W或220W-240W,等离子机台内的气压气压为500Pa-700Pa,以在ITO导电膜表面生成InF3和SnF4,提高ITO导电膜表面的含F量;具体的,在ITO导电膜表面沉积InF3和SnF4的化学反应式为:
CF4+e-→CFx*+(4-x)F*+e-
In2O3+CFx*→InF3↓+CO2
Sn+4F*→SnF4
实验中发现,当射频功率在140W-160W之间时,带电粒子轰击ITO膜表面的能量可以打开Sn-O键和In-O键,发生非弹性碰撞,会产生刻蚀;当射频功率持续增大,放电能量大部分用来使气体分子电离,从而减弱了粒子对ITO膜表面的轰击,使轰击的能量不足以打开Sn-O键和In-O键,粒子与膜表面发生弹性碰撞,使刻蚀速率下降,且在220W左右下降到最低值,当射频功率持续增大自220W以上时,刻蚀速率继续增加而上升,当射频功率持续增大自240W以上时,发应比较剧烈,过程难以控制,因此,在本申请中,等离子机台的射频功率为140W-160W或220W-240W。
另外,反应室中的气压会对SnF4和InF3的挥发产生影响,其中,对SnF4的挥发影响较小,但对InF3的挥发影响很大,过低的气压影响反应的速率,而过高的气压将加快InF3在ITO表面的沉积,形成致密的阻挡层,从而阻碍反应的继续进行。SnF4是一种很不稳定的物质,由化学反应的热力学计算表明,在室温和常压下都不能稳定存在,生成的SnF4将很快离开ITO膜的表面分解掉。为了确保反应在ITO表层进行并渗透一定的厚度,不同与常规PECVD真空度,反应室气压应气压为500Pa-700Pa;对ITO膜的表面进行改性,通过CF4电离分解的C离子带走ITO表面的O,同时生成InF3补充了F元素,使得ITO表面功函数增加,增加ITO表面上的空穴传输,降低电阻,最终使得发光二极管大幅度的亮度提升和电压的下降。
S50,对改性后的所述ITO导电膜进行曝光显影处理,以将所述电流区表面分割成电流阻挡区和电流扩展区,在所述电流阻挡区和所述电极区分别制备电极层,以得到目标发光二极管。
在具体实施时,对改性后的ITO导电膜进行曝光显影处理,以将所述电流区表面分割成电流阻挡区和电流扩展区,可选的,如图5所示,ITO导电膜7自芯片外缘延伸至左右两导电阻挡层6上。然后在电流阻挡区和电极区分别制备电极层8,如图6所示,以得到目标发光二极管,可选的,电流阻挡区上的电极层为正电极,电极区上的电极层为负电极,可选的,电极层包括依次蒸镀叠设的Cr、Al、Ti、Ni、Pt、Ni、Pt、Au层;在具体蒸镀时,将完成ITO导电膜曝光显影处理的芯片放置在电子束蒸镀机的载片盘上,蒸镀源发射器位于载片盘的下方,然后再依次蒸镀Cr、Al、Ti、Ni、Pt、Ni、Pt、Au层。进一步的,完成电极层的蒸镀后,如图6所示,在目标芯片的远离衬底的表面制备氧化硅钝化层9;其中,两电极层的表面均留有未覆盖所述钝化层的电极接入区域。
综上,本申请提供的发光二极管制备方法,在衬底上沉积外延层,对外延层的部分表面进行刻蚀,刻蚀深度N型半导体层,然后在未刻蚀的表面上沉积电流阻挡层后进行曝光显影处理,间隔保留所述电流区表面中间区域的所述电流阻挡层,然后在电流区表面制备ITO导电膜,将制备ITO导电膜后的芯片放入等离子体机台,通入CF4气体进行吹扫,调整等离子机台射频功率、气压、时间等,以对ITO导电膜进行处理,改变ITO表面的功函数,减少了表层氧原子的浓度,也增加ITO表面上的电子传输能力,降低电阻,最终使得发光二极管大幅度的亮度提升和电压的下降。对改性后的ITO导电膜进行曝光显影处理,以将电流区表面分割成电流阻挡区和电流扩展区,在电流阻挡区和所述电极区分别制备正负电极层,最后制备钝化保护层。当电流自电极导入后一部分通过电流阻挡层中间的间隙扩展到芯片,一部分通过两端的ITO导电膜扩展到芯片,通过电流阻挡层使得电流扩展均匀,防止电极下方电流密度过大。
本申请还提供一种发光二极管,采样上述发光二极管制备方法制成,发光二极管包括衬底和设置在衬底上的外延层,外延层包括电流区和电极区,电流区上依次叠设有电流阻挡层、ITO导电膜、电极层和钝化层,电流阻挡层间隔的设置在电流层的中间区域,ITO导电膜自电流层边缘延伸至两侧的电流阻挡层上,ITO导电膜上含有F元素的注入,使得ITO导电膜表面的功函数增加,增加ITO表面上的空穴传输,降低电阻;在电流阻挡层上连接有正电极层,在电极区设有负电极层,正电极层导入的电流通过电流阻挡层均匀扩展至芯片。
实施例1
在本实施例中,在等离子机台中通入CF4气体进行吹扫,等离子机台的射频功率为140W,等离子机台内的气压为500Pa,向等离子机台通入CF4气体进行吹扫的流量为100sccm,吹扫的时间为240s,等离子机台的温度为200℃。
实施例2
本实施例与实施例1不同的是:在本实施例中,等离子机台的射频功率为150W,等离子机台内的气压为600Pa,向等离子机台通入CF4气体进行吹扫的流量为130sccm,吹扫的时间为340s,等离子机台的温度为220℃。
实施例3
本实施例与实施例1不同的是:在本实施例中,等离子机台的射频功率为160W,等离子机台内的气压为700Pa,向等离子机台通入CF4气体进行吹扫的流量为150sccm,吹扫的时间为440s,等离子机台的温度为250℃。
实施例4
本实施例与实施例1不同的是:在本实施例中,等离子机台的射频功率为220W,等离子机台内的气压为630Pa,向等离子机台通入CF4气体进行吹扫的流量为120sccm,吹扫的时间为500s,等离子机台的温度为300℃。
实施例5
本实施例与实施例1不同的是:在本实施例中,等离子机台的射频功率为230W,等离子机台内的气压为650Pa,向等离子机台通入CF4气体进行吹扫的流量为150sccm,吹扫的时间为400s,等离子机台的温度为240℃。
实施例6
本实施例与实施例1不同的是:在本实施例中,等离子机台的射频功率为240W,等离子机台内的气压为550Pa,向等离子机台通入CF4气体进行吹扫的流量为100sccm,吹扫的时间为300s,等离子机台的温度为220℃。
对照例1
本对照例与实施例1不同的是:在本对照例中,ITO未进行CF4吹扫处理。
对照例2
本对照例与实施例1不同的是:在本对照例中,等离子机台的射频功率为100W。
对照例3
本对照例与实施例1不同的是:在本对照例中,等离子机台的射频功率为180W。
请参阅表1,所示为上述各个实施例及对照例的对比结果。
表1
序号 发光亮度(mW) 发光电压(V)
实施例1 185.1 3.123
实施例2 186.3 3.125
实施例3 192.0 3.130
实施例4 195.0 3.131
实施例5 189.5 3.128
实施例6 184.5 3.126
对照例1 180.0 3.122
对照例2 183.2 3.121
对照例3 186.5 3.125
从表1可知,本发明提供的发光二极管,与目前量产的制备的发光二极管相比,发光功率有明显提升,而发光电压有明显下降。
需要说明的是,上述的实施过程只是为了说明本申请的可实施性,但这并不代表本申请的发光二极管只有上述几种实施流程,相反的,只要能够将本申请的发光二极管实施起来,都可以被纳入本申请的可行实施方案。另外,本发明的实施方式中发光二极管的结构部分与本发明制备发光二极管的方法部分是相对应的,其具体实施细节也是相同的,在此不再赘述。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光二极管制备方法,其特征在于,包括以下步骤:
提供一衬底,并在所述衬底表面沉积外延层,所述外延层包括依次沉积在所述衬底上的缓冲层、N型半导体层、发光层和P型半导体层;
对所述外延层的部分表面进行刻蚀,直至暴露所述N型半导体层,以将所述外延层分割成电流区和电极区;
在所述电流区表面沉积电流阻挡层,并对所述电流阻挡层进行曝光显影处理,间隔保留所述电流区表面中间区域的所述电流阻挡层,在所述电流区表面制备ITO导电膜,以形成芯片;
将所述芯片放入等离子体机台,向所述等离子机台通入CF4气体进行吹扫处理,所述等离子机台的射频功率为140W-160W或220W-240W,所述等离子机台内的气压为500Pa-700Pa,以对所述ITO导电膜表面进行改性,减少所述ITO导电膜表面的O的含量,并提高F的含量;
对改性后的所述ITO导电膜进行曝光显影处理,以将所述电流区表面分割成电流阻挡区和电流扩展区,在所述电流阻挡区和所述电极区分别制备电极层,以得到目标发光二极管。
2.根据权利要求1所述的发光二极管制备方法,其特征在于,所述N型半导体层为N型GaN层,所述发光层为多量子阱有源层,所述P型半导体层为P型GaN层。
3.根据权利要求2所述的发光二极管制备方法,其特征在于,
所述N型GaN层的厚度为1μm-3μm,Si的掺杂浓度为5E+1018atoms/cm3~1E+1019atoms/cm3
所述P型GaN层的厚度为200nm-300nm,Mg的掺杂浓度为5E+1017atoms/cm3~1E+1020atoms/cm3
所述多量子阱有源层中In组分所占摩尔比例为10%-35%。
4.根据权利要求1所述的发光二极管制备方法,其特征在于,所述电流阻挡层的厚度为200nm-400nm,沉积所述电流阻挡层的材料为SiO2
5.根据权利要求1所述的发光二极管制备方法,其特征在于,所述在所述电流区表面制备ITO导电膜,以形成芯片的步骤为:
利用磁控溅射工艺在所述电流区表面溅射沉积ITO导电膜;
对沉积ITO导电膜后的外延层进行退火处理,以形成芯片,退火温度为500℃-700℃,退火时间为10min-20min。
6.根据权利要求1所述的发光二极管制备方法,其特征在于,所述吹扫处理的流量为100sccm-150sccm,所述吹扫处理的时间为240s-500s,所述等离子机台的温度为200℃-300℃。
7.根据权利要求1所述的发光二极管制备方法,其特征在于,所述对所述ITO导电膜表面进行改性的化学反应式为:
CF4+e-→CFx*+(4-x)F*+e-
In2O3+CFx*→InF3↓+CO2
Sn+4F*→SnF4
8.根据权利要求1所述的发光二极管制备方法,其特征在于,所述电极层包括依次蒸镀叠设的Cr、Al、Ti、Ni、Pt、Ni、Pt、Au层。
9.根据权利要求1所述的发光二极管制备方法,其特征在于,在所述电流阻挡区和所述电极区分别制备电极层,以得到目标发光二极管的步骤之后,还包括:在所述目标发光二极管远离所述衬底的表面制备氧化硅钝化层;其中,两所述电极层的表面均留有未覆盖所述氧化硅钝化层的电极接入区域。
10.一种发光二极管,其特征在于,根据权利要求1~9任意一项所述的发光二极管制备方法制备得到。
CN202311316713.4A 2023-10-12 2023-10-12 一种发光二极管制备方法及发光二极管 Pending CN117239028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311316713.4A CN117239028A (zh) 2023-10-12 2023-10-12 一种发光二极管制备方法及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311316713.4A CN117239028A (zh) 2023-10-12 2023-10-12 一种发光二极管制备方法及发光二极管

Publications (1)

Publication Number Publication Date
CN117239028A true CN117239028A (zh) 2023-12-15

Family

ID=89084205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311316713.4A Pending CN117239028A (zh) 2023-10-12 2023-10-12 一种发光二极管制备方法及发光二极管

Country Status (1)

Country Link
CN (1) CN117239028A (zh)

Similar Documents

Publication Publication Date Title
US9490392B2 (en) P-type doping layers for use with light emitting devices
US9178114B2 (en) P-type doping layers for use with light emitting devices
US20240120434A1 (en) Light-emitting diode epitaxial wafer, growth method therefor, and light-emitting diode chip
JP2001308010A (ja) Iii族窒化物系化合物半導体素子の製造方法
US20080142810A1 (en) Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
WO2024040958A1 (zh) 基于氧化铝氧化硅复合衬底的led芯片及其制造方法
CN113206175A (zh) 发光二极管外延片及其制备方法
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN114883464A (zh) 提高可靠性的发光二极管外延片及其制备方法
CN113410353B (zh) 发光二极管外延片及其制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN116454184B (zh) 一种高光效led外延片及其制备方法、led
CN109686821B (zh) 一种发光二极管的外延片的制备方法
KR102657362B1 (ko) Iii족 질화물 반도체 성장 속도를 증가 및 이온 플럭스 훼손의 감소를 위한 시스템 및 방법
CN116565073A (zh) 一种GaN外延复合层及其制备方法、发光二极管
CN117239028A (zh) 一种发光二极管制备方法及发光二极管
CN109786514A (zh) 一种发光二极管外延片的制造方法
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108767102B (zh) 一种发光二极管芯片及其制备方法
CN112820809A (zh) 紫外发光二极管芯片及其p电极的制备方法
JPH08125222A (ja) 3族窒化物半導体の製造方法
JP2002374002A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
CN109786217A (zh) 一种发光二极管外延片的制造方法
WO2012057108A1 (ja) スパッタリング装置及びIn金属酸化物膜の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination