CN117177659A - 具有电感器的封装件及形成电感器的方法 - Google Patents

Abstract

一种形成电感器的方法，包括在衬底上形成第一重分布结构，形成位于第一重分布结构上方并且电连接到第一重分布结构的第一导电通孔，在第一导电通孔的顶表面和侧壁上方沉积第一磁性材料，将第一管芯和第二管芯耦接到第一重分布结构，将第一管芯、第二管芯和第一导电通孔密封在密封体中，并且平坦化密封体和第一磁性材料以暴露第一导电通孔的顶表面，同时第一磁性材料的剩余部分保留在第一导电通孔的侧壁上，其中第一导电通孔和第一磁性材料的剩余部分提供电感器。本申请的实施例还涉及一种具有电感器的封装件。

Description

具有电感器的封装件及形成电感器的方法

技术领域

本申请的实施例涉及一种具有电感器的封装件及形成电感器的方法。

背景技术

集成电路应用目前具有越来越多的内置功能，因此被形成为越来越大。因此，已经开发了许多类型的封装件以适应集成电路的定制要求。电力网络也构建在封装件内部，以向器件管芯提供电力。

发明内容

根据本申请的实施例的一个方面，提供了一种形成电感器的方法，包括：在衬底上形成第一重分布结构；形成位于第一重分布结构上方并且电连接到第一重分布结构的第一导电通孔；在第一导电通孔的顶表面和侧壁上方沉积第一磁性材料；将第一管芯和第二管芯耦接到第一重分布结构；将第一管芯、第二管芯和第一导电通孔密封在密封体中；以及平坦化密封体和第一磁性材料以暴露第一导电通孔的顶表面，同时第一磁性材料的剩余部分保留在第一导电通孔的侧壁上，其中，第一导电通孔和第一磁性材料的剩余部分提供电感器。

根据本申请的实施例的另一个方面，提供了一种具有电感器的封装件，包括：第一重分布结构；第一管芯，位于第一重分布结构上方；第二重分布结构，位于第一管芯上方并且电耦接到第一管芯；电感器，设置在第一重分布结构和第二重分布结构之间。其中电感器包括：第一磁性材料；和第一导电通孔，其中，在平面图中第一磁性材料包围第一导电通孔的整个侧壁。封装件还包括：第二管芯，耦接到第一重分布结构；以及封装衬底，耦接到第一重分布结构，其中，第二管芯设置在封装衬底和第一重分布结构之间。

根据本申请的实施例的又一个方面，提供了一种具有电感器的封装件，包括：第一重分布结构；第一管芯，耦接到第一重分布结构；封装衬底，耦接到第一重分布结构，其中，第一管芯设置在封装衬底和第一重分布结构之间。封装衬底包括：芯；第一布线结构，位于芯的顶表面上；第二布线结构，位于芯的底表面上；和电感器。其中，电感器包括：第一贯穿通孔，延伸穿过芯；和线圈结构，嵌入在第二布线结构中，其中，线圈结构通过第一贯穿通孔、第一布线结构和第一重分布结构电连接到第一管芯，其中，第一管芯是集成电压调节器管芯，并且其中，第一管芯与线圈结构和第一贯穿通孔重叠。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1-图3、图4A示出了根据一些实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图4B示出了根据一些实施例的电感器管芯的截面图。

图4C示出了根据一些实施例的离散管芯的截面图。

图4D-图4E、图5-图10、图11A示出了根据一些实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图11B示出了根据一些实施例的集成电路管芯的截面图。

图12-图13示出了根据一些实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图14示出了根据替代实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图15示出了根据替代实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图16A示出了根据替代实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图16B示出了根据一些实施例的电感器的侧视图。

图17示出了根据替代实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图18示出了根据替代实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

图19示出了根据替代实施例的形成包括电感器管芯的封装件的中间阶段的截面图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。

多种实施例提供了应用于形成集成电路封装件的方法，该集成电路封装件包括集成电压调节器，集成电压调节器包括导电通孔，导电通孔具有涂覆有磁性材料的侧壁。导电通孔涂覆有磁性材料并且电连接到第一集成电压调节器(IVR)管芯，并且可以与第一IVR管芯相邻或在第一IVR管芯下方。集成电路封装件可以包括封装衬底。封装衬底的镀覆穿孔(PTH)的外侧壁也可以涂覆有磁性材料，并且经涂覆的PTH电连接到设置在PTH上方的第二IVR管芯。本文公开的一个或多个实施例的有利特征可以允许经涂覆的导电通孔和经涂覆的PTH充当电感器以增强封装件中的电压调节。此外，设置在第一IVR管芯下方的导电通孔允许对第一IVR芯片进行更好的电压输入控制。

一些实施例可以提供应用于形成集成电路封装件的方法，该集成电路封装件包括在封装衬底和/或集成电路封装件中的集成扇出(inFO，integrated Fan-Out)重分布层(RDL)中的导电线圈(也称为重分布线)。本文公开的一个或多个替代实施例的有利特征包括允许导电线圈用作空心电感器以增强封装件中的电压调节。

图1至图13示出了根据一些实施例的形成包括集成电压调节器(IVR)管芯的封装件100的中间阶段。图1示出了载体40上的释放膜42的形成。载体40可以是玻璃载体、硅晶圆、有机载体等。根据一些实施例，载体40可以具有圆形俯视形状。释放膜42可以由聚合物基材料和/或环氧基热释放材料(诸如光热转换(LTHC)材料)形成，该材料能够在诸如激光束的辐射下分解，从而载体40可以与将在后续工艺中形成的上覆结构分离。根据一些实施例，释放膜42通过涂覆而施加在载体40上。

在释放膜42上形成包括多个介电层44和多个重分布线(RDL)46的重分布结构48。如图1所示，在释放膜42上形成第一介电层44-1。根据一些实施例，介电层44-1由有机材料形成或包括有机材料，有机材料可以是聚合物。有机材料也可以是光敏材料。例如，介电层44-1可以由聚酰亚胺、PBO、BCB等形成或包括聚酰亚胺、PBO、BCB等。介电层44-1可以使用诸如层压、涂覆(例如，旋涂)、化学气相沉积(CVD)等工艺形成。

在介电层44-1上形成第一多个RDL 46(表示为46-1)。RDL 46-1的形成可以包括图案化介电层44-1以形成通孔开口，在介电层44-1上方形成金属晶种层(未示出)并延伸到通孔开口中，在金属晶种层上方形成图案化镀覆掩模(未示出)(诸如光刻胶)，然后执行金属镀覆工艺以在暴露的金属晶种层上沉积金属材料(例如，铜等)。然后去除图案化的镀覆掩模和被图案化的镀覆掩模覆盖的部分金属晶种层，留下RDL 46-1，如图1所示。根据一些实施例，金属晶种层包括钛层和钛层上方的铜层。金属晶种层可以使用例如PVD或类似工艺形成。可以使用例如电化学镀覆工艺或无电镀工艺来执行镀覆工艺。

例如，图1进一步示出了附加介电层44-2和附加RDL(诸如RDL 46-2)的形成。在整个描述中，介电层44-1和44-2被单独地和共同地称为介电层44，RDL 46-1和46-2被单独地和共同地称为RDL 46。根据一些实施例，介电层44-2首先形成在RDL 46-1上。介电层44-2的底表面与RDL 46-1和介电层44-1的顶表面接触。介电层44-2可以由有机介电材料形成或包括有机介电材料，有机介电材料可以是聚合物。例如，介电层44-2可以包括光敏材料，诸如PBO、聚酰亚胺、BCB等。然后将介电层44-2图案化以在其中形成通孔开口(由RDL 46-2的通孔部分占据)。因此，RDL 46-1的一些部分通过介电层44-2中的开口暴露。

接下来，在介电层44-2上形成RDL 46-2，以连接到RDL 46-1。RDL 46-2包括延伸到介电层44-2中的开口中的通孔部分(也称为通孔)和在介电层44-2上方的迹线部分(金属线部分或RDL线)。RDL 46-2的形成可以类似于RDL 46-1的形成。每个通孔可以具有锥形轮廓，其中上部比相应的下部宽。

在形成RDL 46-2之后，可以形成更多的介电层和相应的RDL，其中上部RDL位于各自的下部RDL上方并落在下部RDL上。更多的介电层的材料可以选自与介电层44-1和44-2相同的候选材料组(或不同的组)，这些候选材料可以包括聚合物，诸如聚酰亚胺、PBO、BCB等。介电层44和RDL 46共同形成重分布结构48。

参考图2，在形成重分布结构48之后，可以在重分布结构48上形成导电通孔(包括导电通孔49和导电通孔50)。导电通孔49和导电通孔50的形成可以包括在RDL 46上方沉积金属晶种层，以及形成图案化的镀覆掩模，通过图案化的镀覆掩模暴露金属晶种层的一些部分。根据一些实施例，金属晶种层可以包括铜层、钛层和钛层上的铜层等。然后执行电镀工艺以将金属材料(例如，铜等)镀覆到镀覆掩模中的开口中。镀覆工艺可以使用例如电化学镀覆工艺或无电镀工艺来执行。然后去除镀覆掩模，随后蚀刻金属晶种层的暴露部分以形成导电通孔49和导电通孔50。导电通孔49和导电通孔50形成为电连接到RDL 46。导电通孔49可以与每个导电通孔50具有类似的尺寸、由相同的材料制成并且具有类似的形状。

在图3中，磁性材料51沉积在图2所示的结构上方，诸如在导电通孔49、导电通孔50、载体40、介电层44和RDL 46上方。这些磁性材料51可以包括钴锆钽(CoZrTa)、Ni-Fe-Co合金等。磁性材料51可以使用诸如CVD、PVD、ALD等沉积工艺形成。在一个实施例中，磁性材料51的厚度T1在从100nm到1,000,000nm的范围内。

在图4A中，然后在磁性材料51上方形成掩模层(未显示)。掩模层可以是光刻胶等，并且可以使用旋涂或沉积工艺形成。可以使用可接受的显影和曝光技术来图案化掩模层，以暴露磁性材料51的第一部分，但在导电通孔49的侧壁和顶表面上方覆盖磁性材料51的第二部分。然后使用掩模层作为蚀刻掩模执行适当的蚀刻工艺，以去除磁性材料51的暴露的第一部分。例如，可以去除导电通孔50的侧壁和顶表面上方以及重分布结构48的顶表面上方的磁性材料51。蚀刻工艺可以是选择性的，使得其蚀刻磁性材料51而不显著蚀刻导电通孔50或重分布结构48的材料。蚀刻工艺可以是等离子体干蚀刻工艺等。在蚀刻工艺之后，磁性材料51的第二部分保留在导电通孔49的侧壁和顶表面上方，使得磁性材料51包围并环绕导电通孔的整个侧壁。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等工艺)去除掩模层。

图4A进一步示出了多个管芯与RDL 46的接合。接合的管芯可以包括一个或多个集成电压调节器(IVR)管芯10和离散管芯52。离散管芯52表示可在此工艺中接合的一个或多个无源器件管芯、互连管芯和/或类似物。例如，离散管芯52可以包括其中包括电容器的独立无源器件(IPD)管芯、其中包括电阻器的IPD管芯、用于桥接两个器件管芯的互连管芯和/或类似物。

图4B示出了IVR管芯10的示例。根据本公开的一些实施例，IVR管芯10包括用于调节上覆管芯的电压供应的电压调节器。IVR管芯10可以包括半导体衬底21，半导体衬底21可以是硅衬底、硅碳衬底、III-V化合物半导体衬底等。IVR管芯10还可以包括互连结构22，互连结构22包括多个介电层以及介电层中的金属线和通孔。介电层可以包括金属间介电(IMD)层，其可由介电常数(k值)低于约3.5、低于约3.0或低于约2.5的低k介电材料形成。在其他实施例中，介电层可以包括非低k钝化层，诸如氮化硅层、氧化硅层、未掺杂硅酸盐玻璃(USG)层和/或聚合物层。

根据一些实施例，IVR管芯10可以包括有源器件，诸如晶体管等。此外，IVR管芯10可以包括无源器件，诸如电容器、变压器、电感器、电阻器等。例如，IVR管芯可以包括感应组件，该感应组件包括互连结构22上方的磁性膜23和磁性膜23上方的导电部件25(例如，铜线圈)。磁性膜23可以包括钴锆钽(CoZrTa)等。聚合物层26围绕每个导电部件25。聚合物层可以包括光敏聚酰亚胺材料，例如PBO等。在实施例中，聚合物层26的顶表面高于导电部件25的顶表面。磁性膜24设置在聚合物层26和导电部件25上方。磁性膜24可以包括钴锆钽(CoZrTa)等。IVR管芯10可以包括或可以不包括穿透IVR管芯10的半导体衬底的贯穿通孔(可选地称为硅贯穿通孔或衬底贯穿通孔)。

图4C示出了根据一些实施例的示例离散管芯52。应当理解，离散管芯52表示离散管芯的一些可能结构，并且可以包括一个或多个部件，诸如贯穿通孔、互连路径、电容器等。管芯52可以包括衬底54，衬底54可以是诸如硅衬底的半导体衬底。衬底54也可以是介电衬底，其由诸如氧化硅、氮化硅等介电材料形成。根据一些实施例，无论衬底54是由半导体材料还是介电材料形成，都没有形成延伸到其中的贯穿通孔。根据替代实施例，形成贯穿通孔56以延伸到衬底54中。

根据一些实施例，离散管芯52中不含有源器件，诸如晶体管和二极管。离散管芯52可以包括或可以不包括无源器件，诸如电容器、变压器、电感器、电阻器等。根据本公开的替代实施例，离散管芯52包括无源器件。例如，离散管芯52可以是IPD管芯，IPD管芯包括形成在离散管芯52中的电容器58(其可以是深沟槽电容器)。离散管芯52也可以是其中包括电阻器的IPD管芯。

离散管芯52可以充当桥接管芯(有时称为局部硅互连件(LSI))，并且可以包括衬底54上方的互连结构60。互连结构60还包括介电层和介电层中的金属线和通孔。介电层可以包括金属间介电(IMD)层。根据一些实施例，一些介电层由介电常数值(k值)低于3.8的低k介电材料形成，并且k值可以低于约3.0或约2.5。低k介电层可以由含碳低k介电材料、氢硅倍半硅氧烷(HSQ)、甲基硅倍半聚硅氧烷(MSQ)等形成。金属线和通孔的形成可以包括单镶嵌工艺和双镶嵌工艺。在离散管芯52的表面处形成接合结构62，诸如金属柱或金属焊盘。离散管芯52可以包括桥61，桥61包括金属线和通孔。桥61中的每个连接到两个接合结构，使得桥61可用于在后续工艺中电互连两个或更多个封装组件(诸如器件管芯)。

返回参考图4A，根据一些实施例，IVR管芯10和离散管芯52到RDL 46的接合可以通过焊料接合或金属对金属直接接合来执行。例如，可以通过焊料区域64执行接合。在接合之后，底部填充物66被分配到离散管芯52、IVR管芯10和它们相应的下层RDL 46之间的间隙中，然后被固化。根据一些实施例，底部填充物66可以包括基材以及基材中的填料颗粒，该基材可以包括聚合物、树脂、环氧树脂和/或类似物。填料颗粒可以是二氧化硅、氧化铝、氮化硼等的介电颗粒，并且可以具有球形。

图4D和图4E示出了另一个实施例，该实施例描述了在导电通孔49的侧壁上形成磁性材料51的另一种方法，使得磁性材料51包围并环绕导电通孔的整个侧壁。在图4D中，在图2所示的结构上方形成图案化掩模41(例如，光刻胶)。图案化掩模41被形成为覆盖导电通孔49的顶表面、导电通孔50的顶表面和侧壁以及RDL 46-2的顶表面和侧壁，同时使导电通孔49的侧壁暴露。然后，可以使用镀覆工艺、溅射工艺等来用磁性材料51涂覆并包围导电通孔49的整个侧壁。以这种方式，导电通孔49的顶表面不被任何磁性材料51覆盖。在图4E中，然后可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体工艺等)去除图案化掩模41。然后可以如图4A所示执行多个管芯与RDL 46的接合。

在图5中，分配密封体68以封装离散管芯52、IVR管芯10、导电通孔49和导电通孔50。密封体68填充相邻的导电通孔49、导电通孔50、IVR管芯10和离散管芯52之间的间隙。密封体68可以包括模塑化合物、模塑底部填充物、环氧树脂和/或树脂。当封装完成时，密封体68的顶表面高于导电通孔50的顶表面以及离散管芯52和IVR管芯10的顶表面。此外，密封体68的顶表面高于导电通孔49上方的磁性材料51的顶表面。密封体68可以包括基材以及基材中的填料颗粒，基材可以是聚合物、树脂、环氧树脂等。填料颗粒可以是二氧化硅、氧化铝、氮化硼等的介电颗粒，并且可以具有球形。

然后执行平坦化工艺，例如化学机械抛光(CMP)工艺或机械研磨工艺，以减薄密封体68、IVR管芯10和离散管芯52，直到露出导电通孔50的顶表面。此外，在平坦化工艺期间，导电通孔49上的磁性材料51的部分也被去除，留下磁性材料51的部分涂覆在导电通孔49的侧壁上，以及暴露导电通孔49的顶表面。磁性材料51包围并环绕导电通孔49的整个侧壁。导电通孔50和导电通孔49可替代地称为贯穿通孔，因为它们穿透密封体68。根据其中离散管芯52和IVR管芯10包括贯穿通孔(例如离散管芯50的贯穿通孔56)的一些实施例，贯穿通孔也通过平坦化工艺被暴露。

图6示出了根据一些实施例的介电层70的形成和图案化。介电层70可以是随后形成的重分布结构74(如图8所示)的部分。介电层70可以是或可以包括诸如聚合物的有机材料，其可以是光敏聚合物，诸如PBO、聚酰亚胺等。介电层70也可以由无机材料(诸如氧化硅、氮化硅等)形成或包括无机材料。介电层70可以使用诸如层压、涂覆(例如，旋涂)、化学气相沉积(CVD)等工艺形成。

使用可接受的光刻和蚀刻技术对介电层70进行图案化，以形成开口72，其中导电通孔49、导电通孔50和离散管芯52的贯穿通孔56通过开口72暴露。

图7和图8示出了在离散管芯52和IVR管芯10上方形成重分布结构74。根据一些实施例，重分布结构74包括介电层76A和介电层76A上方的介电层76B。介电层76A和介电层76B可以由不同的材料形成并且具有不同的厚度。例如，介电层76A中的每个或一些可以比介电层76B中的每个或一些厚。根据一些实施例，介电层76A由非光敏材料形成，诸如模制化合物、模制底部填充物、氧化硅、氮化硅等。另一方面，介电层76B可以由诸如PBO、聚酰亚胺等的光敏材料形成。根据替代实施例，介电层76A和76B都由光敏材料形成。介电层76A和76B可以使用诸如层压、涂覆(例如，旋涂)、化学气相沉积(CVD)、原子层沉积(ALD)等工艺形成。

RDL 78A形成在介电层76A中，并且RDL 78B形成在介层76B中。根据一些实施例，RDL 78A比RDL 78B更厚和/或更宽，并且可以用于长距离电布线，而RDL 78B可以用于短距离电布线。RDL 78A和78B可以包括铜等，并且电连接到导电通孔49、导电通孔50和离散管芯52的贯穿通孔56。在实施例中，RDL 78A和78B可以使用不同的工艺形成。例如，每个RDL 78A可以通过沉积晶种层来形成，之后将光刻胶放置在晶种层的顶部并以RDL 78A所需的图案进行图案化，然后可以使用例如镀覆工艺在光刻胶的图案化开口中形成导电材料(例如，铜等)。然后可以去除光刻胶并蚀刻晶种层，形成RDL 78A。每个RDL 78B可以通过镶嵌工艺形成。作为镶嵌工艺的示例，形成介电层76B，然后根据限定的光刻胶图案蚀刻介电层76B以形成开口。然后，在介电层76B的表面上和开口中共形地沉积铜晶种层，之后使用电镀步骤或沉积工艺在RDL 78B的开口中形成导电材料(例如，铜等)。然后执行平坦化工艺以去除任何过量的导电材料和晶种层。形成一些表面导电部件78BP，其可以是RDL 78B的部分，或者可以单独地形成凸块下金属(UBM)。根据一些实施例，RDL 78A和78B通过导电通孔49、导电通孔50和离散管芯52的贯穿通孔56电连接到重分布结构48。

在随后的工艺中，如图9所示，执行载体切换过程。在载体切换过程中，重分布结构74首先通过释放膜86附接到载体84。载体84由透明材料形成，并且可以是玻璃载体、陶瓷载体等。释放膜86可以由LTHC涂层材料形成。然后将载体40从重分布结构48上剥离。在剥离过程中，光束(可以是激光束)投射到释放膜42上，并且光束穿透透明载体40。由此，释放膜42被分解。载体40可以从释放膜42上取下，因此封装件100从载体40上剥离(拆卸)。

图10示出了根据一些实施例的UBM 88和导电连接器90的形成。UBM 88可以由镍、铜、钛或其多层形成或包括镍、铜和钛或其多层。然后在UBM88上形成导电连接器90。导电连接器90的形成可以包括将焊料球放置在UBM 88的暴露部分上，然后回流焊料球，因此导电连接器90是焊料区域。根据本公开的替代实施例，导电连接器90的形成包括执行镀覆工艺以形成焊料层，然后回流焊料层。导电连接器90还可以包括非焊料金属柱，或者可以具有包括金属柱和在非焊料金属支柱上的焊料帽的复合结构，其也可以通过镀覆形成。在整个描述中，释放膜86上方的结构被称为复合互连结构92。

参考图11A，多个封装组件94接合到复合互连结构92。图11B示出了当封装组件94是半导体管芯时示例封装组件94的详细视图。封装组件94可以形成在晶圆中，该晶圆可以包括不同的器件区域，这些器件区域在后续步骤中被分割以形成多个集成电路管芯。封装组件94可以根据适用的制造工艺进行处理以形成集成电路。例如，封装组件94包括半导体衬底152，诸如掺杂或未掺杂的硅，或绝缘体上半导体(SOI)衬底的有源层。半导体衬底152可以包括其他半导体材料，诸如：锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可以使用其他衬底，例如多层衬底或梯度衬底。半导体衬底152具有有源表面(例如，图11B中面朝上的表面)(有时称为前侧)，和非有源表面(如，图11B中面朝下的表面)(有时称为背侧)。

器件(由晶体管表示)154可以形成在半导体衬底152的前表面。器件154可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ILD)156在半导体衬底152的前表面上方。ILD 156围绕并可以覆盖器件154。ILD 156可以包括由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂磷硅酸盐玻璃、未掺杂硅酸盐玻璃(USG)等材料形成的一个或多个介电层。

导电插塞158延伸穿过ILD 156以电耦接和物理耦接器件154。例如，当器件154是晶体管时，导电插塞158可以耦接晶体管的栅极和源极/漏极区。取决于上下文，源极/漏极区可以单独或共同地指源极或漏极。导电插塞158可以由钨、钴、镍、铜、银、金、铝等或其组合形成。互连结构160位于ILD 156和导电插塞158上方。互连结构160互连器件154以形成集成电路。互连结构160可以通过例如ILD 156上的介电层中的金属化图案形成。金属化图案包括形成在一个或多个低k介电层中的金属线和通孔。互连结构160的金属化图案通过导电插塞158电耦接到器件154。

封装组件94还包括与外部连接的焊盘162，例如铝焊盘。焊盘162位于封装组件94的有源侧，诸如在互连结构160中和/或互连结构160上。一个或多个钝化膜164在封装组件94上，诸如在互连结构160和焊盘162的部分上。开口穿过钝化膜164延伸到焊盘162。管芯连接器166，诸如导电柱(例如，由诸如铜的金属形成)，延伸穿过钝化膜164中的开口，并物理耦接和电耦接到焊盘162中的相应焊盘。管芯连接器166可以通过例如镀覆等形成。管芯连接器166电耦接封装组件94的相应集成电路。

可选地，焊料区域(例如，焊料球或焊料凸块)可以设置在焊盘162上。焊料球可用于在封装组件94上执行芯片探针(CP)测试。可以对封装组件94执行CP测试，以确定封装组件94是否是已知良好管芯(KGD)。因此，只有为KGD的封装组件94经历后续处理并被封装，而CP测试失败的管芯不被封装。在测试之后，可以在随后的处理步骤中去除焊料区域。

介电层168可以(或可以不)在封装组件94的有源侧上，诸如在钝化膜164和管芯连接器166上。介电层168横向地密封管芯连接器166，并且介电层168横向地与封装部件94共端面。最初，介电层168可以掩埋管芯连接器166，使得介电层168的最顶表面位于管芯连接器166的最顶面之上。在焊料区域设置在管芯连接器166上的一些实施例中，介电层168也可以掩埋焊料区域。可选地，可以在形成介电层168之前去除焊料区域。

介电层168可以是诸如PBO、聚酰亚胺、BCB等的聚合物；诸如氮化硅等的氮化物；诸如氧化硅、PSG、BSG、BPSG等的氧化物；类似物或其组合。介电层168可以例如通过旋涂、层压、化学气相沉积(CVD)等形成。在一些实施例中，在封装组件94的形成期间，管芯连接器166通过介电层168暴露。在一些实施例中，管芯连接器166保持被掩埋，并在后续封装封装组件94的工艺期间被暴露。暴露管芯连接器166可以去除管芯连接器166上可能存在的任何焊料区域。

接下来，将底部填充物96分配到封装组件94和下面的复合互连结构92之间的间隙中。然后将封装组件94密封在密封体98中，密封体98可以包括模塑化合物、模塑底部填充物等。密封体98可以包括基材以及基材中的填料颗粒，基材可以是聚合物、树脂、环氧树脂等。填料颗粒可以是二氧化硅、氧化铝、氮化硼等的介电颗粒，并且可以具有球形。

在图12中，封装件100从载体84脱离(拆卸)。例如，可以通过将光束(其可以是激光束)投射到释放膜86上，并且光束穿透透明载体84来执行脱离。由此释放膜86被分解。载体84从释放膜86上取下，因此封装件100从载体84脱离(拆卸)。得到的封装件100如图12所示。然后将封装件100放置在带102上，带102可以固定在框架104上。根据一些实施例，封装件100在锯切工艺中被分割成具有彼此相同的结构的多个封装件(例如，封装件100A-100C)。根据替代实施例，在图13所示的过程之后执行锯切工艺。

图13示出了IVR管芯114、IPD管芯115和封装衬底106与封装件100的接合。IVR管芯114可以类似于先前在图4B中描述的IVR管芯10。IPD管芯115可以是电容器管芯、电感器管芯、电阻器管芯等。封装衬底106可以包括有机介电层，并且有时被称为有机封装衬底。封装衬底106也可以是包含芯的有芯封装衬底，或者可以是其中不具有芯的无芯封装衬底。例如，封装衬底106可以包括介电芯108和在其中的镀覆穿孔(PTH，其为导电管)110。此外，封装衬底106可以包括延伸穿过介电芯108的一个或多个PTH 111，其中PTH 111可以在结构和尺寸上与PTH 110类似。封装衬底106可以包括使用介电层和介电层内的导电布线层形成的布线结构32和34。布线结构32和34形成在介电芯108的相对侧上，并且可以在封装衬底106内提供附加的电布线。

根据替代实施例，封装衬底106处于未锯切的晶圆中，并通过晶圆对晶圆接合或管芯对晶圆接合(其中封装件100为管芯形式)接合到封装件100。根据替代实施例，封装衬底106是离散的衬底，并且通过管芯对管芯接合而接合到封装件100。封装衬底106中没有有源器件，诸如晶体管和二极管。可以通过焊料区域112实现接合。焊料区域112通过通过蒸发、电镀、印刷、焊料转移、球放置等工艺最初形成焊料层而形成。一旦在结构上形成了焊料层，就可以执行回流以将材料成形为期望的凸块形状。封装衬底106还可以包括导电连接器116，其可以是球栅阵列(BGA)连接器、焊球等。导电连接器116可以用于向封装件100输入电信号。导电连接器116可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或其组合。

封装衬底106包括PTH 111，其中磁性材料51包围并环绕PTH 111的整个外侧壁。以这种方式，磁性材料51设置在第一PTH 111的侧壁和介电芯108之间。

将底填充物118分配到封装衬底106和复合互连结构92之间的间隙中，诸如焊料区域112、IVR管芯114和IPD管芯115周围。此外，分配底部填充物118以设置在封装衬底106的侧壁上。根据一些实施例，底部填充物118可以包括基材以及基材中的填料颗粒，基材可以包括聚合物、树脂、环氧树脂和/或类似物。填料颗粒可以是二氧化硅、氧化铝、氮化硼等介电颗粒，并且可以具有球形。底部填充物118可以将IVR管芯114与封装衬底106物理隔离。

根据一些实施例，IVR管芯10和离散管芯52嵌入复合互连结构92中。IVR管芯10和离散管芯52电连接和信号连接到封装组件94。导电通孔49和环绕的磁性材料51共同形成电感器27。该电感器27嵌入在密封体68中，并与IVR管芯10相邻并电连接。通过导电连接器116输入的电信号通过重分布结构74传输到电感器27，其中该电信号经历第一电压调节。在第一电压调节之后，电信号进一步通过重分布结构48传输到IVR管芯10，其中电信号经历第二电压调节。这种双重调节导致在该电信号被传输到上面的多个封装组件94之前，信号有更好的电压调节。

此外，IVR管芯114电连接和信号连接到封装组件94。PTH 111和环绕的磁性材料51共同形成电感器28。该电感器28嵌入在介电芯108中，并电连接到IVR管芯114，其中电感器26设置在IVR管芯114下方。通过导电连接器116输入的电信号被传输到电感器28，其中该电信号经历第一电压调节。在第一电压调节之后，电信号进一步通过重分布结构74传输到IVR管芯114，其中电信号经历第二电压调节。这种双重调节导致在该电信号通过重分布结构48和重分布结构74传输到上面的多个封装组件94之前，信号有更好的电压调节。

通过形成包括导电通孔49的封装件100，导电通孔49具有涂覆有磁性材料51并被磁性材料51包围的侧壁，可以获得优势。导电通孔49和磁性材料51共同形成电感器27，该电感器27与IVR管芯10相邻并电连接。封装件100可以包括封装衬底106。封装衬底106的PTH111的外侧壁也可以由磁性材料51涂覆和包围。PTH 111和磁性材料51共同形成电感器28，该电感器28电连接到设置在PTH 111上方的IVR管芯114。本文公开的一个或多个实施例的有利特征可以允许经涂覆的导电通孔49和经涂覆的PTH 111作为电感器，以增强电压调节并改善封装件100的电性能。此外，设置在IVR管芯114下方的PTH 111允许对IVR管芯114进行更好的电压输入控制。

图14示出了根据替代实施例的封装件200。除非另有规定，否则本实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图13所示实施例中由相同工艺形成的相同部件。因此，在此可以不重复工艺步骤和适用材料。

图14中所示的封装件200与图1至图13中所示封装件100的不同之处在于，在IVR管芯10附近，没有侧壁由磁性材料51涂覆和包围的导电通孔49。例如，没有与IVR管芯10同层设置的电感器(诸如电感器27，见图13)。然而，封装件200包括设置在密封体68、IVR管芯10和离散管芯52下方的密封体168。密封体168设置在密封体68和重分布结构74之间。密封体168可以包括模塑化合物、模塑底部填充物、环氧树脂和/或树脂。密封体168可以包括基材以及基材中的填料颗粒，基材可以是聚合物、树脂、环氧树脂等。填料颗粒可以是二氧化硅、氧化铝、氮化硼等介电颗粒，并且可以具有球形。在一个实施例中，密封体68和密封体168可以由类似的材料且使用类似的工艺形成。

形成导电通孔149和导电通孔150以延伸穿过密封体168。导电通孔149和导电通孔150可以与导电通孔50、离散管芯52和IVR管芯10物理接触并将导电通孔50、离散管芯52和IVR管芯10电连接到重分布结构74。导电通孔149和导电通孔150可以使用与用于形成导电通孔50的工艺和材料类似的工艺和类似的材料来形成。例如，导电通孔149和导电通孔150的形成可以包括在密封体68、导电通孔50、IVR管芯10和离散管芯52上方沉积金属晶种层，以及形成图案化的镀覆掩模，通过该图案化的镀覆掩模暴露金属晶种层的一些部分。根据一些实施例，金属晶种层可以包括铜层、钛层和钛层上的铜层等。然后执行镀覆工艺以将金属材料(例如，铜等)镀覆到镀覆掩模中的开口中。镀覆工艺可以使用例如电化学镀覆工艺或无电镀工艺来执行。然后去除镀覆掩模，随后蚀刻金属晶种层的暴露部分以形成导电通孔149和导电通孔150。导电通孔149可以形成在IVR管芯10的贯穿通孔上方并与其物理接触，导电通孔150可以形成在离散管芯52的贯穿通孔56上方并与其物理接触。导电通孔150也形成在导电通孔50上方并与其接触。尽管图14中示出了两个导电通孔149，但可以在IVR管芯10上方形成任意数量的导电通孔149，并将其电连接到IVR管芯10。

形成磁性材料51以包围和环绕每个导电通孔149的整个侧壁。IVR管芯10和离散管芯52电连接和信号连接到封装组件94。导电通孔149和包围环绕每个导电通孔49的磁性材料51共同形成电感器29。该电感器29嵌入在密封体168中，并且电连接到设置在电感器28上方的IVR管芯10。通过导电连接器116输入的电信号通过重分布结构74传输到电感器29，其中该电信号经历第一电压调节。在第一电压调节之后，电信号进一步通过导电通孔149和IVR管芯10的贯穿通孔传输到IVR管芯10，其中电信号经历第二电压调节。这种双重调节使得在该电信号被传输到上面的多个封装组件94之前，信号有更好的电压调节。

通过形成包括导电通孔149的封装件200，导电通孔149具有被磁性材料51涂覆和包围的侧壁，可以获得优势。导电通孔149和磁性材料51共同形成电感器29，该电感器29电连接到IVR管芯10。电感器29嵌入在密封体168中，并设置在IVR管芯10下方并与IVR管芯10重叠，其中导电通孔149与IVR管芯10的贯穿通孔物理接触。本文公开的一个或多个实施例的有利特征可允许经涂覆的导电通孔149作为电感器，以增强电压调节并改善封装件100的电性能。此外，电感器29设置在IVR管芯10下方并与IVR管芯10重叠，允许对IVR管芯10进行更好的电压输入控制。

图15示出了根据替代实施例的封装件300。除非另有规定，否则本实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图14所示实施例中由相同工艺形成的相同部件。因此，在此可以不重复工艺步骤和适用材料。

图15中所示的封装件300与图14中所示封装件200的不同之处在于，封装件300还包括附加PTH 111，其中磁性材料51包围并环绕附加PTH 111的整个外侧壁。以这种方式，磁性材料51设置在PTH 111的侧壁和介电芯108之间。附加PTH 111和环绕的磁性材料51共同形成电感器30。IVR管芯114电连接和信号连接到封装组件94。该电感器30嵌入在介电芯108中，并通过IVR管芯114的贯穿通孔和布线结构32电连接到IVR管芯114，其中电感器30设置在IVR管芯114下方并与IVR管芯114重叠。布线结构32的导电布线层可以与IVR管芯114的贯穿通孔物理接触。通过导电连接器116输入的电信号被传输到电感器30，其中该电信号经历第一电压调节。在第一电压调节之后，电信号进一步通过布线结构32和IVR管芯114的贯穿通孔传输到IVR管芯114，其中电信号经历第二电压调节。这种双重调节使得在该电信号通过重分布结构48和重分布结构74传输到上面的多个封装组件94之前，信号有更好的电压调节。

作为形成封装件300的结果，该封装件300包括被磁性材料51涂覆和包围的封装衬底106的附加PTH 111的外侧壁，可以获得优势。附加PTH 111和磁性材料51共同形成电感器30，其电连接到IVR管芯114。本文公开的一个或多个实施例的有利特征可以允许经涂覆的附加PTH 111作为电感器，以增强电压调节并改善封装件300的电性能。此外，设置在IVR管芯114下方并与IVR管芯114重叠的附加PTH 111允许对IVR管芯114进行更好的电压输入控制。

图16A示出了根据替代实施例的封装件400。除非另有规定，否则本实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图13所示实施例中由相同工艺形成的相同部件。因此，在此可以不重复工艺步骤和适用材料。

图16A中所示的封装件400与图1至图13中所示封装件100的不同之处在于，在IVR管芯10附近，没有侧壁被磁性材料51涂覆并包围的导电通孔49。例如，没有与IVR管芯10同层设置的电感器(诸如电感器27，见图13)。然而，封装件400包括延伸穿过封装衬底106的介电芯108的贯穿通孔35和贯穿通孔36。封装件400还包括线圈结构33(随后也称为RDL线圈)，该线圈结构33嵌入布线结构34中并与贯穿通孔35和36重叠。RDL线圈33电连接到贯穿通孔35和36。RDL线圈33以及贯穿通孔35和36可以由导电金属(诸如铜等)形成。在实施例中，底部填充物118可以将IVR管芯114与封装衬底106物理隔离。

RDL线圈33以及贯穿通孔35和36共同形成电感器31。电感器31也可以称为空气电感器，因为在RDL线圈33的线圈之间没有由铁磁材料制成的磁芯。相反，RDL线圈33线圈嵌入布线结构34的介电层中。该电感器31电连接到设置在电感器31上方的IVR管芯114。如从图16B所示的电感器31的侧视图所示，贯穿通孔35用作电感器31的电信号输出，而贯穿通孔36用作电感器31的电信号输入。通过导电连接器116输入的施加信号被传输到电感器31，其中该电信号经历第一电压调节。在第一电压调节之后，电信号进一步通过重分布结构74传输到IVR管芯114，其中电信号经历第二电压调节。这种双重调节使得在该电信号通过重分布结构74传输到上面的多个封装组件94之前，信号有更好的电压调节。

通过形成包括RDL线圈33以及贯穿通孔35和36的封装件400以共同形成电感器31，可以获得优势。RDL线圈33嵌入布线结构34中，电感器31设置在IVR管芯114下方。本文公开的一个或多个实施例的有利特征可以允许RDL线圈33以及贯穿通孔35和36作为电感器，以增强电压调节并改善封装件400的电性能。此外，设置在IVR管芯114下方的电感器31允许对IVR管芯114进行更好的电压输入控制。

图17示出了根据替代实施例的封装件500。除非另有规定，否则本实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图16B所示实施例中由相同工艺形成的相同部件。因此，在此可以不重复工艺步骤和适用材料。

图17中所示的封装件500与图16A中所示封装件400的不同之处在于，包括贯穿通孔35和贯穿通孔36的电感器31以及线圈结构33(随后也称为RDL线圈)设置在IVR管芯114的正下方并与IVR管芯114重叠。RDL线圈33嵌入布线结构34的介电层中，并电连接到贯穿通孔35和36。

电感器31使用IVR管芯114的贯穿通孔和布线结构32电连接到IVR管芯114。IVR管芯114的贯穿通孔与布线结构32的导电布线层物理接触。贯穿通孔35用作电感器31的电信号输出，而贯穿通孔36用作电感器31的电信信号输入。通过导电连接器116输入的施加信号被传输到电感器31，其中该电信号经历第一电压调节。在第一电压调节之后，电信号进一步通过布线结构32和IVR管芯114的电信号通孔传输到IVR管芯114，其中电信号经历第二电压调节。这种双重调节使得在该电信号通过重分布结构74传输到上面的多个封装组件94之前，信号有更好的电压调节。

通过封装件500形成有包括RDL线圈33以及贯穿通孔35和36以共同形成电感器31，可以获得优势。RDL线圈33嵌入布线结构34中，并且电感器31电连接到IVR管芯114，IVR管芯114设置在第一电感器34上方并与电感器31重叠。本文公开的一个或多个实施例的有利特征可以允许RDL线圈33和贯穿通孔35和36作为电感器，以增强电压调节并改善封装500的电性能。此外，设置在IVR管芯114下方并与IVR管芯114重叠的电感器31允许对IVR管芯114进行更好的电压输入控制。

图18示出了根据替代实施例的封装件600。除非另有规定，否则本实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图13所示实施例中由相同工艺形成的相同部件。因此，在此可以不重复工艺步骤和适用材料。

图18中所示的封装件600与图1至图13中所示封装件100的不同之处在于，在IVR管芯10附近，没有侧壁被磁性材料51涂覆和包围的导电通孔49。例如，没有与IVR管芯10同层设置的电感器(诸如电感器27，见图13)。然而，封装件600包括嵌入在重分布结构74的介电层76A中的线圈结构37(随后也称为RDL线圈)。线圈结构37在重分布结构74的形成过程中(先前在图7和图8中描述)形成，并且使用与RDL 78A的形成中使用的材料和工艺相同的材料和工艺形成。

嵌入介电层76A中的RDL线圈37形成电感器38。电感器38也可以称为空气电感器，因为在RDL线圈37的线圈之间没有由铁磁材料制成的磁芯。相反，RDL线圈37嵌入重分布结构74的介电层中。该电感器38电连接到IVR管芯10，IVR管芯10设置在电感器38上方并与电感器38重叠。RDL线圈37使用IVR管芯10中的贯穿通孔和重分布结构74的介电层70中的导电通孔电连接到IVR管芯10。通过导电连接器116输入的施加信号被传输到电感器38，其中该电信号经历第一电压调节。在第一电压调节之后，电信号进一步通过IVR管芯10的贯穿通孔传输到IVR管芯10，其中电信号经历第二电压调节。这种双重调节使得在该电信号通过重分布结构48传输到上面的多个封装组件94之前，信号有更好的电压调节。

通过形成包括电感器38的封装600，电感器38包括RDL线圈37，可以获得优势。RDL线圈37嵌入重分布结构74的介电层76A中，并设置在IVR管芯10的下方并与IVR管芯10重叠。本文公开的一个或多个实施例的有利特征可允许RDL线圈37作为电感器，以增强电压调节并改善封装600的电性能。此外，设置在IVR管芯10下方的电感器37允许对IVR管芯10进行更好的电压输入控制。

图19示出了根据替代实施例的封装件700。除非另有规定，否则本实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图18所示实施例中由相同工艺形成的相同部件。因此，在此可以不重复工艺步骤和适用材料。

图19中所示的封装件700可以与图14中所示的封装件200类似，因为在IVR管芯10附近，没有侧壁被磁性材料51涂覆并包围的导电通孔49。例如，没有与IVR管芯10同层设置的电感器(如电感器27，见图13)。封装件700包括设置在密封体68、IVR管芯10和离散管芯52下方的密封体168。密封体168设置在密封体68和重分布结构74之间。

导电通孔149和导电通孔150形成为延伸穿过密封体168。导电通孔149和导电通孔150可以与导电通孔50、离散管芯52和IVR管芯10物理接触并电连接到重分布结构74。导电通孔149可以形成在IVR管芯10的贯穿通孔上方并与其物理接触，导电通孔150可以形成在离散管芯52的贯穿通孔56上方并与其物理接触。导电通孔150也形成在导电通孔50上方并与导电通孔50接触。尽管图19中示出了两个导电通孔149，但可以在IVR管芯10上方形成任意数量的导电通孔149并将其电连接到IVR管芯10。

磁性材料51被形成为环绕并包围每个导电通孔149的整个侧壁。IVR管芯10和离散管芯52通过重分布结构48电连接和信号连接到封装组件94。导电通孔149和环绕围绕每个导电通孔49的磁性材料51共同形成电感器29。该电感器29嵌入在密封体168中，并且电连接到设置在电感器29上方并与电感器29重叠的IVR管芯10。

封装件700还包括嵌入重分布结构74的介电层76A中的线圈结构37(随后也称为RDL线圈)。RDL线圈37在重分布结构74的形成过程中(之前在图7和图8中描述)形成，并且使用与RDL 78A的形成中使用的材料和工艺相同的材料和工艺形成。

嵌入介电层76A中的RDL线圈37形成电感器38。电感器38也可以称为空气电感器，因为在RDL线圈37的线圈之间没有由铁磁材料制成的磁芯。相反，RDL线圈37嵌入重分布结构74的介电层中。电感器38设置在电感器29下方并与电感器29重叠，并且电感器29和电感器38彼此电连接。以此方式，RDL线圈37使用IVR管芯10中的贯穿通孔和电感器29电连接到IVR管芯10。通过导电连接器116输入的施加信号被传输到电感器38，其中该电信号经历第一电压调节。在第一电压调节之后，电信号被进一步传输到电感器29，其中该电信号经历第二电压调节。在第二电压调节之后，使用IVR管芯10的贯穿通孔将双重调节的电信号传输到IVR管芯10，在此电信号经历第三电压调节。这种三重调节使得在该电信号通过重分布结构48传输到上面的多个封装组件94之前，信号有更好的电压调节。在实施例中，电感器38被配置为使得RDL线圈37的线圈具有低于40mΩ的直流电阻。为了实现该较低的直流电阻，RDL线圈37还物理连接和电连接到延伸穿过密封体168的至少一个导电通孔150，其中至少一个导电通孔150与导电通孔149相邻，并且设置在电感器38上方并与电感器38重叠。至少一个导电通孔150与延伸穿过密封体68的导电通孔50物理接触和电接触。因此，电感器38通过至少一个导电通孔150和导电通孔50电连接到重分布结构48。在实施例中，电感器38被配置为使得来自重分布结构74的介电层76A的交流电阻低于90Ω。

通过形成延伸穿过密封体168的至少一个导电通孔150和延伸穿过密封体68的导电通孔50，导电通孔50与至少一个导电通孔150物理接触和电接触，可以获得优势。电感器38通过至少一个导电通孔150和导电通孔50电连接到重分布结构48，从而允许RDL线圈37的线圈的直流电阻降低到低于40mΩ。

进一步参考图19，封装件700还可以可选地包括PTH 111和环绕的磁性材料51，以共同形成电感器28(先前在图13中描述)。该电感器28嵌入在介电芯108中，并电连接到IVR管芯114，其中电感器28设置在IVR管芯114下方。

通过形成包括导电通孔149的封装件700，导电通孔149具有涂覆有磁性材料51并被磁性材料51包围的侧壁，可以获得优势。导电通孔149和磁性材料51共同形成电感器29，该电感器29电连接到IVR管芯10。电感器29嵌入在密封体168中，并设置在IVR管芯10下方并与IVR管芯10重叠，其中导电通孔149与IVR管芯10的贯穿通孔物理接触。此外，封装件700还包括电感器38，该电感器38包括RDL线圈37，其中电感器28设置在电感器29下方并与电感器29重叠。RDL线圈37嵌入重分布结构74的介电层76A中，并且还设置在IVR管芯10下方并与IVR管芯10重叠。电感器38和电感器29彼此电连接。本文公开的一个或多个实施例的有利特征可允许电感器29和38增强电压调节并改善封装700的电性能。此外，电感器29和38设置在IVR管芯10下方并与IVR管芯10重叠，从而允许对IVR管芯10进行更好的电压输入控制。

根据一个实施例，一种形成电感器的方法包括：在衬底上形成第一重分布结构；形成位于第一重分布结构上方并且电连接到第一重分布结构的第一导电通孔；在第一导电通孔的顶表面和侧壁上方沉积第一磁性材料；将第一管芯和第二管芯耦接到第一重分布结构；将第一管芯、第二管芯和第一导电通孔密封在密封体中；以及平坦化密封体和第一磁性材料以暴露第一导电通孔的顶表面，同时第一磁性材料的剩余部分保留在第一导电通孔的侧壁上，其中，第一导电通孔和第一磁性材料的剩余部分提供电感器。在一个实施例中，第一磁性材料包括钴锆钽(CoZrTa)。在一个实施例中，方法还包括：形成位于第一导电通孔上方并且电耦接到第一导电通孔的第二重分布结构；以及将第三管芯耦接到第二重分布结构，其中，第二重分布结构设置在第三管芯和第一管芯之间。在一个实施例中，第一管芯和第三管芯是集成电压调节器(IVR)管芯。在一个实施例中，该方法还包括：将封装衬底耦接到第二重分布结构，其中，封装衬底通过第二重分布结构电连接到第三管芯。在一个实施例中，封装衬底包括：介电芯，镀覆穿孔(PTH)，延伸穿过介电芯；以及第二磁性材料，在PTH的外侧壁上方延伸。在一个实施例中，第一磁性材料与第二磁性材料相同。

根据一个实施例，一种结构包括：第一重分布结构；第一管芯，位于第一重分布结构上方；第二重分布结构，位于第一管芯上方并且电耦接到第一管芯；电感器，设置在第一重分布结构和第二重分布结构之间，其中电感器包括第一磁性材料；以及第一导电通孔，其中在平面图中第一磁性材料包围第一导电通孔的整个侧壁；以及第二管芯，耦接到第一重分布结构；以及封装衬底，耦接到第一重分布结构，其中，第二管芯设置在封装衬底和第一重分布结构之间。在一个实施例中，第一导电通孔与第一管芯相邻，并且其中，第一导电通孔物理接触第一重分布结构和第二重分布结构并且电连接到第一重分布结构和第二重分布结构。在一个实施例中，第一导电通孔设置在第一管芯下方并且与第一管芯重叠，并且其中，第一导电通孔与第一管芯的贯穿通孔物理接触。在一个实施例中，第一磁性材料包括钴锆钽(CoZrTa)。在一个实施例中，封装衬底包括：介电芯，第一镀覆穿孔(PTH)，延伸穿过介电芯；以及第二磁性材料，在第一PTH的外侧壁上方延伸，其中，第一PTH通过第一重分布结构电连接到第二管芯。在一个实施例中，封装衬底还包括：第二镀覆穿孔(PTH)，延伸穿过介电芯，其中，第二磁性材料覆盖第二PTH的侧壁，并且其中，第二PTH设置在第二管芯下方并且与第二管芯重叠。

根据一个实施例，一种结构包括：第一重分布结构；第一管芯，耦接到第一重分布结构；封装衬底，耦接到第一重分布结构，其中，第一管芯设置在封装衬底和第一重分布结构之间，封装衬底包括：芯；第一布线结构，位于芯的顶表面上；第二布线结构，位于芯的底表面上；和电感器，电感器包括延伸穿过芯的第一通孔；以及嵌入在第二布线结构中的线圈结构，其中，线圈结构通过第一贯穿通孔、第一布线结构和第一重分布结构电连接到第一管芯，其中，第一管芯是集成电压调节器管芯，并且其中，第一管芯与线圈结构和第一贯穿通孔重叠。在一个实施例中，该结构还包括设置在封装衬底的侧壁上的底部填充物。在一个实施例中，结构还包括延伸穿过芯的第二贯穿通孔和第三贯穿通孔，第二贯穿通孔和第三贯穿通孔电连接到线圈结构。在一个实施例中，线圈结构与第二通孔和第三通孔重叠。在一个实施例中，第一管芯的第四贯穿通孔与第一布线结构物理接触。在一个实施例中，该结构还包括：第二管芯，位于第一重分布结构上方；以及封装组件，位于第二管芯上方并且耦接到第二管芯，其中第二管芯是集成电压调节器管芯。在一个实施例中，该结构还包括设置在第一管芯和封装衬底之间的底部填充物，底部填充物将第一管芯与封装衬底物理隔离。

上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种形成电感器的方法，包括：

在衬底上形成第一重分布结构；

形成位于所述第一重分布结构上方并且电连接到所述第一重分布结构的第一导电通孔；

在所述第一导电通孔的顶表面和侧壁上方沉积第一磁性材料；

将第一管芯和第二管芯耦接到所述第一重分布结构；

将所述第一管芯、所述第二管芯和所述第一导电通孔密封在密封体中；以及

平坦化所述密封体和所述第一磁性材料以暴露所述第一导电通孔的所述顶表面，同时所述第一磁性材料的剩余部分保留在所述第一导电通孔的侧壁上，其中，所述第一导电通孔和所述第一磁性材料的所述剩余部分提供电感器。

2.根据权利要求1所述的方法，其中，所述第一磁性材料包括钴锆钽。

3.根据权利要求1所述的方法，还包括：

形成位于所述第一导电通孔上方并且电耦接到所述第一导电通孔的第二重分布结构；以及

将第三管芯耦接到所述第二重分布结构，其中，所述第二重分布结构设置在所述第三管芯和所述第一管芯之间。

4.根据权利要求3所述的方法，其中，所述第一管芯和所述第三管芯是集成电压调节器管芯。

5.根据权利要求3所述的方法，还包括：

将封装衬底耦接到所述第二重分布结构，其中，所述封装衬底通过所述第二重分布结构电连接到所述第三管芯。

6.根据权利要求5所述的方法，其中，所述封装衬底包括：

介电芯，

镀覆穿孔，延伸穿过所述介电芯；以及

第二磁性材料，在所述镀覆穿孔的外侧壁上方延伸。

7.根据权利要求6所述的方法，其中，所述第一磁性材料与所述第二磁性材料相同。

8.一种具有电感器的封装件，包括：

第一重分布结构；

第一管芯，位于所述第一重分布结构上方；

第二重分布结构，位于所述第一管芯上方并且电耦接到所述第一管芯；

电感器，设置在所述第一重分布结构和所述第二重分布结构之间，其中所述电感器包括：

第一磁性材料；和

第一导电通孔，其中，在平面图中所述第一磁性材料包围所述第一导电通孔的整个侧壁；和

第二管芯，耦接到所述第一重分布结构；以及

封装衬底，耦接到所述第一重分布结构，其中，所述第二管芯设置在所述封装衬底和所述第一重分布结构之间。

9.根据权利要求8所述的封装件，其中，所述第一导电通孔与所述第一管芯相邻，并且其中，所述第一导电通孔物理接触所述第一重分布结构和所述第二重分布结构并且电连接到所述第一重分布结构和所述第二重分布结构。

10.一种具有电感器的封装件，包括：

第一重分布结构；

第一管芯，耦接到所述第一重分布结构；

封装衬底，耦接到所述第一重分布结构，其中，所述第一管芯设置在所述封装衬底和所述第一重分布结构之间，所述封装衬底包括：

芯；

第一布线结构，位于所述芯的顶表面上；

第二布线结构，位于所述芯的底表面上；和

电感器，所述电感器包括：

第一贯穿通孔，延伸穿过所述芯；和

线圈结构，嵌入在所述第二布线结构中，其中，所述线圈结构通过所述第一贯穿通孔、所述第一布线结构和所述第一重分布结构电连接到所述第一管芯，其中，所述第一管芯是集成电压调节器管芯，并且其中，所述第一管芯与所述线圈结构和所述第一贯穿通孔重叠。