CN117177554A - 电子器件、芯片、电路板和电子设备 - Google Patents
电子器件、芯片、电路板和电子设备 Download PDFInfo
- Publication number
- CN117177554A CN117177554A CN202210562610.5A CN202210562610A CN117177554A CN 117177554 A CN117177554 A CN 117177554A CN 202210562610 A CN202210562610 A CN 202210562610A CN 117177554 A CN117177554 A CN 117177554A
- Authority
- CN
- China
- Prior art keywords
- layer
- electronic device
- metal layer
- dielectric layer
- adhesion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 198
- 239000002184 metal Substances 0.000 claims abstract description 198
- 239000000463 material Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000003860 storage Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 463
- 239000011229 interlayer Substances 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 24
- 238000004891 communication Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 14
- 239000000523 sample Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- LAHWLEDBADHJGA-UHFFFAOYSA-N 1,2,4-trichloro-5-(2,5-dichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=CC(Cl)=C(Cl)C=2)Cl)=C1 LAHWLEDBADHJGA-UHFFFAOYSA-N 0.000 description 1
- PQHZWWBJPCNNGI-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,5-dichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=CC(Cl)=CC=2Cl)Cl)=C1 PQHZWWBJPCNNGI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Abstract
本申请提供一种电子器件、芯片、电路板和电子设备，涉及半导体技术领域，可以利用黏附层，提高第一金属层与介电层的层间结合力。该电子器件包括衬底，依次层叠设置在衬底上介电层、黏附层、以及第一金属层；所述黏附层的材料包括所述第一金属层的材料的至少一种元素和所述介电层的材料的至少一种元素。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种电子器件、芯片、电路板和电子设备。
背景技术
芯片和电路板的整个生产过程中，需要在不同的生产流程下对芯片和电路板进行作业，这就使得在生产的过程中，需要不断搬运芯片和电路板。
而若芯片和电路板中的金属层和介电层之间的层间结合较弱，则在搬运过程中，可能导致金属层与介电层断开，影响芯片和电路板中器件的稳定性，存在产品合格率低的问题。
发明内容
本申请提供一种电子器件、芯片、电路板和电子设备，可以利用黏附层，提高第一金属层与介电层的层间结合力。
第一方面，本申请提供一种一种电子器件，该电子器件包括衬底，依次层叠设置在衬底上介电层、黏附层、以及第一金属层。黏附层的材料包括第一金属层的材料的至少一种元素和介电层的材料的至少一种元素。其中，第一金属层和介电层可以是一层，也可以是多层。
本申请通过在介电层与第一金属层之间设置黏附层，以使得形成介电层后，先生长黏附层，再生长第一金属层。并且，由于黏附层的材料包括第一金属层的材料的元素和介电层的材料的元素，因此，黏附层的化学性质和物理性质均介于第一金属层与介电层的化学性质和物理性质之间，从而使得黏附层的层间结合能力介于第一金属层与介电层之间。具体的，金属层的表面通常为结晶状态，表面凹凸不平，平坦度较低；介电层的表面通常是无定型的形态，表面较光滑，平坦度较高。这使得金属层与介电层之间具有较多间隙，二者的层间结合力较弱。而黏附层的表面平坦度介于第一金属层的平坦度与介电层的平坦度之间，可以填补第一金属层表面的缝隙，以使得第一金属层与黏附层之间的粘附性以及介电层与黏附层之间的粘附性，均大于第一金属层与介电层的粘附性，从而提高电子器件的稳定性。
例如，第一金属层的材料包括钨、钼、铝中的至少一种；介电层的材料包括二氧化硅、氮化硅、多晶硅、非晶硅中的至少一种；黏附层的材料包括氮化钛、硅化钨、碳氮化钨中的至少一种。
在一些可能实现的方式中，黏附层的热膨胀系数介于介电层的热膨胀系数与第一金属层的热膨胀系数之间。以解决因第一金属层的金属材料的热膨胀系数，与介电层的材料的热膨胀系数相差较大，导致在制备芯片或电路板的过程中，存在第一金属层受热易变形、产生空穴的问题，提高电子器件的稳定性。
在一些可能实现的方式中，在第一金属层为多层的情况下，黏附层的介电常数小于介电层的介电常数，以避免因在相邻第一金属层之间增加黏附层，导致相邻第一金属层之间的寄生电容升高，影响电子器件的性能。
在一些可能实现的方式中，每层第一金属层和与其相邻的介电层之间，均设置有黏附层。可以利用黏附层填补第一金属层表面的缝隙，以使得第一金属层与黏附层之间的粘附性以及介电层与黏附层之间的粘附性，均大于第一金属层与介电层的粘附性，从而提高电子器件的稳定性。
在一些可能实现的方式中，黏附层与介电层的刻蚀选择比，大于介电层与第一金属层的刻蚀选择比。由于黏附层与介电层的刻蚀选择比较大，因此，在回刻介电层时，黏附层的图案不会受到刻蚀材料的影响，进而可以利用黏附层作为刻蚀阻挡层，来保护第一金属层不被刻蚀材料刻蚀，避免形成第一金属层被侧掏或与介电层分层、过孔角度倾斜的情况，避免电子器件失效。
例如，电子器件还包括第一过孔，第一过孔贯穿黏附层和介电层；相邻第一金属层通过第一过孔电连接。
又例如，电子器件为存储器单元，电子器件还包括第二过孔，第二过孔贯穿第一金属层、黏附层和介电层；电子器件还包括设置于第二过孔中的存储膜层和第二金属层，存储膜层与第一金属层、黏附层和介电层的侧壁贴合，第二金属层设置于存储膜层构成的贯穿槽中。相较于相关技术。先形成具有横向沟槽和纵向沟槽的介电层，再在横向沟道和纵向沟槽中依次填充存储膜层和金属层的存储器单元，其在横向沟槽中，金属层的侧面、以及朝向和背离衬底的表面均设置有存储膜层，导致相关技术的存储器单元的电阻增大。而本申请可以先形成第一金属层和介电层的堆叠结构，再纵向刻蚀出第二过孔，并依次在第二过孔中填充存储膜层和第二金属层。在存储器单元的尺寸相同的情况下，第二金属层与存储膜层接触的面积降低，存储器单元的电阻减小。
第二方面，本申请提供一种芯片，所述芯片包括裸片和用于承载所述裸片的封装基板，该裸片包括第一方面所述的电子器件。
第二方面的实现方式与第一方面任意一种实现方式相对应。第二方面的实现方式所对应的技术效果可参见上述第一方面以及第一方面的任意一种实现方式所对应的技术效果，此处不再赘述。
第三方面，本申请提供一种电路板，该电路板包括电路板本体和元器件，该电路板本体包括第一方面所述的电子器件。
第三方面的实现方式与第一方面任意一种实现方式相对应。第三方面的实现方式所对应的技术效果可参见上述第一方面以及第一方面的任意一种实现方式所对应的技术效果，此处不再赘述。
第四方面，本申请提供一种电子设备，该电子设备包括第二方面所述的芯片和第三方面所述的电路板，芯片设置于电路板上。
第四方面的实现方式与第二方面或者第三方面任意一种实现方式相对应。第四方面的实现方式所对应的技术效果可参见上述第二方面、第三方面以及第二方面和第三方面的任意一种实现方式所对应的技术效果，此处不再赘述。
附图说明
图1a为本申请实施例提供的手机与音箱之间的交互示意图；
图1b为本申请实施例提供的电路板与芯片的结构示意图；
图2a为本申请实施例提供的电子器件的一种结构示意图；
图2b为相关技术提供的利用探针对第一金属层和介电层进行测试的示意图；
图2c为图2b中分开第一金属层与介电层所需的力的大小的示意图；
图2d为相关技术提供的利用探针对第一金属层、黏附层和介电层进行测试的示意图；
图2e为图2d中分开第一金属层与介电层所需的力的大小的示意图；
图3a为本申请实施例提供的电子器件的另一种结构示意图；
图3b为本申请实施例提供的电子器件的又一种结构示意图；
图4a为本申请实施例提供的电子器件的又一种结构示意图；
图4b为本申请实施例提供的电子器件的又一种结构示意图；
图5为本申请实施例提供的电子器件的又一种结构示意图；
图6a为本申请实施例提供的电子器件的又一种结构示意图；
图6b为本申请实施例提供的电子器件的又一种结构示意图；
图6c为本申请实施例提供的电子器件的又一种结构示意图；
图6d为本申请实施例提供的电子器件的又一种结构示意图；
图7为相关技术提供的在电子器件中形成过孔的结构示意图；
图8为本申请实施例提供的在电子器件中形成第一过孔的结构示意图；
图9a为本申请实施例提供的在电子器件中形成第二过孔的结构示意图；
图9b为相关技术提供的在电子器件应用于存储器单元的结构示意图；
图10a为本申请实施例提供的存储器单元的制备过程图；
图10b为本申请实施例提供的存储器单元的制备过程图；
图10c为本申请实施例提供的存储器单元的制备过程图；
图10d为本申请实施例提供的存储器单元的制备过程图。
附图标记：
101-PCB；102-芯片；103-底板PCB；10-衬底；11-第一金属层；12-黏附层；13-介电层；14-存储膜层；15-第二金属层；16-刻蚀阻挡层；17-金属层。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书实施例和权利要求书及附图中的术语“第一”、“第二”等仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“安装”、“连接”、“相连”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或者一体地连接；可以是直接连接，也可以是通过中间媒介间接，也可以是两个元件内部的连通。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。“上”、“下”、“左”、“右”等仅用于相对于附图中的部件的方位而言的，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中的部件所放置的方位的变化而相应地发生变化。
本申请实施例提供一种电子设备，该电子设备可以是手机、电脑、平板电脑、个人数字助理(personal digital assistant，简称PDA)、智能穿戴式设备、智能家居设备等包括芯片或者电路板的设备，本申请实施例对此不作限定。为了方便说明，下文以电子设备为手机和智能家居设备进行举例说明。
手机和智能家居设备在工作时，均需依赖芯片和/或电路板上集成的电路，以实现通信、控制等工作。该电路板可以是印制电路板(printed circuit board)。
例如，智能家居设备可以包括冰箱、音箱、电视等。如图1a所示，以智能家居设备为音箱为例，手机包括控制电路和第一通信模块。音箱包括第二通信模块。手机可以先与音箱建立通信连接，其过程可以是：手机通过控制电路和第一通信模块向第二通信模块发送通信请求，等待音箱确认；音箱收到手机发送的通信请求后，响应手机的通信请求，通过第二通信模块向第一通信模块发送通信请求，手机与音箱建立通信连接。之后，手机即可通过控制电路控制音箱工作，例如，手机可以通过控制电路控制音箱的声音大小。
如图1b所示，上述第一通信模块和第二通信模块可以通过模组PCB101和/或芯片102中的电路实现。以第一通信模块包括模组PCB101和芯片102为例，第一通信模块的模组PCB101可以设置于底板PCB103上，与底板PCB103上的控制电路电连接。第一通信模块的芯片102可以设置于模组PCB101上，与模组PCB101电连接。底板PCB103上的控制电路可以通过第一通信模块的模组PCB101和芯片102与音箱建立通信连接，并控制音箱工作。
芯片102包括裸片和封装基板，裸片设置于封装基板上，裸片包括电子器件；模组PCB101和底板PCB103均包括电路板本体和元器件，电路板本体包括电子器件。电子器件包括层叠设置的金属层和介电层。通过设计，芯片中的金属层和绝缘层可以构成集成电路；模组PCB101和底板PCB103上集成的器件可以利用金属层作为走线，实现器件之间的互联。
而采用现有的沉积工艺，例如化学气相沉积(chemical vapor deposition，CVD)、或原子层沉积(atomic layer deposition，ALD)等工艺，在介电层上生长金属层时，金属层的附着力较差，导致介电层与生长在介电层上的金属层之间的层间结合力较弱。在搬运芯片或电路板时，容易导致金属层与介电层之间断开，影响芯片和电路板中器件的稳定性，存在产品合格率低的问题。
基于此，本申请实施例提供一种电子器件，该电子器件包括第一金属层和介电层，通过在第一金属层与介电层之间增加黏附层，以提高第一金属层、黏附层和介电质的总体粘附性。
下面结合附图，对该电子器件的结构进行详细说明。
如图2a所示，该电子器件包括衬底10，依次层叠设置在衬底10上的介电质13、黏附层12、以及第一金属层11。也可以说，在任一介电层13与设置于该介电层13背离衬底10侧的一层第一金属层11之间，设置有黏附层12。黏附层12的材料包括第一金属层11的材料的至少一种元素和介电层13的材料的至少一种元素。
本申请通过在介电层13与第一金属层11之间设置黏附层12，以使得形成介电层13后，先生长黏附层12，再生长第一金属层11。并且，由于黏附层12的材料包括第一金属层11的材料的元素和介电层13的材料的元素，因此，黏附层12的化学性质和物理性质均介于第一金属层11与介电层13的化学性质和物理性质之间，从而使得黏附层12的层间结合能力介于第一金属层11与介电层13之间。具体的，金属层的表面通常为结晶状态，表面凹凸不平，平坦度较低；介电层的表面通常是无定型的形态，表面较光滑，平坦度较高。这使得金属层与介电层之间具有较多间隙，二者的层间结合力较弱。而黏附层12的表面平坦度介于第一金属层11的平坦度与介电层13的平坦度之间，可以填补第一金属层11表面的缝隙，以使得第一金属层11与黏附层12之间的粘附性以及介电层13与黏附层12之间的粘附性，均大于第一金属层11与介电层13的粘附性，从而提高电子器件的稳定性。
图2b示出了第一金属层11与介电层13之间不包括黏附层12时，沿第一金属层11指向介电层13的方向，将探针垂直扎进第一金属层11和介电层13的叠层，以测试分开第一金属层11与介电层13所需的力的大小。
表1示出了第一金属层为钨(W)，介电层13的材料分别为二氧化硅(SiO2)、SiO1.88N0.15、SiO1.24N0.63、氮化硅(Si3N4)、硅(Si)、时，分开第一金属层11与介电层13所需的能量的大小。
表1
图2c示出了第一金属层11与介电层13之间不包括黏附层12时，两种不同形状的探针沿第一金属层11指向介电层13的方向垂直扎进第一金属层11，并沿垂直于第一金属层11指向介电层13的方向移动的距离，与分开第一金属层11与介电层13所需的力的大小的关系。其中，介电层13的材料可以是氧化硅。横坐标表示两种不同形状的探针沿垂直于第一金属层11指向介电层13的方向移动的距离，纵坐标表示分开第一金属层11与介电层13所需的力的大小。
从图2c可以看出，纵坐标的出现第一次拐点，也可以说，分开第一金属层11与介电层13所需的力的大小第一次骤降时，两种不同形状的探针移动的距离约为380埃此时探针施加的力为5.59mN。
图2d示出了第一金属层11与介电层13之间包括黏附层12时，沿第一金属层11指向介电层13的方向，将探针垂直扎进第一金属层11、黏附层12、以及介电层12的叠层，以测试分开第一金属层11与介电层13所需的力的大小。
图2e示出了第一金属层11与介电层13之间包括黏附层12时，两种不同形状的探针沿第一金属层11指向介电层13的方向垂直扎进第一金属层11，并沿垂直于第一金属层11指向介电层13的方向移动的距离，与分开第一金属层11与介电层13所需的力的大小的关系。其中，介电层13的材料可以是氧化硅。横坐标表示两种不同形状的探针沿垂直于第一金属层11指向介电层13的方向移动的距离，纵坐标表示分开第一金属层11与介电层13所需的力的大小。黏附层12的厚度可以是5nm。
从图2e可以看出，纵坐标的出现第一次拐点，也可以说，分开第一金属层11与介电层13所需的力的大小第一次骤降时，两种不同形状的探针移动的距离约为此时探针施加的力为7mN。
通过比较图2c和图2e可以得出，通过在第一金属层11与介电层13之间设置黏附层12，分开第一金属层11与介电层13所需的力越大，即，第一金属层11余介电层13之间的层间粘附性越大。
在一些可能实现的方式中，黏附层12的材料可以包括第一金属层11的材料的元素与介电层13的材料的元素构成的化合物。
例如，第一金属层11的材料包括钨、钼(Mo)、铝(Al)中的至少一种。介电层13的材料包括二氧化硅、氮化硅、多晶硅(poly-Si)、非晶硅(amorphous-Si，a-Si)中的至少一种。黏附层12的材料可以包括氮化钛(TiN)、硅化钨(WSi2)、碳氮化钨(WCN)、氮化钨(W2N)中的至少一种。
在一些可能实现的方式中，第一金属层11可以包括一种或多种材料，介电层13可以包括一种或多种材料。
例如，第一金属层11的材料包括钨，介电层13的材料包括二氧化硅，黏附层12的材料可以包括硅化钨。或者，第一金属层11的材料包括钨，介电层13的材料包括二氧化硅和氮化硅，黏附层12的材料可以包括氮化钨。
此外，若其他材料在不包括第一金属层11的材料的元素和介电层13的材料的元素的情况下，其与第一金属层11的粘附性以及与介电层13的粘附性，均大于第一金属层11与介电层13的粘附性，则介电层13也可以包括该材料。
在一些可能实现的方式中，本申请实施例不对第一金属层11和介电层13的层数进行限定，只要在任一介电层13与设置于该介电层13背离衬底10侧的一层第一金属层11之间，均设置有黏附层12即可。并且，第一金属层11的层数和介电层13的层数可以相同，也可以不相同。
例如，如图2a所示，第一金属层11的层数与介电层13的层数相同，均为一层。介电层13设置于衬底10与第一金属层11之间，可以依次在衬底10上生长介电层13、黏附层12、以及第一金属层11。
又例如，如图3a和图3b所示，第一金属层11的层数与介电层13的层数不相同。如图3a所示，第一金属层11的层数比介电层13的层数多一层，第一金属层11设置于介电层13的相对两侧。任一介电层13与介电层13朝向衬底10一侧的一层第一金属层11之间未设置黏附层12，任一介电层13与介电层13背离衬底10一侧的一层第一金属层11之间设置有黏附层12。
或者，如图3b所示，介电层13的层数比第一金属层11的层数多一层，介电层13设置于第一金属层11的相对两侧，任一第一金属层11与第一金属层11朝向衬底10一侧的一层介电层13之间设置有黏附层12，任一第一金属层11与第一金属层11背离衬底10一侧的一层介电层13之间未设置黏附层12。
又例如，如图4a和图4b所示，第一金属层11的层数与介电层13的层数相同，均为多层。如图4a所示，电子器件包括多个第一叠层，沿衬底10指向第一金属层11的方向，每个第一叠层包括依次层叠设置在衬底10上的第一金属层11、介电层13、以及黏附层12。相邻第一叠层的介电层13与第一金属层11之间均设置有黏附层12。
或者，如图4b所示，电子器件包括多个第二叠层，沿衬底10指向第一金属层11的方向，每个第二叠层包括依次层叠设置在衬底10上的介电层13、黏附层12、以及第一金属层11。相邻第二叠层的第一金属层11与介电层13之间均设置有黏附层12。
此外，在一些可能实现的方式中，与介电层13的材料相同的是，衬底10的材料也可以是绝缘材料，因此，若衬底10与第一金属层11直接接触，则如图5所示，还可以在衬底10与第一金属层11之间设置黏附层12。
在一些可能实现的方式中，沿衬底10指向第一金属层11的方向，本申请实施例不对第一金属层11、黏附层12、以及介电层13的厚度进行限定，第一金属层11、黏附层12、以及介电层13的厚度与电子器件的应用有关。可选的，第一金属层11的厚度范围可以是黏附层12的厚度范围可以是/>介电层13的厚度范围可以是/>
在一些实施例中，如图6a-6d所示，在第一金属层11和/或介电层13的厚度为多层的情况下，每层第一金属层11和与其相邻的介电层13之间，均设置有黏附层12。可以利用黏附层12填补第一金属层11表面的缝隙，以使得第一金属层11与黏附层12之间的粘附性以及介电层13与黏附层12之间的粘附性，均大于第一金属层11与介电层13的粘附性，从而提高电子器件的稳定性。
如图6a和图6b所示，第一金属层11与介电层13的层数不相同；或者，如图6c和图6d所示，第一金属层11与介电层13的层数相同。
在一些可能实现的方式中，本申请的黏附层12的介电常数可以小于介电层13的介电常数，以避免因在相邻第一金属层11之间增加黏附层12，导致相邻第一金属层11之间的寄生电容升高，影响电子器件的性能。
在一些实施例中，黏附层12的热膨胀系数可以介于介电层13的热膨胀系数与第一金属层11的热膨胀系数之间。以解决表2示出的，因第一金属层11的金属材料的热膨胀系数，与介电层13的材料的热膨胀系数相差较大，导致在制备芯片或电路板的过程中，存在第一金属层11受热易变形、产生空穴的问题，提高电子器件的稳定性。
表2
| 膜层 | SiO2 | Si | SiN | W |
| 热膨胀系数 | 0.5e-6 | 2.5e-6 | 2.8e-6 | 4.5e-6 |
此外，相关技术中，在沿第一金属层11指向衬底10的方向刻蚀第一金属层11和介电层13的堆叠结构的过程中，因第一金属层11和介电层13的刻蚀选择比差异，带来被刻蚀的过孔部分尺寸难以控制的困难，容易导致电子器件被刻蚀的过孔角度倾斜、以及第一金属层11被侧掏或与介电层13分层，从而导致电子器件具有失效的风险。
基于此，在一些实施例中，黏附层12与介电层13的刻蚀选择比，可以大于介电层13与第一金属层11的刻蚀选择比。由于黏附层12与介电层13的刻蚀选择比较大，因此，在回刻介电层13时，黏附层12的图案不会受到刻蚀材料的影响，进而可以利用黏附层12作为刻蚀阻挡层，来保护第一金属层11不被刻蚀材料刻蚀，避免形成如图7所示的第一金属层11被侧掏或与介电层13分层、过孔角度倾斜的情况，避免电子器件失效。
在一些可能实现的方式中，如图8所示，在电子器件应用于电路板或芯片的情况下，电子器件还包括第一过孔，第一过孔贯穿黏附层12和介电层13。相邻第一金属层11通过第一过孔电连接。
或者，如图9a所示，在电子器件应用于芯片的情况下，电子器件可以为存储器单元，电子器件还包括第二过孔，第二过孔贯穿第一金属层11、黏附层12和介电层13。电子器件还包括设置于第二过孔中的存储膜层14和第二金属层15，存储膜层14与第一金属层11、黏附层12和介电层13的侧壁贴合，第二金属层15设置于存储膜层14构成的贯穿槽中。其中，存储器单元可以是动态随机存储器、非易失闪存等。
图9b示出了相关技术的存储器单元的结构示意图，该存储器单元先形成具有横向沟槽和纵向沟槽的介电层13，再在横向沟道和纵向沟槽中依次填充存储膜层14和金属层17。在横向沟槽中，金属层17的侧面、以及朝向和背离衬底10的表面均设置有存储膜层14，导致该存储器单元的电阻增大。
而本申请可以先形成第一金属层11和介电层13的堆叠结构，再纵向刻蚀出第二过孔，并依次在第二过孔中填充存储膜层14和第二金属层15。在存储器单元的尺寸相同的情况下，第二金属层与存储膜层14接触的面积降低，存储器单元的电阻减小。
在一些可能实现的方式中，电子器件还可以包括刻蚀阻挡层16，刻蚀阻挡层16设置于衬底10与第一金属层11和介电层13之间，防止刻蚀介电层13、黏附层12和第一金属层的过程中，位于刻蚀阻挡层16背离第一金属层一侧的膜层(例如衬底)被误刻蚀。与介电层13的材料相同的是，刻蚀阻挡层16的材料也可以是绝缘材料，因此，若刻蚀阻挡层16与第一金属层11直接接触，则还可以在刻蚀阻挡层16与第一金属层11之间设置黏附层12。
此外，以电子器件为存储器单元为例，介绍电子器件的制备过程：如图10a所示，先在衬底10上形成刻蚀阻挡层16；之后，如图10b所示，在刻蚀阻挡层16背离衬底10一侧形成介电层13、黏附层12、以及第一金属层11的叠层；接着，如图10c所示，对介电层13、黏附层12、以及第一金属层11进行刻蚀，形成第二过孔；如图10d所示，依次在第二过孔中形成存储膜层14和金属膜层151，金属膜层151填充于存储膜层14形成的贯穿槽中，并覆盖第一金属层11或介电层13背离衬底10侧的表面；如图9a所示，去除金属膜层151中覆盖第一金属层11或介电层13背离衬底10侧的表面的部分，形成第二金属层15，例如，可以采用化学机械研磨工艺去除金属膜层151中覆盖第一金属层11或介电层13背离衬底10侧的表面的部分。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种电子器件，其特征在于，包括衬底，依次层叠设置在衬底上介电层、黏附层、以及第一金属层；
所述黏附层的材料包括所述第一金属层的材料的至少一种元素和所述介电层的材料的至少一种元素。
2.根据权利要求1所述的电子器件，其特征在于，所述第一金属层的材料包括钨、钼、铝中的至少一种；所述介电层的材料包括二氧化硅、氮化硅、多晶硅、非晶硅中的至少一种；所述黏附层的材料包括氮化钛、硅化钨、碳氮化钨中的至少一种。
3.根据权利要求1或2所述的电子器件，其特征在于，所述黏附层的热膨胀系数介于所述介电层的热膨胀系数与所述第一金属层的热膨胀系数之间。
4.根据权利要求1-3任一项所述的电子器件，其特征在于，所述第一金属层、所述黏附层和所述介电层均为多层。
5.根据权利要求4所述的电子器件，其特征在于，所述黏附层的介电常数小于所述介电层的介电常数。
6.根据权利要求4或5所述的电子器件，其特征在于，每层所述第一金属层和与其相邻的所述介电层之间，均设置有所述黏附层。
7.根据权利要求4-6任一项所述的电子器件，其特征在于，所述黏附层与所述介电层的刻蚀选择比，大于所述介电层与所述第一金属层的刻蚀选择比。
8.根据权利要求7所述的电子器件，其特征在于，所述电子器件还包括第一过孔，所述第一过孔贯穿所述黏附层和所述介电层；相邻所述第一金属层通过所述第一过孔电连接。
9.根据权利要求7所述的电子器件，其特征在于，所述电子器件为存储器单元，所述电子器件还包括第二过孔，所述第二过孔贯穿所述第一金属层、所述黏附层和所述介电层；
所述电子器件还包括设置于所述第二过孔中的存储膜层和第二金属层，所述存储膜层与所述第一金属层、所述黏附层和所述介电层的侧壁贴合，所述第二金属层设置于所述存储膜层构成的贯穿槽中。
10.一种芯片，其特征在于，所述芯片包括裸片和用于承载所述裸片的封装基板，所述裸片包括权利要求1-9任一项所述的电子器件。
11.一种电路板，其特征在于，所述电路板包括电路板本体和元器件，所述电路板本体包括权利要求1-8任一项所述的电子器件。
12.一种电子设备，其特征在于，所述电子设备包括权利要求10所述的芯片和权利要求11所述的电路板，所述芯片设置于所述电路板上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210562610.5A CN117177554A (zh) | 2022-05-23 | 2022-05-23 | 电子器件、芯片、电路板和电子设备 |
| PCT/CN2023/078716 WO2023226500A1 (zh) | 2022-05-23 | 2023-02-28 | 电子器件、芯片、电路板和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210562610.5A CN117177554A (zh) | 2022-05-23 | 2022-05-23 | 电子器件、芯片、电路板和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117177554A true CN117177554A (zh) | 2023-12-05 |
Family
ID=88918350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210562610.5A Pending CN117177554A (zh) | 2022-05-23 | 2022-05-23 | 电子器件、芯片、电路板和电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117177554A (zh) |
| WO (1) | WO2023226500A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11265898A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2007194592A (ja) * | 2005-12-20 | 2007-08-02 | Tdk Corp | 誘電体素子とその製造方法 |
| JP5482441B2 (ja) * | 2010-05-20 | 2014-05-07 | 富士ゼロックス株式会社 | 化合物半導体素子の製造方法 |
| CN109904168B (zh) * | 2019-01-22 | 2021-05-04 | 中国科学院微电子研究所 | 存储器及其制作方法 |
| CN112420595A (zh) * | 2019-08-23 | 2021-02-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
-
2022
- 2022-05-23 CN CN202210562610.5A patent/CN117177554A/zh active Pending
-
2023
- 2023-02-28 WO PCT/CN2023/078716 patent/WO2023226500A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023226500A1 (zh) | 2023-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950689B2 (en) | Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor | |
| US9966432B2 (en) | Semiconductor devices including an etch stop pattern and a sacrificial pattern with coplanar upper surfaces and a gate and a gap fill pattern with coplanar upper surfaces | |
| CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
| US8841754B2 (en) | Semiconductor devices with stress relief layers | |
| CN111816560B (zh) | 三维存储器结构及其制造方法 | |
| KR20120020526A (ko) | 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법 | |
| KR101847628B1 (ko) | 금속함유 도전 라인을 포함하는 반도체 소자 및 그 제조 방법 | |
| US10529797B2 (en) | Semiconductor device having a deep-trench capacitor including void and fabricating method thereof | |
| US11735499B2 (en) | Semiconductor device with protection layers and method for fabricating the same | |
| US9881865B1 (en) | Semiconductor devices including electrically isolated patterns and method of fabricating the same | |
| US20220285240A1 (en) | Method for fabricating semiconductor device with protection layers | |
| US10312242B2 (en) | Semiconductor memory device | |
| CN110088890A (zh) | 形成三维集成布线结构的方法及其半导体结构 | |
| CN116779530A (zh) | 半导体结构及其制作方法 | |
| CN117177554A (zh) | 电子器件、芯片、电路板和电子设备 | |
| US10756102B2 (en) | Three-dimensional memory structure and manufacturing method thereof | |
| US9698142B2 (en) | Semiconductor device and method for forming the same | |
| US20220285208A1 (en) | Semiconductor chip structure | |
| CN114121880B (zh) | 半导体结构及半导体结构的制造方法 | |
| US8598677B2 (en) | Semiconductor device including metal lines | |
| KR20070027341A (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
| US9293410B2 (en) | Semiconductor device | |
| CN112802852B (zh) | 三维存储器及其制备方法 | |
| CN116782640A (zh) | 半导体结构的制备方法及半导体结构 | |
| CN115172325A (zh) | 半导体结构及其形成方法、堆叠结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |