JPH11265898A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電極の剥離を防止。半導体装置の歩留まりを
高める。 【解決手段】 絶縁膜の開口部を通して下層の半導体層
に接続される電極を有する半導体装置であって、前記電
極は、前記絶縁膜と接する部分に前記絶縁膜との接着性
が高い接着促進層を介在している。また、前記電極は、
前記半導体層と接する部分に少なくとも貴金属を含む化
合物層を介在している。前記貴金属は、白金、パラジウ
ムの何れかである。前記接着促進層は、珪素、チタン、
モリブデン、タングステン、ニッケル、クロム、タンタ
ルの何れか又はこれらを含む化合物である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、絶縁膜に形成された開口部を通して下層の半
導体層に接続される電極を有する半導体装置に適用して
有効な技術に関するものである。

【０００２】

【従来の技術】半導体装置に塔載される半導体素子とし
て、ＭＥＳＦＥＴ（Ｍetal Ｓemiconductor Ｆield Ｅf
fect Ｔransistor）と呼称されるショットキー接合型電
界効果トランジスタがある。このＭＥＳＦＥＴでは、種
々な種類の金属膜を積層してゲート電極を形成する試み
がなされている。例えば、特開平８−１９１０５５号公
報には、第一層目(最下層)にＰｔ(白金)膜を用いた多層
構造のゲート電極が開示されている。Ｐｔ、Ｐｄ(パラ
ジウム)等の金属は仕事関数が比較的高いため、ショッ
トキー電極の材料として用いた場合、比較的バリア高さ
φｂが高くなるので、順方向のゲートバイアスをより大
きく取ることができ、ＭＥＳＦＥＴの性能を高めること
ができる。

【０００３】

【発明が解決しようとする課題】ところで、半導体基板
又は半導体層の表面は、汚染、ダメージ防止の観点か
ら、通常、酸化珪素膜等の絶縁膜で保護されている場合
が多い。このような場合、ＭＥＳＦＥＴのゲート電極は
絶縁膜に形成された開口部を通して下層の半導体基板又
は半導体層(以下、基板を含めて半導体層を呼ぶ)に接続
されるので、一部が絶縁膜と接する状態となる。従っ
て、ゲート電極は、半導体層と接する部分及び絶縁膜と
接する部分の接着力によって固定される。

【０００４】しかしながら、Ｐｔ、Ｐｄ等の金属は、酸
化珪素膜等の絶縁膜に対する接着性(密着性)が低いた
め、第一層目にＰｔ、Ｐｄ等の金属をゲート電極の材料
として用いた場合、ゲート電極の一部が剥離したり、ゲ
ート電極自体が剥離する等の不具合が発生する。

【０００５】また、剥離したゲート電極又は一部は他の
ゲート電極又は配線に付着してショート不良等を招く要
因となるので、半導体装置の製造プロセスにおいて歩留
まりが低下する。

【０００６】本発明の目的は、電極の剥がれを防止する
ことが可能な技術を提供することにある。また、本発明
の他の目的は、前記目的を達成し、半導体装置の歩留ま
りを高めることが可能な技術を提供することにある。本
発明の前記ならびにその他の目的と新規な特徴は、本明
細書の記述及び添付図面によって明らかになるであろ
う。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。絶縁膜の開口部を通して下層の半
導体層に接続される電極を有する半導体装置であって、
前記電極は、前記絶縁膜と接する部分に前記絶縁膜との
接着性が高い接着促進層を介在している。また、前記電
極は、前記半導体層と接する部分に貴金属を主成分とす
る前記半導体層との化合物からなるショットキー接合層
を介在している。

【０００８】前記貴金属は、白金、パラジウムの何れか
である。前記接着促進層は、珪素又は珪素を含む化合物
である。また、前記接着促進層は、チタン、モリブデ
ン、タングステン、ニッケル、クロム、タンタルの何れ
か又はこれらを含む化合物である。

【０００９】上述した手段によれば、電極は、絶縁膜と
接する部分に絶縁膜との接着性が高い接着促進層を介在
していることから、絶縁膜と電極との接着力が向上する
ので、電極の剥離を防止することができる。

【００１０】また、電極は、半導体層と接する部分に、
白金、パラジウム等の貴金属を主成分とする半導体層と
の化合物からなるショットキー接合層を介在しているこ
とから、バリア高さφｂが高いショットキー障壁を得る
ことができる。

【００１１】また、電極の剥離を防止できるので、剥離
した電極が他の電極又は配線に付着して発生するショー
ト不良等を抑制でき、半導体装置の製造プロセスにおけ
る歩留まりを高めることができる。

【００１２】

【発明の実施の形態】以下、本発明の構成について、半
導体装置であるパワートランジスタに本発明を適用した
実施の形態とともに説明する。なお、実施の形態を説明
するための図面において、同一機能を有するものは同一
符号を付け、その繰り返しの説明は省略する。

【００１３】（実施形態１）図１は、本発明の実施形態
１であるパワートランジスタの平面レイアウト図であ
り、図２は図１に示すＡ−Ａ線の位置で切った断面図で
ある。

【００１４】図１に示すように、本実施形態のパワート
ランジスタは、一方向に沿って複数のＭＥＳＦＥＴ(シ
ョットキー接合型電界効果トランジスタ)Ｑを配置し、
この複数のＭＥＳＦＥＴＱを電気的に並列接続した構成
になっている。複数のＭＥＳＦＥＴＱの夫々は半導体層
からなる素子形成領域６に形成されている。素子形成領
域６上には、櫛歯形状で形成されたソース配線１７ａ及
びドレイン配線１７ｂが合掌するようにして配置されて
いる。ＭＥＳＦＥＴＱのゲート電極１４は、ストライプ
形状で形成され、ソース配線１７ａとドレイン配線１７
ｂとの間に位置するように配置されている。

【００１５】前記パワートランジスタは、図２に示すよ
うに、半導体基板１を主体とする構成になっている。半
導体基板１としては、例えばＧａＡｓ(ガリウム・砒素)
からなる半絶縁性の化合物半導体基板が用いられてい
る。

【００１６】前記半導体基板１上には、半導体層２、半
導体層３、半導体層４、半導体層５の夫々が順次積層さ
れている。半導体層２は、不純物が導入(ドーピング)さ
れていないＡｌＧａＡｓ(アルミニウム・ガリウム・砒
素)からなる化合物層と不純物が導入されていないＧａ
Ａｓ(ガリウム・砒素)からなる化合物層とを交互に積み
重ねた構成になっている。半導体層３は、不純物が導入
されていないＩｎＧａＡｓ(インジウム・ガリウム・砒
素)からなる化合物で形成され、ＭＥＳＦＥＴＱのチャ
ネル形成領域として用いられている。半導体層４は、不
純物として例えば珪素(Ｓｉ)が導入されたＡｌＧａＡｓ
からなるｎ型化合物で形成され、チャネルにキャリアを
供給する層として用いられている。半導体層５は、不純
物としてＳｉが導入されたＧａＡｓからなるn+型化合物
で形成されている。これらの半導体層によって図１に示
す素子形成領域６は構成されている。

【００１７】前記ＭＥＳＦＥＴＱは、主に、半導体層
３、半導体層４、半導体層５、ソース電極７ａ、ドレイ
ン電極７ｂ、ゲート電極１４、ショットキー接合層１４
ｂ等で構成されている。

【００１８】前記ソース電極７ａ、ドレイン電極７ｂの
夫々は、半導体層５上に形成され、半導体層５と電気的
に接続されている。ソース電極７ａ、ドレイン電極７ｂ
の夫々は、半導体層５の表面側からＡｕＧｅ(金・ゲル
マニウム)膜、Ｎｉ(ニッケル)膜、Ａｕ膜の夫々を順次
積層した構成になっている。

【００１９】前記半導体層５の上層には絶縁膜８が形成
され、絶縁膜８の上層には絶縁膜９が形成されている。
絶縁膜８は、詳細に図示していないが、半導体層５の表
面側から、燐を含んだＰＳＧ（Ｐhospho Ｓilicate Ｇl
ass)膜、酸化珪素(ＳｉＯ)膜の夫々を順次積層した構成
(ＰＳＧ膜／酸化珪素膜)になっている。絶縁膜９はＰＳ
Ｇ膜で形成されている。ＰＳＧ膜は高温での流動性が高
いため、下層が凸凹になっていても絶縁膜の表面を平坦
にすることができる。

【００２０】前記ゲート電極１４は、絶縁膜９及び絶縁
膜８を貫通する開口１０を通して下層の半導体層４に接
続されている。このゲート電極１４は、半導体層４と接
する部分にショットキー接合層１４ａを介在し、絶縁膜
(８，９)と接する部分に接着促進層１４ｂを介在してい
る。本実施形態において、ショットキー接合層１４ａは
貴金属としてＰｔを主成分とする半導体層４との化合物
で形成され、接着促進層１４ｂはＰｔ及びＳｉを成分と
する化合物で形成されている。なお、ゲート電極１４
は、半導体層４と絶縁膜８との間に形成された空間部１
１によって半導体層５と絶縁分離されている。

【００２１】前記ゲート電極１４は、その上層に形成さ
れた絶縁膜１５で覆われている。絶縁膜１５は、詳細に
図示していないが、絶縁膜９の表面側から、プラズマＣ
ＶＤ(Ｃhemical Ｖapor Ｄeposition)法で形成されたプ
ラズマ酸化珪素(Ｐ−ＳｉＯ)膜、ＰＳＧ膜の夫々を順次
積層した構成(ＰＳＧ膜／プラズマ酸化珪素膜)になって
いる。

【００２２】前記ソース電極７ａには、絶縁膜１５、絶
縁膜９、絶縁膜８の夫々を貫通する開口１６を通してソ
ース配線１７ａが電気的に接続されている。また、前記
ドレイン電極７ｂには、同様に貫通する開口１６を通し
てドレイン配線１７ｂが電気的に接続されている。これ
らのソース配線１７ａ及びドレイン配線１７ｂは上層に
形成された最終保護膜１８によって覆われている。最終
保護膜１８は、例えば絶縁膜１５の表面側から、プラズ
マ酸化珪素膜、窒化珪素(ＳｉxＮy)膜、ポリイミド樹脂
膜の夫々を順次積層した構成（プラズマ酸化珪素膜／窒
化珪素膜／ポリイミド樹脂膜）になっている。なお、最
終保護膜１８には、図１に示すボンディング開口１８
ａ、１８ｂ、１８ｃの夫々が形成されている。

【００２３】次に、前記パワートランジスタの製造方法
について、図３乃至図６（製造方法を説明するための断
面図）を用いて説明する。

【００２４】まず、半導体基板１上に、半導体層２、半
導体層３、半導体層４、半導体層５の夫々をエピタキシ
ャル成長法で順次形成する。

【００２５】次に、前記半導体層５から半導体層２に達
するまでエッチングを施し、メサ型形状の素子形成領域
(図１参照)６を形成する。

【００２６】次に、前記半導体層５上を含む基板１上の
全面に、例えば３００［ｎｍ］〜６００［ｎｍ］程度の
厚さの絶縁膜(ＰＳＧ膜／酸化珪素膜)８ｘをＣＶＤ法で
形成し、その後、前記絶縁膜８ｘの電極形成領域に開口
を形成するためのフォトレジスト膜を形成する。

【００２７】次に、前記フォトレジスト膜をエッチング
マスクとして使用し、前記絶縁膜８ｘにパターンニング
を施して開口を形成した後、前記開口内を含む基板１上
の全面に電極材を形成し、その後、前記フォトレジスト
膜上の電極材をフォトレジスト膜と共に除去してソース
電極７ａ及びドレイン電極７ｂを形成する。

【００２８】次に、電極の保護膜として、前記ソース電
極７ａ、ドレイン電極７ｂ及び絶縁膜８ｘの上部に、例
えば３０〜２００［ｎｍ］程度の厚さの酸化珪素膜から
なる絶縁膜８ｙを形成する。以下、絶縁膜８ｘと絶縁膜
８ｙを合わせて絶縁膜８と呼ぶ。

【００２９】次に、前記絶縁膜８のゲート形成領域に、
開口幅Ｗ１＝０．５［μｍ］程度の開口８ａを形成す
る。この開口８ａは、絶縁膜８上にフォトレジスト膜を
形成し、その後、ステップ式投影露光装置を用いて前記
フォトレジスト膜に開口を形成し、その後、前記フォレ
ジスト膜をエッチングマスクとして使用し、前記絶縁膜
８に異方性ドライエッチングを施すことによって形成さ
れる。

【００３０】次に、前記開口８ａ内を含む基板１上の全
面に絶縁膜(ＰＳＧ膜)９をＣＶＤ法で形成し、その後、
前記絶縁膜９上に、開口幅Ｗ２＝１〜０．８［μｍ］程
度の開口２０ａを有するフォトレジスト膜２０を形成す
る。ここまでの工程を図３に示す。なお、図３乃至図６
において、ソース電極７ａ及びドレイン電極７ｂは図示
されていない。

【００３１】次に、前記フォトレジスト膜２０をエッチ
ングマスクとして使用し、前記絶縁膜８に到達するまで
異方性ドライエッチングを施して、絶縁膜８の側面に側
壁絶縁膜９ａを形成する。異方性ドライエッチングのガ
スとしては、例えばＣＨＦ₃を使用する。この工程にお
いて、側壁絶縁膜９ａで規定された開口１０が形成され
る。開口１０の開口幅Ｗ３は、開口８ａの開口幅Ｗ１よ
りも小さくなる。開口１０の開口幅Ｗ３は絶縁膜９の厚
さが厚いほど小さくなり、例えば絶縁膜９の厚さが０．
１５〜０．２［μｍ］の時、開口１０の開口幅Ｗ３は
０．３５〜０．３［μｍ］程度になる。ここまでの工程
を図４に示す。

【００３２】次に、前記フォトレジスト膜２０を除去し
た後、前記半導体層(n+型ＧａＡｓ)５にドライエッチン
グを施して空間部１１を形成する。ＡｌＧａＡｓに対し
ＧａＡｓのエッチングレートが１００倍以上速い条件で
ドライエッチングを施すことにより、エッチングは半導
体層(ｎ型ＡｌＧａＡｓ)４で止まり、半導体層（n+型Ｇ
ａＡｓ）５が横方向にエッチングされるので、半導体層
４と絶縁膜８との間に空間部１１を形成することができ
る。ドライエッチングのガスとしては、例えばＳｉＣＬ
₄＋ＳＦ₆の混合ガスを使用する。

【００３３】次に、前記開口１０内を含む基板１上の全
面に電極材１３を形成する。電極材１３は、第一層目
(最下層)から順に、Ｓｉ膜、Ｐｔ膜、Ｔｉ（チタン）
膜、Ｍｏ(モリブデン)膜、Ｔｉ膜、Ｐｔ膜、Ａｕ膜、Ｍ
ｏ膜の夫々を順次積層して形成する。これらの膜は真空
蒸着法で連続的に形成する。第一層目のＳｉ膜は０．２
〜３［ｎｍ］程度の膜厚で形成し、第二層目のＰｔ膜は
５〜５０［ｎｍ］程度の膜厚で形成し、第三層目のＴｉ
膜は１０［ｎｍ］程度の膜厚で形成し、第四層目のＭｏ
膜は３０［ｎｍ］程度の膜厚で形成し、第五層目のＴｉ
膜は５０［ｎｍ］程度の膜厚で形成し、第六層目のＰｔ
膜は５０［ｎｍ］程度の膜厚で形成し、第七層目のＡｕ
膜は３００〜５００［ｎｍ］程度の膜厚で形成し、第八
層目のＭｏ膜は５０［ｎｍ］程度の膜厚で形成する。Ｓ
ｉは絶縁膜(８，９，９Ａ)との接着性がＰｔよりも高い
ので、第一層目のＳｉ膜は電極材１３の接着促進層とし
て用いられている。即ち、電極材１３は、絶縁膜(８，
９，９Ａ)と接する部分に絶縁膜との接着性がＰｔより
も高いＳｉからなる接着促進層を介在している。ここま
での工程を図５に示す。

【００３４】次に、イオンミリング法を使用し、前記電
極材１３にパターンニングを施して、電極幅Ｗ４＝１〜
１．２［μｍ］程度のゲート電極１４を形成する。パタ
ーンニングはフォトレジスト膜をエッチングマスクにし
て行う。この工程でのゲート電極１４は、絶縁膜(８，
９，９Ａ)と接する部分にＳｉからなる接着促進層を介
在する構成になっている。従って、絶縁膜とゲート電極
１４との接着力が向上し、ゲート電極１４の剥離を防止
することができる。なお、前述のフォトレジスト膜２０
を残した状態で電極材を形成し、その後、リフトオフ法
によってゲート電極１４を形成してもよい。

【００３５】次に、前記ゲート電極１４上を含む基板１
上の全面に絶縁膜（プラズマ酸化珪素膜／ＰＳＧ膜）１
５をＣＶＤ法で形成する。この工程において、絶縁膜１
５は３００〜４００程度の温度雰囲気中にて形成される
ので、絶縁膜１５を形成することによって熱処理が施さ
れる。この熱処理により、ゲート電極１４と半導体層４
とが接する部分では第二層目のＰｔと半導体層(ｎ型Ａ
ｌＧａＡｓ)４とが反応し、Ｐｔを主成分とする半導体
層４との化合物からなるショットキー接合層（反応層）
１４ａが形成される。第一層目のＳｉ膜は薄い膜厚にな
っているため、ショットキー接合層１４ａの深さはＳｉ
膜がない場合とほぼ同等になる。ショットキー接合層１
４ａの深さはＭＥＳＦＥＴのしきい値(Ｖth)を決める要
因となるが、第一層目にＳｉ膜を用いることによるしき
い値のばらつきの増大は無視できる。

【００３６】また、この熱処理により、ゲート電極１４
と絶縁膜(８，９，９Ａ)とが接する部分では、第一層目
のＳｉと第二層目のＰｔとが反応し、これらを含む化合
物からなる接着促進層１４ｂが形成される。即ち、この
工程により、ゲート電極１４は、半導体層４と接する部
分にショットキー接合層１４ａを介在し、絶縁膜（８，
９，９Ａ）と接する部分に接着促進層１４ｂを介在する
構成となる。なお、この工程によりＭＥＳＦＥＴＱが形
成される。ここまでの工程を図６に示す。

【００３７】次に、前記絶縁膜１５上を含む基板１の全
面に最終保護膜１８を形成し、その後、前記最終保護膜
１８にボンディング開口１８ａ、１８ｂ、１８ｃの夫々
を形成することにより、本実施形態のパワートランジス
タがほぼ完成する。

【００３８】このように、本実施形態によれば、以下の
効果が得られる。

【００３９】（１）電極材１３は絶縁膜(８，９，９Ａ)
と接する部分(第一層目)に絶縁膜との接着性がＰｔより
も高いＳｉからなる接着促進層を介在していることか
ら、絶縁膜と電極材１３との接着力が向上するので、電
極材１３の剥離を防止することができる。また、電極材
１３の剥離を防止することができるので、電極材１３の
加工を安定して行うことができ、半導体装置の生産性を
高めることができる。

【００４０】（２）ゲート電極１４は絶縁膜(８，９，
９Ａ)と接する部分(第一層目)に絶縁膜との接着性がＰ
ｔよりも高いＳｉからなる接着促進層を介在しているこ
とから、絶縁膜とゲート電極１４との接着力が向上する
ので、ゲート電極１４の剥離を防止することができる。

【００４１】また、ゲート電極１４の剥離を防止できる
ので、剥離したゲート電極の一部又はゲート電極自体が
他のゲート電極又は配線に付着して発生するショート不
良等を抑制できるので、半導体装置の製造プロセスにお
ける歩留まりを高めることができる。

【００４２】（３）絶縁膜８に形成された開口８ａの側
壁面に自己整合で側壁絶縁膜９ａを形成することによ
り、開口８ａの開口幅Ｗ１よりも開口幅Ｗ３が小さい開
口１０を形成することができるので、開口１０を通して
下層の半導体層４に接続されるゲート電極１４の幅を縮
小することができる。この結果、ＭＥＳＦＥＴＱの実効
的なゲート長を縮小できるので、ＭＥＳＦＥＴＱの性能
を高めることができる。本実施形態では、開口８ａの形
成をステップ式投影露光装置で行った例で説明したが、
電子ビーム描画装置を用いて開口８ａを形成することに
より、更にゲート電極１４の幅(Ｗ３)を０．１〜０．２
［μｍ］に縮小することができるので、ＭＥＳＦＥＴＱ
の性能を更に高めることができる。

【００４３】（４）上述したように、第一層目にＳｉ膜
を用いたことによるしきい値(Ｖth)のばらつきの増大は
無視できる。Ｐｔは、ＡｌＧａＡｓ、ＧａＡｓ等に対し
高いショットキー障壁を形成することが知られている
が、本実施形態のようにＳｉ膜を介在した場合でも、同
等の高いショットキー障壁(０．９〜０．７［ｅＶ］)を
形成できることを確認した。この結果、順方向のゲート
バイアスをより大きくとることができるので、ＭＥＳＦ
ＥＴＱの性能を高めることができる。また、ゲート電極
の順方向に高いバイアス電圧をかけることができるの
で、ＭＥＳＦＥＴＱの設計上有利となる。

【００４４】（５）Ｐｔと半導体層４とが反応して形成
された化合物からなるショットキー接合層１４ａは、半
導体層４の表面よりも深さ方向に沈み込んでいるので、
ゲート電極の接続部が半導体層４に沈み込まない構造に
比べて、ソース、ドレイン間の寄生抵抗を相対的に減ら
すことができる。この結果、ＭＥＳＦＥＴＱの性能を高
めることができる。

【００４５】なお、本実施形態では、電極材の第一層目
(最下層)に接着促進層としてＳｉ膜を用いた例について
説明したが、Ｓｉの代わりに、Ｔｉ(チタン)、Ｎｉ（ニ
ッケル、Ｗ(タングステン)、Ｃｒ(クロム)、タンタル
(Ｔａ)の何れか又はこれらを含む化合物を用いてもよ
い。

【００４６】また、第一層目に接着促進層として、Ｐｔ
(白金)又はＰｄ(パラジウム)との化合物を用いてもよ
い。例えば、半導体層４の表面側から、ＰｔＳｉ化合物
／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕ／Ｍｏからなる構造に
してもよい。

【００４７】また、本実施形態では、電極材の第二層目
にＰｔ膜を用いた例について説明したが、Ｐｔ膜の代わ
りにＰｄ膜を用いてもよい。また、絶縁膜９はプラズマ
ＣＶＤ法を用いた酸化珪素膜等で形成してもよい。

【００４８】（実施形態２）図７乃至図１０は、本発明
の実施形態２であるパワートランジスタの製造方法を説
明するための断面図である。

【００４９】本実施形態のパワートランジスタは、前述
の実施形態１とほぼ同様の構成になっている。但し、ゲ
ート電極形成時の製造方法が異なっている。以下、パワ
ートランジスタの製造方法について図７乃至図１０を用
いて説明する。

【００５０】まず、前述の実施形態と同様の工程を施し
て図４に示す状態にした後、半導体層(n+型ＧａＡｓ)５
にドライエッチングを施して空間部１１を形成する。こ
こまでの工程を図７に示す。

【００５１】次に、フォトレジスト膜２０を残したまま
の状態で、例えば５〜５０［ｎｍ］程度の膜厚のＰｔ膜
１２を真空蒸着法にて形成する。Ｐｔ膜１２は、開口１
０から露出する半導体層４の領域上、絶縁膜８の一部を
含む側壁絶縁膜９Ａ上及びフォトレジスト膜２０上に形
成される。開口１０の開口幅Ｗ３が例えば０．３５〜
０．３［μｍ］程度であれば、半導体層４上に形成され
たＰｔ膜１２の幅も同じ０．３５〜０．３［μｍ］程度
となる。ここまでの工程を図８に示す。

【００５２】次に、リフトオフ法を使用し、フォトレジ
スト膜２０を除去してフォトレジスト膜２０上のＰｔ膜
１２を除去すると共に、絶縁膜(８，９Ａ)上のＰｔ膜１
２を除去する。Ｐｔ膜１２は絶縁膜(８，９Ａ)との接着
性が低いので、絶縁膜上のＰｔ膜１２はリフトオフ工程
における超音波洗浄等により除去される。Ｐｔ膜１２は
半導体層４との接着性が比較的に高いので、半導体層４
上に形成されたＰｔ膜１２のみが残存する。ここまでの
工程を図９に示す。

【００５３】次に、前記開口１０内を含む基板１上の全
面に電極材を形成する。電極材は、第一層目(最下層)か
ら順に、Ｔｉ膜、Ｍｏ膜、Ａｕ膜、Ｍｏ膜の夫々を順次
積層して形成する。これらの膜は真空蒸着法で連続的に
形成する。半導体層４上での多層膜構成はＰｔ膜２０／
Ｔｉ膜／Ｍｏ膜／Ａｕ膜／Ｍｏ膜となる。一方、絶縁膜
(８，９，９Ａ)上での多層膜構成は電極材の構成そのも
のであり、本実施形態ではＴｉ膜／Ｍｏ膜／Ａｕ膜／Ｍ
ｏ膜となる。Ｔｉは絶縁膜(８，９，９Ａ)との接着性が
Ｐｔよりも高いので、第一層目のＴｉ膜は電極材の接着
促進層として用いられている。即ち、電極材は、絶縁膜
(８，９，９Ａ)と接する部分に絶縁膜との接着性がＰｔ
よりも高いＴｉからなる接着促進層を介在しており、絶
縁膜との接着性を確保することができる。

【００５４】次に、イオンミリング法を使用し、前記電
極材にパターンニングを施してゲート電極１４を形成す
る。パターンニングはフォトレジスト膜をエッチングマ
スクにして行う。この工程でのゲート電極１４は、絶縁
膜(８，９，９Ａ)と接する部分にＴｉからなる接着促進
層を介在する構成になっている。従って、絶縁膜とゲー
ト電極１４との接着力が向上し、ゲート電極１４の剥離
を防止することができる。

【００５５】次に、前記ゲート電極１４上を含む基板１
上の全面に絶縁膜（プラズマ酸化珪素膜／ＰＳＧ膜）１
５をＣＶＤ法で形成する。この工程において、絶縁膜１
５は３００〜４００程度の温度雰囲気中にて形成される
ので、絶縁膜１５を形成することによって熱処理が施さ
れる。この熱処理により、Ｐｔ膜１２と半導体層（ｎ型
ＡｌＧａＡｓ）４とが反応し、Ｐｔを主成分とする半導
体層４との化合物からなり、半導体層４の表面から深さ
方向に沈み込んだショットキー接合層(反応層)１４ａが
形成される。なお、この工程によりＭＥＳＦＥＴＱが形
成される。ここまでの工程を図１０に示す。

【００５６】次に、前記絶縁膜１５上を含む基板１の全
面に最終保護膜を形成し、その後、前記最終保護膜にボ
ンディング開口を形成することにより、本実施形態のパ
ワートランジスタがほぼ完成する。

【００５７】このように、本実施形態によれば、電極材
の第一層目を絶縁膜(８，９，９Ａ)との接着性が高い材
料(本実施形態ではＴｉ膜)で形成することができるの
で、電極材の加工を安定して行うことができ、半導体装
置の生産性を高めることができる。

【００５８】また、ショットキー接合層１４ａはＰｔと
半導体層４との化合物そのものであるので、高いショッ
トキー障壁が得られる。

【００５９】なお、本実施形態では電極材の第一層目を
Ｔｉ膜とした例で説明したが、ゲート材の第一層目とし
ては、絶縁膜及びＰｔ膜１２に対して接着性が高い材料
を選択すればよい。

【００６０】また、半導体層４と反応してショットキー
接合層１４ａを形成するための材料としてＰｔ膜１２を
用いた例について説明したが、Ｐｔ膜に代わってＰｄ膜
を用いてもよい。

【００６１】（実施形態３）図１１乃至図１４は、本発
明の実施形態２であるパワートランジスタの製造方法を
説明するための断面図である。

【００６２】本実施形態のパワートランジスタは、前述
の実施形態１とほぼ同様の構成になっている。但し、ゲ
ート電極形成時の製造方法が異なっている。以下、パワ
ートランジスタの製造方法について図１１乃至図１４を
用いて説明する。

【００６３】まず、前述の実施形態の図４に示す状態と
なる工程をほぼ同様に施し、図１１に示す状態にする。
前述の実施形態と異なる点は、絶縁膜９上に接着促進層
１９を形成していることである。接着促進層１９は、例
えばＷＳｉからなる化合物又はＴｉ膜上にＰｔ膜を積層
した積層膜(Ｔｉ膜／Ｐｔ膜)で形成されている。ＷＳｉ
からなる化合物の場合は５〜５０［ｎｍ］程度の厚さで
形成する。Ｔｉ膜／Ｐｔ膜からなる積層膜の場合は、Ｔ
ｉ膜を１０［ｎｍ］程度の厚さで形成し、Ｐｔ膜を５
［ｎｍ］程度の厚さで形成する。

【００６４】次に、フォトレジスト膜２０をエッチング
マスクとして使用し、接着促進層１９及び絶縁膜９に異
方性ドライエッチングを施して、絶縁膜８の側面に側壁
絶縁膜９ａを形成する。この工程において、側壁絶縁膜
９ａで規定された開口１０が形成される。接着促進層１
９がＷＳｉからなる化合物の場合は、エッチングガスと
してＣＨＦ₃＋ＳＦ₆を用いたＲＩＥ(Ｒeactiv Ｉon Ｅt
ching)法、又はＡｒ(アルゴン)ガスによるイオンミリン
グ法で加工する。接着促進層１９がＴｉ膜／Ｐｔ膜から
なる積層膜の場合はイオンミリング法で加工する。絶縁
膜９を加工する時のエッチングガスは例えばＣＨＦ₃で
ある。この後、フォトレジスト膜２０を除去する。ここ
までの工程を図１２に示す。なお、イオンミリング等の
異方性の強いエッチングを行うことにより、側壁絶縁膜
９ａ上に接着促進層１９を残存させることもできる。

【００６５】次に、半導体層(n+型ＧａＡｓ)５にドライ
エッチングを施して空間部１１を形成し、その後、前記
開口１０内を含む基板１上の全面に電極材１３を形成す
る。電極材１３は、第一層目(最下層)から順に、Ｐｔ
膜、Ｔｉ膜、Ｍｏ膜、Ｔｉ膜、Ｐｔ膜、Ａｕ膜、Ｍｏ膜
の夫々を順次積層、又はＰｔ膜、Ｔｉ膜、Ｍｏ膜、Ａｕ
膜、Ｍｏ膜の夫々順次積層して形成する。これらの膜は
真空蒸着法で連続的に形成する。

【００６６】次に、イオンミリング法を使用し、前記電
極材１３にパターンニングを施してゲート電極１４を形
成する。パターンニングはフォトレジスト膜をエッチン
グマスクにして行う。この工程でのゲート電極１４は、
絶縁膜９の上面と接する部分に接着促進層１９を介在し
ている。従って、絶縁膜とゲート電極１４との接着性が
向上し、ゲート電極１４の剥離を防止することができ
る。

【００６７】次に、前記ゲート電極１４上を含む基板１
上の全面に絶縁膜（プラズマ酸化珪素膜／ＰＳＧ膜）１
５をＣＶＤ法で形成する。この工程において、絶縁膜１
５は３００〜４００程度の温度雰囲気中にて形成される
ので、絶縁膜１５を形成することによって熱処理が施さ
れる。この熱処理により、ゲート電極１４の第一層目の
Ｐｔ膜と半導体層(ｎ型ＡｌＧａＡｓ)４とが反応し、Ｐ
ｔを主成分とする半導体層４との化合物からなり、半導
体層４の表面から深さ方向に沈み込んだショットキー接
合層(反応層)１４ａが形成される。なお、この工程によ
りＭＥＳＦＥＴＱが形成される。ここまでの工程を図１
４に示す。

【００６８】次に、前記絶縁膜１５上を含む基板１の全
面に最終保護膜を形成し、その後、前記最終保護膜にボ
ンディング開口を形成することにより、本実施形態のパ
ワートランジスタがほぼ完成する。

【００６９】このように、本実施形態によれば、電極材
１３の第一層目のＰｔ膜と絶縁膜９の上面との間に接着
促進層１９を形成することができるので、電極材１３の
加工を安定して行うことができ、半導体装置の生産性を
高めることができる。

【００７０】また、ショットキー接合層１４ａはＰｔと
半導体層４との化合物そのものであるので、高いショッ
トキー障壁が得られる。

【００７１】なお、本実施形態では電極材１３の第一目
としてＰｔ膜を用いた例について説明したが、Ｐｔ膜に
代わってＰｄ膜を用いてもよい。

【００７２】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。

【００７３】例えば、本発明は、パワートランジスタに
限らず、ショットキー接合型電界効果トランジスタを集
積化した半導体装置(ＩＣ：Ｉntegrated Ｃircuit)に適
用することができる。

【００７４】また、本発明は、ショットキー接合型ダイ
オード(ＳＢＤ：Ｓchottky Ｂarrier Ｄiode）を有する
半導体装置に適用することができる。

【００７５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。絶縁膜と電極との接着性が向上する
ことから、電極の剥離を防止することができる。また、
電極の剥離を防止することができるので、半導体装置の
歩留まりを高めることができる。

【図面の簡単な説明】

【図１】本発明の実施形態１であるパワートランジスタ
(半導体装置)の平面レイアウト図である。

【図２】図１に示すＡ−Ａ線の位置で切った断面図であ
る。

【図３】前記パワートランジスタの製造方法を説明する
ための断面図である。

【図４】前記パワートランジスタの製造方法を説明する
ための断面図である。

【図５】前記パワートランジスタの製造方法を説明する
ための断面図である。

【図６】前記パワートランジスタの製造方法を説明する
ための断面図である。

【図７】本発明の実施形態２であるパワートランジスタ
の製造方法を説明するための断面図である。

【図８】前記パワートランジスタの製造方法を説明する
ための断面図である。

【図９】前記パワートランジスタの製造方法を説明する
ための断面図である。

【図１０】前記パワートランジスタの製造方法を説明す
るための断面図である。

【図１１】本発明の実施形態３であるパワートランジス
タの製造方法を説明するための断面図である。

【図１２】前記パワートランジスタの製造方法を説明す
るための断面図である。

【図１３】前記パワートランジスタの製造方法を説明す
るための断面図である。

【図１４】前記パワートランジスタの製造方法を説明す
るための断面図である。

【符号の説明】

１…半導体基板、２，３，４，５…半導体層、６…素子
形成領域、７ａ…ソース電極、７ｂ…ドレイン電極、
８，９…絶縁膜、８ａ…開口、９ａ…側壁絶縁膜、１０
…開口、１１…空間部、１２…Ｐｔ膜、１３…電極材、
１４…ゲート電極、１４ａ…ショットキー接合層、１４
ｂ…接着促進層、１５…絶縁膜、１６…開口、１７ａ…
ソース配線、１７ｂ…ドレイン配線、１８…最終保護
膜、１８ａ，１８ｂ，１８ｃ…ボンディング開口、１９
…接着促進層、Ｑ…ＭＥＳＦＥＴ。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 絶縁膜の開口部を通して下層の半導体層
   に接続される電極を有する半導体装置であって、前記電
   極は、前記絶縁膜と接する部分に前記絶縁膜との接着性
   が高い接着促進層を介在していることを特徴とする半導
   体装置。
2. 【請求項２】 絶縁膜の開口部を通して下層の半導体層
   に接続される電極を有する半導体装置であって、前記電
   極は、前記絶縁膜と接する部分に前記絶縁膜との接着性
   が高い接着促進層を介在し、前記半導体層と接する部分
   に貴金属を主成分とする前記半導体層との化合物からな
   るショットキー接合層を介在していることを特徴とする
   半導体装置。
3. 【請求項３】 前記化合物層は、前記接着促進層の物質
   を含んでいることを特徴とする請求項２に記載の半導体
   装置。
4. 【請求項４】 前記貴金属は、白金、パラジウムの何れ
   かであることを特徴とする請求項２又は請求項３に記載
   の半導体装置。
5. 【請求項５】 前記接着促進層は、珪素又は珪素を含む
   化合物であることを特徴とする請求項１乃至請求項４の
   何れか一項に記載の半導体装置。
6. 【請求項６】 前記接着促進層は、チタン、モリブデ
   ン、タングステン、ニッケル、クロム、タンタルの何れ
   か又はこれらを含む化合物であることを特徴とする請求
   項１乃至請求項４の何れか一項に記載の半導体装置。
7. 【請求項７】 前記電極は、ショットキー接合型電界効
   果トランジスタのゲート電極であることを特徴とする請
   求項１乃至請求項６の何れか一項に記載の半導体装置。
8. 【請求項８】 前記半導体層は、化合物半導体であるこ
   とを特徴とする請求項１乃至請求項７の何れか一項に記
   載の半導体装置。
9. 【請求項９】 絶縁膜の開口部を通して下層の半導体層
   に接続される電極を有する半導体装置の製造方法であっ
   て、 前記絶縁膜と接する部分及び前記半導体層と接する部分
   に前記絶縁膜との接着性が高い第１の膜を形成し、その
   後、前記第１の絶縁膜上に貴金属からなる第２の膜を形
   成する工程と、 熱処理を施し、前記貴金属を主成分とする前記半導体層
   との化合物からなるショットキー接合層を形成する工程
   とを備えたことを特徴とする半導体装置の製造方法。
10. 【請求項１０】 絶縁膜の開口部を通して下層の半導体
    層に接続される電極を有する半導体装置の製造方法であ
    って、 前記絶縁膜と接する部分に前記絶縁膜との接着性が高い
    第１の膜を選択的に形成し、その後、前記第１の膜上及
    び前記絶縁膜の開口部から露出する前記半導体層の領域
    上に貴金属からなる第２の膜を形成する工程と、 熱処理を施し、前記貴金属を主成分とする前記半導体層
    との化合物からなるショットキー接合層を形成する工程
    とを備えたことを特徴とする半導体装置の製造方法。
11. 【請求項１１】 前記第１の膜は、珪素、チタン、モリ
    ブデン、タングステン、ニッケル、クロム、タンタルの
    何れか又はこれらを含む化合物であり、前記第２の膜
    は、白金、パラジウムの何れかであることを特徴とする
    請求項９又は請求項１０に記載の半導体装置の製造方
    法。
12. 【請求項１２】 絶縁膜の開口部を通して下層の半導体
    層に接続される電極を有する半導体装置の製造方法であ
    って、 前記絶縁膜の開口部から露出する前記半導体層の領域上
    に貴金属からなる第１の膜を選択的に形成し、その後、
    前記第１の膜上及び前記絶縁膜と接する部分に前記絶縁
    膜との接着性が高い第２の膜を形成する工程と、 熱処理を施し、前記貴金属を主成分とする前記半導体層
    との化合物からなるショットキー接合層を形成する工程
    とを備えたことを特徴とする半導体装置の製造方法。
13. 【請求項１３】 前記第１の膜は、白金、パラジウムの
    何れかであり、前記第２の膜は、珪素、チタン、モリブ
    デン、タングステン、ニッケル、クロム、タンタルの何
    れか又はこれらを含む化合物であることを特徴とする請
    求項１２に記載の半導体装置の製造方法。