CN117157582A - 阵列基板及其制备方法、显示装置 - Google Patents

Abstract

一种阵列基板，阵列基板包括衬底以及设置在衬底上的第一栅线、多根数据线、多个第一像素电极、多个第一晶体管和多个第一电容线。一数据线与第一栅线交叉且绝缘。一第一像素电极位于第一栅线的第一侧。一第一晶体管的栅极、第一极和第二极依次与第一栅线、数据线和第一像素电极耦接。一第一电容线在衬底上的正投影与第一像素电极在衬底上的正投影有交叠；第一电容线包括第一导电段，第一导电段靠近第一栅线，第一导电段上设有第一断口，第一断口位于充电耦接点远离数据线的一侧，且偏离第一导电段的中部；第一导电段上位于第一断口远离中部一侧的部分和第一晶体管的第二极，二者在衬底上的正投影有交叠。

Description

阵列基板及其制备方法、显示装置 技术领域

本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。

背景技术

在显示装置(如液晶显示器)的阵列基板的制作过程中，常常出现扫描线(也称为栅线)断裂的情况。此时，通常采用在扫描线断点的两侧连接修补线的方式进行修复。然而该种修复方式容易出现亮点。

发明内容

一方面，提供一种阵列基板，阵列基板包括衬底以及设置在衬底上的第一栅线、多根数据线、多个第一像素电极、多个第一晶体管和多个第一电容线。

第一栅线具有在第一栅线的宽度方向上相对的第一侧和第二侧。一数据线与第一栅线交叉且绝缘。一第一像素电极位于第一栅线的第一侧。一第一晶体管的栅极、第一极和第二极依次与第一栅线、数据线和第一像素电极耦接。

一第一电容线在衬底上的正投影与第一像素电极在衬底上的正投影有交叠；第一电容线包括第一导电段；第一导电段的延伸方向与第一栅线的延伸方向大致平行，第一导电段靠近第一栅线；第一导电段上设有第一断口，第一断口位于充电耦接点远离数据线的一侧，且偏离第一导电段的中部；充电耦接点为第一像素电极与第一晶体管的第二极的耦接位置，第一导电段的中部为第一导电段上位于中间且长度占总长度1/3的部分；第一导电段上位于第一断口远离中部一侧的部分和第一晶体管的第二极，二者在衬底上的正投影有交叠。

在一些实施例中，第一断口位于第一导电段的中部靠近充电耦接点的一侧，或，第一断口位于第一导电段的中部远离充电耦接点的一侧。

在一些实施例中，第一导电段上位于第一断口远离中部一侧的部分，第一晶体管的第二极和第一像素电极，三者在衬底上的正投影有交叠。

在一些实施例中，第一导电段上设有开口朝向或背离第一栅线的凹槽，凹槽与第一断口分置于中部的两侧。

在一些实施例中，第一导电段上位于凹槽远离中部一侧的部分和第 一晶体管的第二极，二者在衬底上的正投影有交叠。

在一些实施例中，在凹槽处，第一导电段的保留部分的宽度与第一导电段的宽度的比例为1/3～1/2；和/或，凹槽的开口的宽度为7.5μm～8.5μm。

在一些实施例中，第一导电段上位于第一断口远离中部一侧的部分的长度大于等于15μm。

在一些实施例中，第一栅线具有第一栅线断口。阵列基板还包括第一架桥，第一架桥的两端分别连接在第一栅线上第一栅线断口的两侧，第一架桥与第一修复用电容线交叉，第一修复用电容线为多个第一电容线中的一个。第一修复用电容线上具有分置于第一架桥两侧的第一修复用断口和第二修复用断口，第一修复用断口位于第一导电段上；其中，第一修复用断口和第二修复用断口中的一者为第一断口，或第一修复用断口和第二修复用断口位于第一断口的两侧。第一导电段上位于第一修复用断口远离第一架桥一侧的部分与第一修复用晶体管的第二极耦接，第一修复用晶体管为多个第一晶体管中的一个，且与第一修复用电容线相应。

在一些实施例中，第一修复用电容线包含位于第一导电段上的凹槽。第一修复用断口和第二修复用断口中的一者位于第一修复用电容线的凹槽所在位置处。

在一些实施例中，第一修复用断口位于第一架桥与充电耦接点之间。在充电耦接点处，第一修复用晶体管的第二极、像素电极和第一修复用电容线相耦接。

在一些实施例中，第一栅线具有第二栅线断口。阵列基板还包括第二架桥，第二架桥的两端分别连接在第一栅线上第二栅线断口的两侧，第二架桥与第二修复用电容线和第三修复用电容线均交叉，第二修复用电容线和第三修复用电容线分别为多个第一电容线中的一个。第二修复用电容线上具有分置于第二架桥两侧的第三修复用断口和第四修复用断口，第三修复用断口位于第一导电段上；第一导电段上位于第三修复用断口远离中部一侧的部分与第二修复用晶体管的第二极耦接，第二修复用晶体管为多个第一晶体管中的一个，且与第二修复用电容线相应。第三修复用电容线上具有分置于第二架桥两侧的第五修复用断口和第六修复用断口，第五修复用断口位于第一导电段上；第三修复用电容线的第一导电段上位于第五修复用断口远离中部一侧的部分与第三修复用晶体 管的第二极耦接，第三修复用晶体管为多个第一晶体管中的一个，且与第三修复用电容线相应。

其中，第三修复用断口为第二修复用电容线的第一断口，或者，第五修复用断口为第三修复用电容线的第一断口。

在一些实施例中，阵列基板还包括设置在衬底上的多个第二像素电极、多个第二晶体管和多个第二电容线。一第二像素电极位于第一栅线的第二侧。一第二晶体管的栅极、第一极和第二极依次与第一栅线、数据线和第二像素电极耦接。一第二电容线在衬底上的正投影与第二像素电极在衬底上的正投影有交叠。

在一些实施例中，阵列基板还包括设置在衬底上的第二栅线和多个第三晶体管。一第三晶体管的栅极与第二栅线耦接，第三晶体管的第一极与第二晶体管的第二极耦接，第三晶体管的第二极在的衬底上的正投影与第二电容线在衬底上的正投影有交叠。

另一方面，提供一种显示装置，显示装置包括上述的显示面板。

又一方面，提供一种阵列基板的制备方法，包括：

在衬底上形成第一栅线、多根数据线、多个第一晶体管和多个第一电容线；第一栅线具有在第一栅线的宽度方向上相对的第一侧和第二侧；一数据线与第一栅线交叉且绝缘；一第一晶体管的栅极和第一极依次与第一栅线、数据线耦接。

在衬底上形成多个第一像素电极；一第一像素电极位于第一栅线的第一侧，且与第一晶体管的第二极耦接。

其中，一第一电容线在衬底上的正投影与第一像素电极在衬底上的正投影有交叠；第一电容线包括第一导电段，第一导电段的延伸方向与第一栅线的延伸方向大致平行，第一导电段靠近第一栅线，第一导电段上设有第一断口，第一断口位于充电耦接点远离数据线的一侧，且偏离第一导电段的中部，充电耦接点为第一像素电极与第一晶体管的第二极的耦接位置，第一导电段的中部为第一导电段上位于中间且长度占总长度1/3的部分；第一导电段上位于第一断口远离中部一侧的部分和第一晶体管的第二极，二者在衬底上的正投影有交叠。

在一些实施例中，第一栅线具有第一栅线断口。阵列基板的制备方法还包括：

在衬底设置第一架桥，第一架桥的两端分别连接在第一栅线上第一栅线断口的两侧，第一架桥与第一修复用电容线交叉，第一修复用电容 线为多个第一电容线中的一个。

对第一修复用电容线进行至少一次切断处理，得到分置于第一架桥两侧的第一修复用断口和第二修复用断口，第一修复用断口位于第一导电段上；其中，第一修复用断口和第二修复用断口中的一者为第一断口，或第一修复用断口和第二修复用断口位于第一断口的两侧。

将第一导电段上位于第一修复用断口远离中部一侧的部分与第一修复用晶体管的第二极耦接，第一修复用晶体管为多个第一晶体管中的一个，且与第一修复用电容线相应。

在一些实施例中，第一栅线具有第二栅线断口；阵列基板的制备方法还包括：

在衬底设置第二架桥，第二架桥的两端分别连接在第一栅线上第二栅线断口的两侧，第二架桥与第二修复用电容线和第三修复用电容线均交叉，第二修复用电容线和第三修复用电容线分别为多个第一电容线中的一个。

对第二修复用电容线进行切断处理，得到分置于第二架桥两侧的第三修复用断口和第四修复用断口，第三修复用断口位于第一导电段上。

将第二修复用电容线的第一导电段上位于第三修复用断口远离中部一侧的部分与第二修复用晶体管的第二极耦接，第二修复用晶体管为多个第一晶体管中的一个，且与第二修复用电容线相应。

对第三修复用电容线进行切断处理，得到第六修复用断口；第三修复用电容线上的第一断口为第五修复用断口，第五修复用断口和第六修复用断口分置于第二架桥两侧。

将第三修复用电容线的第一导电段上位于第五修复用断口远离中部一侧的部分与第三修复用晶体管的第二极耦接，第三修复用晶体管为多个第一晶体管中的一个，且与第三修复用电容线相应。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示面板的剖视图；

图2为根据一些实施例的阵列基板的局部俯视图；

图3为根据一些实施例的图2的M1处的放大图；

图4为图3的M2处的放大图；

图5为图4沿A1A2向的剖视图；

图6为图5中第一电容线的位置以及结构的示意图；

图7为根据另一些实施例的第一电容线的位置以及结构的示意图；

图8为根据一些实施例的一种对断线修复后的阵列基板的俯视图；

图9为图8的M3处的局部放大图；

图10为根据一些实施例的图8的M3的另一可能的放大图；

图11为图10所示的阵列基板沿B1B2向的剖视图；

图12为根据一些实施例的图8的M3的另一可能的放大图；

图13为图12所示的阵列基板沿C1C2向的剖视图；

图14为根据一些实施例的图8的M3的另一可能的放大图；

图15为图14所示的阵列基板沿F1F2向的剖视图；

图16A为根据一些实施例的图3的M2的另一可能的放大图；

图16B为图16A的M5处的放大图；

图17为根据一些实施例的图8的M3的另一可能的放大图；

图18为图17所示的阵列基板沿E1E2向的剖视图；

图19为根据一些实施例的图8的M3的另一可能的放大图；

图20为根据一些实施例的图8的M3的另一可能的放大图；

图21为根据一些实施例的图8的M3的另一可能的放大图；

图22为根据一些实施例的图8的M3的另一可能的放大图；

图23A为根据一些实施例的图8的M3的另一可能的放大图；

图23B为根据一些实施例的图8的M3的另一可能的放大图；

图24为根据一些实施例的图8的M3的另一可能的放大图；

图25为根据一些实施例的图8的M3的另一可能的放大图；

图26为根据一些实施例的图2的M1的另一可能的放大图；

图27为图3的等效电路图；

图28A为根据另一些实施例的一种对断线修复后的阵列基板的俯视图；

图28B为根据一些实施例的图28A的M6的放大图；

图29为根据一些实施例的图28A的M6的另一可能的放大图；

图30为根据一些实施例的阵列面板的局部结构图；

图31为根据一些实施例的阵列基板的制备方法的流程图；

图32为根据一些实施例的阵列基板制备的工艺图；

图33为根据一些实施例的阵列基板制备的工艺图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当…… 时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

本公开的一些实施例提供了一种显示装置。显示装置为显示面板或包括 显示面板的产品。显示面板为可以显示图像的平板。例如，显示面板可以称为屏幕，具体可以为液晶显示面板、OLED显示面板等。

包括显示面板的产品为具有图像(包括：静态图像或动态图像，其中，动态图像可以是视频)显示功能的产品。例如，该产品可以是：显示器，电视机，广告牌，数码相框，具有显示功能的激光打印机，电话，手机，画屏，个人数字助理(Personal Digital Assistant，PDA)，数码相机，便携式摄录机，取景器，导航仪，车辆，大面积墙壁，信息查询设备(如电子政务、银行、医院、电力等部门的业务查询设备)，监视器等中的任一种产品。

显示面板的显示区域的尺寸可以大于或等于65寸，例如75寸、85寸、86寸或90寸等。在一种示例中，该产品除了包括显示面板外，还可以包括与显示面板耦接的主板。主板被配置为提供图像数据。显示面板被配置为响应于图像数据，显示相应的图像。

图1为显示面板的剖视图。

在一些实施例中，显示面板为液晶显示面板，具有多个子像素区。参见图1，显示面板包括阵列基板10、对置基板20以及设置于阵列基板10与对置基板20之间的液晶层30。在一些示例中，阵列基板10包括位于每个子像素区的像素电极和公共电极，像素电极和公共电极被配置为驱动液晶层30在该子像素区的部分，从而控制该子像素区的光线透过率，进而实现画面显示。对置基板20可以包括多种颜色的彩色滤光片，例如包括红色滤光片、绿色滤光片和蓝色滤光片。在另一些示例中，阵列基板10包括位于一子像素区的像素电极，对置基板20包括与该像素电极正对的公共电极，同样地，该像素电极和公共电极能够控制该子像素区的光线透过率。

图2为阵列基板的局部俯视图。图3为图2示出的阵列基板在M1处的放大图；图4为图3示出的阵列基板在图3的M2处的放大图。图5为图4沿A1A2向的剖视图。

参见图2，阵列基板10包括衬底以及设置在衬底上的第一栅线100、多根数据线200、多个第一像素电极300、多个第一晶体管T1和多个第一电容线500。其中，第一栅线100的数量可以是多根。

衬底可以是刚性衬底，也可以是柔性衬底。其中，该刚性衬底例如包括：玻璃衬底、PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底、石英衬底和金属衬底等中的至少一者。该柔性衬底例如可以包括：PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底、PEN(Polyethylene naphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底和PI (Polyimide，聚酰亚胺)衬底等中的至少一者。

参见图3和图4，第一栅线100可以传输栅极信号(也称为扫描信号)，诸如栅极导通电压和栅极截止电压等。为了方便描述，将第一栅线100的延伸方向定义为第一方向X。第一栅线100的宽度方向垂直于第一栅线100的延伸方向，定义为第二方向Y。第一栅线100具有在第一栅线100的宽度方向上相对的第一侧和第二侧；例如，第二方向Y的箭头所指一侧。

第一栅线100的材料可以包括铜(Cu)、铝(Al)、镁(Mg)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钕(Nd)、铱(Ir)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属中的至少一者，还可以是这些金属中的一些组成的合金。

数据线200可以传输数据信号(例如，数据电压)。一数据线200(例如，每根数据线200)与第一栅线100交叉且绝缘。数据线200的延伸方向与第一栅线100的延伸方向交叉设置，具有一定的夹角。例如，二者垂直或大致垂直。示例性地，数据线200的延伸方向与第一栅线100的延伸方向垂直。为了方便描述，将数据线200的延伸方向定义为第二方向Y。数据线的材料可以参考第一栅线100的材料，在此不加赘述。

参见图4和图5，数据线200与第一栅线100位于不同图案层。第一栅线100位于第一图案层L1，数据线200位于第二图案层L2，第一图案层L1和第二图案层L2之间具有绝缘层(本文中称为第一绝缘层)L4，因而，数据线200与第一栅线100之间绝缘。例如，第二图案层L2位于第一图案层L1远离衬底BS一侧，即位于第一栅线100的上方。为了方便描述，将衬底BS的垂直方向定义为第三方向Z。

“图案层”可以是采用同一成膜工艺形成至少一个膜层，然后利用同一掩模板，对至少一个膜层进行一次构图工艺形成的包含特定图形的层结构。根据特定图形的不同，同一构图工艺可能包括涂胶、曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。属于同一图案层的多个图案，可以说是同层同材料。

继续参见图3和图4，第一像素电极300被配置为与公共电极相配合产生电场，液晶层中与第一像素电极300对应的液晶分子可以在该电场的驱动下旋转。第一像素电极300的材料可以包括诸如ITO(氧化铟锡)、IZO(氧化铟锌)等透明导电材料。第一像素电极300(例如，每个第一像素电极300)位于第一栅线100的第一侧。具体地，例如第一像素电极300位于一个子像素区内。如，第一像素电极300位于第一栅线100的第一侧同时位于数据线200的右 侧。

参见图5，第一像素电极300可以位于数据线200远离衬底BS的一侧，意指位于第二图案层L2远离衬底BS的一侧，即位于第二图案层L2的上方。

继续参见图4，第一晶体管T1可以为薄膜晶体管(thin film transistor，TFT)或者金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET也可以简称MOS管)。为了方便说明，下文均是以第一晶体管T1为TFT为例进行的说明。

第一晶体管T1可以包括栅极T13(gate，g)、第一极T11和第二极T12。第一晶体管T1的第一极T11可以为漏极(drain，d)，第二极T12为源极(source，s)。或者，第一晶体管T1的第一极T11可以为源极(source，s)，第二极T12为漏极(drain，d)。第一晶体管T1还可以包括第一有源层(为了清楚显示各晶体管之间的连接关系，图中未示出)，该第一有源层与第一极T11和第二极T12分别耦接(例如接触)。

第一晶体管T1(例如，每个第一晶体管T1)的栅极T13、第一极T11和第二极T12依次与第一栅线100、数据线200和第一像素电极300耦接。第一晶体管T1的栅极T13与第一栅线100耦接，接收第一栅线100的栅极信号。示例性地，第一晶体管T1的栅极T13可以为第一栅线100的一部分；例如，第一晶体管T1的栅极T13和第一栅线100可以为同层同材料，在同一个制程中制备得到的一体的图案。

第一晶体管T1的第一极T11与数据线200耦接，接收数据线200的数据信号。第一晶体管T1的第一极T11和数据线200可以是一体的图案。

参见图4和图5，第一晶体管T1的第二极T12与第一像素电极300耦接。第一像素电极300和第一晶体管T1的第二极T12二者位于不同层，例如，第一像素电极300位于第三图案层L3，第一晶体管T1的第二极T12位于第二图案层L2，第三图案层L3位于第二图案层L2的上方(即远离衬底BS的一侧)第三图案层L3和第二图案层L2之间具有绝缘层(本文中可称为第二绝缘层)L5。

示例性地，在第二绝缘层L5上设置贯穿的过孔，在制作第一像素电极300时，透明导电薄膜穿过过孔搭接在第一晶体管T1的第二极T12上，而后通过刻蚀等工艺制作成第一像素电极300。如此，便实现了第一晶体管T1的第二极T12与第一像素电极300耦接。为便于描述，第一像素电极300与第一晶体管T1的第二极T12的耦接位置也可以称为充电耦接点310。

第一晶体管T1的栅极T13接收第一栅线100的栅极信号，第一晶体管 T1被配置为响应于栅极T13接收的栅极信号为有效电压(即栅极导通电压)而导通，此时第一晶体管T1的第一有源层导通，从而将数据线200上的数据信号传输到第一像素电极300。

参见图4和图5，第一电容线500和第一栅线100可以属于(即包含于)同一图案层，例如第一图案层L1。示例性地，第一电容线500与第一像素电极300可以一一对应。一第一电容线500在衬底BS上的正投影与第一像素电极300在衬底BS上的正投影有交叠。即第一电容线500的至少一部分和第一像素电极300的一部分在第三方向Z上相对设置，二者相对的部分形成存储电容(storage capacitor，CS)。存储电容可以保持第一像素电极300上用于驱动液晶层的电压。示例性地，第一电容线500可以为与第一像素电极对应的环形图案或近似环形图案(可以是带有断口的环形图案)。第一电容线500上施加的电压可以根据实际需要设置。例如第一电容线500可被施加固定电压；又如可被施加与公共电极相同的电压，此时第一电容线500可以与公共电极耦接。

图6为图5中第一电容线的位置以及结构的示意图。

参见图6，第一电容线500包括第一导电段510，第一导电段510的延伸方向与第一栅线100的延伸方向大致平行，即大致平行于第一方向X。第一导电段510靠近第一栅线100。在第一电容线500包括多个导电段的情况下，第一导电段510相比其他导电段更靠近第一栅线100，也就是说，第一导电段510和第一栅线100之间没有其他的导电段。

第一导电段510上设有第一断口514。第一断口514将第一导电段510完全切断分成两个分段。第一断口514位于充电耦接点310远离数据线200的一侧，且偏离第一导电段510的中部513。

示例性地，在数据线200位于充电耦接点310的左侧的情形下，第一断口514设置在充电耦接点310的右侧。

第一导电段510整体包括沿第一导电段510的延伸方向依次分布的第一分部511、中部513和第二分部512。第一导电段510的中部513为第一导电段510上位于中间且长度占总长度1/3的部分。第一分部511和第二分部512各自的长度大致相等，为第一导电段510除去中部513之后的部分一半，如均占第一导电段510总长度的1/3，并且，其中一者靠近数据线200，另一者远离数据线200。例如，第一分部511靠近数据线200，第二分部512远离数据线200。第一断口514偏离第一导电段510的中部513，意指第一断口514不在第一导电段510的中部513，而位于第一分部511或第二分部512。

在一示例中，继续参见图6，第一断口514位于第一导电段510的中部513靠近充电耦接点310的一侧，即，第一断口514设置在第一分部511。并且，第一断口514位于充电耦接点310的右侧。具体地，沿第一方向X，第一断口514可以位于第一导电段510的中部513与充电耦接点310之间。

第一导电段510上位于第一断口514远离中部513一侧的部分和第一晶体管T1的第二极T12，二者在衬底BS上的正投影有交叠。

基于图6示出的情况，第一导电段510上位于第一断口514远离中部513一侧的部分，意指第一分部511中以第一断口514为界远离中部513的部分，即在第一断口514将第一分部511分成的两部分中的左侧部分。

示例性地，第一分部511的左侧部分和第一晶体管T1的第二极T12，二者在衬底BS上的正投影的交叠区域称为第一交叠区域。第一交叠区域可以被配置为在修复断线(即断裂的第一栅线)过程中，将第一导电段510与第一晶体管T1的第二极T12通过熔接等方式耦接在一起。

例如，第一交叠区域与充电耦接点310在衬底BS上的正投影有交叠(即至少部分地重叠)，例如部分重叠或完全重叠。因此，阵列基板上存在第一像素电极300、第一晶体管T1的第二极T12和第一分部511的左侧部分三者在衬底BS上的正投影有交叠的区域。也就是说，第一导电段510上位于第一断口514远离中部513一侧的部分，第一晶体管T1的第二极T12和第一像素电极300，三者在衬底BS上的正投影有交叠。

基于此，断线被修复后，沿衬底BS的厚度方向，第一导电段510与第一晶体管T1的第二极T12的耦接位置与充电耦接点310可以对齐，也可以错位。在二者错位的情况下，第一导电段510与第一晶体管T1的第二极T12的耦接位置可以位于充电耦接点310远离第一断口514的一侧(即图6中的充电耦接点310的左侧)，这样有利于保持第一导电段510在第一断口514处断开的特性。此时，第一交叠区域中的一部分可以位于充电耦接点310远离第一断口514的一侧(即图6中的充电耦接点310的左侧)。

又如，上述的第一交叠区域与充电耦接点310在衬底BS上的正投影也可以不交叠。基于此，第一交叠区域中的至少一部分(即全部或部分)可以位于充电耦接点310远离第一断口514的一侧(即图6中的左侧)，以方便在保持第一导电段510在第一断口514处断开的特性的前提下进行断线修复。

图7为另一示例中第一电容线的位置以及结构的示意图。

参见图7，在另一示例中，第一断口514设置在第二分部512。通常充电耦接点310设置在靠近数据线200的位置附近，而第二分部512距离数据线 200相对较远，因此，第二分部512一般位于远离数据线200的一侧(例如充电耦接点310的右侧)，于是第一断口514也就位于充电耦接点310的右侧，亦即第一断口514位于第一导电段510的中部513远离充电耦接点310的一侧。

与图6示出的阵列基板类似，第一导电段510上位于第一断口514远离中部513一侧的部分和第一晶体管T1的第二极T12，二者在衬底BS上的正投影有交叠。

基于图7示出的情况，第一导电段510上位于第一断口514远离中部513一侧的部分，意指第二分部512中以第一断口514为界远离中部513的部分，即在第一断口514将第二分部512分成的两部分中的右侧部分。

示例性地，第二分部512的右侧部分和第一晶体管T1的第二极T12，二者在衬底BS上的正投影的交叠区域称为第二交叠区域。第二交叠区域可以被配置为在修复断线(即断裂的第一栅线)过程中，将第一导电段510与第一晶体管T1的第二极T12通过熔接等方式耦接在一起。此时，第一晶体管T1的第二极T12可以从充电耦接点310沿第一方向X延伸至第一断口514的右侧，以形成第二交叠区域。

在一些实施例中，阵列基板上多个子像素区(例如所有子像素区)的结构均可以参考上述图6或图7。此时，多根第一栅线100(例如每根第一栅线100)未断裂，无需修复。

在另一些实施例中，由于生产工艺复杂，受环境中异物或静电破坏等因素的影响，阵列基板上存在至少一根(一根或多根)断裂的第一栅线(可称为断线)，即至少一根第一栅线可能会出现栅线断口，使得这些第一栅线在栅线断口的位置处断开。此时，由该第一栅线驱动的一行子像素中，便会出现多个子像素无法正常显示的缺陷。在该情形下，便可采用架桥进行修复。下文将对修复后的阵列基板进行详细介绍。

图8为一种对断线修复后的阵列基板的俯视图。图9为图8的图8的M3位置处的局部放大图。为了图9所示的结构清晰可见，第一晶体管T1的第二极T12仅保留了一小部分，省略了DD所示的其余部分。

在一种可能的实现方式中，参见图8，阵列基板10在第一栅线100出现栅线断口110位置处，设置了架桥600(图8中省略了充电耦接点，以及修复阵列基板的其他结构，如下文的修复用断口)。架桥600为导电线，可以包括钨(W)、银(Ag)等材料。为减弱导致第一栅线100出现栅线断口110的因素对架桥600产生不利影响，架桥600不会直接沿第一栅线100的延伸 方向(即第一方向X)，覆盖在第一栅线100的正上方。架桥600的两端连接在栅线断口110两侧，沿栅线断口110的区域绕行，使得第一栅线100恢复导通。

因此，架桥600可以包括多个桥体分段，示例性地，参见图9，架桥600包括依次连接的第一桥体分段610、第二桥体分段620和第三桥体分段630。其中，第一桥体分段610靠近数据线200，第三桥体分段630远离数据线200。第一桥体分段610、第三桥体分段630分设于栅线断口110两侧。第一桥体分段610、第三桥体分段630均为一端连接第一栅线100，另一端连接第二桥体分段620，例如，第一桥体分段610、第三桥体分段630均垂直于第一栅线100，从而绕开栅线断口110。第一桥体分段610和第三桥体分段630二者的延伸方向与第一电容线500的延伸方向不同，故而产生交叉。

由于栅线断口110的长度、分布位置不同，架桥600设置的位置会有所不同，架桥600会经过一个子像素区或两个以上的子像素区。

例如，图9中栅线断口110的长度较短，且位于第一电容线500的中部513附近，如此，架桥600可能只要经过一个子像素区，即与一根第一电容线500有交叉。为便于描述，将该种架桥600命名为第一架桥600A，相应的栅线断口110命名为第一栅线断口111。

在该实现方式中，断裂的第一栅线100被修复，若架桥600与第一电容线500不连接(例如，二者之间可以通过绝缘层而相互绝缘)，则对架桥600所在的子像素区影响不大。但是，由于架桥600和第一电容线500各自在衬底BS上的正投影有交叠，那么架桥600可能和第一电容线500串接到一起(例如，二者之间可以不设绝缘层，如参见图5，可以在形成第一图案层L1之后，形成第一绝缘层L4之前设置架桥600)，即二者同电位，此时则会影响该第一栅线100对应的各个子像素区(即与第一栅线100耦接的各个第一像素电极300)的显示。为了解决这一问题，本公开实施例还提供了以下多个示例。

示例一

图10为图8的M3的另一可能的放大图。图11为图10沿B1B2向的剖视图。

参见图10，阵列基板10上，第一栅线100具有第一栅线断口111，阵列基板10还包括第一架桥600A。第一架桥600A的两端分别连接在第一栅线100上第一栅线断口111的两侧。第一架桥600A与第一修复用电容线500A交叉。第一修复用电容线500A为多根第一电容线500中的一根；例如，多根 第一电容线500为第一栅线100对应的所有子像素区中的第一电容线500。其中，第一栅线100对应的所有子像素区为与第一栅线100通过多个第一晶体管耦接的所有第一像素电极300所在的子像素区。具体地，在多根第一电容线500中，最靠近第一栅线断口111的第一电容线500为第一修复用电容线500A。

由于第一架桥600A与第一修复用电容线500A交叉(具体可以与第一修复用电容线500A的第一导电段510交叉)，第一栅线100和第一修复用电容线500A可能导通而产生短路。因此，第一修复用电容线500A上具有分置于第一架桥600A两侧的第一修复用断口551和第二修复用断口552；这样一来，第一修复用电容线500A中与第一架桥600A交叉的部分(下文简称为第一部分D1，第一部分D1可以与第一架桥600A导通)与其他部分切断，使得其他部分(下文简称为第二部分D2)不与第一架桥600A导通。

示例性地，图10中，第一修复用断口551位于第一导电段510上，并且第一修复用断口551和第二修复用断口552中的一者为第一断口514(图6或图7中，第一电容线500本身被配置的第一断口514；即在刻蚀得到第一电容线500的同时而形成的第一断口514)。第一修复用断口551和第二修复用断口552中具体哪个为第一断口514，可以通过无需修复的第一栅线对应的子像素区中，第一电容线500上的第一断口的位置和形状来确定；还可以通过该需要修复的第一栅线100对应的不设置第一架桥600A的子像素区(例如图8中子像素区M4)中，第一电容线500上的第一断口的位置和形状来确定。

以第一断口514位于第一分部511为例，在第一栅线断口111与第一断口514的距离足够设置第一架桥600A的第一桥体分段610的情况下，第一断口514可作为修复用断口(例如，第一修复用断口551)。

继续参见图10，示例性地，与第一断口514相对的另一个修复用断口(例如，第二修复用断口552)，可以设置在第一导电段510的第二分部512上。在上述情形下，第二修复用断口552可以通过例如激光切断等方式加工而成。

示例性地，第一架桥600A的第三桥体分段630设置在第一电容线500的中部513，或者第二分部512。此时，第二分部512中可以存在至少一部分(部分或全部)位于远离第三桥体分段630一侧，该至少一部分上可以设置第二修复用断口552；进一步地，在第二修复用断口552远离第一架桥600A的一侧(即远离第一架桥600A的第三桥体分段630的一侧)，该至少一部分与第一晶体管T1的第二极T12，二者可具有正对区域(即二者在衬底上的正投影有交叠)，以便在二者的正对区域进行熔接。

第一修复用电容线500A的第一部分D1以及第一架桥600A，此二者与第一像素电极300之间形成一电容器A1。第一修复用电容线500A的第二部分D2以及第一像素电极300，此二者之间形成另一电容器A2。在两个电容充电的情况下，会产生辉点的现象(即在该子像素区出现亮点)，针对这一显示异常现象，需要进行暗点化操作。例如，将导致亮点的电容器的两极板耦接，使得极板之间的电压相等，从而使得该电容器失效，因此辉点消失达到暗点化的目的。

在一些实施例中，第一部分D1的长度可以小于第二部分D2的长度。如此，相比电容器A1，电容器A2对子像素区出现亮点的影响更大。故而可选择在第二部分D2上进行暗点化操作。因此，本公开实施例中，将一子像素区的第一修复用电容线500A的第二部分D2与第一像素电极300耦接，即二者同电位，从而实现该子像素区的暗点化。

此外，本示例中由于两个修复用断口551和552均位于第一导电段510上，这样有助于让第一修复用电容线500A中第一部分D1尽可能短些，而第二部分D2尽可能长些，从而能够减小电容器A1的电容量，同时通过暗点化操作让具有更大电容量的电容器A2失效，进而增强该子像素区暗点化的效果。为了对第一架桥600A所在的子像素区进行暗点化处理，可以断开该子像素区中第一像素电极300与数据线200的连接，使得数据线200无法向第一像素电极300提供数据信号。

第一修复用晶体管T1A为多个第一晶体管T1中的一个，且与第一修复用电容线500A相应。第一修复用晶体管T1A与第一修复用电容线500A相应意指：与第一修复用电容线500A正对的第一像素电极300，其与该第一修复用晶体管T1A耦接。

第一修复用晶体管T1A的第二极T12在充电耦接点310靠近第一修复用晶体管T1A的第一极T11的位置上，设置有晶体管断口AA1，以断开第一像素电极300与数据线200的连接。在图10中为了清楚的示出结构，同样省略了第一修复用晶体管T1A的第二极T12的部分结构(省略部分对应图9的DD所示的部分)，下文中其余的图8的M3的可能的放大图均省略了该部分结构。

参见图10和图11，为实现第一修复用电容线500A的第二部分D2与第一像素电极300耦接，在阵列基板中，第一导电段510上位于第一修复用断口551远离第一架桥600A一侧的部分(例如第一导电段510的第一分部511的左侧部分)与第一修复用晶体管T1A的第二极T12，二者相耦接；例如， 二者可以通过激光熔接方式进行耦接；具体地可以在二者中相正对的部分(即二者中在衬底上的正投影完全重叠的部分)进行激光熔接。为便于描述，将二者的耦接位置定义为熔接耦接点320。由于充电耦接点310位于第一修复用电容线500A的第二部分D2上；因而，第一修复用电容线500A的第二部分D2与第一修复用晶体管T1A的第二极T12耦接。又因为在充电耦接点310处，第一像素电极300与第一修复用晶体管T1A的第二极T12耦接，因而，第一像素电极300与第一修复用电容线500A的第二部分D2耦接，从而使得二者形成的电容器A2失效，进而实现该子像素区的暗点化。

其中，熔接耦接点320可以在以下多种方式的任一种形成：

例如方式一：形成第一栅线100并发现第一栅线断口111，以及形成第一修复用晶体管T1A的第二极T12之后，在未形成第一像素电极300之前，在选定的熔接耦接点320处使用激光向下熔接，从而将第一修复用晶体管T1A的第二极T12与第一导电段510上位于第一修复用断口551远离第一架桥600A一侧的部分熔接到一起。

又如方式二：在形成第一像素电极300后，其中形成的第一像素电极300上具有缺口，在缺口的位置处使用激光向下熔接，从而将第一修复用晶体管T1A的第二极T12与第一导电段510上位于第一修复用断口551远离第一架桥600A一侧的部分熔接到一起，即形成与该缺口正对的熔接耦接点320。

再如方式三：在形成第一像素电极300后，在选定的熔接耦接点320处，第一像素电极300、第一修复用晶体管T1A的第二极T12和第一导电段510上位于第一修复用断口551远离第一架桥600A一侧的部分，三者具有正对的部分(即在选定的熔接耦接点320处，三者在衬底上的正投影重叠)；接着，使用激光向下熔接，将三者正对的部分熔接到一起。

在一些可能的实现方式中，如图11所示，熔接耦接点320和充电耦接点310，二者在衬底上的正投影有交叠(例如，至少部分地重叠)。例如，熔接耦接点320在衬底上的正投影可以位于充电耦接点310在衬底上的正投影内。在该情形下，熔接耦接点320的面积小于或等于充电耦接点310。例如，采用上述方式三，使用激光在充电耦接点310位置向下熔接，将第一像素电极300、第一修复用晶体管T1A的第二极T12和第一修复用电容线500A的第二部分D2，三者熔接到一起(即三者相耦接)，形成熔接耦接点320。由于第一像素电极300和第一修复用晶体管T1A的第二极T12原本就在充电耦接点320耦接在一起，因此采用这种方式，激光无需击穿第二绝缘层L5，就能实现三者的耦接，从而降低了熔接的难度。

一第一修复用电容线500A的第二部分D2与一第一修复用晶体管T1A可通过一个或多个熔接耦接点320耦接。单个熔接耦接点的直径为2.5μm～3.5μm，例如，2.5μm、3μm、3.5μm等。单个熔接耦接点的熔接成功率和需要熔接的两图案层之间的距离相关，当需要熔接的两图案层之间的距离较小时，熔接成功率较高。反之，当需要熔接的两图案层之间的距离较大时，熔接成功率较低。第三图案层L3与第二图案层L2之间的距离大于第二图案层L2与第一图案层L1之间的距离，因而第三图案层L3与第二图案层L2之间进行熔接的成功率小于第二图案层L2与第一图案层L1之间进行熔接的成功率。

在单个熔接耦接点320的熔接成功率较高的情况下，用于将一第一修复用电容线500A的第二部分D2与一第一修复用晶体管T1A耦接的熔接耦接点320的个数可以为1个。例如，阵列基板在充电耦接点310所在区域内的一个点位置处，通过激光向下熔接。如此，既可以满足耦接的需求，又可以使得用于将一第一修复用电容线500A的第二部分D2与一第一修复用晶体管T1A耦接的所有熔接耦接点320的面积之和较小，而在设计和制造阵列基板的过程中，每个第一电容线500的第一导电段510上的第一断口514尺寸不变的情况下，预留给这些熔接耦接点320的区域面积就可以越小，那么该第一电容线500的第一导电段510上可被用于设置第一架桥600A的尺寸可以越长，从而能够适应更长尺寸的第一栅线断口111的修复。

在单个熔接耦接点320的熔接成功率较低的情况下，用于将一第一修复用电容线500A的第二部分D2与一第一修复用晶体管T1A耦接的熔接耦接点320的个数可以为2个及两个以上。例如，阵列基板在充电耦接点310所在区域内的多个位置处，通过激光向下熔接，以提高整体的熔接成功率。

在本示例中，第一断口514作为第一修复用电容线500上本身被配置的断口结构，使用第一断口514作为修复用断口(例如第一修复用断口551)，如此一来，第一修复用电容线500A上通过加工，如切断方式设置的修复用断口的数量减少了一个，从而提高了阵列基板的修复效率。而且，相比将第一断口514(例如第一修复用断口551)设置在其他导电段上，在另一个修复用断口(例如第二修复用断口552)位置不变的情况下，第一断口514在第一导电段510上可以使得第一修复用电容线500A中的第一部分D1的长度相对第二部分D2较短；如此一来，可以减少第一部分D1对暗点化的影响。此外，在另一个修复用断口(例如第二修复用断口552)位置不变的情况下，由于第一断口514偏离第一导电段510的中部，这样一来，第一导电段510中用于 与第一架桥600A交叉的部分(即第一部分D1)能够被允许具有更长的尺寸，相应地，第一架桥600A被允许具有更长的尺寸(具体地，第二桥体分段630的长度可以更长)，因而能够修复具有更长尺寸的第一栅线断口111。

示例二

图12为图8的M3的另一可能的放大图。图13为图12所示的阵列基板沿C1C2向的剖视图。

参见图12和图13，示例二给出了第一导电段510上位于第一修复用断口551远离第一架桥600A一侧的部分与第一修复用晶体管的第二极T12耦接的另一种实现方式，阵列基板上的其他结构可以参考示例一。

在本示例中，第一断口514位于第一修复用电容线500A的第一分部511上，用作第一修复用断口551。基于此，熔接耦接点320位于第一修复用电容线500A的第一分部511上第一修复用断口551远离第一架桥600A的一侧；例如，熔接耦接点320位于第一分部511上第一修复用断口551靠近数据线200的一侧，即位于第一分部511的左侧部分。

示例性地，熔接耦接点320和充电耦接点310，二者在衬底BS上的正投影没有交叠(即二者错开设置)。这样一来，熔接耦接点320的面积不受充电耦接点310面积的限制，此时可以在第一分部511的左侧部分与第一修复用晶体管T1A的第二极T12二者正对的区域(即二者中在衬底上的正投影相重叠的部分所占的区域)，选择合适数量的熔接耦接点320进行熔接；此外，即便熔接耦接点320出现一些位置偏移误差也不会影响充电耦接点310的耦接性能，从而降低了对于熔接工艺的精确度的要求，即降低了熔接难度。

例如，熔接耦接点320可以位于第一分部511上充电耦接点310远离第一断口514的一侧(即位于第一分部511的左侧部分)，这样能够减小熔接对于第一修复用断口551的断路特性的影响。

此外，在本示例中，熔接耦接点320可以参考示例一的三种方式中的任一种形成；与示例一不同的是，熔接耦接点320进行了位置调整，与充电耦接点310错位设置。其中，图13示出了采用示例一中的方式一形成熔接耦接点320的结构。在示例中，第一修复用晶体管T1A的第二极T12和第一修复用电容线500A的第一分部511的左侧部分均可熔接到一起，实现耦接。并且第一像素电极300与第一修复用晶体管T1A的第二极T12在充电耦接点310处已耦接。如此一来，第一像素电极300和第一修复用电容线500A的第二部分D2二者实现了间接耦接，使得这二者的电位相等，从而实现该子像素区的 暗点化。此外，本示例所能达到的其他效果同示例一，在此不再赘述。

示例三

图14为图8的M3的另一可能的放大图。图15为图14所示的阵列基板沿F1F2向的剖视图。

参见图14和图15，示例三给出了第一导电段510上位于第一修复用断口551远离第一架桥600A一侧的部分与第一修复用晶体管T1A的第二极T12耦接(例如接触)的另一种实现方式，阵列基板上的其他结构可以参考示例一。

在本示例中，第一断口514位于第一修复用电容线500A的第一分部511上，且用作第二修复用断口552。此时，在修复过程中，可以采用激光切割等方式在第一导电段510上形成第一修复用断口551，第一修复用断口551相比第二修复用断口552远离数据线300。此时，第一修复用断口551可以根据第一架桥600A的长度，设置在第一导电段510的中部513或第二分部512上。

基于此，熔接耦接点320位于第一导电段510上第一修复用断口551远离第一架桥600A的一侧，意味着熔接耦接点320位于第一导电段510上第一架桥600A的右侧，即位于第一导电段510上第一架桥600A远离数据线200的一侧。此时，熔接耦接点320和充电耦接点310分置于第一架桥600A的两侧，因此，熔接耦接点320的设置不会影响充电耦接点310的电连接性能。因此，在形成熔接耦接点320的过程中，能够允许较大的位置偏移误差，从而降低了对于熔接工艺的精确度的要求，即降低了熔接难度。

此外，在本示例中，熔接耦接点320可以参考示例一的三种方式中的任一种形成；与示例一不同的是，熔接耦接点320进行了位置调整，与充电耦接点310错位设置。其中，图15示出了采用示例一中的方式一形成熔接耦接点320的结构。

在本示例中，在熔接耦接点320处，第一修复用晶体管T1A的第二极T12和第一修复用电容线500A的第二部分D2熔接到一起，实现耦接。并且第一像素电极300与第一修复用晶体管T1A的第二极T12在充电耦接点310处已耦接。如此一来，第一像素电极300和第一修复用电容线500A的第二部分D2，二者实现了间接耦接，使得二者电位相等，从而实现该子像素区的暗点化。此外，本示例所能达到的其他效果同示例一，在此不再赘述。

示例四

为了方便在第一导电段上设置需切断形成的修复用断口，本示例还提供另一种阵列基板。

图16A为图3中图3的M2的另一可能的放大图。

在一些可能的实现方式中，本示例提供的阵列基板中可以没有断裂的第一栅线100，此时该阵列基板中多个子像素区中的第一电容线500的形状可以参见图16A。

在另一些可能的实现方式中，本示例提供的阵列基板中具有至少一条断裂的第一栅线100，此时该阵列基板中的一些子像素区(至少一个子像素区，即第一栅线100的断口部分所在子像素区之外的子像素区)中的第一电容线500的形状可以参见图16A。例如，图16A示出的第一电容线500可以替换图8中子像素区M4内的第一电容线500。参见图16A，本公开实施例提供一种阵列基板，第一导电段510上设有开口朝向或背离第一栅线100的凹槽515。图16A以凹槽515的开口朝向第一栅线100作为示例。图16A是在图4的基础上增加了凹槽515，其他特征同图4对应的实施例，不再赘述。凹槽515的作用是为了便于第一导电段510在凹槽515处切断，从而用作断线修复工序中的修复用断口。因而，在阵列基板不需要修复的情形下，或者，在阵列基板需要修复但修复用断口的设置位置不在第一导电段510的凹槽515处的情形下，第一导电段510的凹槽515也可以不进行切断。

凹槽515可大致沿第一栅线100的宽度方向(例如第二方向Y)凹陷，如凹槽515的深度方向大致垂直于第一栅线100的延伸方向(例如第一方向X)。凹槽515的形状可不做具体限定，例如可以是矩形凹槽、弧形凹槽等。

修复用断口(例如，图10和图12中的第二修复用断口552，图14中的第一修复用断口551)可以设置在第一导电段510的凹槽515处。第一导电段510在凹槽515处的宽度较窄，因此更容易被切断，可以提高切断效率，也可以提高阵列基板的修复效率。此外，例如可采用能量相对较低的激光进行切断，从而减少了切断过程中，可能对凹槽515附近的元件(如，第一栅线100或影响第一架桥600A的第三桥体分段630)的影响。又如，可采用光束较窄的激光进行切断，同样减少了切断过程中，可能对凹槽515附近的元件的影响。具体地，当凹槽515的开口朝向第一栅线100时，第一导电段510在凹槽515处与第一栅线100之间的距离增大，可进一步减少在凹槽515处切断第一导电段510时，对第一栅线100的影响。

凹槽515与第一断口514分置于中部513的两侧。即凹槽515与第一断口514分别位于第一导电段510的第一分部511和第二分部512。例如，凹槽 515位于第一分部511，而第一断口514位于第二分部512。又如，如图16A示出的那样，凹槽515位于第二分部512，而第一断口514位于第一分部511。

继续参见图16A，具体在本示例中，第一断口514位于第一分部511，因而凹槽515位于第二分部512。在第一栅线100断裂后，可以在凹槽515处将第一导电段510切断而形成一修复用断口，第一断口514用作另一修复用断口，得到类似于图10、图12或图14示出的修复后结构。由于两个修复用断口均位于第一导电段510上，因而，可进一步减少第一电容线500中第一部分D1的长度而使得第二部分D2的长度较长。

在一些实施例中，第一导电段510上位于凹槽515远离中部513一侧的部分和第一晶体管T1的第二极T12，二者在衬底上的正投影有交叠。在该情形下，在需进行断线修复时，凹槽515处可切断而形成第一修复用断口，从而可使第一导电段510上位于第一修复用断口远离中部513一侧的部分与第一修复用晶体管(一第一晶体管T1)的第二极T12耦接。

图16B示出了图16A的M5处的局部放大图。

参见图16B，第一导电段510中位于凹槽515下方的部分为第一导电段510的保留部分。保留部分的宽度W1和/或凹槽515的开口的宽度W2均会在一定程度上影响第一导电段510的性能和阵列基板10的性能。示例性地，在凹槽515处，第一导电段510的保留部分的宽度W1与第一导电段510的宽度W3的比例为1/3～1/2。示例性地，凹槽515的开口的宽度W2为7.5μm～8.5μm。又示例性地，第一导电段510的保留部分的宽度W1与第一导电段510的宽度W3的比例为1/3～1/2，且凹槽515的开口的宽度W2为7.5μm～8.5μm。

第一导电段510的宽度W3为第一导电段510未设置凹槽515的情况下的宽度，如可以通过凹槽515的深度W4和保留部分的宽度W1相加计算得到，或者在第一导电段510在第一延伸方向的各处宽度大致相同或变化不大时，测量凹槽515相邻位置处的第一导电段510的宽度。

第一导电段510的宽度W3可以是11.0μm～15.0μm，例如，11.2μm、13.4μm、14.6μm、15.0μm等。如此，第一导电段510的宽度W3相对较宽，第一导电段510有相对较大的空间去设置充电耦接点310和熔接耦接点320。

熔接耦接点320是在第一电容线500形成之后，在第一电容线500上方通过激光向下熔接形成的。单个熔接耦接点320的直径为2.5μm～3.5μm，第一导电段510的宽度W3为单个熔接耦接点320的直径的2倍以上，如此一来，第一导电段510设置熔接耦接点320的空间较大，熔接耦接点320不容 易偏移出第一导电段510，有助于提高熔接的成功率，并且降低了激光熔接时的定位精度的要求，从而降低了加工难度。

在第一导电段510的保留部分的宽度W1与第一导电段510的宽度W3的比例为1/3～1/2的情况下，第一导电段510的保留部分的宽度W1合适，如保留部分的宽度W1为3.7μm～8.5μm，例如可以是3.7μm、6.2μm、7.8μm和8.5μm。如此，第一导电段510的保留部分既便于切断、又具有较高的强度而不易断裂，同时电阻值的大小也较为合适。

在凹槽515的开口的宽度为7.5μm～8.5μm的情况下，凹槽515的宽度较为合适，便于激光对准凹槽515将保留部分切断，并且保留部分的长度较为合适，因而具有较高的强度，不易断裂。

参见图16，在一些实施例中，第一导电段510上位于第一断口514远离中部513一侧的部分的长度大于等于15μm。例如，图16A中，第一断口514位于第一导电段510的第一分部511上，此时，第一分部511的左侧部分(参见示例一或示例二)可以具有熔接空间，用于设置熔接耦接点。又如，第一断口514还可位于第一导电段510的第二分部512上，此时，第二分部512上位于第一断口514右侧的部分可以有熔接空间，用于设置熔接耦接点。

具体在本示例中，单个熔接耦接点的直径为2.5μm～3.5μm，第一导电段510上的熔接空间能够允许设置至少两个熔接耦接点，从而增大了第一导电段510上位于第一断口514远离中部513一侧的部分与第一晶体管T1的第二极T12熔接的成功率。

可以理解的是，参见图16A，在第一断口514位于第二分部512的情形下，在第二分部512的右侧部分作为熔接空间满足熔接的成功率要求的前提下，第二分部512的右侧部分的长度应尽可能短，即第一断口514在第一导电段510的位置尽量靠右。这样，该第一电容线500的第一导电段510上可被用于设置第一架桥600A的尺寸可以越长，从而能够适应更长尺寸的第一栅线断口111的修复。

类似地，在第一断口514位于第一分部511的情形下，在第一分部511的左侧部分作为熔接空间满足熔接的成功率要求的前提下，第一分部511的左侧部分的长度应尽可能短，即第一断口514在第一导电段510的位置尽量靠左。这样，该第一电容线500的第一导电段510上可被用于设置第一架桥600A的尺寸可以越长，从而能够适应更长尺寸的第一栅线断口111的修复。

参见图16A，在另一些实施例中，第一导电段510上位于凹槽515远离中部513一侧的部分的长度大于等于15μm。

例如，图16A中，第一断口514位于第一导电段510的第一分部511上，此时，第一导电段510上位于凹槽515远离中部513一侧的部分为第二分部512位于凹槽515右侧的部分，该部分(参见示例三)可以具有熔接空间，用于设置熔接耦接点。

又如，第一断口514还可位于第一导电段510的第二分部512上，此时，第一导电段510上位于凹槽515远离中部513一侧的部分为第一分部511位于凹槽515左侧的部分，该部分(参见示例一或示例二)可以具有熔接空间，用于设置熔接耦接点。

该实施例的效果可以参照第一导电段510上位于第一断口514远离中部513一侧的部分的长度大于等于15μm的效果。

示例五

图17为图8的M3的另一可能的放大图。图18为图17所示的阵列基板沿E1E2向的剖视图。参照图17和图18，本示例提供了一种阵列基板，该阵列基板具有至少一根断裂的第一栅线100，该阵列基板基于图16A示出的子像素区的结构，对断裂的第一栅线100进行了修复。

同上文多个实施例(例如示例一、示例二或示例三)一样，需要设置第一架桥600A将第一栅线100进行修复，并将第一架桥600A所在的子像素区中的第一电容线500称为第一修复用电容线500A。第一修复用电容线500A上具有分置于第一架桥600A两侧的第一修复用断口551和第二修复用断口552，第一修复用断口551位于第一导电段510上；其中，第一修复用断口551和第二修复用断口552中的一者为第一断口514。第一修复用断口551和第二修复用断口552将第一修复用电容线500A分成了第一部分D1和第二部分D2，其中，第二部分D2与第一像素电极300二者耦接形成熔接耦接点320。图17和图18示出了参考上述示例一形成的熔接耦接点320。熔接耦接点320的形成还可以参考上述示例二或示例三，在此不加赘述。该子像素区中的其他结构也可以参考上述示例一、示例二或示例三。

与这些示例不同的是，第一修复用电容线500A包含位于所述第一导电段510上的凹槽515。该凹槽515的位置和尺寸，均可以参考示例四。

此外，正如上文所说，第一修复用断口551和第二修复用断口552中的一者为第一断口514；那么另一者可以位于第一修复用电容线500A的凹槽515所在位置处。例如，利用激光将第一导电段510的凹槽515处的保留部分切断，形成一修复用断口，这样更容易切断且不易损伤其他元件。此时，由于 用作一修复用断口的第一断口514和凹槽515处形成的另一修复用断口均位于第一导电段510上，因此能够使得第一部分D1的长度比第二部分D2的长度短，有利于该子像素区的暗点化效果。

例如，图17中，第一断口514位于第一分部511，可用作第一修复用断口551；凹槽515位于第二分部512，凹槽515形成的修复用断口可用作第二修复用断口552。需要说明的是，将凹槽515处的保留部分切断的断点尺寸若是与凹槽515的开口宽度相近，那么只看该子像素区内的结构，难以分辨第二修复用断口552是否位于凹槽515处。此时，可以结合未设置架桥的子像素区内凹槽515的位置来判定第二修复用断口552的位置。

在本实施例中阵列基板的效果同示例一，在此不再赘述。

上述各个实施例中，例如参见图14或图17，经断线修复后的阵列基板中第一修复用断口551和第二修复用断口552均设置在第一导电段510上，且其中一者为第一断口514，另外一者需切断形成。在一些情形下，参见图17，当第一栅线断口110的尺寸较大，此时第一架桥600A沿第一方向X的尺寸的较长，例如第一架桥600A的第三桥体分段630可能需要移到凹槽515的右侧，此时，第一导电段在凹槽515的右侧不具有充足的空间去设置第二修复用断口。

为了解决这一问题，本公开实施例还提供另一种阵列基板，参见图19，其中，图19为图8的M3的另一可能的放大图。相比于图17，本示例中，第一架桥600A的具体位置有所调整。基于此，第一断口514用作第一修复用断口551，将第二修复用断口552从第二分部512移动到第一修复用电容线500A的其他导电段上。

继续参见图19，第一修复用电容线500A还包括第二导电段520和第三导电段530。其中，第二导电段520与第一导电段510位于第一分部511的端部连接，第三导电段530与第一导电段510位于第二分部512的端部连接。在该情形下，第二修复用断口552可以位于第二导电段520和第三导电段530中距离第一断口514较远一者。

第一导电段510的宽度、第二导电段520的宽度以及第三导电段530的宽度，三者可以分别相同或不同。第二导电段520的宽度为第二导电段520在垂直于自身延伸方向的长度。第三导电段530的宽度为第三导电段530在垂直于自身延伸方向的长度。

由于第二导电段520和第三导电段530不需要设置充电耦接点310和熔接耦接点，并且在修复阵列基板的过程中，可能需要切断形成修复用断口， 因而第二导电段520的宽度和第三导电段530的宽度可以设置相对较窄。在一些实施例中，第二导电段520的宽度和第三导电段530的宽度可以相同，并且均小于第一导电段510的宽度。示例性地，第二导电段520的宽度和第三导电段530的宽度可以等于第一导电段510的保留部分的宽度，例如可以是6μm～8μm。如此，第二导电段520和第三导电段530既便于切断、又具有较高的强度而不易断裂，同时电阻值的大小也较为合适。

具体在本示例中，该第二修复用断口552设置在第三导电段530上。具体的设置方式可参考在第一导电段510通过切断设置第一修复用断口551的方式，在此不再赘述。

如此，第一修复用断口551和第二修复用断口552便分别位于第一架桥600A两侧，同样将第一修复用电容线500A分成了两部分，第一部分D1与第一架桥600A交叉，第二部分D2可参考示例一或示例二与第一像素电极300耦接。

在本实施例中阵列基板的效果同示例一，在此不再赘述。

图20为图8的M3的另一可能的放大图。参见图20，在另一些实施例中，第一修复用电容线500A还包括第四导电段540。第四导电段540与第一导电段510大致平行，并设置于第二导电段520和第三导电段530之间。例如，第四导电段540一端连接第二导电段520的中点，另一端连接第三导电段530的中点。第四导电段540可以增大第一修复用电容线500A与第一像素电极300之间的电容值。第四导电段540的宽度可以参考第二导电段520的宽度和第三导电段530的宽度，在此不再赘述。

如此一来，在阵列基板中无需修复的第一栅线对应的子像素区中，第一电容线500与第一像素电极300之间的电压可以较好的保持，从而驱动液晶层30工作。

示例六

示例一至示例五均提供了第一断口作为一修复用断口的技术方案。例如参见图14，阵列基板的一子像素区中，第一断口514用作第二修复用断口552。本示例将介绍第一断口514不用作修复用断口的情形。

图21为M3的另一可能的放大图。

参见图21，例如，第一栅线断口111的两个端点中的一个(例如左端点)与第一断口514太近，二者之间没有足够空间设置第一架桥600A(例如，第一架桥600A的第一桥体分段610)。又如，第一栅线断口111的两个端点还 可以分置于第一断口514两侧。在这些情形下，为了将断裂的第一栅线100修复，例如第一架桥600A的第一桥体分段610可能左移至第一断口514的左侧，或左移至第一断口514的位置处。此时，由于第一断口514无法位于第一架桥600A的外侧，因而无法作为将第一修复用电容线500A分割成两部分(第一部分D1和第二部分D2)的修复用断口。因此，本申请的另一些实施例提供了一种阵列基板10，继续参见图21，在本实施例中，第一修复用电容线500A上具有分置于第一架桥600A两侧的第一修复用断口551和第二修复用断口552，第一修复用断口551位于第一导电段510上。其中，除了第一架桥600A和第二修复用断口552的具体位置，其他特征可以参照示例三。

与示例三不同的是，本示例中，第一修复用断口551和第二修复用断口552位于第一断口514的两侧。

例如，第一断口514位于第一导电段510的第一分部511。在该情形下，可以根据第一架桥600A沿第一方向X上的尺寸将第一修复用断口551设置在第一导电段510(例如第二分部512或中部513)上，将第二修复用断口552设置在第二导电段520上。

设置第一修复用断口551的方式同样可以参考示例三，此外还可以：在第一导电段510(例如第二分部512)上设有凹槽515的位置处通过例如激光切断，制作第一修复用断口551。在第二导电段520上可以通过切断，例如激光切断的方式设置第二修复用断口552。

如此，第一修复用断口551和第二修复用断口552便分别位于第一架桥600A两侧，并且位于第一断口514的两侧。第一修复用断口551和第二修复用断口552同样将第一修复用电容线500A分成了两部分，第一部分D1与第一架桥600A交叉，第二部分D2可参考示例三与第一像素电极300耦接。

在本实施例中阵列基板的效果同示例三，在此不再赘述。

上述多个实施例提供的经断线修复后的阵列基板均以第一断口位于第一分部为例进行介绍。下面本公开的另一些实施例还提供了一种阵列基板，该阵列基板上的第一断口位于第二分部。

示例七

图22为M3的另一可能的放大图。

参见图22，本申请的另一些实施例提供了一种阵列基板10。在本实施例中，第一断口514位于第二分部512。在阵列基板具有至少一根断裂的第一栅线100时，该阵列基板需要维修；与上述多个实施例相同，需要在第一修复 用电容线500A上设置第一修复用断口551、第二修复用断口552、第一架桥600A和熔接耦接点320。

在阵列基板中，第一修复用断口551位于第一导电段510上，并且第一修复用断口551和第二修复用断口552中的一者为第一断口514。

示例性地，图22中，第一修复用断口551可以通过切断方式设置在第一架桥600A与充电耦接点310之间，例如，第一修复用断口551位于第一导电段510的第一分部511上。基于此，熔接耦接点320位于第一导电段510上第一修复用断口551远离第一架桥600A的一侧(即左侧)，具体位置可以参考示例一和示例二。相应地，第一断口514用作第二修复用断口552。

又示例性地，第一断口514可以作为第一修复用断口551。基于此，熔接耦接点320位于第一导电段510上第一修复用断口551远离第一架桥600A的一侧(即右侧)，具体位置可以参考示例三。相应地，第二修复用断口552可以通过切断方式设置在第一架桥600A与充电耦接点310之间，例如，第一修复用断口551设置在第一导电段510的第一分部511上。

该阵列基板能够实现的效果，同样可参考示例一，在此不加赘述。

示例八

图23A为图3中M2的又一可能的放大图。

与示例四的情况类似，参见图23A，本示例提供了一种阵列基板，第一导电段510上设有开口朝向或背离所述第一栅线的凹槽515，凹槽515与第一断口514分置于中部513的两侧。例如，第一断口514位于第二分部512，那么，凹槽515设置于第一分部511。除凹槽515的设置位置和示例四不同之外，凹槽的其他特征可以参考示例四中的相关描述。

在一些可能的实现方式中，该阵列基板上没有断裂的第一栅线，此时阵列基板上的多个子像素区的结构均可以参考图23A。

图23B为图8中的M3的又一可能的放大图。

在另一些可能的实现方式中，参见图23B，阵列基板具有至少一根断裂的第一栅线100，该阵列基板基于图23A示出的子像素区的结构，对断裂的第一栅线100进行了修复。与示例五类似，阵列基板的修复可以利用凹槽515。第一修复用断口551和第二修复用断口552中的一者位于第一修复用电容线500A的凹槽515所在位置处；另一者例如可以第一断口514。

示例性地，图23B中，熔接耦接点320的设置可以参考示例一或示例二，此时，凹槽515处形成的修复用断口为第一修复用断口551，第一断口514用 作第二修复用断口552。

又示例性地，熔接耦接点320的设置可以参考示例三，此时，凹槽515处形成的修复用断口为第二修复用断口552，第一断口514用作第一修复用断口551。

在本实施例中阵列基板的效果同示例一，在此不再赘述。

示例九

图24为M3的另一可能的放大图。

参见图24，与示例六类似地，在第一断口514位于第二分部512且凹槽515位于第一分部511的情形下，凹槽515处可能无需设置修复用断口。

基于此，本公开实施例提供了又一种阵列基板，参见图24，相比于图23B，本示例中，第一架桥600A的具体位置有所调整。基于此，第一断口514用作第一修复用断口551，熔接耦接点320的设置可参考示例三。并且，将第二修复用断口552从第一导电段510(例如第一分部511)移动到第一修复用电容线500A的其他导电段(例如第二导电段520)上。

在本实施例中阵列基板的效果同示例三，在此不再赘述。

示例十

图25为图8的M3的另一可能的放大图。

参见图25，与示例六类似地，在第一断口514位于第二分部512且凹槽515位于第一分部511的情形下，同样存在第一断口514不能作为修复用断口的情况。

基于此，本示例提供了一种阵列基板，参见图25，在本实施例中，第一修复用电容线500A上具有分置于第一架桥600A两侧的第一修复用断口551和第二修复用断口552，第一修复用断口551位于第一导电段510上。其中，除了第一架桥600A和第二修复用断口552的具体位置，其他特征可以参照示例八。

与示例八不同是，本示例中，第一修复用断口551和第二修复用断口552位于第一断口514的两侧。例如，第一断口514位于第一导电段510的第二分部512。在该情形下，可以根据第一架桥600A沿第一方向X上的尺寸将第一修复用断口551设置在第一导电段510(例如第一分部511或中部513)上，将第二修复用断口552设置在第三导电段530上。

设置第一修复用断口551的方式同样可以参考示例三，此外还可以：在 第一导电段510(例如第一分部511)上设有凹槽515的位置处通过例如激光切断，制作第一修复用断口551。在第三导电段530上可以通过切断，例如激光切断的方式设置第二修复用断口552。

如此，第一修复用断口551和第二修复用断口552便分别位于第一架桥600A两侧，并且位于第一断口514的两侧。第一修复用断口551和第二修复用断口552同样将第一修复用电容线500A分成了两部分，第一部分D1与第一架桥600A交叉，第二部分D2可参考示例一或示例二与第一像素电极300耦接。

在本实施例中阵列基板的效果同示例一，在此不再赘述。

在一些实施例中，多行子像素区与多根第一栅线一一对应设置，每根第一栅线上传输的扫描信号决定相应的一行子像素区的充电时机。

在另一些实施例中，子像素区的行数可以是第一栅线的数量的两倍，每根第一栅线上传输的扫描信号决定相邻两行子像素区的充电时机。

图26为图2中M1的另一可能的放大图。图26和图3均示出了一根第一栅线对应两行子像素区的结构。其中，图3示出了第一栅线100没有断裂的情形，图26示出了第一栅线100发生断裂的情形。其中，图26中第一栅线100发生断裂后可以采用上述任一种修复方式加以修复，即图26中位于下方的子像素区的结构可以参考上述任一设有第一架桥的子像素区的结构。

图27为图3的等效电路图。

参见图3(或图26)和图27，阵列基板10还包括设置在衬底上的多个第二像素电极800、多个第二晶体管T2和多个第二电容线400。

一(例如每个)第二像素电极800位于第一栅线100的第二侧(例如第二方向Y的箭头所指一侧)。基于此，该第二像素电极800可与一第一像素电极300二者相对设置；例如，二者分置于第一栅线100的两侧，且与同一根数据线100耦接，此时，二者所在子像素区可以位于同一列(即可以沿第二方向Y排列)。

第二像素电极800的材料可以参考第一像素电极300的材料，例如二者可以相同。

一(例如每个)第二晶体管T2的栅极T13、第一极T11和第二极T12依次与第一栅线100、数据线200和第二像素电极800耦接。

第二晶体管T2的栅极T13、第一极T11和第二极T12的作用可分别参照第二晶体管T2的栅极T13、第一极T11和第二极T12的作用。第二晶体管T2的栅极T13接收第二栅线700的栅极T13信号，第二晶体管T2被配置为 响应于栅极T13接收的栅极T13信号为有效电压而导通，从而将数据线200的电压传输到第二像素电极800。其中，第二晶体管T2的第二极T12与公共电极之间形成第二液晶电容器Cpx2，第二电容线400与第二像素电极800之间形成第二存储电容器Ccs2。相应地，第一晶体管T1的第二极T12与公共电极之间形成第一液晶电容器Cpx1，第一电容线500与第一像素电极300之间形成第一存储电容器Ccs1。

一第二电容线400在衬底BS上的正投影与第二像素电极800在衬底BS上的正投影有交叠。第二电容线400的结构以及作用可以参考第一电容线500。第二电容线400的结构和第一电容线500的结构可以相同或不同(例如，第二电容线400的第一导电段510和第二电容线400的第一导电段510的部分宽度不同)。

而在本示例中，同列相邻两行的子像素区两两为一组。同一组内的两个子像素区沿第二方向上下相对设置，采用同一第一栅线100控制。在第一栅线100出现栅线断口的情形下，架桥600单侧的子像素区设置架桥600即可。架桥600可以设置在第一栅线100的第一侧的子像素区内，也可以设置在第一栅线100的第二侧的子像素区内。如此，减少了架桥600的数量，并提高了阵列基板10的修复效率。而且，与架桥600所在侧相对的子像素可以不受架桥600影响，可恢复正常工作状态，基本与正常子像素无异，不需要进行暗点化操作。

在一些实施例中，参见图27，其中，阵列基板还包括设置在衬底BS上的第二栅线700、多个第三晶体管T3。一第三晶体管T3的栅极T13与第二栅线700耦接。第三晶体管T3的第一极T11与第二晶体管T2的第二极T12耦接。第三晶体管T3的第二极T12在的衬底BS上的正投影与第二电容线400在衬底BS上的正投影有交叠，这样形成一个第三存储电容器Ccs3。第三存储电容器Ccs3可以分流第二存储电容器Ccs2的部分电量，从而降低了第二栅线700上的电压。

上述多个实施例提供的经断线修复后的阵列基板均以架桥经过一个子像素区为例进行介绍。下面本公开的另一些实施例还提供了一种阵列基板，该阵列基板上的架桥经过两个或更多个子像素区，即架桥和两根或更多根第一电容线有交叉。

例如，图28A为一种对断线修复后的阵列基板的俯视图，参见图28A，栅线断口位于相邻的两个子像素区之间，横跨了相邻的两个子像素区。再如，栅线断口的长度大于一根第一电容线的长度。由于，架桥的两端位于栅线断 口的两侧，故而在上述情形下，架桥需要经过两个或更多个子像素区。

为便于描述，将该种架桥命名为第二架桥，相应的栅线断口命名为第二栅线断口。

示例十一

图28B为图28A的M6位置处的局部放大图。

参见图28A，本申请的另一些实施例提供了一种阵列基板10。其中，第一栅线100具有第二栅线断口112。阵列基板10还包括第二架桥600B，第二架桥600B的两端分别连接在第一栅线100上第二栅线断口112的两侧。第二架桥600B与第二修复用电容线500B和第三修复用电容线500C均交叉，第二修复用电容线500B和第三修复用电容线500C分别为多根第一电容线500中的一根。

例如，在多根第一电容线500中，与第二架桥600B的第一桥体分段610交叉的一根第一电容线500为第二修复用电容线500B，与第二架桥600B的第三桥体分段630交叉的另一根第一电容线500为第三修复用电容线500C。

第二修复用电容线500B、第三修复用电容线500C对应的子像素区同样可以进行暗点化操作。

参见图28B，第二修复用电容线500B上具有分置于第二架桥600B两侧的第三修复用断口553和第四修复用断口554。

第二修复用电容线500B和第二架桥600B具有两个交叉位置。一个交叉位置为第二修复用电容线500B的第一导电段510和第二架桥600B的第一桥体分段610的交叉位置，位于第一导电段510上。另一个交叉位置为第二修复用电容线500B的第三导电段530和第二架桥600B的第二桥体分段620的交叉位置，位于第三导电段530上。因而，相对第二修复用电容线500B而言，第二架桥600B的两侧实际上是第一桥体分段610和第二桥体分段620的部分(第二桥体分段620位于第一桥体分段610和对应的第三导电段530之间的部分)组成的第一架桥分段X1的两侧。

第三修复用断口553位于第一导电段510上。具体地，由于第二架桥600B从第二修复用电容线500B的右侧延伸至第三修复用电容线500C，第一导电段510的第二分部512至少有一部分位于第二架桥600B的第一架桥分段X1的区域内，可能与第一栅线100耦接，故而第一导电段510的第二分部512不宜设置第三修复用断口553。因此，第三修复用断口553位于第一导电段510上可视第二架桥600B的第一桥体分段610的位置，设置在第二修复用电 容线500B位于第一导电段510的第一分部511或中部513。第四修复用断口554则位于对应的第三导电段530上。

参见图28B，在第二修复用电容线500B中，在第一断口514位于第一分部511，且位于第一桥体分段610的左侧的情况下，可将第一断口514用作第三修复用断口553。

然后再在第三导电段530位于第二桥体分段620远离第一导电段510的一侧的部分设置第四修复用断口554，例如可以通过激光切断等方式加工。

第三修复用断口553和第四修复用断口554同样将第二修复用电容线500B分成了两部分，第一部分D1与第一架桥600B交叉，第二部分D2需要进行与第一像素电极300进行耦接。

在阵列基板中，第一导电段510上位于第三修复用断口553远离中部513一侧的部分与第二修复用晶体管T1B的第二极T12耦接。

在本实施例中，意指第一分部511左侧的部分和第二修复用晶体管T1B的第二极T12耦接。具体的熔接耦接点320的设置可以参考示例一或示例二。

同样地，进行暗点化处理时，可以断开该子像素区中第一像素电极300与数据线200的连接，使得数据线200无法向第一像素电极300提供数据信号。

具体地，第二修复用晶体管T1B为多个第一晶体管T1中的一个，且与第二修复用电容线500B相应。第二修复用晶体管T1B意指多个第一晶体管T1中控制第二修复用电容线500B所属子像素的晶体管。第二修复用晶体管T1B的第二极T12同样设有晶体管断口AA1，晶体管断口AA1的结构和作用，可结合图10并参考示例一。

第三修复用电容线500C上具有分置于第二架桥600B两侧的第五修复用断口555和第六修复用断口556。第五修复用断口555位于第一导电段510上。同样的，第三修复用电容线500C和第二架桥600B具有两个交叉位置。一个交叉位置为第三修复用电容线500C的第一导电段510和第二架桥600B的第三桥体分段630的交叉位置，位于第一导电段510上。另一个交叉位置为第三修复用电容线500C的第二导电段520和第二架桥600B的第二桥体分段620的交叉位置，位于第二导电段520上。因而，相对第三修复用电容线500C而言，第二架桥600B的两侧实际上是第三桥体分段630和第二桥体分段620的部分(第二桥体分段620位于第三桥体分段630和对应的第二导电段520之间的部分)组成的第二架桥分段X2的两侧。

参见图28B，类似地，第五修复用断口555位于第一导电段510上可视 第二架桥600B的第三桥体分段630的位置，设置在第三修复用电容线500C位于第一导电段510的第二分部512或中部513。例如，第一导电段510的第二分部512通过激光切断等方式加工形成第五修复用断口555。又如，第一电容线500的第一导电段510设有凹槽515。凹槽515处的位置可以切断作为修复用断口，则可在凹槽515处切断形成第五修复用断口555。

第六修复用断口554则位于对应的第二导电段520上。具体可在第二导电段520位于第二桥体分段620远离第一导电段510的一侧的部分设置第六修复用断口554，例如可以通过激光切断等方式加工形成。

第五修复用断口555和第六修复用断口554同样将第三修复用电容线500C分成了两部分，第一部分D1与第一架桥600B交叉，第二部分D2需要进行与第一像素电极300进行耦接。

在阵列基板中，第三修复用电容线500C的第一导电段510上位于第五修复用断口555远离中部513一侧的部分与第三修复用晶体管T1C的第二极T12耦接。

参见图28B，即第二分部512的右侧部分与第三修复用晶体管T1C的第二极T12耦接。熔接耦接点320的设置可以参考示例三。

同样地，进行暗点化处理时，可以断开该子像素区中第一像素电极300与数据线200的连接，使得数据线200无法向第一像素电极300提供数据信号。

第三修复用晶体管T1C为多个第一晶体管T1中的一个，且第三修复用电容线500C相应。第三修复用晶体管T1C意指多个第一晶体管T1中控制第三修复用电容线500C所属子像素的晶体管。第三修复用晶体管T1C的第二极T12同样设有晶体管断口AA1，晶体管断口AA1的结构和作用，可结合图13并参考示例一。

在第三修复用电容线500C中，第一导电段510上位于第五修复用断口远离中部513一侧的部分与第三修复用晶体管T1C的第二极T12耦接。即，第二分部512的右侧部分与第三修复用晶体管T1C的第二极T12耦接。再加上在第三修复用电容线500C中，第一像素电极300与第三修复用晶体管T1C的第二极T12在充电耦接点310处耦接。如此，第一像素电极300便与第三修复用电容线500C的第二部分D2实现了耦接。第三修复用电容线500C的第二部分D2与第一像素电极300具体耦接的方式如示例一或示例二所示。

示例十二

图29为图28A的M6的另一可能的放大图。

参见图29，在本实施例中，和示例十一不同的是，第一断口514位于第二分部512。

因此，在第二修复用电容线500B中，第一断口514不能用作第三修复用断口553。第三修复用断口553位于第一分部511，可以在第一分部511通过激光切断等方式加工形成第三修复用断口553。又如，第一电容线500的第一导电段510设有凹槽515。凹槽515处的位置可以切断作为修复用断口，则可在凹槽515处切断形成第三修复用断口553。

第四修复用断口554同样位于第三导电段530上，第四修复用断口554的设置方式可参考示例十一。

第二修复用电容线500B的第二部分D2与第一像素电极300具体耦接的方式同样可参考示例十一。

继续参见图29，相应的，在第三修复用电容线500C中，第一断口514可以作为第五修复用断口555。第六修复用断口556位于第二导电段520上。第六修复用断口556的设置方式可参考示例十一。

第三修复用电容线500C的第二部分D2与第一像素电极300具体耦接的方式同样可参考示例十一。

示例十一和示例十二均为第二架桥600B只与两条电容线交叉的实施例，以下提供第二架桥600B与三根及三根以上的第一电容线500交叉的实施例。

示例十三

图30为一修复后的阵列面板的局部放大图。参见图30，在第一栅线100的第二栅线断口112较长时，例如，第二栅线断口112的长度大于两根第一电容线500的长度。如此，第二架桥600B至少与三根第一电容线500交叉。以第二架桥600B与三根第一电容线500交叉为例，进行描述。第二架桥600B与更多根第一电容线500交叉的情形与之类似，不再赘述。

参见图30，第一栅线100具有第二栅线断口112。阵列基板10包括第二架桥600B，第二架桥600B的两端分别连接在第一栅线100上第二栅线断口112的两侧。

其中，第二架桥600B与第二修复用电容线500B、第三修复用电容线500C、第四修复用电容线500D均交叉，第四修复用电容线500D位于第二修复用电容线500B和第三修复用电容线500C之间。

本示例在第二修复用电容线500B设置第三修复用断口553和第四修复用 断口554的设置位置以及设置方式与示例十二类似，可参考示例十二。

相应的，第二修复用电容线500B对应的子像素区的暗点化操作可参考示例十二，如第二修复用电容线500B的第二部分D2的耦接方式。

本示例在第三修复用电容线500C设置第五修复用断口555和第六修复用断口556的设置位置以及设置方式与示例十二类似，可参考示例十二。

相应的，第三修复用电容线500C对应的子像素区的暗点化操作可参考示例十二，如第二修复用电容线500B的第二部分D2的耦接方式。

本示例与示例十二的不同在于，还具有第四修复用电容线500D以及第四修复用晶体管T1D。第四修复用电容线500D位于第二修复用电容线500B和第三修复用电容线500C之间。第四修复用晶体管T1D位于第二修复用晶体管T1B和第三修复用晶体管T1C之间。

在第四修复用电容线500D的第二导电段520上位于第二桥体分段620远离第一导电段510的部分设置第七修复用断口。在第四修复用电容线500D的第三导电段530上位于第二桥体分段620远离第一导电段510的部分设置第八修复用断口。第七修复用断口和第八修复用断口将第四修复用电容线500D分成了第一部分D1和第二部分D2。第二部分D2不与第一像素电极300耦接。

第四修复用晶体管T1D的第二极T12同样设有晶体管断口AA1。

图31为阵列基板的制备方法的流程图。

本公开的一些实施例提供一种阵列基板的制备方法，包括：

步骤S100：在衬底上形成第一栅线、多根数据线、多个第一晶体管和多个第一电容线；第一栅线具有在第一栅线的宽度方向上相对的第一侧和第二侧；一数据线与第一栅线交叉且绝缘；一第一晶体管的栅极和第一极依次与第一栅线、数据线耦接；

步骤S200：在衬底上形成多个第一像素电极；一第一像素电极位于第一栅线的第一侧，且与第一晶体管的第二极耦接；

其中，一第一电容线在衬底上的正投影与第一像素电极在衬底上的正投影有交叠；第一电容线包括第一导电段，第一导电段的延伸方向与第一栅线的延伸方向大致平行，第一导电段靠近第一栅线，第一导电段上设有第一断口，第一断口位于充电耦接点远离数据线的一侧，且偏离第一导电段的中部，充电耦接点为第一像素电极与第一晶体管的第二极的耦接位置，第一导电段的中部为第一导电段上位于中间且长度占总长度1/3的部分；第一导电段上位于第一断口远离中部一侧的部分和第一晶体管的第二极，二者在衬底上的正 投影有交叠。

在该制备方法中，第一栅线100、多根数据线200、多个第一晶体管T1和多个第一电容线500、第一像素电极300可以采用例如溅射或CVD(化学气相沉积)等工艺沉积形成相应的膜层。膜层经过涂覆光刻胶、曝光、显影和刻蚀等步骤得到相应的结构。具体步骤不再赘述。

图32为一实施例的阵列基板制备的工艺图。在一些实施例中，参见图32，在第一栅线100具有第一栅线断口111的情形下，阵列基板需要通过在第一栅线100上设置架桥600进行修复。相应的，阵列基板的制备方法还包括：

在衬底BS设置第一架桥600A，第一架桥600A的两端分别连接在第一栅线100上第一栅线断口111的两侧，第一架桥600A与第一修复用电容线500A交叉，第一修复用电容线500A为多个第一电容线500中的一个；

对第一修复用电容线500A进行至少一次切断处理，得到分置于第一架桥600A两侧的第一修复用断口551和第二修复用断口552，第一修复用断口551位于第一导电段510上；其中，第一修复用断口551和第二修复用断口552中的一者为第一断口514，或第一修复用断口551和第二修复用断口552位于第一断口514的两侧；

将第一导电段510上位于第一修复用断口远离中部513一侧的部分与第一修复用晶体管T1A的第二极T12耦接，第一修复用晶体管T1A为多个第一晶体管T1中的一个，且与第一修复用电容线500A相应。

示例性地，在一些阵列基板中，第一修复用电容线500A的第一导电段510上的第一断口514可以作为第一修复用断口551使用。

在该情形下，第一修复用电容线500A的第一导电段510上的第一断口514可以作为第一修复用断口551使用。第一导电段510上的凹槽515位置处进行一次切断处理(黑色十字线表示切断)。

然后可在第一修复用晶体管T1A的第二极T12中偏离充电耦接点310且靠近第一修复用晶体管T1A的第一极T11处(图32的N1位置处)进行切断，形成晶体管断口AA1。晶体管断口AA1可以切断数据线200为第一修复用晶体管T1A的第二极T12供电。

接着，可在充电耦接点310位置处将第一导电段510上位于第一修复用断口远离中部513一侧的部分与第一修复用晶体管T1A的第二极T12耦接。再加上在第一修复用电容线500A中，第一像素电极300与第一修复用晶体管T1A的第二极T12在充电耦接点310处已经耦接。如此，第一像素电极300便与第一修复用电容线500A的第二部分D2实现了耦接，从而使得第一像素 电极300和第一修复用电容线500A的第二部分D2的电位相等，完成了阵列基板的制作。

示例性地，在一些阵列基板中，第一修复用电容线500A的第一导电段510上的第一断口514无法作为第一修复用断口551使用。

图33为一实施例的阵列基板制备的工艺图。参见图33，在该情形下，可以在第一修复用电容线500A的第一导电段510上进行一侧切断处理，得到第一修复用断口551。可以在第一修复用电容线500A的第二导电段520上进行一侧切断处理得到第二修复用断口552。

然后可在第一修复用晶体管T1A的第二极T12中偏离充电耦接点310且靠近第一修复用晶体管T1A的第一极T11处(图33的N2位置处)进行切断，形成晶体管断口AA1。晶体管断口AA1可以切断数据线200为第一修复用晶体管T1A的第二极T12供电。

接着，可在C1位置处将第一导电段510上位于第一修复用断口远离中部513一侧的部分与第一修复用晶体管T1A的第二极T12耦接。再加上在第一修复用电容线500A中，第一像素电极300与第一修复用晶体管T1A的第二极T12在充电耦接点310处已经耦接。如此，第一像素电极300便与第一修复用电容线500A的第二部分D2实现了耦接，从而使得第一像素电极300和第一修复用电容线500A的第二部分D2的电位相等，完成了阵列基板的制作。

在一些实施例中，在第一栅线100具有第二栅线断口112的情形下，阵列基板需要通过在第一栅线100上设置架桥600进行修复。相应的，阵列基板的制备方法还包括：

在衬底BS设置第二架桥600B，第二架桥600B的两端分别连接在第一栅线100上第二栅线断口112的两侧，第二架桥600B与第二修复用电容线500B和第三修复用电容线500C均交叉，第二修复用电容线500B和第三修复用电容线500C分别为多个第一电容线500中的一个；对第二修复用电容线500B进行切断处理，得到分置于第二架桥600B两侧的第三修复用断口553和第四修复用断口554，第三修复用断口553位于第一导电段510上；

将第二修复用电容线500B的第一导电段510上位于第三修复用断口远离中部513一侧的部分与第二修复用晶体管T1B的第二极T12耦接，第二修复用晶体管T1B为多个第一晶体管T1中的一个，且与第二修复用电容线500B相应；对第三修复用电容线500C进行切断处理，得到第六修复用断口556；第三修复用电容线500C上的第一断口514为第五修复用断口555，第五修复用断口555和第六修复用断口556分置于第二架桥600B两侧；将第三修复用 电容线500C的第一导电段510上位于第五修复用断口远离中部513一侧的部分与第三修复用晶体管T1C的第二极T12耦接，第三修复用晶体管T1C为多个第一晶体管T1中的一个，且与第三修复用电容线500C相应。

上述具有第二栅线断口112的阵列基板的制备方法，可参考具有第一栅线断口111的阵列基板的制备方法，并结合具有第二栅线断口112的阵列基板的结构得到，在此不再赘述。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (17)

1. 一种阵列基板，包括：衬底以及设置在所述衬底上的第一栅线、多根数据线、多个第一像素电极、多个第一晶体管和多个第一电容线；其中，

   所述第一栅线具有在所述第一栅线的宽度方向上相对的第一侧和第二侧；

   一数据线与所述第一栅线交叉且绝缘；

   一第一像素电极位于所述第一栅线的第一侧；

   一第一晶体管的栅极、第一极和第二极依次与所述第一栅线、所述数据线和所述第一像素电极耦接；

   一第一电容线在所述衬底上的正投影与所述第一像素电极在所述衬底上的正投影有交叠；所述第一电容线包括第一导电段，所述第一导电段的延伸方向与所述第一栅线的延伸方向大致平行，所述第一导电段靠近所述第一栅线，所述第一导电段上设有第一断口，所述第一断口位于充电耦接点远离所述数据线的一侧，且偏离所述第一导电段的中部，所述充电耦接点为所述第一像素电极与所述第一晶体管的第二极的耦接位置，所述第一导电段的中部为所述第一导电段上位于中间且长度占总长度1/3的部分；所述第一导电段上位于所述第一断口远离所述中部一侧的部分和所述第一晶体管的第二极，二者在所述衬底上的正投影有交叠。
2. 根据权利要求1所述的阵列基板，其中，所述第一断口位于所述第一导电段的中部靠近所述充电耦接点的一侧，或，所述第一断口位于所述第一导电段的中部远离所述充电耦接点的一侧。
3. 根据权利要求1或2所述的阵列基板，其中，所述第一导电段上位于所述第一断口远离所述中部一侧的部分，所述第一晶体管的第二极和所述第一像素电极，三者在所述衬底上的正投影有交叠。
4. 根据权利要求1～3任一项所述的阵列基板，其中，所述第一导电段上设有开口朝向或背离所述第一栅线的凹槽，所述凹槽与所述第一断口分置于所述中部的两侧。
5. 根据权利要求4所述的阵列基板，其中，所述第一导电段上位于所述凹槽远离所述中部一侧的部分和所述第一晶体管的第二极，二者在所述衬底上的正投影有交叠。
6. 根据权利要求4所述的阵列基板，其中，在所述凹槽处，所述第一导电段的保留部分的宽度与所述第一导电段的宽度的比例为1/3～1/2；

   和/或，所述凹槽的开口的宽度为7.5μm～8.5μm。
7. 根据权利要求1～6中任一项所述的阵列基板，其中，所述第一导电段上位于所述第一断口远离所述中部一侧的部分的长度大于等于15μm。
8. 根据权利要求1～7中任一项所述的阵列基板，其中，所述第一栅线具有第一栅线断口；

   所述阵列基板还包括第一架桥，所述第一架桥的两端分别连接在所述第一栅线上所述第一栅线断口的两侧，所述第一架桥与第一修复用电容线交叉，所述第一修复用电容线为所述多个第一电容线中的一个；

   所述第一修复用电容线上具有分置于所述第一架桥两侧的第一修复用断口和第二修复用断口，所述第一修复用断口位于所述第一导电段上；其中，所述第一修复用断口和所述第二修复用断口中的一者为所述第一断口，或所述第一修复用断口和所述第二修复用断口位于所述第一断口的两侧；

   所述第一导电段上位于所述第一修复用断口远离所述第一架桥一侧的部分与第一修复用晶体管的第二极耦接，所述第一修复用晶体管为所述多个第一晶体管中的一个，且与所述第一修复用电容线相应。
9. 根据权利要求8所述的所述的阵列基板，其中，

   所述第一修复用电容线包含位于所述第一导电段上的凹槽；

   所述第一修复用断口和所述第二修复用断口中的一者位于所述第一修复用电容线的所述凹槽所在位置处。
10. 根据权利要求8所述的所述的阵列基板，其中，

    所述第一修复用断口位于所述第一架桥与所述充电耦接点之间；

    在所述充电耦接点处，所述第一修复用晶体管的第二极、所述第一像素电极和所述第一修复用电容线相耦接。
11. 根据权利要求1～7中任一项所述的阵列基板，其中，所述第一栅线具有第二栅线断口；

    所述阵列基板还包括第二架桥，所述第二架桥的两端分别连接在所述第一栅线上所述第二栅线断口的两侧，所述第二架桥与第二修复用电容线和第三修复用电容线均交叉，所述第二修复用电容线和第三修复用电容线分别为所述多个第一电容线中的一个；

    所述第二修复用电容线上具有分置于所述第二架桥两侧的第三修复用断口和第四修复用断口，所述第三修复用断口位于所述第一导电段上；所述第一导电段上位于所述第三修复用断口远离所述中部一侧的部分与第二修复用晶体管的第二极耦接，所述第二修复用晶体管为所述多个第一晶体管中的一个，且与所述第二修复用电容线相应；

    所述第三修复用电容线上具有分置于所述第二架桥两侧的第五修复用断口和第六修复用断口，所述第五修复用断口位于所述第一导电段上；所述第三修复用电容线的第一导电段上位于所述第五修复用断口远离所述中部一侧的部分与第三修复用晶体管的第二极耦接，所述第三修复用晶体管为所述多个第一晶体管中的一个，且与所述第三修复用电容线相应；

    其中，所述第三修复用断口为所述第二修复用电容线的所述第一断口，或者，所述第五修复用断口为所述第三修复用电容线的所述第一断口。
12. 根据权利要求1～7中任一项所述的阵列基板，还包括：

    设置在所述衬底上的多个第二像素电极、多个第二晶体管和多个第二电容线；

    一第二像素电极位于所述第一栅线的第二侧；

    一第二晶体管的栅极、第一极和第二极依次与所述第一栅线、所述数据线和所述第二像素电极耦接；

    一第二电容线在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影有交叠。
13. 根据权利要求8所述的阵列基板，还包括：

    设置在所述衬底上的第二栅线、多个第三晶体管；

    一第三晶体管的栅极与所述第二栅线耦接，所述第三晶体管的第一极与所述第二晶体管的第二极耦接，所述第三晶体管的第二极在所述的衬底上的正投影与所述第二电容线在所述衬底上的正投影有交叠。
14. 一种显示装置，包括：

    如权利要求1至13中任一所述的阵列基板。
15. 一种阵列基板的制备方法，包括：

    在衬底上形成第一栅线、多根数据线、多个第一晶体管和多个第一电容线；所述第一栅线具有在所述第一栅线的宽度方向上相对的第一侧和第二侧；一数据线与所述第一栅线交叉且绝缘；一第一晶体管的栅极和第一极依次与所述第一栅线、所述数据线耦接；

    在所述衬底上形成多个第一像素电极；一第一像素电极位于所述第一栅线的第一侧，且与所述第一晶体管的第二极耦接；

    其中，一第一电容线在所述衬底上的正投影与所述第一像素电极在所述衬底上的正投影有交叠；所述第一电容线包括第一导电段，所述第一导电段的延伸方向与所述第一栅线的延伸方向大致平行，所述第一导电段靠近所述第一栅线，所述第一导电段上设有第一断口，所述第一断口位于充电耦接点 远离所述数据线的一侧，且偏离所述第一导电段的中部，所述充电耦接点为所述第一像素电极与所述第一晶体管的第二极的耦接位置，所述第一导电段的中部为所述第一导电段上位于中间且长度占总长度1/3的部分；所述第一导电段上位于所述第一断口远离所述中部一侧的部分和所述第一晶体管的第二极，二者在所述衬底上的正投影有交叠。
16. 根据权利要求15所述的阵列基板的制备方法，其中，所述第一栅线具有第一栅线断口；

    所述制备方法还包括：

    在所述衬底设置第一架桥，所述第一架桥的两端分别连接在所述第一栅线上所述第一栅线断口的两侧，所述第一架桥与第一修复用电容线交叉，所述第一修复用电容线为所述多个第一电容线中的一个；

    对所述第一修复用电容线进行至少一次切断处理，得到分置于所述第一架桥两侧的第一修复用断口和第二修复用断口，所述第一修复用断口位于所述第一导电段上；其中，所述第一修复用断口和所述第二修复用断口中的一者为所述第一断口，或所述第一修复用断口和所述第二修复用断口位于所述第一断口的两侧；

    将所述第一导电段上位于所述第一修复用断口远离所述中部一侧的部分与第一修复用晶体管的第二极耦接，所述第一修复用晶体管为所述多个第一晶体管中的一个，且与所述第一修复用电容线相应。
17. 根据权利要求15所述的阵列基板的制备方法，其中，所述第一栅线具有第二栅线断口；

    所述制备方法还包括：

    在所述衬底设置第二架桥，所述第二架桥的两端分别连接在所述第一栅线上所述第二栅线断口的两侧，所述第二架桥与第二修复用电容线和第三修复用电容线均交叉，所述第二修复用电容线和第三修复用电容线分别为所述多个第一电容线中的一个；对所述第二修复用电容线进行切断处理，得到分置于所述第二架桥两侧的第三修复用断口和第四修复用断口，所述第三修复用断口位于所述第一导电段上；

    将所述第二修复用电容线的第一导电段上位于所述第三修复用断口远离所述中部一侧的部分与第二修复用晶体管的第二极耦接，所述第二修复用晶体管为所述多个第一晶体管中的一个，且与所述第二修复用电容线相应；对所述第三修复用电容线进行切断处理，得到第六修复用断口；所述第三修复用电容线上的第一断口为第五修复用断口，所述第五修复用断口和所述第六 修复用断口分置于所述第二架桥两侧；将所述第三修复用电容线的第一导电段上位于所述第五修复用断口远离所述中部一侧的部分与第三修复用晶体管的第二极耦接，所述第三修复用晶体管为所述多个第一晶体管中的一个，且与所述第三修复用电容线相应。