CN117156730A - 嵌入式封装基板及其制作方法、堆叠封装结构 - Google Patents

Abstract

本发明公开了一种嵌入式封装基板及其制作方法、堆叠封装结构，该制作方法包括：提供可分离基板；于可分离基板的两张超薄铜层上均制作出引脚层，对引脚层上的设定区域进行金属化处理，得到接料区域；提供内元器件，内元器件通过植球与键合工艺设于接料区域，得到组装体；对组装体进行双面绝缘增层、双面线路制作和分板作业后，得到两个中间板；中间板包括超薄铜层、引脚层、设于引脚层的绝缘层、设于绝缘层并与引脚层电性连通的线路层、及设于引脚层的接料区域并埋入绝缘层中的内元器件；去除中间板的超薄铜层，得到该嵌入式封装基板。该制作方法简单，加工灵活、良率高，所得嵌入式封装基板的厚度薄、封装密度高、层间对准精度高、产品良率高。

Description

嵌入式封装基板及其制作方法、堆叠封装结构

技术领域

本发明涉及线路板技术领域，尤其涉及一种嵌入式封装基板及其制作方法、堆叠封装结构。

背景技术

目前在制作元器件封装结构时，常规采用以下制作工艺：

第一种制作工艺：

其属于元器件封装结构的传统制作工艺，具体为：先将元器件A70贴装于封装基板A71表面，再通过引线键合或锡等金属与封装基板A71进行电路导通，然后再于封装基板A71表面进行塑封（具体为设置塑封结构72）以保护元器件A70，即得到元器件封装结构，具体可参阅附图1所示。

上述元器件封装结构的传统制作工艺应用成熟，但封装密度较低。

第二种制作工艺：

其是基于嵌入式技术应运而生，具体为：

S1：先将覆铜基板80中间区域捞空，再将胶带贴附在捞空的覆铜基板80上，用于元器件B81的固定；

S2：使用贴片机抓取覆铜基板80上的光学点，以将元器件B81嵌入捞控区域并贴附胶带上，以防止元器件B与覆铜基板在后续加工中出现偏移；

S3：使用第一增层材料82，实现对捞控区域进行填充及增层作用，以及将元器件B81固定在捞控区域内；

S4：去除胶带，并使用第二增层材料83对元器件B81表层进行保护及增层作用；

S5：先将覆铜基板80上的mark点（即位置识别点）通过刻靶方式裸露出来或进行镭射冲孔出工具孔，然后通过抓取裸露出来的Mark点或工具孔进行对位，以进行镭射孔84加工制作；随后将元器件B81表层的重布线层（RDL层）以镭射孔84作为引脚的方式引出至表层，即得到元器件内嵌式封装结构，具体可参阅附图2所示。

上述嵌入式封装工艺虽然可提高封装密度，但其在应用时还存在有以下问题：

①封装结构厚度减薄有限；

因元器件B具有一定厚度，而覆铜基板需要比元器件B高出一定厚度，以在加工过程中对元器件B进行保护；而第一增层材料既需要填充元器件B贴装完成后的空腔内缝隙、又需要起到增层作用，第二增层材料既需要保护元器件B表层、又需要起到增层作用，因此这两层增层材料是必要的设计。因此，此类型封装结构的厚度具有一定限制，无法进一步减薄。

②层间对准精度较差；

根据上述嵌入式封装工艺可知，覆铜基板在进行捞空作业时、抓取覆铜基板上的mark点/或工具孔进行对位时、以及引脚引出对位时都可能会产生公差，受累计公差影响，会造成镭射孔与重布线层焊盘具有一定的偏移量，从而造成元器件B与覆铜基板的对准精度较差。

③封装密度受限；

受镭射孔工艺密度限制，无法加工出使重布线层布线更为精密的设计。目前业内主流的镭射孔参数为：最小孔径40μm、孔间距40μm；限制了封装密度的提升。

④其它问题；

元器件B上的重布线层作为镭射孔的孔底，容易出现被镭射孔击穿的问题，从而造成了一定的良率损失。

有鉴于此，特提出本发明。

发明内容

为了克服上述缺陷，本发明提供了一种嵌入式封装基板及其制作方法、堆叠封装结构，该制作方法简单、合理，加工灵活、易实施、加工良率高，且所制得的嵌入式封装基板具有厚度薄、封装密度高、层间对准精度高、产品良率高等优点。

本发明为了解决其技术问题所采用的技术方案是：一种嵌入式封装基板的制作方法，包括以下步骤：

S1：提供可分离基板，所述可分离基板包括绝缘基层、两张分别设于所述绝缘基层相背两面的载体铜层、以及两张分别可拆分地设于两张所述载体铜层相背两面的超薄铜层；

S2：于所述可分离基板的两张所述超薄铜层上均制作出引脚层，并对两个所述引脚层上的设定区域进行金属化处理，以得到接料区域；

S3：提供内元器件，所述内元器件通过植球与键合工艺设置于所述接料区域；届时得到组装体；

S4：对所得组装体进行双面绝缘增层、双面线路制作和分板作业后，得到两个中间板；

其中，每一所述中间板均包括所述超薄铜层、所述引脚层、设置于所述引脚层的绝缘层、设置于所述绝缘层并同时与所述引脚层电性连通的线路层、以及设置于所述引脚层的接料区域并同时埋入所述绝缘层中的所述内元器件；

S5：去除所述中间板的所述超薄铜层，得到该嵌入式封装基板。

作为本发明的进一步改进，上述S2中，对所述可分离基板顺次进行覆膜前处理、覆抗镀感光膜、曝光、显影和图形电镀加工后，实现在两张所述超薄铜层上均制作出所述引脚层；其中，所述引脚层包括引脚图形和位于所述引脚图形外的光学识别点，且所述引脚图形的厚度为10～60μm、线宽为15～60μm、线距为15～60μm；

对所述引脚层的引脚图形上的设定区域进行金属化处理，该金属化处理的方法采用电镀镍金、电镀镍钯金和电镀锡工艺中的任意一种。

作为本发明的进一步改进，上述S3中，所述内元器件配置为至少一个；所述内元器件通过植球与键合工艺设置于所述接料区域，包括：

先通过植球工艺在所述内元器件上制作出焊球；

再通过倒装贴片技术将带有焊球的所述内元器件贴装于所述接料区域；

随后再通过键合工艺将带有焊球的所述内元器件与所述接料区域电性连通。

作为本发明的进一步改进，上述S4中，对所得组装体进行双面绝缘增层、双面线路制作和分板作业，包括：

先对所得组装体进行至少一次双面绝缘增层和至少一次双面线路制作，以实现在两个所述引脚层上分别设置有至少一层所述绝缘层和至少一层所述线路层；并且，每一所述引脚层与位于其上的至少一层所述线路层电性连通，位于每一所述引脚层上的所述内元器件埋入与所述引脚层靠近的第一层所述绝缘层中；

然后将两张所述超薄铜层分别与两张所述载体铜层分离，即得到两个所述中间板。

作为本发明的进一步改进，所述中间板中，所述绝缘层和所述线路层均分别配置为一层；

或者，所述中间板中，所述绝缘层和所述线路层均分别配置为至少两层，至少两层所述绝缘层依次层叠设置，至少两层所述线路层亦依次层叠设置、并分别与至少两层所述绝缘层一一对应。

作为本发明的进一步改进，上述S4中，绝缘增层方法采用压合、注塑和贴合工艺中的任意一种；

线路制作方法包括顺次进行的钻孔、溅射、覆膜前处理、覆抗镀感光膜、曝光、显影、图形电镀、退膜和蚀刻加工工艺；

分板方法采用机械剥离工艺。

作为本发明的进一步改进，上述S5中，通过电解抛光工艺或快速蚀刻工艺去除所述中间板的所述超薄铜层。

作为本发明的进一步改进，还包括S6：对该嵌入式封装基板依次进行常规的防焊、表面处理、成品测试工艺，完成后续所需的嵌入式封装基板成品的制作。

本发明还提供了一种嵌入式封装基板，采用本发明所述的嵌入式封装基板的制作方法制作而成。

本发明还提供了一种堆叠封装结构，包括封装基板，所述封装基板采用本发明所述的嵌入式封装基板，并在所述封装基板的所述引脚层和所述线路层中的至少一个上设置有外元器件，且所述外元器件与其对应的所述引脚层或所述线路层电性连通。

本发明的有益效果是：1）相较于现有技术，本发明通过工艺创新，所采用的嵌入式封装基板的制作方法具有以下优点：①本发明所用的制作方法打破了现有业内主流技术路线中需至少配置三层绝缘层的技术壁垒，在本发明中可最少配置一层绝缘层，从而有效降低了嵌入式封装基板的厚度；②本发明所用的制作方法无需进行现有技术中“先捞空再贴装芯片”的技术路线，从而既降低了工艺复杂度，又很好地提高了元器件与可分离基板之间的层间对准精度，实现了贴装精度达到≤10μm；③本发明所用的制作方法可形成更密的引脚布线，具体如：所述引脚图形的厚度为10～60μm、线宽为15～60μm、线距为15～60μm，从而提高了封装密度；④本发明所用的制作方法避免了现有技术中元器件的重布线层因被作为镭射孔的孔底而被击穿的风险，从而提高了产品良率。2）本发明所述嵌入式封装基板的制作方法简单、合理，加工灵活、易实施，且加工成本低。

附图说明

图1为现有技术中元器件封装结构的剖面结构示意图；

图2为现有技术中元器件内嵌式封装结构的剖面结构示意图；

图3为本发明所述嵌入式封装基板的制作方法流程图；

图4为本发明所述可分离基板的剖面结构示意图；

图5为本发明所述引脚层及其上的接料区域的剖面结构示意图；

图6为本发明所述组装体的剖面结构示意图；

图7为本发明所述组装体完成一次双面绝缘增层和一次双面线路制作后，所得第二中间体的剖面结构示意图；

图8为图7所述第二中间体完成分板作业后，所得中间板的剖面结构示意图；

图9为图8所述中间板去除超薄铜层后，所得嵌入式封装基板的剖面结构示意图；

图10为本发明所述组装体完成两次双面绝缘增层和两次双面线路制作后，所得第三中间体的剖面结构示意图；

图11为图10所述第三中间体完成分板作业后，所得中间板^*的剖面结构示意图；

图12为图11所述中间板^*去除超薄铜层后，所得嵌入式封装基板的剖面结构示意图；

图13为本发明所述堆叠封装结构的剖面结构示意图。

结合附图，作以下说明：

1、可分离基板；10、绝缘基层；11、载体铜层；12、超薄铜层；2、引脚层；20、接料区域；3、内元器件；4、绝缘层；51、第一线路层；52、第二线路层；6、外元器件；70、元器件A；71、封装基板A；72、塑封结构；80、覆铜基板；81、元器件B；82、第一增层材料；83、第二增层材料；84、镭射孔。

具体实施方式

以下结合附图，对本发明的较佳实施例作详细说明。

实施例1:

请参阅附图3所示，本实施例1提供了一种嵌入式封装基板的制作方法，主要包括以下步骤：

S1：提供可分离基板1，请参阅附图4所示，所述可分离基板1包括绝缘基层10、两张分别设于所述绝缘基层10相背两面的载体铜层11、以及两张分别可拆分地设于两张所述载体铜层11相背两面的超薄铜层12。

具体的，本实施例1所用的可分离基板1采用以下制作方法制得：

S10：提供绝缘基层10；

所述绝缘基层10优选采用PP玻璃纤维布，且所用PP玻璃纤维布的型号和张数，均根据产品厚度需求来搭配，本发明对其不做过多限制。

S11：制作复合铜层；

先提供两张载体铜层11，所述载体铜层11的厚度优选为15～35μm（可进一步优选为20μm或30μm）；

接着对两张所述载体铜层11进行药水处理后，通过电沉积加工工艺在两张所述载体铜层11上分别沉积厚度为1.5～3μm的超薄铜层12（所述超薄铜层12的厚度可进一步优选为2μm或2.5μm），得到两张复合铜层。

说明：在电沉积加工前，对所述载体铜层11做药水处理，是为了确保所述超薄铜层12与所述载体铜层11之间具有既定的剥离力，能够实现很好的分离。此属于线路板技术领域的常规技术手段，故在此不作详述。

S12：先将所述绝缘基层10放置于两张所述复合铜层之间，具体的，所述绝缘基层10置于两张所述载体铜层11之间；然后通过热压压合工艺使得两张所述复合铜层与所述绝缘基层10结合牢固，得到所述可分离基板1。

说明：热压压合工艺亦属于线路板技术领域中的常规技术手段，故在此不作详述。

另外，在进行下述S2之前，还需要对所述可分离基板1进行预钻孔处理，即在所述可分离基板1的板边缘处钻出工具孔，以供后续制作引脚层2时对位用。

S2：于所述可分离基板1的两张所述超薄铜层12上均制作出引脚层2，并对两个所述引脚层2上的设定区域进行金属化处理，以得到接料区域20；具体可参阅附图5所示。

具体的，本实施例1所述引脚层2的具体制作方法为：对所述可分离基板1顺次进行覆膜前处理、覆抗镀感光膜、曝光、显影和图形电镀加工后，实现在两张所述超薄铜层12上均制作出所述引脚层2。

其中，上述“覆膜前处理、覆抗镀感光膜、曝光、显影和图形电镀”加工工艺，均属于线路板加工技术领域中的常用技术手段，故在此不作详述，仅作简要说明为：

①覆膜前处理作业：是对所述可分离基板1进行清洗、加热干燥处理，以利于后续的覆抗镀感光膜等作业。

②覆抗镀感光膜作业：是将抗镀感光干膜贴覆于两张所述超薄铜层12上，或者将抗镀感光湿膜涂覆于两张所述超薄铜层12上。

③曝光、显影作业：曝光作业是将抗镀感光膜的部分区域曝光，显影作业是将抗镀感光膜未曝光的区域去除。

④图形电镀作业：是在抗镀感光膜露出的区域上电镀沉积铜层，以形成所述引脚层2。

可理解的，上述引脚层2的制作方法属于加成作业方式，因此可形成更密的引脚布线。进一步优选的，所述引脚层2包括引脚图形（可理解为有效图形）和位于所述引脚图形外的光学识别点，且所述引脚图形的厚度为10～60μm、线宽为15～60μm、线距为15～60μm；所述光学识别点的形状采用圆形、十字形和一字形中的任意一种。补充说明：在本发明中，所述引脚图形的具体厚度、线宽和线距，均根据实际应用需求来定，本发明专利不作过多限制。

另外，本实施例1在制作所述接料区域20时，所采用的具体制作方法为：

首先，对所述引脚层2顺次进行覆抗镀感光膜、曝光和显影加工，以将所述引脚层2的所述引脚图形上需与所述内元器件3结合的区域裸露出来，以及将所述引脚层2的余下区域用抗镀感光膜覆盖保护起来；

然后，采用电镀镍金工艺、电镀镍钯金工艺和电镀锡工艺中的任意一种对上述引脚图形上裸露出来的区域（即为所述引脚层2的引脚图形上的设定区域）进行金属化处理，即得到所述接料区域20。可理解的，通过在所述引脚图形的设定区域电镀上一层金属镀层（如为镀镍金层、或镀镍钯金层、或镀锡层），即得到所述接料区域20。

说明：①在制作所述接料区域20时所用的“覆抗镀感光膜、曝光和显影加工”，其具体加工工艺均可参考于上述制作所述引脚层2时所用的相应工艺内容；②为减少加工工序、及减少生产材料浪费，在完成所述引脚层2制作后、无需将抗镀感光膜去除，可待完成金属化处理后，再将步骤S2中所用的两次抗镀感光膜一起去除；③关于金属化处理后所得的金属镀层厚度，可根据实际应用需求来定，本发明专利不作过多限制。

S3：提供内元器件3，所述内元器件3通过植球与键合工艺设置于所述接料区域20；届时得到组装体，具体可参阅附图6所示。

具体的，本实施例1在制作所述组装体时，所采用的具体制作方法为：

S31：提供内元器件3，所述内元器件3被配置为至少一个，当然，具体配置数量是根据实际应用需求来定。

S32：通过植球工艺在所述内元器件3上制作出焊球。

该植球工艺属于半导体封装技术中的常用技术手段，故在此不作详述，且所得焊球可优选采用锡球或金球。

S33：通过倒装贴片技术将带有焊球的所述内元器件3贴装于所述接料区域20。

该倒装贴片技术亦属于半导体封装技术中的常用技术手段，在进行贴装时，贴片机通过抓取所述引脚层2上的光学识别点来进行内元器件贴装，从而可确保贴装精度，实现贴装精度达到≤10μm。

S34：通过键合工艺将带有焊球的所述内元器件3与所述接料区域20电性连通，即完成内元器件与引脚层之间的组装，得到所述组装体。

该键合工艺可优选采用回流焊工艺或者超声焊接工艺，具体的，当所述焊球采用锡球时，所述键合工艺对应采用回流焊工艺；而当所述焊球采用金球时，所述键合工艺对应采用超声焊接工艺。另外说明：所述回流焊工艺、超声焊接工艺亦均属于半导体键合封装技术中的常用技术手段，故在此不作详述。

S4：对所得组装体进行双面绝缘增层、双面线路制作和分板作业后，得到两个中间板；其中，每一所述中间板均包括所述超薄铜层12、所述引脚层2、设置于所述引脚层2的绝缘层4、设置于所述绝缘层4并同时与所述引脚层2电性连通的线路层、以及设置于所述引脚层2的接料区域20并同时埋入所述绝缘层4中的所述内元器件3。

具体的，本实施例1在制作所述中间板时，所采用的具体制作方法为：

S41：对所得组装体进行一次双面绝缘增层，以实现在两个所述引脚层2上分别设置有一层所述绝缘层4；得到第一中间体。

其中，上述绝缘增层方法优选采用压合工艺（如热压压合工艺）、注塑工艺和贴合工艺（如预贴和烘烤组合工艺）中的任意一种，具体根据所用绝缘材料来定。

因所述绝缘层4是完全包裹住所述内元器件3和所述引脚层2的，为了防止内元器件3被挤压破坏，本实施例1中所述绝缘层4优选采用环氧塑封材料、纯胶胶料和无玻纤结构的纯树脂材料中的任意一种。基于上述绝缘层材料，本实施例1所用绝缘增层方法的配置方式为：当所述绝缘层4采用环氧塑封材料时，该绝缘增层方法采用注塑工艺；而当所述绝缘层4采用纯胶胶料或无玻纤结构的纯树脂材料时，该绝缘增层方法可采用压合工艺或者贴合工艺。进一步优选的，本实施例1中，所述绝缘层4优选采用无玻纤结构的纯树脂材料（具体如非增强PET纯树脂、或非增强PBT纯树脂等），该绝缘增层方法优选采用贴合工艺。

另外，关于所述绝缘层4的厚度，可根据实际应用需求来定，本发明专利不作过多限制。

S42：对所得第一中间体进行一次双面线路制作，以实现在两个所述绝缘层4上分别制作出一层所述线路层，为便于描述本发明专利和简化描述，将S42制得的所述线路层定义为第一线路层51，两层所述第一线路层51分别对应与两个所述引脚层2电性连通；届时得到第二中间体。具体参阅附图7所示。

其中，本实施例1在进行一次双面线路制作时，采用线路板加工技术领域中常用的线路制作方法，具体为：对所得第一中间体顺次进行镭射钻孔、等离子体溅射、覆膜前处理、覆抗镀感光膜、曝光、显影、图形电镀、退膜和快速蚀刻加工后，实现在两层所述绝缘层4上分别制作出所述第一线路层51。

因上述线路制作方法属于常规技术手段，故在此不作详述，仅作简要说明为：

①镭射钻孔作业：是采用CO₂激光器对所得第一中间体进行钻孔，形成与所述引脚层2的引脚图形导通的盲孔。

②等离子体溅射作业：是在所得盲孔内溅射铜层，以形成与所述引脚图形电性连通的连接铜层。

③覆膜前处理作业：是对所得第一中间体进行清洗、加热干燥处理，以利于后续的覆抗镀感光膜等作业。

④覆抗镀感光膜作业：是将抗镀感光干膜贴覆于两层所述绝缘层4上，或将抗镀感光湿膜涂覆于两层所述绝缘层4上。

⑤曝光、显影作业：曝光作业是将抗镀感光膜的部分区域曝光，显影作业是将抗镀感光膜未曝光的区域去除。

⑥图形电镀作业：是在抗镀感光膜露出的区域上电镀沉积铜层，以形成所述第一线路层51；且所述第一线路层51分别与所述连接铜层及所述引脚层2电性连通。

⑦退膜作业：是将抗镀感光膜使用强碱性溶液去除。

⑧快速蚀刻作业：是对所述第一线路层51进行蚀刻减薄及粗化处理。

S43：对所得第二中间体进行分板作业，即，采用机械剥离工艺将两张所述超薄铜层12分别与两张所述载体铜层11分离，即得到两个所述中间板，具体可参阅附图8所示。

其中，上述机械剥离工艺亦属于线路板加工技术领域中的常规技术手段，故在此不作详述。

S5：去除所述中间板的所述超薄铜层12，得到该嵌入式封装基板；具体可参阅附图9所示。

具体的，本实施例1在去除所述超薄铜层12时，优选采用电解抛光工艺或快速蚀刻工艺。

其中，上述电解抛光工艺和快速蚀刻工艺均属于线路板加工技术中的常用技术手段，故在此不作详述。

此外，本实施例1在制得该嵌入式封装基板后，通常还需对该嵌入式封装基板进行下述S6处理，即：对该嵌入式封装基板依次进行常规的防焊、表面处理、成品测试工艺，以完成后续所需的嵌入式封装基板成品的制作。

由上述内容可知，相较于现有技术，本发明所采用的嵌入式封装基板的制作方法具有以下优点：①本发明所用的制作方法打破了现有业内主流技术路线中需至少配置三层绝缘层（见背景技术中所述的覆铜基板、第一增层材料和第二增层材料）的技术壁垒，在本发明中可最少配置一层绝缘层，从而有效降低了嵌入式封装基板的厚度；②本发明所用的制作方法无需进行现有技术中“先捞空再贴装芯片”的技术路线，从而既降低了工艺复杂度，又很好地提高了元器件与可分离基板之间的层间对准精度，实现了贴装精度达到≤10μm；③本发明所用的制作方法可形成更密的引脚布线，具体如：所述引脚图形的厚度为10～60μm、线宽为15～60μm、线距为15～60μm，从而提高了封装密度；④本发明所用的制作方法避免了现有技术中元器件的重布线层因被作为镭射孔的孔底而被击穿的风险，从而提高了产品良率。

实施例2:

本实施例2亦提供了一种嵌入式封装基板的制作方法，且相较于实施例1，本实施例2的主要区别点在于：①本实施例2在进行S4时，所操作的具体制作方法与实施例1不相同；②基于上述区别点①，本实施例2所得嵌入式封装基板的具体结构，与实施例1不相同。

关于上述区别点①，本实施例2在进行S4时，是先对所得组装体进行了两次双面绝缘增层和两次双面线路制作后，再进行分板作业，进而得到两个中间板。

具体的，本实施例2所实施的S4的具体制作方法为：

首先，按照上述实施例1所提供的S41和S42对所得组装体进行第一次双面绝缘增层和第一次双面线路制作，制得所述第二中间体；然后，对所得第二中间体进行第二次双面绝缘增层和第二次双面线路制作，制作出与第一层所述绝缘层4层叠设置、并完全覆盖住所述第一线路层51的第二层所述绝缘层4，设置于第二层所述绝缘层4、并同时与所述第一线路层51层叠设置且电性连通的第二线路层52，届时得到第三中间体，具体可参阅附图10所示；随后，对所得第三中间体进行分板作业，得到两个所述中间板，此时为便于与实施例1所得的中间板进行区分，将本实施例2所得的中间板定义为中间板^*，具体可参阅附图11所示。

说明：上述进行第二次双面绝缘增层和第二次双面线路制作时所用的具体制作方法，分别对应与第一次双面绝缘增层和第一次双面线路制作时所用的具体制作方法相同，故在此不做赘述。另外，第二层所述绝缘层4的材料可以与第一层所述绝缘层4的材料相同或不同（亦即：两次双面绝缘增层的加工方法可以相同或不同）。

关于上述区别点②，由上述区别点①可知，本实施例2所得中间板^*的具体结构与实施例1所得中间板的具体结构不相同，多了一层所述绝缘层4和一层所述第二线路层52。那么可理解的，当完成去除所述超薄铜层12作业后，本实施例2所得嵌入式封装基板的具体结构亦与实施例1不相同，即，本实施例2所得嵌入式封装基板多了一层所述绝缘层4和一层所述第二线路层52，具体可参阅附图12所示。

说明：本实施例2中，除上述区别点①和②之外，本实施例2在进行其它步骤制作时，所采用的具体作业方法均与实施例1相同，故在此不做赘述。

此外，本发明专利说明书中虽然仅公开了“在S4中制作了一层线路层（见实施例1）”和“在S4中制作了两层线路层（见实施例2）”的情况，但根据产品设计需求，在S4中还可制作出三层、或四层、或更多层的线路层，届时按照设定的线路层层数重复操作上述双面绝缘增层和双面线路制作作业即可实现。

实施例3:

本实施例3提供了一种嵌入式封装基板，其采用实施例1所述的嵌入式封装基板的制作方法制作而成。

具体的，请参阅附图9所示，本实施例3所述的嵌入式封装基板包括引脚层2、内元器件3、绝缘层4和第一线路层51，其中，所述内元器件3设置于所述引脚层2的接料区域20，所述绝缘层4设置于所述引脚层2并同时完全覆盖住所述内元器件3，所述第一线路层51设置于所述绝缘层4并同时与所述引脚层2电性连通。

实施例4:

本实施例4亦提供了一种嵌入式封装基板，其采用实施例2所述的嵌入式封装基板的制作方法制作而成。

具体的，请参阅附图12所示，本实施例4所述的嵌入式封装基板包括引脚层2、内元器件3、两层绝缘层4、第一线路层51和第二线路层52，其中，所述内元器件3设置于所述引脚层2的接料区域20，第一层所述绝缘层4设置于所述引脚层2、并同时完全覆盖住所述内元器件3，所述第一线路层51设置于第一层所述绝缘层4、并同时与所述引脚层2电性连通，第二层所述绝缘层4层叠设置于第一层所述绝缘层4、并同时完全覆盖住所述第一线路层51，第二线路层52设置于第二层所述绝缘层4、并同时与所述第一线路层51电性连通。

实施例5:

本实施例5提供了一种堆叠封装结构，其是基于实施例3或实施例4所提供的嵌入式封装基板制作而成。

具体的，请参阅附图13所示，本实施例5所述的堆叠封装结构主要包括封装基板，所述封装基板采用实施例3或实施例4所提供的嵌入式封装基板，并在所述封装基板的所述引脚层2和所述线路层中的至少一个上设置有外元器件6，且所述外元器件6与其对应的所述引脚层2或所述线路层电性连通。

进一步优选的，所述外元器件6设置于所述引脚层2，且所述外元器件6与所述引脚层2连接且连通的方法，与所述内元器件3设置于所述接料区域20的方法相同；在此不做赘述。

或者，进一步优选的，所述外元器件6设置于所述封装基板中位于最外侧的一层所述线路层，具体的，所述外元器件6设置于所述第二线路层52。

说明：关于“内元器件”和“外元器件”，它们实质均为元器件，命名中所限定的“内”、“外”，仅是为了将两者区分开，并无其它特殊含义限定。另外，本发明专利说明书中部件名称前缀的“第一”、“第二”等（如第一线路层、第二线路层等），以及部件名称后缀的“A”、“B”等（如元器件A、元器件B等），仅为便于叙述明了，而非用以限定本发明专利可实施的范围。

综上所述，本发明所述嵌入式封装基板的制作方法简单、合理，加工灵活、易实施、加工良率高，且所制得的嵌入式封装基板具有厚度薄、封装密度高、层间对准精度高、产品良率高等优点。

在以上的描述中阐述了很多具体细节以便于充分理解本发明。但是以上描述仅是本发明的较佳实施例而已，本发明能够以很多不同于在此描述的其它方式来实施，因此本发明不受上面公开的具体实施的限制。同时任何熟悉本领域技术人员在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种嵌入式封装基板的制作方法，其特征在于：包括以下步骤：

S1：提供可分离基板（1），所述可分离基板（1）包括绝缘基层（10）、两张分别设于所述绝缘基层（10）相背两面的载体铜层（11）、以及两张分别可拆分地设于两张所述载体铜层（11）相背两面的超薄铜层（12）；

S2：于所述可分离基板（1）的两张所述超薄铜层（12）上均制作出引脚层（2），并对两个所述引脚层（2）上的设定区域进行金属化处理，以得到接料区域（20）；

S3：提供内元器件（3），所述内元器件（3）通过植球与键合工艺设置于所述接料区域（20）；届时得到组装体；

S4：对所得组装体进行双面绝缘增层、双面线路制作和分板作业后，得到两个中间板；

其中，每一所述中间板均包括所述超薄铜层（12）、所述引脚层（2）、设置于所述引脚层（2）的绝缘层（4）、设置于所述绝缘层（4）并同时与所述引脚层（2）电性连通的线路层、以及设置于所述引脚层（2）的接料区域（20）并同时埋入所述绝缘层（4）中的所述内元器件（3）；

S5：去除所述中间板的所述超薄铜层（12），得到该嵌入式封装基板。

2.根据权利要求1所述的嵌入式封装基板的制作方法，其特征在于：上述S2中，对所述可分离基板（1）顺次进行覆膜前处理、覆抗镀感光膜、曝光、显影和图形电镀加工后，实现在两张所述超薄铜层（12）上均制作出所述引脚层（2）；其中，所述引脚层（2）包括引脚图形和位于所述引脚图形外的光学识别点，且所述引脚图形的厚度为10～60μm、线宽为15～60μm、线距为15～60μm；

对所述引脚层（2）的引脚图形上的设定区域进行金属化处理，该金属化处理的方法采用电镀镍金、电镀镍钯金和电镀锡工艺中的任意一种。

3.根据权利要求1所述的嵌入式封装基板的制作方法，其特征在于：上述S3中，所述内元器件（3）配置为至少一个；

所述内元器件（3）通过植球与键合工艺设置于所述接料区域（20），包括：

先通过植球工艺在所述内元器件（3）上制作出焊球；

再通过倒装贴片技术将带有焊球的所述内元器件（3）贴装于所述接料区域（20）；

随后再通过键合工艺将带有焊球的所述内元器件（3）与所述接料区域（20）电性连通。

4.根据权利要求1所述的嵌入式封装基板的制作方法，其特征在于：上述S4中，对所得组装体进行双面绝缘增层、双面线路制作和分板作业，包括：

先对所得组装体进行至少一次双面绝缘增层和至少一次双面线路制作，以实现在两个所述引脚层（2）上分别设置有至少一层所述绝缘层（4）和至少一层所述线路层；并且，每一所述引脚层（2）与位于其上的至少一层所述线路层电性连通，位于每一所述引脚层（2）上的所述内元器件（3）埋入与所述引脚层（2）靠近的第一层所述绝缘层（4）中；

然后将两张所述超薄铜层（12）分别与两张所述载体铜层（11）分离，即得到两个所述中间板。

5.根据权利要求4所述的嵌入式封装基板的制作方法，其特征在于：所述中间板中，所述绝缘层（4）和所述线路层均分别配置为一层；

或者，所述中间板中，所述绝缘层（4）和所述线路层均分别配置为至少两层，至少两层所述绝缘层（4）依次层叠设置，至少两层所述线路层亦依次层叠设置、并分别与至少两层所述绝缘层（4）一一对应。

6.根据权利要求4所述的嵌入式封装基板的制作方法，其特征在于：上述S4中，绝缘增层方法采用压合、注塑和贴合工艺中的任意一种；

线路制作方法包括顺次进行的钻孔、溅射、覆膜前处理、覆抗镀感光膜、曝光、显影、图形电镀、退膜和蚀刻加工工艺；

分板方法采用机械剥离工艺。

7.根据权利要求1所述的嵌入式封装基板的制作方法，其特征在于：上述S5中，通过电解抛光工艺或快速蚀刻工艺去除所述中间板的所述超薄铜层（12）。

8.根据权利要求1所述的嵌入式封装基板的制作方法，其特征在于：还包括S6：对该嵌入式封装基板依次进行常规的防焊、表面处理、成品测试工艺，完成后续所需的嵌入式封装基板成品的制作。

9.一种嵌入式封装基板，其特征在于：采用如权利要求1-8中任一项所述的嵌入式封装基板的制作方法制作而成。

10.一种堆叠封装结构，其特征在于：包括封装基板，所述封装基板采用如权利要求9所述的嵌入式封装基板，并在所述封装基板的所述引脚层（2）和所述线路层中的至少一个上设置有外元器件（6），且所述外元器件（6）与其对应的所述引脚层（2）或所述线路层电性连通。