CN117121192A - 半导体器件、电子装置及半导体器件的制造方法 - Google Patents
半导体器件、电子装置及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN117121192A CN117121192A CN202280006006.2A CN202280006006A CN117121192A CN 117121192 A CN117121192 A CN 117121192A CN 202280006006 A CN202280006006 A CN 202280006006A CN 117121192 A CN117121192 A CN 117121192A
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- semiconductor device
- pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title description 22
- 239000012943 hotmelt Substances 0.000 claims abstract description 63
- 238000002844 melting Methods 0.000 claims abstract description 43
- 238000004806 packaging method and process Methods 0.000 claims abstract description 20
- 230000008018 melting Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 34
- 238000005538 encapsulation Methods 0.000 claims description 26
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 239000005022 packaging material Substances 0.000 claims description 10
- 238000010248 power generation Methods 0.000 claims description 4
- 238000012858 packaging process Methods 0.000 description 11
- 239000007788 liquid Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004927 fusion Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 229910000846 In alloy Inorganic materials 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910001152 Bi alloy Inorganic materials 0.000 description 2
- 229910001245 Sb alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000002140 antimony alloy Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- HSGAUFABPUECSS-UHFFFAOYSA-N [Ag][Cu][Sn][Bi] Chemical compound [Ag][Cu][Sn][Bi] HSGAUFABPUECSS-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- XUFUDVIAKKOUOK-UHFFFAOYSA-N [Cu].[Sb].[Ag].[Sn] Chemical compound [Cu].[Sb].[Ag].[Sn] XUFUDVIAKKOUOK-UHFFFAOYSA-N 0.000 description 1
- ZWNQSJPQMSUVSE-UHFFFAOYSA-N [Cu].[Sn].[In] Chemical compound [Cu].[Sn].[In] ZWNQSJPQMSUVSE-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- GPYPVKIFOKLUGD-UHFFFAOYSA-N gold indium Chemical compound [In].[Au] GPYPVKIFOKLUGD-UHFFFAOYSA-N 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- -1 specifically Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- 229910000597 tin-copper alloy Inorganic materials 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Fuses (AREA)
Abstract
本申请提供了一种半导体器件，包括封装体、芯片、再分布层和导电热熔层，所述芯片、所述再分布层和所述导电热熔层均封装于所述封装体；所述再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫，所述再分布层上除所述第一导通垫与所述第二导通垫之外的部分与所述芯片的管脚连接；所述导电热熔层形成于所述第一导通垫及所述第二导通垫的表面，并与所述第一导通垫及所述第二导通垫均电接触。本申请还提供了一种包括该半导体器件的电子装置，以及该半导体器件的制造方法。本申请的方案能够实现半导体器件的过流保护，使得半导体器件即使过流也不会烧毁印制电路板。
Description
本申请涉及半导体制造领域，尤其涉及一种半导体器件、电子装置及半导体器件的制造方法。
功率半导体器件焊接在印制电路板上，以维持单板供电。但是，功率半导体器件一旦过流可能导致芯片烧毁，产生的热量可能将印制电路板被烧坏并不可返修。因此，如何避免功率半导体器件过流导致的印制电路板损毁，是一个亟待解决的问题。
发明内容
本申请提供了一种半导体器件、电子装置及半导体器件的制造方法，能够实现半导体器件的过流保护，使得半导体器件即使过流也不会烧毁印制电路板。
第一方面，本申请提供了一种半导体器件，包括封装体、芯片、再分布层绝缘层和导电热熔层，芯片、再分布层和导电热熔层均封装于封装体；再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫，再分布层上除第一导通垫与第二导通垫之外的部分与芯片的管脚连接；导电热熔层形成于第一导通垫及第二导通垫的表面，并与第一导通垫及第二导通垫均电接触。
本申请的方案中，封装体由封装材料制造，用于对芯片、再分布层和导电热熔层进行封装。“芯片”可以指裸片(die)或者已经过封装的芯片。再分布层与芯片电连接，用于将芯片与封装体内的各个部分进行电气连接，以实现芯片的扇出。第一导通垫与第二导通垫均为再分布层的一部分，二者均在再分布层的制程中形成。第一导通垫、第二导通垫均与芯片具有一定间距。导电热熔层具有导电和受热熔化的性能。导电热熔层与第一导通垫与第二导通垫连接，导电热熔层参与构成半导体器件的电连接通路。
本申请的方案中，第一导通垫与第二导通垫也可以属于半导体器件中的其他与芯片电连接的层，即第一导通垫与第二导通垫均可在该层的制程中形成。
本申请的方案中，半导体器件由于过流而导致过热时，封装体将开裂形成间隙。第一导通垫与第二导通垫上的绝缘层也可以开裂形成间隙。当半导体器件过热时，导电热熔层能够受半导体器件中的芯片传导过来的热量而熔化。由于上述间隙的毛细作用，熔融态的导电热熔层将从第一导通垫与第二导通垫之间断开，并流入上述间隙内。由此，第一导通垫与第二导通垫之间的电连接断开，使得半导体器件进入断路状态，因而半导体器件将停止发热，从而能够避免烧毁电路板。
在第一方面的一种实现方式中，半导体器件包括绝缘层，绝缘层位于第一导通垫与第二导通垫之间。绝缘层具有绝缘性能，能够很好地将第一导通垫与第二导通垫隔绝。
在第一方面的一种实现方式中，绝缘层与导电热熔层共同覆盖第一导通垫的表面，和/或，绝缘层与导电热熔层共同覆盖第二导通垫的表面。本方案中，绝缘层的一部分可以与导电热熔层分布在第一导通垫的同一表面，这样绝缘层能够限定导电热熔层的图案形状，有利于导电热熔层按照设计要求成型。同理，绝缘层的一部分可以与导电热熔层分布在第二导通垫的同一表面，这样绝缘层能够限定导电热熔层的图案形状，有利于导电热熔层按照设计要求成型。
在第一方面的一种实现方式中，所述绝缘层具有疏液性能。当液体与绝缘层的表面接触时，液体不易浸润绝缘层，即液体无法稳定附着于绝缘层的表面，也不易渗入绝缘层内。此种绝缘层有利于使绝缘层处的熔融态导电热熔层进入间隙。因此，绝缘层的疏液性能促使导电热熔层在绝缘层处熔断。
在第一方面的一种实现方式中，绝缘层的材料包括阻焊材料。阻焊材料具有良好的绝缘性能和疏液性能，能够保证绝缘层可靠地发挥绝缘作用，或者绝缘与疏液作用。
在第一方面的一种实现方式中，封装体包括第一封装体与第二封装体，第一封装体与第二封装体结合并共同将芯片、再分布层及导电热熔层封装；其中，芯片封装于第一封装体内，管脚露于第一封装体外，再分布层及导电热熔层均封装于第二封装体内。本方案中，第一封装体与第二封装体的材料可以相同或者不同。第一封装体与第二封装体例如可以层叠的方式结合(可通过压合工艺制造)。本方案的半导体器件可以采用嵌入式元器件封装，能够解决嵌入式元器件封装结构的过热导致电路板烧毁的问题。
在第一方面的一种实现方式中，半导体器件包括衬底，再分布层形成于衬底，第一导通垫与第二导通垫被衬底的局部区域隔绝；芯片设于衬底，封装体覆盖衬底。本方案中，包括衬底与再分布层在内的结构也可以称为基板，该基板内部具有导电线路。本方案的半导体器件可以采用塑封封装(molding)，能够解决塑封封装结构的过热导致电路板烧毁的问题。
在第一方面的一种实现方式中，导电热熔层的材料包括焊料。焊料具有良好的导电和焊接性能以及理想的热熔性能，能够保证导电热熔层可靠地发挥电连接及熔断作用。
在第一方面的一种实现方式中，半导体器件包括功率半导体器件。功率半导体器件用于进行功率处理，如变频、变压、变流、功率管理等。功率半导体器件的发热较为显著，采用本方案的过流保护设计能够很好地解决电路板烧毁的问题。
第二方面，本申请提供了一种电子装置，包括电路板和该半导体器件，半导体器件设于电路板。本方案中，电子装置可以是模块、模组等电子元器件，也可以是搭载有若干电子元器件的整机设备。本方案的电子装置中的半导体器件由于具有过流保护设计，能够避免电路板被烧毁，因而安全性与可靠性较高。
在第二方面的一种实现方式中，电子装置包括电机控制器、车载充电器、电源、逆变器、电动车、数据中心、光伏发电设备以及服务器中的至少一个。本方案的电子装置中的半导体器件由于具有过流保护设计，能够避免电路板被烧毁，因而安全性与可靠性较高。
第三方面，本申请提供了一种半导体器件的制造方法，包括：形成再分布层，使得再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫；在第一导通垫及第二导通垫上形成导电热熔层，使得导电热熔层与第一导通垫及第二导通垫均电接触；将芯片的管脚与再分布层上除第一导通垫及第二导通垫以外的部分连接；对芯片、再分布层和导电热熔层进行封装。
本方案能够制造出上述的半导体器件。本方案通过芯片的封装制程植入过流保护结构，能够利用成熟的芯片封装工艺一并制造出过流保护结构，使得半导体器件的设计与制造较为方便，成本低廉，量产性好。
在第三方面的一种实现方式中，“形成再分布层，使得再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫”包括：使用第一封装材料将芯片进行封装，使得管脚外露；在第一封装材料上形成再分布层，使得再分布层包括间隔设置的第一导通垫与第二导通垫；在第一导通垫与第二导通垫之间形成绝缘层，使绝缘层将第一导通垫与第二导通垫隔绝；“使用封装材料对芯片、再分布层和导电热熔层进行封装”，包括：使用第二封装材料对再分布层、绝缘层及导电热熔层进行封装，使得第二封装材料与第一封装材料结合并共同将芯片、再分布层、 绝缘层及导电热熔层封装在内。
本方案可以制造出采用嵌入式元器件封装的半导体器件。本方案中，第一封装材料可以形成第一封装体，第二封装材料可以形成第二封装体。本方案能够通过再分布层的制程制造间隔并绝缘设置的第一导通垫与第二导通垫，并在第一导通垫与第二导通垫上形成导电热熔层，从而能够利用成熟的芯片封装工艺一并制造出过流保护结构，使得半导体器件的设计与制造较为方便，成本低廉，量产性好。
在第三方面的一种实现方式中，“形成再分布层，使得再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫”包括：在衬底上形成再分布层，使得再分布层包括间隔设置的第一导通垫与第二导通垫，并使第一导通垫与第二导通垫被衬底的局部区域隔绝；“使用封装材料对芯片、再分布层和导电热熔层进行封装”包括：在衬底上形成封装体，使得封装体将芯片、再分布层和导电热熔层封装在内。
本方案可以制造出采用molding封装的半导体器件。本方案能够通过基板的制程形成间隔并绝缘设置的第一导通垫与第二导通垫，并在第一导通垫与第二导通垫上形成导电热熔层，从而能够利用成熟的芯片封装工艺一并制造出过流保护结构，使得半导体器件的设计与制造较为方便，成本低廉，量产性好。
图1是本申请实施例的半导体器件内的过流保护结构的俯视结构示意图；
图2是本申请实施例的半导体器件内的过流保护结构的侧视结构示意图；
图3是图1中的半导体器件内的导电热熔层受热熔断后的俯视结构示意图；
图4是图2中的半导体器件内的导电热熔层受热熔断后的侧视结构示意图；
图5是本申请实施例一的半导体器件的侧视结构示意图；
图6是表示图5中的半导体器件的一个制程的侧视结构示意图；
图7是表示图5中的半导体器件的另一个制程的侧视结构示意图；
图8是表示图5中的半导体器件的另一个制程的侧视结构示意图；
图9是表示图5中的半导体器件的另一个制程的侧视结构示意图；
图10是本申请实施例三的半导体器件的侧视结构示意图；
图11是表示图10中的半导体器件的一个制程的侧视结构示意图；
图12是表示图10中的半导体器件的另一个制程的侧视结构示意图；
图13是表示图10中的半导体器件的另一个制程的侧视结构示意图。
本申请实施例提供了一种电子装置，该电子装置可以包括电路板以及布置在电路板上的半导体器件。
本申请实施例中，电子装置可以是模块、模组等电子元器件，也可以是搭载有若干电子元器件的整机设备。电子装置的应用领域可以根据需要确定，本申请实施例不做限定。
例如，电子装置可以应用于无线功放及电动车动力系统领域。该领域的电子装置可以为电机控制器、车载控制器(on-board charger，OBC)、低压控制电源等，或者电子装置也可以是包括电机控制器、车载控制器、低压控制电源等中的至少一个的电动车。
或者，电子装置也可以应用于其他领域，如传统工业控制、通信、无线功放、智能电网、电器等领域。该领域的电子设备例如可以是数据中心的不间断电源(uninterruptible power supply,UPS)、光伏发电设备的逆变器、服务器的电源、电器(例如冰箱)的开关电源等，其 中，可将不间断电源、服务器的电源、电器的开关电源统称为电源。或者，该领域的电子装置也可以是包括电源的数据中心、服务器、电器等，或者可以是包括逆变器的光伏发电设备等。
本申请实施例中，半导体器件的类型及作用可以根据实际需要确定，本申请实施例不做限定。例如，半导体器件可以是功率半导体器件，用于进行功率处理，如变频、变压、变流、功率管理等。示意性的，包括该半导体器件的电子装置可以是电能转换装置。
半导体器件的过流保护原理
本申请实施例的方案，通过半导体器件的封装制程在器件封装内植入过流保护结构，该过流保护结构包括导电热熔层，导电热熔层作为半导体器件的电连接通路的一部分。当半导体器件由于过流(电流过大)而导致过热(发热严重，温度超过阈值)时，导电热熔层能够熔断并使半导体器件断路，使半导体器件停止发热，从而避免因半导体器件过流导致印制电路板烧毁。
下面将结合图1-图4，对过流保护结构进行说明。可以理解的是，为了重点说明过流保护结构的构造及工作原理，图1-图4并未示意出半导体器件内的芯片等其他结构。
图1和图2分别从不同视角示意了该过流保护结构。结合图1和图2所示，该过流保护结构可以包括封装体1、绝缘层2、第一导通垫3、第二导通垫4和导电热熔层5。
如图1和图2所示，封装体1将绝缘层2、第一导通垫3、第二导通垫4和导电热熔层5均封装在内。封装体1可以由高分子封装材料制造，该高分子封装材料可以是一种类型或者几种类型的材料。
如图1和图2所示，第一导通垫3与第二导通垫4之间具有间隙，该间隙可以较小，例如该间隙可以在0.1mm至5mm之间。第一导通垫3与第二导通垫4均可由导电材料制造，例如铜。可以理解的是，第一导通垫3与第二导通垫4之间只要具有间隔即可，二者不限于图2所示的在水平面上并排设置。例如，第一导通垫3与第二导通垫4还可以在图2中的竖直方向上层叠间隔设置。
本申请实施例中，第一导通垫3与第二导通垫4均可以是半导体器件内的再分布层(redistribution layer，RDL)的一部分，也即第一导通垫3与第二导通垫4是在形成再分布层的封装制程中制得(下文将继续说明)。其中，再分布层与半导体器件内的芯片电连接，用于将芯片与封装结构内的各个部分进行电气连接，以实现芯片的扇出封装。根据需要，再分布层可以有至少一层，第一导通垫3与第二导通垫4可以属于其中一个再分布层。本申请实施例的附图为了简明仅绘制了一层再分布层，这仅仅是一种示意，并非是对本申请实施例的限制。
图1与图2示意了第一导通垫3与第二导通垫4这两个导通垫，这仅仅是一种举例。实际上，本申请实施例中的导通垫的数量为两个及以上。
如图1和图2所示，第一导通垫3与第二导通垫4之间具有绝缘层2，绝缘层2将第一导通垫3与第二导通垫4隔开。绝缘层2具有电绝缘性能，能将第一导通垫3与第二导通垫4电隔绝。
一种实施例中，绝缘层2还可以具有疏液性能，当液体与绝缘层2的表面接触时，液体不易浸润绝缘层2，即液体无法稳定附着于绝缘层2的表面，也不易渗入绝缘层2内。液体在绝缘层2的表面的接触角可以大于90°，使得绝缘层2具有疏液性能。在其他实施例中，绝缘层2可以无需具备疏液性能。
示意性的，绝缘层2可以由阻焊材料制造，例如阻焊油墨。
本申请实施例中，当导通垫的数量大于两个时，每两个相邻的导通垫之间均可以有绝缘层2，该绝缘层2将该两个导通垫电隔绝。
另外，第一导通垫3的表面与第二导通垫4的表面中的至少一个也可以有绝缘层2。例如图2视角中，第一导通垫3的上方左侧与第二导通垫4的上方右侧也有绝缘层2，该处的绝缘层2用于限定导电热熔层5的图案。在其他实施例中，第一导通垫3的表面与第二导通垫4的表面中的至少一个可以没有绝缘层2，绝缘层2仅形成于第一导通垫3与第二导通垫4之间。
在其他实施例中，第一导通垫3与第二导通垫4可以通过其他方式实现隔开并绝缘，第一导通垫3与第二导通垫4之间可以无需通过制程形成绝缘层2。
如图1和图2所示，导电热熔层5形成于第一导通垫3、绝缘层2及第二导通垫4的表面，并与第一导通垫3及第二导通垫4均电接触。导电热熔层5只要连接第一导通垫3及第二导通垫4即可，导电热熔层5的图案形状可以根据需要设计，不限于图2所示的导电热熔层5的左侧边界内缩于第一导通垫3的左侧边界以内(即第一导通垫3的左端超出导电热熔层5的左端)，导电热熔层5的右侧边界内缩于第二导通垫4的左侧边界以内(即第二导通垫4的右端超出导电热熔层5的右端)。例如，导电热熔层5的左端可与第一导通垫3的左端基本平齐(第一导通垫3的左端可以没有绝缘层2)，导电热熔层5的右端也可与第二导通垫4的右端基本平齐(第二导通垫4的右端可以没有绝缘层2)。本申请实施例中，当导通垫的数量大于两个时，每相邻的两个导通垫及该两个导通垫之间的绝缘层2上均可以形成导电热熔层5，导电热熔层5将该两个导通垫电连接。也即，所有导通垫均可通过导电热熔层5导通。导电热熔层5具有导电性能，因此导电热熔层5能将第一导通垫3与第二导通垫4导通，使得半导体器件能够通电工作。
导电热熔层5的电阻较小，这样的导电热熔层5在通电时自身产生的热量较小。导电热熔层5在温度超过一定温度阈值时能够成为熔融态。该温度阈值可以根据半导体器件的实际发热情况确定，例如大致为300摄氏度左右。
导电热熔层5的具体材料可以根据需要确定，例如可以为焊料，具体如锡，或者金铟合金、锡铋合金、锡铟合金、锡铅合金、锡锌合金、锡银铜合金、锡银合金、锡铜合金、锡银铜铋合金、锡银铜锑合金、锡银铜铟合金、锡锑合金、铅锡银合金、金锡合金、金锗合金、金硅合金等焊料合金。
图1与图2可以表示导电热熔层5尚未熔化时的过流保护结构。图3与图4则表示导电热熔层5过热并熔断后的过流保护结构。其中，图3与图1的视角对应，图4与图2的视角对应。
如图3和图4所示，当半导体器件由于过流而导致过热时，封装体1将开裂形成间隙。第一导通垫3与第二导通垫4上的绝缘层2也可以开裂形成间隙。图3与图4中的间隙的形状、数量及位置均只是一种示意，实际上间隙的分布并不限于此。
结合图3与图1所示，以及图4与图2所示，当半导体器件过流时，半导体器件中的芯片的热量将传导至导电热熔层5，使得导电热熔层5熔化。由于上述间隙的毛细作用以及绝缘层2的疏液性，熔融态的导电热熔层5将从第一导通垫3与第二导通垫4之间的绝缘层2处断开，并流入上述间隙内。例如，导电热熔层5可以断开为第一部分5a与第二部分5b，第一部分5a与第二部分5b均可以进入相应的间隙。由此，第一导通垫3与第二导通垫4之间的电连接断开，使得半导体器件进入断路状态，因而半导体器件将停止发热，从而能够避免烧毁电路板。
根据上文所述的导电热熔层5的熔断原理可知，绝缘层2的疏液性使得绝缘层2上的熔融态导电热熔层5不易保持在绝缘层2上，有利于使绝缘层2处的熔融态导电热熔层5进入间隙。因此，绝缘层2的疏液性能促使导电热熔层5在绝缘层2处熔断。可以理解的是，若绝缘层2不具备疏液性能，通过合理的设计，也可以使得导电热熔层5在绝缘层2处熔断。另外，导电热熔层5是受芯片传导过来的热量而熔断，并非是由于自身产热而熔断，这与一般的保险热熔丝不同。
本申请实施例中，当导通垫的数量大于两个时，导电热熔层5可以在间隙附近的任意相邻的两个导通垫之间的绝缘层2处断开，即能起到断路作用。下面将说明具有该过流保护结构的半导体器件的构造，以及该半导体器件的制造方法。
实施例一——应用该过流保护原理的一种半导体器件
图5示意性地表示了实施例一的半导体器件10的构造。如图5所示，半导体器件10可以包括第一封装体11、芯片12、再分布层14、绝缘层15、导电热熔层16和第二封装体17。第一封装体11与第二封装体17结合，并共同将芯片12、再分布层14、绝缘层15、导电热熔层16封装在内。其中，芯片12可以位于第一封装体11内，再分布层14、绝缘层15、导电热熔层16可以位于第二封装体17内。第一封装体11与第二封装体17可以由相同的材料或者不同的材料制造。半导体器件10的封装方式例如可以是嵌入式元器件封装。下面将具体说明。
如图5所示，芯片12可以通过预封装制程封装在第一封装体11内，芯片12的管脚121可从第一封装体11中露出，以便与外部线路电连接。图5示出了3个管脚121，可以理解的是，这仅仅是一种举例，实际上管脚121的数量可以根据需要确定。
如图5所示，再分布层14可以包括芯片连接部分141、第一导通垫142和第二导通垫143，芯片连接部分141、第一导通垫142和第二导通垫143连接以便形成通路(在图5的侧剖视角中，芯片连接部分141、第一导通垫142和第二导通垫143是间隔断开的，实际上三者是连接的)。芯片连接部分141可以与管脚121连接，以便将芯片12与外部线路电连接。第一导通垫142和第二导通垫143均可以靠近芯片12，第一导通垫142、第二导通垫143与芯片12的间距可以根据需要确定，本实施例不做限定。第一导通垫142和第二导通垫143间隔设置，第一导通垫142和第二导通垫143的间隙可以较小，例如该间隙可以在0.1mm至5mm之间。
如图5所示，绝缘层15可以形成于第一导通垫142和第二导通垫143之间，以将第一导通垫142和第二导通垫143电隔绝。示意性的，绝缘层15还可以形成于第一导通垫142的右侧和第二导通垫143的左侧。示意性的，导电热熔层16的两侧可以没有绝缘层15。
如图5所示，导电热熔层16可以形成于第一导通垫142的表面与第二导通垫143的表面，以及第一导通垫142与第二导通垫143之间的绝缘层15的表面，导电热熔层16与第一导通垫142、第二导通垫143均电接触。
如图5所示，芯片12的管脚121、再分布层14和导电热熔层16电连接。当半导体器件10通电时，芯片12可通过再分布层14与导电热熔层16，与外部线路形成通路。可以理解的是，芯片12还可以具有其他管脚，其他管脚可不与再分布层14及导电热熔层16电连接。
当半导体器件10因过流而过热时，导电热熔层16能够受热熔化。如上文所述的过流保护机制，导电热熔层16熔化后能使得半导体器件10断路，因而使半导体器件10停止发热，从而避免烧毁电路板。
实施例二——半导体器件10的制造方法
实施例二的制造方法可以包括如下步骤：
S101：使用第一封装材料将芯片进行封装，使得芯片的管脚外露；
S102：在第一封装材料上形成再分布层，使得再分布层包括间隔设置的第一导通垫与第二导通垫，并将再分布层上除所述第一导通垫及所述第二导通垫以外的部分与芯片的管脚连接；
S103：在第一封装材料上形成绝缘层，并使绝缘层将第一导通垫与第二导通垫隔绝；
S104：在第一导通垫、绝缘层及第二导通垫上形成导电热熔层，使得导电热熔层与第一导通垫及第二导通垫均电接触；
S105：使用第二封装材料对再分布层、绝缘层及导电热熔层进行封装，并使得第二封装材料与第一封装材料结合并共同将芯片、再分布层、绝缘层及导电热熔层封装在内。
下面将结合图5-图9，说明半导体器件10的制造方法。
如图6所示，在步骤S101中，可以通过预封装制程，使用第一封装材料将芯片12进行封装，使得芯片12的管脚121从第一封装材料中露出。经过步骤S101，第一封装材料可以形成第一封装体11。步骤S101可以对芯片12进行初步封装，以满足特定的产品需求。
如图7所示，在步骤S102中，可以在第一封装材料上形成再分布层14，也即在形成的第一封装体11上形成再分布层14。其中，可以使得再分布层14包括芯片连接部分141、第一导通垫142和第二导通垫143，使得芯片连接部分141与芯片12的管脚121连接，使得第一导通垫142和第二导通垫143靠近芯片12。也即，第一导通垫142和第二导通垫143可以在再分布层14的制程中一并形成。
如图8所示，在步骤S103中，示意性的，可以通过焊接掩模定义(solder mask defined，SMD)或非焊接掩模定义(non solder mask defined，NSMD)等设计，在第一封装体11上形成绝缘层15，并使绝缘层15将第一导通垫142和第二导通垫143隔开。
如图9所示，在步骤S104中，在第一导通垫142的表面和第二导通垫143的表面，以及在第一导通垫142与第二导通垫143之间的绝缘层15的表面形成导电热熔层16，使得导电热熔层16与第一导通垫142和第二导通垫143均电接触。示意性的，可以通过印刷工艺形成导电热熔层16。根据导电热熔层16的具体材料不同，可以通过粘合剂来连接导电热熔层16与导电热熔层16的附着表面，也可以不使用粘合剂。
如图5所示，在步骤S105中，可以使用第二封装材料将再分布层14、绝缘层15及导电热熔层16进行封装，并使得第二封装体材料与第一封装体材料共同将芯片12、再分布层14、绝缘层15及导电热熔层16封装在内。经过步骤S105后，第二封装体材料可以形成第二封装体17，第二封装体17与第一封装体11结合，并共同将芯片12、再分布层14、绝缘层15及导电热熔层16封装在内。
本实施例二的封装工艺例如可以是嵌入式元器件封装。
本实施例二的制造方法，通过再分布层14的制程制造第一导通垫142与第二导通垫143，在第一导通垫142与第二导通垫143之间形成绝缘层15，并在第一导通垫142与第二导通垫143上形成导电热熔层16，从而能够利用成熟的芯片封装工艺一并制造出过流保护结构，使得半导体器件10的设计与制造较为方便，成本低廉，量产性好。
实施例三——应用该过流保护原理的另一种半导体器件
图10示意性地表示了实施例三的半导体器件20的构造。如图10所示，半导体器件20可以包括衬底27、再分布层25、芯片23、导电热熔层22和封装体21。下面将详细说明。
如图10所示，再分布层25均可以形成于衬底27。衬底27具有局部区域271，局部区域 271是绝缘的，其例如可由高分子封装材料制造。包括衬底27和再分布层25内的结构也可以称为基板(substrate)。衬底27上还可以有其他结构，图10为了简洁和突出重点并未将其显示。
如图10所示，再分布层25可以包括芯片连接部分251、第一导通垫252和第二导通垫253，芯片连接部分251、第一导通垫252和第二导通垫253连接以便形成通路(在图10的侧剖视角中，芯片连接部分251、第一导通垫252和第二导通垫253是间隔断开的，实际上三者是连接的)。芯片连接部分251用于与芯片23连接，以便将芯片23与外部线路电连接。第一导通垫252和第二导通垫253均可以靠近芯片23，第一导通垫252、第二导通垫253与芯片23的间距可以根据需要确定，本实施例不做限定。第一导通垫252和第二导通垫253间隔设置，第一导通垫252和第二导通垫253的间隙可以较小，例如该间隙可以在0.1mm至5mm之间。
如图10所示，局部区域271可以位于第一导通垫252和第二导通垫253之间，以将第一导通垫252和第二导通垫253电隔绝。
如图10所示，导电热熔层22可以形成于第一导通垫252的表面与第二导通垫253的表面，以及第一导通垫252与第二导通垫253之间的局部区域271的表面，导电热熔层22与第一导通垫252、第二导通垫253均电接触。
如图10所示，芯片23的管脚可通过电连接材料24与芯片连接部分251电连接。电连接材料24例如可以是锡膏。由此，芯片23、再分布层25和导电热熔层22形成电连接。当半导体器件20通电时，芯片23可通过再分布层25及导电热熔层22，与外部线路形成通路。可以理解的是，芯片23还可以具有其他管脚，其他管脚可不与再分布层25及导电热熔层22电连接。
如图10所示，封装体21可以覆盖衬底27，并将再分布层25、芯片23、导电热熔层22等封装在内。半导体器件20的封装方式例如可以是塑封封装(molding)。
当半导体器件20因过流而过热时，导电热熔层22能够受热熔化。如上文所述的过流保护机制，导电热熔层22熔化后能使得半导体器件20断路，因而使半导体器件20停止发热，从而避免烧毁电路板。
实施例四——半导体器件20的制造方法
实施例四的制造方法可以包括如下步骤：
S201：在衬底上形成再分布层，使得再分布层包括间隔设置的第一导通垫与第二导通垫，并使第一导通垫与第二导通垫被衬底的局部区域隔开；
S202：在第一导通垫、所述局部区域及第二导通垫上形成导电热熔层，使得导电热熔层与第一导通垫及第二导通垫均电接触；
S203：将芯片的管脚与再分布层上除第一导通垫及第二导通垫以外的部分连接；
S204：在衬底上形成封装体，使得封装体将芯片、再分布层和导电热熔层封装在内。
下面将结合图10-图13，说明半导体器件20的制造方法。
如图11所示，在步骤S201中，示意性的，可以在基板的制程中，在衬底27上形成再分布层25。其中，可以使得再分布层25包括芯片连接部分251、第一导通垫252和第二导通垫253。示意性的，可以通过SMD或NSMD等设计形成局部区域271，并使局部区域271将第一导通垫142和第二导通垫143隔开。
如图12所示，在步骤S202中，可以在第一导通垫252的表面和第二导通垫253的表面，以及局部区域271的表面形成导电热熔层22，使得导电热熔层22与第一导通垫252和第二 导通垫253均电接触。示意性的，可以通过印刷工艺形成导电热熔层22。根据导电热熔层22的具体材料不同，可以通过粘合剂来连接导电热熔层22与导电热熔层22的附着表面，也可以不使用粘合剂。
如图13所示，在步骤S203中，示意性的，可以通过电连接材料24，将芯片23的管脚与再分布层25中的芯片连接部分251连接，电连接材料24例如可以是锡膏。可以使得芯片23靠近导电热熔层22布置。
实施例四中，步骤S202与步骤S203的先后次序可以根据需要确定，不限于上文所述。例如，也可以先进行步骤S203以将芯片23与芯片连接部分251连接，再进行步骤S202以形成导电热熔层22。
如图10所示，在步骤S204中，可以在衬底27上形成封装体21，使得封装体21将芯片23、再分布层25和导电热熔层22封装在内。
本实施例四的封装工艺例如可以是molding封装。
本实施例四的制造方法，可以通过基板的制程形成第一导通垫142和第二导通垫143，并在第一导通垫142与第二导通垫143上形成导电热熔层16，从而能够利用成熟的芯片封装工艺一并制造出过流保护结构，使得半导体器件20的设计与制造较为方便，成本低廉，量产性好。
可以理解的是，本申请实施例的制造方法的核心步骤包括在芯片的封装结构内植入过流保护结构，利用再分布层的制程制造间隔并绝缘设置的第一导通垫与第二导通垫，并在第一导通垫和第二导通垫的表面形成导电热熔层。至于再分布层与芯片的管脚的连接步骤，可以根据实际需要灵活确定其次序。例如，实施例二的制造方法是先将再分布层与芯片的管脚连接，再制造导电热熔层；实施例四的制造方法则可以先制造导电热熔层，再将再分布层与芯片的管脚连接。
本申请实施例的制造方法中的步骤可以根据实际需要进行顺序调整、合并或删减。上述各步骤的序号的大小并不意味着执行顺序的先后，各步骤的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的制造方法构成任何限定。
还应理解，本文中涉及的第一、第二等以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求书的保护范围为准。
Claims (14)
- 一种半导体器件，其特征在于，包括封装体、芯片、再分布层和导电热熔层；所述芯片、所述再分布层及所述导电热熔层均封装于所述封装体；所述再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫，所述再分布层上除所述第一导通垫与所述第二导通垫之外的部分与所述芯片的管脚连接；所述导电热熔层形成于所述第一导通垫的表面与所述第二导通垫的表面，并与所述第一导通垫及所述第二导通垫均电接触。
- 根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括绝缘层，所述绝缘层位于所述第一导通垫与所述第二导通垫之间。
- 根据权利要求2所述的半导体器件，其特征在于，所述绝缘层还与所述导电热熔层共同覆盖所述第一导通垫的表面，和/或，所述绝缘层还与所述导电热熔层共同覆盖所述第二导通垫的表面。
- 根据权利要求2或3所述的半导体器件，其特征在于，所述绝缘层具有疏液性能。
- 根据权利要求2-4任一项所述的半导体器件，其特征在于，所述绝缘层的材料包括阻焊材料。
- 根据权利要求1-5任一项所述的半导体器件，其特征在于，所述封装体包括第一封装体与第二封装体；所述第一封装体与所述第二封装体结合并共同将所述芯片、所述再分布层及所述导电热熔层封装；其中，所述芯片封装于所述第一封装体内，所述管脚露于所述第一封装体外，所述再分布层与所述导电热熔层均封装于所述第二封装体内。
- 根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括衬底；所述再分布层形成于所述衬底，所述第一导通垫与所述第二导通垫被所述衬底的局部区域隔绝；所述芯片设于所述衬底；所述封装体覆盖所述衬底。
- 根据权利要求1-7任一项所述的半导体器件，其特征在于，所述导电热熔层的材料包括焊料。
- 根据权利要求1-8任一项所述的半导体器件，其特征在于，所述半导体器件包括功率半导体器件。
- 一种电子装置，其特征在于，包括电路板和权利要求1-9任一项所述的半导体器件，所述半导体器件设于所述电路板。
- 根据权利要求10所述的电子装置，其特征在于，所述电子装置包括电机控制器、车载充电器、电源、逆变器、电动车、数据中心、光伏发电设备以及服务器中的至少一个。
- 一种半导体器件的制造方法，其特征在于，包括：形成再分布层，使得所述再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫；在所述第一导通垫与所述第二导通垫上形成导电热熔层，使得所述导电热熔层与所述第一导通垫及所述第二导通垫均电接触；将芯片的管脚与所述再分布层上除所述第一导通垫及所述第二导通垫之外的部分连接；使用封装材料对所述芯片、所述再分布层和所述导电热熔层进行封装。
- 根据权利要求12所述的制造方法，其特征在于，所述“形成再分布层，使得所述再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫”包括：使用第一封装材料将所述芯片进行封装，使得所述管脚外露；在所述第一封装材料上形成再分布层，使得所述再分布层包括间隔设置的第一导通垫与第二导通垫；在所述第一导通垫与所述第二导通垫之间形成绝缘层，使所述绝缘层将所述第一导通垫与所述第二导通垫隔绝；所述“使用封装材料对所述芯片、所述再分布层和所述导电热熔层进行封装”，包括：使用第二封装材料对所述再分布层、所述绝缘层及所述导电热熔层进行封装，使得所述第二封装材料与所述第一封装材料结合并共同将所述芯片、所述再分布层、所述绝缘层及所述导电热熔层封装在内。
- 根据权利要求12所述的制造方法，其特征在于，所述“形成再分布层，使得所述再分布层包括间隔并绝缘设置的第一导通垫与第二导通垫”包括：在衬底上形成再分布层，使得所述再分布层包括间隔设置的第一导通垫与第二导通垫，并使所述第一导通垫与所述第二导通垫被所述衬底的局部区域隔绝；所述“使用封装材料对所述芯片、所述再分布层和所述导电热熔层进行封装”包括：在所述衬底上形成封装体，使得所述封装体将所述芯片、所述再分布层和所述导电热熔层封装在内。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/082346 WO2023178528A1 (zh) | 2022-03-22 | 2022-03-22 | 半导体器件、电子装置及半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117121192A true CN117121192A (zh) | 2023-11-24 |
Family
ID=88099632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280006006.2A Pending CN117121192A (zh) | 2022-03-22 | 2022-03-22 | 半导体器件、电子装置及半导体器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117121192A (zh) |
| WO (1) | WO2023178528A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770654B2 (ja) * | 1987-03-27 | 1995-07-31 | 松下電子工業株式会社 | 半導体装置 |
| US6033939A (en) * | 1998-04-21 | 2000-03-07 | International Business Machines Corporation | Method for providing electrically fusible links in copper interconnection |
| US6201679B1 (en) * | 1999-06-04 | 2001-03-13 | California Micro Devices Corporation | Integrated electrical overload protection device and method of formation |
| JP4593518B2 (ja) * | 2006-05-26 | 2010-12-08 | 古河電気工業株式会社 | ヒューズ付半導体装置 |
| CN113851449A (zh) * | 2021-09-23 | 2021-12-28 | 西安紫光国芯半导体有限公司 | 一种带容错的封装基板及半导体器件 |
-
2022
- 2022-03-22 WO PCT/CN2022/082346 patent/WO2023178528A1/zh active Application Filing
- 2022-03-22 CN CN202280006006.2A patent/CN117121192A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023178528A1 (zh) | 2023-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100422089B1 (ko) | 회로기판, 전지 팩 및 회로기판의 제조방법 | |
| US9282634B2 (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
| JP3020201B2 (ja) | ボールグリッドアレイ半導体パッケージのモールディング方法 | |
| TWI715692B (zh) | 熔絲元件 | |
| CN102254895B (zh) | 半导体装置,半导体单元和电力用半导体装置 | |
| CN104854729A (zh) | 电池模块中作为高电压互连的柔性电路板 | |
| CN103137582B (zh) | 封装件中的凸块导线直连结构 | |
| TW201619997A (zh) | 構裝體之製造方法、溫度熔絲元件之構裝方法及溫度熔絲元件 | |
| CN103797901A (zh) | 部件安装基板的制造方法及制造系统 | |
| WO2022143735A1 (zh) | 一种双面塑封电源产品 | |
| CN103370786A (zh) | 功率半导体模块 | |
| CN203760407U (zh) | 一种主控型温度保险丝装置及温度保险丝装置 | |
| US20140084438A1 (en) | Semiconductor device and method of manufacturing same | |
| CN102315135B (zh) | 芯片封装及其制作工艺 | |
| US20110308847A1 (en) | Method for high-temperature circuit board assembly | |
| KR101766953B1 (ko) | 제어장치 | |
| JP2006511930A (ja) | 電子式自動車制御装置用のプリント回路基板 | |
| CN117121192A (zh) | 半导体器件、电子装置及半导体器件的制造方法 | |
| KR102263792B1 (ko) | 보호 소자, 회로 모듈 및 보호 소자의 제조 방법 | |
| CN101471208B (zh) | 表面接着型薄膜保险丝的制造方法 | |
| KR20160046762A (ko) | 차단 소자 및 차단 소자 회로 | |
| WO2021245915A1 (ja) | パワー半導体装置及びその製造方法並びに電力変換装置 | |
| KR20160019086A (ko) | 보호 소자, 및 보호 소자가 실장된 실장체 | |
| CN101866889A (zh) | 无基板芯片封装及其制造方法 | |
| US8122592B2 (en) | Method for producing a low-current switch module comprising electrical components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |