CN1171197C - 液晶显示单元用的驱动电路 - Google Patents

Abstract

一种同具有多个图像元件的液晶显示器一起使用的驱动电路，每一图像元件都具有独有的驱动电路与其相关，每一驱动电路包括：多个选择开关装置，其每一个响应于其独有的选择信号而选择性地耦合其第一输入结点至其第一输出结点；多个使能开关装置，其每一个与独有的选择开关装置形成一对一的对，每一使能开关装置响应于使能信号而选择性地耦合其第二输入结点至其第二输出结点，每一一对一的对以内的第一输出结点和第二输入结点于耦合点上连接在一起；和个别电压存储装置，其每一个连接在其相关的一对一之对以内的耦合点与参考电压输入之间。该驱动电路能在显示一幅图象的同时接收另外一幅图像，并且在传递电位至液晶显示器时具有最小的衰减。

Description

液晶显示单元用的驱动电路

发明领域

本发明涉及视频显示，尤其涉及用于液晶显示器中之图像元件(Pictureelement)用的电路结构。

技术背景

参考图1，典型的液晶显示器由图像元件13的阵列11或像素构成。每一图像元件由耦合列线17至存储电容器19用的选择晶体管15组成，液晶21与存储电容器19并行放置。

正如本领域所公知的那样，施加于液晶21的电位将决定其反射率。实际上该电位范围转移为液晶21上的灰度。这样，通过对阵列11中的所有图像元件13适当地施加以特定的电位，就可产生图象。

行选择组件25激励特定行中的所有图像元件13，而后者则由耦合至行中所有选择晶体管15的行线27所限定。视频信号组件23在列线17上施加所期望的电位。所期望的电位典型地处在预先确定的电压范围以内。选择晶体管15的激励将列线17的电位传递至各个并联组合的存储电容器19和液晶21。所期望的电压一旦传递，选择晶体管15就停止动作。液晶21和存储电容器19的组合电容维持所期望的电位直至加载下一幅图象。

以前业已提出过对图1基本结构的若干改变。参考图2，授予Shields的第4,870,396号美国专利更为全面地揭示的另一种液晶结构，试图改进施加至每一液晶21的平均RMS电位。图2中与图1中那些相似的所有元件用相同的参照号表示，对它们的说明也如同上述。

图2中每一图像元件13能显示其当前内容，而与此同时接收新的数据图象。这通过额外开关，即插在存储电容器19和液晶21之间的负载晶管29加以进行。运行中，选择晶体管15和负载晶体管29起到组桶式(Bucket brigade)传送电荷的作用，先把电荷从列线17传递到存储电容器19，然后再从存储电容器19传递到液晶21。换言之，在运行的第一阶段，选择晶体管15首先从列线17传递电位至存储电容器19。在此段运行期间，负载晶体管29保持截止从而使存储电容器19与液晶21隔离开。一旦新的数据加载于存储电容器19之上，并准备要显示出来，第二阶段的运行就以选择晶体管15被截止而开始。此时，负载晶体管29导通，并使存储电容器19耦合至液晶21。存储电容器19两端的电荷在并联组合的存储电容器19和液晶21的两端重新分布。当分布着的电荷在液晶21的两端建立了新的电位时，运行的第二阶段就以负载晶体管29载止而结束。当负载晶体管29截止而液晶21正保持其当前电位时，可使选择晶体管15动作起来，并把新的数据从列线17传递至存储电容器19。

Shields解释说，为了改善施加至阵列11上RMS电压的平均值，人们需要控制施加于液晶21上的参考电压Vtp，同时更新阵列11中所有的图像元件13。将参考电压Vtp耦合至所有液晶21的参考板极。通过使参考电压Vtp从一个电压电力线迁移至另一个，适当地，人们就可增加施加于阵列11上的平均电压幅值。

为此目的，负载晶体管29全由公共的同步信号31加以控制。当负载晶体管29截止而液晶21正维持其当前电位时，存储电容器19接收新的数据。一旦整个阵列11接收了新的数据，同步线31就动作起来，并使阵列11中全部图像元件13之所有负载晶体管29一致地导通。这样，就使液晶21的全部阵列11同时更新。

参考图3，示出相似于图2之另一阵列结构。图3中相似于图2中的所有元件用相同的参照号表示，对它们的说明如同上述。图3的结构由授予Williams等人的美国专利No.5,666,130更为全面地加以揭示。并且如图2那样转让给同一受让人。图3的结构以类似于图2的方式同时更新像素13的整个阵列11。

然而，和图2结构不同，图3的结构不能显示一幅图象同时存储另一幅。Williams等人解释说，按照惯例，必须使像素的驱动电路与专用屏幕，即液晶最佳配合。Williams等人指出，像素驱动电路的最佳化如能与所用的液晶类型不相关，由此使一种驱动电路能同多种屏幕类型一起使用将是有益的。

为了实现这点，Williams等人的结构允许图像元件13的阵列11在其各个存储电容器19上接收并存储图象，与此同时维持存储电容器19与液晶本身隔离开。在这种方式下，每一图像元件13的驱动电路可在各个存储电容器19上最佳化地存储图像元素，即电位，而与所用液晶21的类型无关。一旦图象存放上阵列的存储电容器19，后者就可耦合至任何屏幕类型，并使其内容，也即图象电压转移至屏幕的液晶21上。为确保优化的驱动电路对不同的液晶类型都同样地起作用，Williams等人指出，液晶21和存储电容器19在加载上新的图象之前应处于已知的参考接地状态。这样，当前的图象必须首先清除，也即在能够接收新图象之前使阵列11接地。

示于图3中的图像元件13除了在负载晶体管29和液晶21之间附加有接地晶体管31之外，其它与图2的相同。接地晶体管31对应于再起动信号ReInit，后者当准备接收新图象时使存储电容器19和液晶21接地。

在存储电容器19和液晶21接地之后，接地晶体管15不起作用，于是图像元件13准备接收新的电压数据。行选择组件25通过使行的选择晶体管15动作起来激活图像元件13的行。选择晶体管15于是从视频信号组件23和列线17传递新的电压信息至存储电容器19。存储电容器19上一旦放置上了新的数据，负载晶体管29就耦合存储电容器19至液晶21。在此期间接地晶体晶31保持为截止状态。在液晶21显示图象一预定的周期时间后，接地晶体管31就导通，与此同时负载晶体管29则保持在动作状态。这使存储电容器19和液晶21再次开始返回已知的接地状态以准备加载下一幅图象。

Williams等人指出，通过将冗余的高电平结合到阵列11之驱动电路，可使其阵列作得更为稳固。参见图4，Williams等人对每一液晶21平行耦合两个驱动电路。图4中与图3中相同的元件用相同的参照号表示，对它们的说明如同上述。Williams等人的驱动电路包括两个同时对应于公共行线27的选择晶体管15a和15b，两个同时对应于公共负载线33的负载晶体管29a和29b，以及两个对应于相同ReInit线35的接地晶体管31a和31b。然而，每一选择晶体管15a和15b使其自己的各个存储电容器19a和19b充电。所以Williams等人对每一图像元件13展示两个存储电容器19a和19b，两者一致地工作。若由元件15a、19a、29a和31a所确定的驱动电路之半发生故障，则冗余驱动电路，也即15b，19b，29b和31b将允许图像元件13继续起作用。

授予Lee等人的第5,093,250号美国专利披露一带有列输入复用驱动设计以驱动许多列的有源矩阵液晶显示器，该驱动电路包括许多取样和保持电路，每一个电路都具有两个或多个包括取样开关，存储电容器和保持开关的分路。

本发明的目的在于提供一种用于液晶显示器的图像元件，能在显示一幅图象的同时接收另外一幅图像，并且在传递电位至液晶显示器时具有最小的衰减。

本发明的另一目的是提供结构更加通用的液晶显示器。

本发明的又一目的是提供一种液晶显示器阵列，它支持阵列中图象信息一行一行地更新和阵列中所有行同时一致地更新。

发明概述

上述目的已在带有独立控制的像素单元结构中得到实现。用在液晶显示器中的像素单元具有这样的特征，它能够显示其当前内容，同时以新的一组或多组数据重写。为实现这一点，每一像素都具有单独的进入多重存储电容器的通路。当一像素单元正在显示第一存储电容器的内容时，便可以更改第二存储电容器的内容。于是像素单元从其第一存储电容器转换至其第二存储电容器。然后当它显示第二存储电容器的内容时，就可改变第一存储电容的内容，以此类推。

从结构上讲，将像素布置成行和列的阵列。对一个像素有两个存储电容器的情况，每一列可由一或两条位线(bitline)限定，视待实施的实施例而定。每一行由第一和第二字线(wordline)对以及第一和第二使能线(enable-line)对限定。在每一字线对中各个第一和第二字线均独立地加以控制，并在各个像素单元内选择性地将位线的内容传递至第一和第二存储电容器之一。同样，每一第一和第二使能线选择性地将第一和第二存储电容器各自的内容传递至像素单元之输出反射屏，也即至各个液晶。

每一像素单元的第一和第二存储电容器均有其下极板耦合至公共的预定电压。第一和第二存储电容器的每个的上极板耦合至各个字选择通过器件和使能选择通过器体。字-选择通过器件对应于字线对内相应的字线，并选择性地将位线的内容传递至其相应的存储电容器。使能选择通过器件对应于使能-线对内各个使能线，并选择性地将其对应之存储电容器的内容传递至像素单元的输出反射屏。由于每一对以内的单个字线和使能-线是独立的，故在所有时间内均把液晶耦合至各个像素中诸存储电容器之一。

由于这种控制的多样性，故可延伸本发明的功能性而无需改变其基本电路结构。在第一较佳实施例中，本发明的像素单元能够显示来自第一存储电容器的一组数据，而与此同时其第二存储电容器则接收第二组数据。在第二较佳实施例中，单个字线和使能-线的适当操作允许单个像素将液晶与像素的两存储电容器隔离开。这样，一旦第一组数据传递至液晶，像素单元中的两个存储电容器均可不与液晶相连。这就允许这两个存储电容器接收第二和第三组数据，而同时第一组数据则仍在被显示出来。实际上，像素单元阵列可显示当前图象，与此同时缓冲下两幅图象。这样，就提高了可改变每一像素之内容的速度。所以有可能开始写入下一幅图象而不影响当前被显示的图象。

根据本发明，提供一种同具有多个图像元件的液晶显示器一起使用的驱动电路，所述驱动电路在所述图像元件之一上耦合至所述液晶显示器，并具有用以接收视频信号的装置，所述多个图像元件的每一个都具有独有的所述驱动电路与其相关，所述图像元件具有像素电容，每一所述驱动电路包括：多个选择开关装置，每一所述选择开关装置均独立地响应于独有的选择信号，每一选择开关装置具有第一输入结点和第一输出结点，每一所述开关装置响应于其独有的选择信号而选择性地耦合其第一输入结点至其第一输出结点；多个使能开关装置，每一所述使能开关装置与独有的所述选择开关装置形成一对一的对，每一使能开关装置具有第二输入结点和第二输出结点，每一所述使能开关装置响应于使能信号而选择性地耦合其第二输入结点至其第二输出结点，每一所述一对一的对中的第一输出结点和第二输入结点于耦合点处连接在一起；和每一所述一对一的对相关的个别电压存储装置，每一所述个别电压存储装置连接在其相关的一对一之对以内的所述耦合点与参考电压输入之间；所述驱动电路的所有所述第二输出结点均处于与该驱动电路相关的图像元件的电通信之中。

附图简述

图1是典型液晶阵列中典型像素元件结构的现有技术的视图。

图2是现有技术中另一可供选择之液晶阵列的视图，该阵列允许显示当前图象的同时加载其后的图象。

图3是再一个液晶阵列的现有技术的视图，用以使像素元件驱动电路的优化与像素元件的液晶显示器分离开来。

图4是将冗余结合到液晶阵列的图3结构的附加实施例。

图5是按照本发明第一实施例的像素元件和液晶阵列。

图6是按照本发明的液晶阵列的第二实施例。

图7是按照本发明第三实施例的液晶阵列。

实施本发明的最佳模式

参见图5，按照本发明的液晶显示器包括图像单元43的阵列41，第一行选择器45，第二行选择器47，参考电压发生器51以及更可取的单个视频信号发生器49。图像单元43布置成n行和m列。第一行选择器45可借助于范围从R_1，A至R_n，A的第一组行选择线独立控制n行的任何一行。同样，第二行选择器47可借助于范围从R_1，B至R_n，B的第二组行选择线独立控制同样的n行。

视频信号发生器49在范围从CL1至CLm的m列线上输出m个视频信号。视频信号较可取的是在0V至Vmax的电压范围以内，最好是16V。通过相应的列线，也即CL1选择图像单元43的每一列。在所选列之内的全部图像单元43具有耦合至相应公共列线，也即CL1的输入结点52。然而，在列线CL1上的视频信号并非由同一列内之所有图像单元43所接收。更确切地说只有被来自第一或第二行选择器45和47之一的行选择线激活的图像单元43将在其各个列线CL1-CLm上闩锁于视频信号数据。

在阵列41内的每一行可由多个独立的行选择器45和47之任何一个加以选择。较佳的是不可使两个行选择器45和47在同一时间选择同一行。然而，多重行选择器45，47可连续地选择任何一行。例如，在第一实施例中第一行选择器45可通过激励行选择线R_1，A选择阵列41中的第一行，并由此从视频信号发生器49加载图象信息至图像单元43的第一行。在此期间，无其他选择，也即第二行选择器47可存取第一行。一旦第一行选择器45放案了第一行的使用，另一行选择器，也即第二行选择器47就可通过激励其适当的行选择线，也即R_1，B获得对第一行的控制。

每一图像单元43包括液晶PXL和相随的驱动电路。驱动电路选择性地将存储的视频信号从存储装置C1和C2传递到液晶PXL。所存储的视频信号从相应的列线CL1-CLm读出。在较佳实施例中，图像单元43可存放多重视频信号而同时显示另外的。为实现这点，在图像单元43以内的每一驱动电路均包括多重电压存储器件。在最佳模式实施中，多重电压存储器件作为第一存储电容器C1和第二存储电容器C2加以实施。这允许图像单元43显示一个存储电容器；也即C1的内容，而同时则在另一存储电容器，也即C2中存储新的图象信息，要理解的是，同样也可通过结合额外的存储电容器来存放额外的图象信息。

借助于相应的选择晶体管S1和S2可选择性地分别将每一图象单元43的输入结点52耦合至存储电容器C1和C2之一。每一选择晶体管S1和S2受控于由相应的行选择器45和47所控制的相应的行选择线R_1，A和R_1，B。同样，可通过相应的使能晶体管E1和E2来选择性地分别将图像单元的存储电容器C1和C2耦合至其液晶PXL。每一使能晶体管E1和E2由独立的使能信号EN_1，1和EN_2，1加以控制。使能信号EN_1，1控制图像单元43的行内所有第一存储电容器C1耦合到每一单元之相应液晶PXL。同样，使能信号EN_1，2控制图像单元43的行内的所有第二存储电容器C2耦合到每个单元的各个液晶PXL。这样，每一行对应于一组使能信号EN_1，1/EN2，1，后者独立地控制每一图像单元43内分立使能晶体管。

在图5的较佳实施例中，阵列41对应于范围从EN_1，1/EN_2，1至EN_1，n/EN_2，n之n组这样的使能信号对。然而，在该较佳实施例中阵列41内所有第一使能晶体管E1受控于公共的第一使能信号，而所有第二使能晶体管E2则受控于公共的第二使能信号。在这种方式下，阵列41的每一单元43内的第一和第二存储电容器C1和C2的内容就可以一致地传递至其各个液晶PXL。

此外，在此现有的较佳实施例中，在任何给定的时间，只有一个行选择器45或47可控制阵列41。例如，第一行选择器45可获得对阵列41的单一控制，并敦促每次一行从视频信号发生器49连续加载第一图象在整个阵列41上。在第一行选择器45结束加载第一图象之后，于是它就放弃对阵列41的控制而转至另一行选择器，即47。一旦第二行选择器47获得对阵列41的控制，它就可以开始传递第二图像至阵列41的所有行上。当第二行选择器47具有对阵列41的控制时，阵列41内每一图像单元43之第一使能晶体管Si将处于激活状态，并耦合第一存储电容器C1至液晶PXL，与此同时第二使能晶体管S2则处于非激活状态。

正如本领域所公知的那样，施加于液晶PXL的电位改变其反射率。通过适当施加电位于阵列的液晶PXL，就可形成图象。在本实施例中，视频信号发生器49沿列线CL1-CLm提供适当的电位给所需的存储电容器C1或C2。由于较佳实施例中的视频信号可在0V和16V的Vmax之间变化，如其下极板倾向于接地的话，可导致存储电容器C1和C2两端产生高电压。因此，本较佳实施例把存储电容器C1和C2的下极板连接至参考电压发生器51，后者提供电位介于0V与Vmax之间。参考电压发生器51最好提供这样一个电位，它为视频信号发生器49之两个电压幅值的一半。就目前而言，这意味着参考电压发生器51提供Vmax/2或8V至阵列41内所有存储电容器的下极板。所以，虽然选择晶体管S1和S2可传递低至0V或高至16V至存储电容器C1和C2的上极板，但存储电容器C1和C2两端的压降都保持在8V电压摆幅内。因此，可以使存储电容器C1和C2比原来不这样做所需的更小和更快。

参见图6，它示出本发明的第二实施例。图6中与图5中相同的所有元件均给出相同的参照号，对它们的说明如上所述。在图6中，阵列41中的所有图像单元43共用公用的使能信号ENBL，后者选择性地耦合存储电容器C1和C2之一至液晶PXL。为实现这一点，每一图像单元43内的使能晶体管E和E_B相反地对应于使能信号ENBL的逻辑状态，第一使能晶体管E是NMOS晶体管，并通过耦合第一存储电容器C1至液晶PXL而对应于信号ENBL上的逻辑高电平，以及通过隔离C1与PXL而对应于信号ENBL上的逻辑低电平。相反地，第二使能晶体管E_B则是PMOS晶体管，并通过隔离C2与PXL而对应于ENBL上的逻辑高电平，以及通过耦合第二存储电容器C2至PXL而对应于ENBL上的逻辑低电平。这样，液晶PXL如使能信号ENBL所决定的那样，恒定地耦合至C1和C2中的任何一个。

图6的实施例是图5之特定的改变。在图6的实施例中，只有行选择器45和47之一可以每次控制阵列41。例如，若第一行选择器45具有至阵列41的通路，则第二行选择器47必须等待，直至第一行选择器45结束加载新图象于所有阵列41，一次一行。正如以上说明的那样，第一行选择器45通过同时激励图像单元之行内的第一选择晶体S1而访问图像单元43之行的第一存储电容器C1。当第一行选择器45正在加载图象数据于阵列41之内时，较可取的是使能信号ENBL处于逻辑低电平，并将所有图像单元的第一存储电容器C1与它们的各个液晶PXL隔离开。使能信号ENBL上的低电平也具有将每一单元之第二存储电容器C2耦合至其各个液晶PXL的作用。这样，每一图像单元43显示其第二存储电容器C2的内容，同时它接收新图象数据于其第一存储电容器C1之上。

第一行选择器45一旦结束了加载新图像于阵列41之内而新的图象准备要显示时，使能信号ENBL就由逻辑低电平转换至逻辑高电平。这使第一使能开关E激活而第二使能开关E_B则停止激活。第一存储电容器C1上新加载上的图象信息由此耦合至其各个液晶PXL以供显示。与此同时，第二存储电容器C2与液晶PXL分离开。此时，第二存储电容器C2准备接收新数据，第二行选择器47则可取得对阵列41的控制。

参见图7，示出本发明的第三实施例。图7中与图5中相同的所有元件用相同的参照号表示，对它们的说明如上所述。图7的实施例示出多重视频信号发生器49A/49B，且对每一行选择器45和47较佳地分别包括一个信号发生器49A/49B。每一信号发生器49A和49B都分别具有其自己一组列线CL1，A_CLm，A和CL1，B_CLm，B，借此每个均具有进入阵列41内图像单元43之任何列的独立通路。这样，每一图像单元43都分别对每一列线CL1，A/CL1，B包括分立的输入结点52A/52B。分立的一组使能信号EN_1/EN_2，1以相似于图5所示第一实施例的那种方式独立地控制图像单元43之每一行的使能晶体管E1和E2。

图7中，多个行选择器45和47，正如图5所示第一实施中的情形那样，也具有同时访问阵列41的通路。然而，和图5的结构不同，图7的结构允许多个行选择器45和47在同一时间访问图像单元43的同一行，且同时保持独立地访问其各个存储电容器C1和C2。例如，假定液晶PXL具有其自己的足够的电容去维持其现时的图象数据，且希望对存储电容器C1和C2两者进行写入，则使能信号EN_1，1和EN_2，1两者都将置于逻辑低电平。这将引起使能晶体管E1和E2两者均停止激活，并使C1和C2两者均与其各个液晶PXL隔离开。要理解的是，若图像单元43包括有第三存储电容器，则当第一和第二存储电容器C1和C2接收新数据时可保持液晶PXL耦合至其第三存储电容器。当C1与液晶PXL隔离开时，第一行选择器45可激活行线R_1，A，并由此激活第一选择晶体管S1。这样将第一列线CL1，A从第一视频信号发生器49A耦合至第一存储电容器C1。同样，当C2与液晶PXL隔离开时，第二行选择器47可激活行线R_1，B，并由此激活第二选择晶体管S2。这样将第二列线CL1，B从第二视频信号发生器49B耦合至第二存储电容器C2。由于存储电容器C1和C2两者都被分别耦合至分离的列线CL1，A和CL1，B，故它们两者均可同时接收新的数据。

Claims (18)

1、一种同具有多个图像元件(43)的液晶显示器一起使用的驱动电路，所述驱动电路在所述图像元件之一上耦合至所述液晶显示器，并具有用以接收视频信号的装置(52)，所述多个图像元件的每一个都具有独有的所述驱动电路与其相关，所述图像元件具有像素电容，每一所述驱动电路包括：

多个选择开关装置(S1，S2)，每一所述选择开关装置均独立地响应于独有的选择信号(R_1A，R_1B)，每一选择开关装置具有第一输入结点和第一输出结点，每一所述开关装置响应于其独有的选择信号而选择性地耦合其第一输入结点至其第一输出结点；

多个使能开关装置(E1，E2)，每一所述使能开关装置与独有的所述选择开关装置形成一对一的对，每一使能开关装置具有第二输入结点和第二输出结点，每一所述使能开关装置响应于使能信号而选择性地耦合其第二输入结点至其第二输出结点，每一所述一对一的对中的第一输出结点和第二输入结点于耦合点处连接在一起；

和每一所述一对一的对相关的个别电压存储装置(C1，C2)，每一所述个别电压存储装置连接在其相关的一对一之对以内的所述耦合点与参考电压输入之间；

所述驱动电路的所有所述第二输出结点均处于与该驱动电路相关的图像元件的电通信之中。

2、按权利要求1的驱动电路，其特征在于每一所述使能开关装置独立地响应于个别使能信号。

3、按权利要求1的驱动电路，其特征在于，多个所述使能开关装置包含有第一使能开关和第二使能开关，所述第一使能开关为NMOS晶体管，而所述第二使能开关则为PMOS晶体管，耦合所述使能信号以控制所述NMOS和PMOS晶体管。

4、按权利要求3的驱动电路，其特征在于，将所有第一输入结点耦合在一起以接收视频信号。

5、按权利要求3的驱动电路，其特征在于，将至少两个所述选择开关装置的输入结点耦合至不同的输入视频信号。

6、按权利要求1的驱动电路，其特征在于，将所有第一输入结点耦合在一起用以接收视频信号。

7、按权利要求1的驱动电路，其特征在于，将至少两个所述选择开关装置的输入结点耦合至不同的输入视频信号。

8、按权利要求1的驱动电路，其特征在于，将所有第二输出结点彼此独自耦合并耦合至所述图像元件。

9、按权利要求1的驱动电路，其特征在于，所述视频信号在预定的电压范围内变动，所述参考电压输入具有基本上处于所述预定电压范围之中间的值。

10、按权利要求1的驱动电路，其特征在于，将所述图像元件通过所述使能开关装置之一在全部时间保持耦合至所述个别电压存储装置的至少一个。

11、按权利要求1的驱动电路，其特征在于，在任何给定时间只有一个所述使能开关装置可以进行动作。

12、按权利要求1的驱动电路，其特征在于，所述电压存储装置为电容器。

13、按权利要求1的驱动电路，其特征在于，所述选择开关装置和使能开关装置均为晶体管。

14、按权利要求13的驱动电路，其特征在于，所述晶体管为双极型晶体管，MOS晶体管和结型场效应晶体管之一。

15、按权利要求1的驱动电路，其特征在于，选择开关装置和使能开关装置在激活时建立耦合连接，而在不激活时则中断耦合连接。

16、按权利要求15的驱动电路，其特征在于，每次只使所述选择开关装置之一不激活。

17、按权利要求15的驱动电路，其特征在于，只有所述一对一成对的一对可具有其选择开关装置，而使能开关装置在任何给定时间都不激活。

18、按权利要求15的驱动电路，其特征在于，所有使能开关装置均可在同一时间激活。

Images