CN117116775B - 一种厚金属层陶瓷基板的图形设计方法 - Google Patents

一种厚金属层陶瓷基板的图形设计方法 Download PDF

Info

Publication number
CN117116775B
CN117116775B CN202311235565.3A CN202311235565A CN117116775B CN 117116775 B CN117116775 B CN 117116775B CN 202311235565 A CN202311235565 A CN 202311235565A CN 117116775 B CN117116775 B CN 117116775B
Authority
CN
China
Prior art keywords
metal layer
pattern
pattern surface
surface metal
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311235565.3A
Other languages
English (en)
Other versions
CN117116775A (zh
Inventor
欧阳鹏
蹇满
丁慕禹
王斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Fulehua Semiconductor Technology Co ltd
Original Assignee
Jiangsu Fulehua Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Fulehua Semiconductor Technology Co ltd filed Critical Jiangsu Fulehua Semiconductor Technology Co ltd
Priority to CN202311235565.3A priority Critical patent/CN117116775B/zh
Publication of CN117116775A publication Critical patent/CN117116775A/zh
Application granted granted Critical
Publication of CN117116775B publication Critical patent/CN117116775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Abstract

本发明涉及半导体技术领域，具体为一种厚金属层陶瓷基板的图形设计方法，本发明提供了一种厚金属层陶瓷基板的图形设计方法，对图形面金属层进行全蚀刻，图形面金属层的蚀刻深度为图形面金属层的厚度，在图形面金属层上形成电路图形。对非图形面金属层进行半蚀刻，非图形面金属层的蚀刻深度为非图形面金属层厚度的50‑90％，在非图形面金属层上形成具有与图形面金属层电路图形镜像对称的相同金属电路图形。本发明提供的一种厚金属层陶瓷基板的图形设计方法，在热循环测试过程中，能够最大化平衡基板双面应力，削弱非图形面边缘的应力集中，同时减缓图形面金属电路层电路图形边缘应力集中，提高了基板界面的可靠性。

Description

一种厚金属层陶瓷基板的图形设计方法
技术领域
本发明涉及半导体技术领域，具体为一种厚金属层陶瓷基板的图形设计方法。
背景技术
随着半导体行业的兴起，IGBT功率模块中陶瓷基板的图形设计成为关键，陶瓷基板作为功率器件的重要结构组成之一，其图形面的金属图形电路，起到承载电流，内部互连的作用；陶瓷基板的背面为无电路图形的金属层，主要起到平衡图形面金属层应力、传导散热、机械支撑等关键作用；同时，陶瓷基板的金属电路图层与陶瓷层的界面键合可靠性是决定基板使用寿命的关键性能。
为了优化陶瓷基板的界面可靠性，可以对背面非图形面金属层边缘进行圆形小孔洞设计，该设计可以均匀释放非图形面的边缘应力集中情况，但随着大电流、强散热的器件发展趋势，陶瓷基板金属层厚度不断加厚，陶瓷基板不仅是非图形面边缘，甚至包括图形面电路图形边缘的应力集中现象也越发明显。在极端条件下，图形面金属电路图层图形边缘与陶瓷发生裂纹分层，造成器件绝缘失效，如何针对厚金属层陶瓷基板进行应力分布设计，成为关键。
综上，为了解决厚金属层陶瓷电路图形在极端条件下陶瓷基板发生因应力集中，使得图形面电路图形边缘绝缘失效的问题，本发明提供了一种厚金属层陶瓷基板的图形设计方法。
发明内容
本发明的目的在于提供一种厚金属层陶瓷基板的图形设计方法，以解决上述背景技术中提出的问题。
为了解决上述技术问题，本发明提供如下技术方案：一种厚金属层陶瓷基板的图形设计方法。
一种厚金属层陶瓷基板的图形设计方法，所述陶瓷基板自下而上为图形面金属层、中间陶瓷层、非图形面金属层；所述图形设计方法为：对图形面金属层进行蚀刻图形设计，在图形面金属层上形成电路图形；对非图形面金属层进行蚀刻图形设计，在非图形面金属层上形成具有与图形面金属层电路图形镜像对称的相同金属电路图形。
较为优化地，所述图形面金属层和非图形面金属层的厚度相同，图形面金属层和非图形面金属层的厚度为0.4-1.2mm。
较为优化地，所述图形设计方法为：对图形面金属层进行全蚀刻，图形面金属层的蚀刻深度为图形面金属层的厚度。
较为优化地，所述图形设计方法为：对非图形面金属层进行半蚀刻，非图形面金属层的蚀刻深度为非图形面金属层厚度的50-90％。
较为优化地，所述蚀刻为湿法蚀刻，采用三氯化铁药液进行水平线湿法蚀刻；所述三氯化铁药液的由三氯化铁200-350g/L、盐酸10-50g/L溶于纯水中配制而成。
较为优化地，所述图形面金属层和非图形面金属层为铝、铜中的任意一种。
较为优化地，所述中间陶瓷层为氮化铝、氮化硅、氧化铝、含锆氧化铝中的任意一种。
较为优化地，铝为铝含量≥99.99％高纯铝，所述铜为铜含量≥99.99％的高纯无氧铜；
较为优化地，所述电路图形为实现电路功能的线路图形。
与现有技术相比，本发明所达到的有益效果是：
(1)本发明提供了一种厚金属层陶瓷基板的图形设计方法，对图形面金属层进行全蚀刻，图形面金属层的蚀刻深度为图形面金属层的厚度，在图形面金属层上形成电路图形。对非图形面金属层进行半蚀刻，非图形面金属层的蚀刻深度为非图形面金属层厚度的50-90％，在非图形面金属层上形成具有与图形面金属层电路图形镜像对称的相同金属电路图形。
本发明提供的一种厚金属层陶瓷基板的图形设计方法，能够最大化平衡基板双面应力，削弱非图形面边缘的应力集中，同时减缓图形面金属电路层电路图形边缘应力集中，同时非图形面金属的半蚀刻设计用于平衡与缓解解应力的同时，可以便于孤岛图形的散热传递以及达到非图形面整体的等电位连接，提高基板界面可靠性。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是本发明的陶瓷基板结构示意图；
图2是本发明的陶瓷基板剖面示意图；
图3是本发明的实施例1陶瓷基板剖面示意图；
图中：1-图形面金属层，2-中间陶瓷层，3-非图形面金属层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：一种厚金属层陶瓷基板的图形设计方法：包括以下步骤：
步骤一：采用氮化铝直接覆铝陶瓷基板，图形面金属层1为高纯铝，铝层厚度为0.80mm，氮化铝作为中间陶瓷层2，氮化铝厚度为0.635mm，非图形面金属层3为高纯铝，铝层厚度为0.80mm；
步骤二：三氯化铁药液的制备方法：取300g/L三氯化铁、10g/L盐酸溶于纯水，搅拌均匀，得到三氯化铁药液；
步骤三：步骤一中的陶瓷基板经贴膜、曝光、显影，制备电路图形，采用三氯化铁药液进行水平湿法蚀刻，去膜后，得到具有电路功能的：
S1：图形面金属层1采用全蚀刻，蚀刻深度为图形面金属层的厚度：0.80mm；
S2：非图形面金属层3的线路图形与图形面金属层1相同，图形呈镜面对称，对图形进行半蚀刻，蚀刻深度为为非图形面金属层3厚度的87.5％：0.70mm。
实施例2：一种厚金属层陶瓷基板的图形设计方法：包括以下步骤：
步骤一：采用氮化铝直接覆铝陶瓷基板，图形面金属层1为高纯铝，铝层厚度为0.80mm，氮化铝作为中间陶瓷层2，氮化铝厚度为0.635mm，非图形面金属层3为高纯铝，铝层厚度为0.80mm；
步骤二：三氯化铁药液的制备方法：取300g/L三氯化铁、10g/L盐酸溶于纯水，搅拌均匀，得到三氯化铁药液；
步骤三：步骤一中的陶瓷基板经贴膜、曝光、显影，制备电路图形，采用三氯化铁药液进行水平湿法蚀刻，去膜后，得到具有电路功能的：
S1：图形面金属层1采用全蚀刻，蚀刻深度为图形面金属层的厚度：0.80mm；
S2：非图形面金属层3的线路图形与图形面金属层1相同，图形呈镜面对称，对图形进行半蚀刻，蚀刻深度为为非图形面金属层3厚度的76.3％：0.61mm。
实施例3：一种厚金属层陶瓷基板的图形设计方法：包括以下步骤：
步骤一：采用氮化铝直接覆铝陶瓷基板，图形面金属层1为高纯铝，铝层厚度为0.80mm，氮化铝作为中间陶瓷层2，氮化铝厚度为0.635mm，非图形面金属层3为高纯铝，铝层厚度为0.80mm；
步骤二：三氯化铁药液的制备方法：取300g/L三氯化铁、10g/L盐酸溶于纯水，搅拌均匀，得到三氯化铁药液；
步骤三：步骤一中的陶瓷基板经贴膜、曝光、显影，制备电路图形，采用三氯化铁药液进行水平湿法蚀刻，去膜后，得到具有电路功能的：
S1：图形面金属层1采用全蚀刻，蚀刻深度为图形面金属层的厚度：0.80mm；
S2：非图形面金属层3的线路图形与图形面金属层1相同，图形呈镜面对称，对图形进行半蚀刻，蚀刻深度为为非图形面金属层3厚度的56.3％：0.45mm。
对比例1：一种厚金属层陶瓷基板的图形设计方法：包括以下步骤：
步骤一：采用氮化铝直接覆铝陶瓷基板，图形面金属层1为高纯铝，铝层厚度为0.80mm，氮化铝作为中间陶瓷层2，氮化铝厚度为0.635mm，非图形面金属层3为高纯铝，铝层厚度为0.80mm；
步骤二：三氯化铁药液的制备方法：取300g/L三氯化铁、10g/L盐酸溶于纯水，搅拌均匀，得到三氯化铁药液；
步骤三：步骤一中的陶瓷基板经贴膜、曝光、显影，制备电路图形，采用三氯化铁药液进行水平湿法蚀刻，去膜后，得到具有电路功能的：
S1：图形面金属层1采用全蚀刻，蚀刻深度为图形面金属层的厚度：0.80mm；
S2：非图形面金属层3不做图形处理，不做蚀刻处理。
对比例1：一种厚金属层陶瓷基板的图形设计方法：
实验
取实施例1至实施例3与对比例1制备得到的陶瓷基板42×42mm尺寸样品各1枚，进行相同的电路图形设计，完成样品制备后，进行热循环测试，即将样品置于-55℃的环境下保持10min，然后迅速转换至150℃下保持10min，记为1个循环周期，进行重复循环测试，观察样品的外观，看是否有裂纹及分层等情况，-55℃到150℃的转换时间为60s。
样品 实施例1 实施例2 实施例3 对比例1
热循环次数 ＞1500次 ＞1500次 ＞1000次 300次
结论：由表上数据可得，实施例1制备得到的陶瓷基板样品热循环次数＞1500次，仍然未发生边部陶瓷裂纹及分层等情况，样品保持完整；实施例2制备得到的陶瓷基板样品热循环次数＞1500次，实施例3制备得到的陶瓷基板样品热循环次数＞1000次；对比例1样品在300次热循环测试后发生图形面电路图形边部与非图形面金属层边部陶瓷显微裂纹，失效。因此，由本发明实施例提供的一种厚金属层陶瓷基板的图形设计方法制备得到的陶瓷基板，在热循环测试过程中，能够最大化平衡基板双面应力，削弱非图形面边缘的应力集中，同时减缓图形面金属电路层电路图形边缘应力集中，提高了基板界面的可靠性。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种厚金属层陶瓷基板的图形设计方法，其特征在于：所述陶瓷基板自下而上为图形面金属层(1)、中间陶瓷层(2)、非图形面金属层(3)；所述图形设计方法为：对图形面金属层(1)进行蚀刻图形设计，在图形面金属层(1)上形成电路图形；对非图形面金属层(3)进行蚀刻图形设计，在非图形面金属层(3)上形成具有与图形面金属层(1)电路图形镜像对称的相同金属电路图形；
所述图形设计方法为：对非图形面金属层(3)进行半蚀刻，非图形面金属层(3)的蚀刻深度为非图形面金属层(3)厚度的50-90％。
2.根据权利要求1所述的一种厚金属层陶瓷基板的图形设计方法，其特征在于：所述图形面金属层(1)和非图形面金属层(3)的厚度相同，图形面金属层(1)和非图形面金属层(3)的厚度为0.4-1.2mm。
3.根据权利要求1所述的一种厚金属层陶瓷基板的图形设计方法，其特征在于：所述图形设计方法为：对图形面金属层(1)进行全蚀刻，图形面金属层(1)的蚀刻深度为图形面金属层(1)的厚度。
4.根据权利要求1所述的一种厚金属层陶瓷基板的图形设计方法，其特征在于：所述蚀刻为湿法蚀刻，采用三氯化铁药液进行水平线湿法蚀刻；所述三氯化铁药液的由三氯化铁、盐酸溶于纯水中配制而成。
5.根据权利要求1所述的一种厚金属层陶瓷基板的图形设计方法，其特征在于：所述图形面金属层(1)和非图形面金属层(3)为铝、铜中的任意一种。
6.根据权利要求1所述的一种厚金属层陶瓷基板的图形设计方法，其特征在于：所述中间陶瓷层(2)为氮化铝、氮化硅、氧化铝、含锆氧化铝中的任意一种。
7.根据权利要求1所述的一种厚金属层陶瓷基板的图形设计方法，其特征在于：所述电路图形为实现电路功能的线路图形。
CN202311235565.3A 2023-09-25 2023-09-25 一种厚金属层陶瓷基板的图形设计方法 Active CN117116775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311235565.3A CN117116775B (zh) 2023-09-25 2023-09-25 一种厚金属层陶瓷基板的图形设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311235565.3A CN117116775B (zh) 2023-09-25 2023-09-25 一种厚金属层陶瓷基板的图形设计方法

Publications (2)

Publication Number Publication Date
CN117116775A CN117116775A (zh) 2023-11-24
CN117116775B true CN117116775B (zh) 2024-03-26

Family

ID=88811070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311235565.3A Active CN117116775B (zh) 2023-09-25 2023-09-25 一种厚金属层陶瓷基板的图形设计方法

Country Status (1)

Country Link
CN (1) CN117116775B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335536A (ja) * 1998-06-08 1998-12-18 Dowa Mining Co Ltd 耐熱衝撃性に優れたセラミックス−金属接合基板
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
EP2546870A2 (en) * 2010-03-09 2013-01-16 KCC Corporation Metal-bonded ceramic substrate
JP2015070063A (ja) * 2013-09-27 2015-04-13 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
CN112652541A (zh) * 2020-12-21 2021-04-13 上海富乐华半导体科技有限公司 一种改善amb基板翘曲的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335536A (ja) * 1998-06-08 1998-12-18 Dowa Mining Co Ltd 耐熱衝撃性に優れたセラミックス−金属接合基板
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
EP2546870A2 (en) * 2010-03-09 2013-01-16 KCC Corporation Metal-bonded ceramic substrate
JP2015070063A (ja) * 2013-09-27 2015-04-13 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
CN112652541A (zh) * 2020-12-21 2021-04-13 上海富乐华半导体科技有限公司 一种改善amb基板翘曲的方法

Also Published As

Publication number Publication date
CN117116775A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
US7701726B2 (en) Method of manufacturing a wiring substrate and semiconductor device
JP6625423B2 (ja) ウエハ検査装置及びそのメンテナンス方法
JPH10125821A (ja) 高信頼性半導体用基板
JPH07235631A (ja) 立体集積回路装置の製造方法
TWI508240B (zh) Laminated wiring board
CN111508913A (zh) 一种基于硅通孔的大功率芯片背面散热方法
CN117116775B (zh) 一种厚金属层陶瓷基板的图形设计方法
US4474639A (en) Method and device for processing individual integrated circuits into film-mounted, integrated circuits (micropacks)
EP1643553A2 (en) Copper interposer for reducing warping of integrated circuit packages and method of making IC packages
US20110110062A1 (en) Stack-type semiconductor device having chips having different backside structure and electronic apparatus including the same
US20060163745A1 (en) Semiconductor device
TW201519391A (zh) 半導體元件及其製造方法
CN103346102B (zh) 检测预处理能力的方法
CN114280458A (zh) 一种转接板的测试方法
Li et al. Wafer level back to back hybrid bonding for multiple wafer stacking
CN105529299B (zh) 一种电镀填充硅基tsv转接板的方法
JPH06268098A (ja) 半導体集積回路装置の製造方法
CN109103153B (zh) 一种功率器件及其制备方法
CN108417545B (zh) 一种功率器件及其制备方法
KR20100016885A (ko) 세라믹 프로브 카드의 제조 방법
CN220674226U (zh) 一种热沉片结构
TWI806692B (zh) 高功率電阻器製造方法
CN101339930A (zh) 覆晶封装体及其制造方法
CN213818363U (zh) 陶瓷覆铜板以及陶瓷电路板
US7517727B2 (en) Method for connection of an integrated circuit to a substrate, and a corresponding circuit arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant