CN117098324A - 陶瓷电路板的制备方法 - Google Patents
陶瓷电路板的制备方法 Download PDFInfo
- Publication number
- CN117098324A CN117098324A CN202311272963.2A CN202311272963A CN117098324A CN 117098324 A CN117098324 A CN 117098324A CN 202311272963 A CN202311272963 A CN 202311272963A CN 117098324 A CN117098324 A CN 117098324A
- Authority
- CN
- China
- Prior art keywords
- copper foil
- foil layer
- circuit units
- manufacturing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 73
- 239000011889 copper foil Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000009713 electroplating Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- HEPLMSKRHVKCAQ-UHFFFAOYSA-N lead nickel Chemical compound [Ni].[Pb] HEPLMSKRHVKCAQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明公开了一种陶瓷电路板的制备方法。其中，陶瓷电路板包括陶瓷基板和设置在陶瓷基板上的多个电路单元，多个电路单元之间相互分离；制备方法包括如下步骤：在陶瓷基板表面的第一铜箔层上制作耐蚀刻的导电引线，导电引线用于在多个电路单元之间形成电连接；在第一铜箔层上进行图形化电镀，以得到与多个电路单元相匹配的第二铜箔层，第二铜箔层的厚度大于第一铜箔层的厚度；对第一铜箔层进行蚀刻，得到多个电路单元；在电路单元的表面和侧壁电镀金属保护层；将多个电路单元之间的导电引线断开，以阻断多个电路单元之间的电连接。本发明的制备方法可以在陶瓷基板上得到具有较佳图形精度的电路单元，且电路单元的侧壁也可被有效保护。
Description
技术领域
本发明涉及电路板领域；更具体地，是涉及一种陶瓷电路板的制备方法。
背景技术
陶瓷电路板包括陶瓷基板和设置在陶瓷基板上的电路单元(例如焊盘和导电线路)。现有技术的一种陶瓷电路板制作方法是：先在陶瓷基板的表面形成预定厚度的铜箔层，然后在铜箔层中用于形成电路单元的局部表面电镀金属保护层，以对电路单元的表面进行保护，最后对铜箔层进行图形化蚀刻得到电路单元。
上述现有技术中，电路单元的蚀刻在金属保护层的电镀之后进行，导致电路单元的侧壁无法被有效保护。另外，在铜箔层的厚度较大时，由于蚀刻因子的影响，电路单元的外形精度难以得到保证，主要表现为电路单元内外表面之间的外形尺寸存在较大差异，内表面的尺寸会明显大于外表面的尺寸。
因此，需要对现有技术的陶瓷电路板制备方法加以改进。
发明内容
本发明的主要目的是提供一种陶瓷电路板的制备方法，其不仅可以在电路单元的侧壁形成金属保护层，而且可以提高电路单元的外形精度。
为了实现上述主要目的，本发明公开了一种陶瓷电路板的制备方法，陶瓷电路板包括陶瓷基板和设置在陶瓷基板上的多个电路单元，多个电路单元之间相互分离；其中，制备方法包括如下步骤：
在陶瓷基板表面的第一铜箔层上制作耐蚀刻的导电引线，导电引线用于在多个电路单元之间形成电连接；
在第一铜箔层上制作与多个电路单元的外形相匹配的第二铜箔层，第二铜箔层的厚度大于第一铜箔层的厚度；
对第一铜箔层进行蚀刻，以得到多个电路单元；
通过导电引线接入电镀电流，在电路单元的表面和侧壁电镀金属保护层；
将多个电路单元之间的导电引线断开，以阻断多个电路单元之间的电连接。
进一步地，第一铜箔层的厚度可以为5μm～15μm，第二铜箔层的厚度可以为50μm～150μm。
进一步地，上述制备方法还包括如下步骤：在电镀金属保护层之前，对第二铜箔层的表面进行打磨或抛光。
进一步地，金属保护层包括金电镀层。
进一步地，第二铜箔层的制作包括：
在第一铜箔层上制作具有多个开窗孔位的抗电镀干膜，开窗孔位与电路单元的外形相匹配；
在开窗孔位内电镀第二铜箔层；
去除抗电镀干膜。
进一步地，在电镀第二铜箔层之后、去除抗电镀干膜之前，对第二铜箔层的表面进行电锡，并在蚀刻第一铜箔层之后进行退锡。
进一步地，导电引线可以为金或镍引线。
进一步地，导电引线用于接入电镀电流的连接端延伸到陶瓷基板的边缘。
进一步地，第一铜箔层的蚀刻采用碱性蚀刻。
进一步地，每个电路单元可以包括一个或多个导电部。
本发明的技术方案至少具有如下有益效果：
首先，用于形成电路单元的第二铜箔层采用电镀方法得到，显著减小了形成电路单元所需的蚀刻深度(仅为第一铜箔层的厚度)，减小了蚀刻因子对电路单元外形精度的影响，有利于得到具有较高外形精度的电路单元。
其次，巧妙地在第一铜箔层的表面形成电连接多个电路单元的导电引线，使得金属保护层的电镀可以在蚀刻步骤之后进行，从而能够同时在电路单元的表面和侧壁形成金属保护层，以对电路单元形成更好的保护。
为了更清楚地说明本发明的目的、技术方案和优点，下面结合附图和具体实施方式对本发明作进一步的详细说明。
附图说明
图1是表面具有第一铜箔层的陶瓷基板的结构示意图；
图2是在第一铜箔层上形成导电引线的产品表面结构示意图；
图3是在第一铜箔层上形成抗电镀干膜的产品表面结构示意图；
图4是图3的A-A剖面结构示意图；
图5是电镀第二铜箔层并在第二铜箔层表面电锡的产品剖面结构示意图；
图6是去除抗电镀干膜的产品剖面结构示意图；
图7是第一铜箔层被图形化蚀刻形成电路单元的产品剖面结构示意图；
图8是第一铜箔层被图形化蚀刻形成电路单元的产品表面结构示意图；
图9在电路单元的表面和侧壁电镀金属保护层的产品剖面结构示意图；
图10是多个电路单元之间导电引线断开的产品表面结构示意图；
图11是导电引线另一种布局方式的产品表面结构示意图。
具体实施方式
在下面的描述中结合实施例阐述了很多具体细节，但应当理解的是，以下的实施例和详细描述仅用于说明的目而不限制本发明的保护范围。
如图10所示，本发明所制备的陶瓷电路板包括陶瓷基板10和设置在陶瓷基板10上的多个电路单元20，多个电路单元20之间相互分离。其中，陶瓷基板10可以是氧化铝、氮化铝、碳化硅、氮化硅、金刚石等各类陶瓷基板，每个电路单元20包括一个或多个导电部(例如焊盘)，本申请对此不作限制。
进一步地，可以在陶瓷基板10的其中一个表面设置多个电路单元20，也可以在陶瓷基板10的两个面均设置多个电路单元20，实施例中以在陶瓷基板10的其中一个表面设置多个电路单元20为例进行说明。
在一个具体实施例中，陶瓷电路板的制备方法包括如下步骤。
首先，提供如图1所示表面设有第一铜箔层21的陶瓷基板10，并如图2所示在第一铜箔层11上制作耐蚀刻的导电引线30，导电引线30用于在后续得到的多个电路单元20之间形成电连接。
其中，导电引线30可以为金或镍引线，以金线为佳。导电引线的宽度可以为0.05mm～1mm，厚度可以为1～10μm，但并不以此为限，具体可以根据需要接入的电镀电流大小进行确定。优选的，如图2所示，导电引线30的连接端延伸到陶瓷基板10的边缘，以便于接入电镀电流。
接着，在第一铜箔层11上制作与多个电路单元20的外形相匹配的第二铜箔层22，第二铜箔层22的厚度大于第一铜箔层21的厚度。其中，第一铜箔层21的厚度可以为5μm～15μm，例如大约10μm；第二铜箔层22的厚度可以根据电路单元20的厚度进行选择，考虑电镀效率以50μm～150μm为佳，例如可以为大约100μm。本申请中，第一铜箔层21设计得相对较薄，而与电路单元20外形相匹配的较厚第二铜箔层22通过电镀方式形成，可以尽量减小蚀刻因子的影响，提高电路单元20的外形精度。
具体的，第二铜箔层22可以通过如下方法得到：
如图3和4所示，在第一铜箔层21上制作具有多个开窗孔位41的抗电镀干膜40，开窗孔位41与电路单元20的外形相匹配。其中，开窗孔位41可以通过对抗电镀干膜40进行曝光显影得到，如图4所示，这种方法得到开窗孔位41的侧壁411具有内侧边缘凸出于外侧边缘(位于其外表面的边缘)的特性。
如图5所示，抗电镀干膜40曝光显影后，即可以在开窗孔位41内电镀第二铜箔层22，由于开窗孔位41的侧壁411具有内侧边缘凸出于外侧边缘的特性，第二铜箔层22的侧壁221相应地具有其内侧边缘缩进于外侧边缘(位于其外表面的边缘)的特性。
进一步地，可以在第二铜箔层22的表面进行电锡，以在该表面得到耐蚀刻的锡保护层50，在后续的蚀刻步骤中锡保护层50可以对第二铜箔层22的表面进行保护，因此无需另外在第二铜箔层22的表面制作耐蚀刻干膜。如图6所示，在电锡之后，去除抗电镀干膜40。
随后，如图7和8所示，对第一铜箔层21进行碱性蚀刻，以得到电路单元20。蚀刻过程中，第二铜箔层22的侧壁221也会被蚀刻，且其侧壁221的外凸部分被蚀刻程度会相对较大，使得侧壁221的内侧边缘和外侧边缘之间接近相互对齐，进而使得电路单元20形成相对平整的侧壁，有利于提高电路单元20的外形精度。蚀刻之后，进行退锡以去除第二铜箔层22表面的锡保护层50。
然后，通过导电引线30接入电镀电流，以在同时在电路单元20的表面和侧壁电镀金属保护层23(如图9所示)，实现对电路单元20的更全面保护。其中，金属保护层23可以是金电镀层的单一保护层，也可以是含有例如镍电镀层以及设置在镍电镀层上的金电镀层的复合保护层，本申请对此不作限制。
优选的，在电镀金属保护层23之前，对第二铜箔层22的表面进行打磨或抛光，以提高电路单元20表面的平整性。
最后，如图10所示，将多个电路单元20之间的导电引线30断开，以阻断多个电路单元20之间的电连接。导电引线30的断开可以通过机械切割导电引线30的方法或其他方法实现，本申请对此不作限制。
需说明的是，导电引线30的布局/走线只需要能够电连接多个电路单元20即可，本申请对此不作限制，例如图11中示出了另一种导电引线30的布局/走线方式。
本申请未加详细说明的步骤，均可以参阅现有技术，不再赘述。
虽然本发明以具体实施例揭露如上，但任何本领域的普通技术人员，在不脱离本发明的发明范围内，当可作些许的改变或替换，即凡是依照本发明所做的等同变化，应为本发明的范围所涵盖。
Claims (10)
1.一种陶瓷电路板的制备方法，所述陶瓷电路板包括陶瓷基板和设置在所述陶瓷基板上的多个电路单元，多个所述电路单元之间相互分离；所述制备方法包括如下步骤：
在陶瓷基板表面的第一铜箔层上制作耐蚀刻的导电引线，所述导电引线用于在多个所述电路单元之间形成电连接；
在所述第一铜箔层上制作与多个所述电路单元的外形相匹配的第二铜箔层；其中，所述第二铜箔层的厚度大于所述第一铜箔层的厚度；
对所述第一铜箔层进行蚀刻，以得到多个所述电路单元；
通过所述导电引线接入电镀电流，在所述电路单元的表面和侧壁电镀金属保护层；
将多个所述电路单元之间的导电引线断开，以阻断多个所述电路单元之间的电连接。
2.根据权利要求1所述的制备方法，其中，所述第一铜箔层的厚度为5μm～15μm，所述第二铜箔层的厚度为50μm～150μm。
3.根据权利要求1所述的制备方法，其中，所述制备方法还包括如下步骤：在电镀所述金属保护层之前，对所述第二铜箔层的表面进行打磨或抛光。
4.根据权利要求1所述的制备方法，其中，所述金属保护层包括金电镀层。
5.根据权利要求1所述的制备方法，其中，所述第二铜箔层的制作包括：
在所述第一铜箔层上制作具有多个开窗孔位的抗电镀干膜，所述开窗孔位与所述电路单元的外形相匹配；
在所述开窗孔位内电镀所述第二铜箔层；
去除所述抗电镀干膜。
6.根据权利要求5所述的制备方法，其中，在电镀所述第二铜箔层之后、去除所述抗电镀干膜之前，对所述第二铜箔层的表面进行电锡，并在蚀刻所述第一铜箔层之后进行退锡。
7.根据权利要求1所述的制备方法，其中，所述导电引线为金或镍引线。
8.根据权利要求1所述的制备方法，其中，所述导电引线用于接入电镀电流的连接端延伸到所述陶瓷基板的边缘。
9.根据权利要求1所述的制备方法，其中，所述第一铜箔层的蚀刻采用碱性蚀刻。
10.根据权利要求1所述的制备方法，其中，每个所述电路单元包括一个或多个导电部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311272963.2A CN117098324A (zh) | 2023-09-28 | 2023-09-28 | 陶瓷电路板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311272963.2A CN117098324A (zh) | 2023-09-28 | 2023-09-28 | 陶瓷电路板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117098324A true CN117098324A (zh) | 2023-11-21 |
Family
ID=88771740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311272963.2A Pending CN117098324A (zh) | 2023-09-28 | 2023-09-28 | 陶瓷电路板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117098324A (zh) |
-
2023
- 2023-09-28 CN CN202311272963.2A patent/CN117098324A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1376686B1 (en) | Method of plugging through-holes in silicon substrate | |
| JP3759754B2 (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| CN1179355C (zh) | 柔性布线基板单元 | |
| JP2000216547A (ja) | チップキャリヤ基板 | |
| US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
| CN107920415A (zh) | 具厚铜线路的电路板及其制作方法 | |
| CN104582321A (zh) | 印刷电路板及其制备方法 | |
| CN100481416C (zh) | 半导体装置和层叠型半导体装置以及它们的制造方法 | |
| CN103974522A (zh) | 布线基板及其制造方法 | |
| CN105491796B (zh) | 电路板的制作方法 | |
| JP2011086681A (ja) | プリント基板の製造方法 | |
| CN107920427B (zh) | 电路板的金属连接结构的制备方法和印刷电路板 | |
| JPH07147483A (ja) | プリント配線板及びその製造方法 | |
| CN117098324A (zh) | 陶瓷电路板的制备方法 | |
| US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
| CN115226301A (zh) | 线路板及其制造方法 | |
| JP3914458B2 (ja) | 放熱板を有する回路基板の製造法 | |
| JP7051187B2 (ja) | プリント配線板の製造方法 | |
| US20220007507A1 (en) | Wiring circuit board and producing method thereof | |
| CN112351585A (zh) | Pcb侧壁金属化制作方法 | |
| JPH08204312A (ja) | チップオンボード基板の製造方法 | |
| CN103813657A (zh) | 形成有局部镀铜的柔性印刷基板的厚度最小化方法 | |
| JP3958639B2 (ja) | 可撓性回路基板及びその製造法 | |
| US6360434B1 (en) | Circuit fabrication | |
| CN114080089A (zh) | 传输线结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |