CN117075441A - 自对准双重图形成像的修正方法及修正图形结构 - Google Patents

自对准双重图形成像的修正方法及修正图形结构 Download PDF

Info

Publication number
CN117075441A
CN117075441A CN202311043873.6A CN202311043873A CN117075441A CN 117075441 A CN117075441 A CN 117075441A CN 202311043873 A CN202311043873 A CN 202311043873A CN 117075441 A CN117075441 A CN 117075441A
Authority
CN
China
Prior art keywords
layer
pattern structure
precursor
correction
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311043873.6A
Other languages
English (en)
Inventor
罗先刚
谷雨
罗云飞
刘凯鹏
牟帅
赵泽宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Optics and Electronics of CAS
Original Assignee
Institute of Optics and Electronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Optics and Electronics of CAS filed Critical Institute of Optics and Electronics of CAS
Priority to CN202311043873.6A priority Critical patent/CN117075441A/zh
Publication of CN117075441A publication Critical patent/CN117075441A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本公开提供一种自对准双重图形成像的修正方法及修正图形结构，该方法包括：S1，制备超分辨光刻结构，自下而上依次包括衬底、阻挡层、含碳硬掩模层、含硅抗反射层和感光膜层；S2，对感光膜层进行曝光显影，得到光刻图形结构；S3，将光刻图形结构依次刻蚀传递至含硅抗反射层和含碳硬掩模层，除去含碳硬掩模层的上层材料，得到轴芯图形结构；S4，利用自对准双重图形成像方法在轴芯图形结构的侧壁、表面以及阻挡层的表面形成间隔层，刻蚀去除轴芯图形结构表面和阻挡层表面的间隔层，并去除轴芯图形结构，得到周期减半的间隔层图形结构；S5，利用区域选择性原子层沉积方法只在间隔层的侧壁和表面上沉积修正材料，完成修正过程。

Description

自对准双重图形成像的修正方法及修正图形结构
技术领域
本公开涉及半导体制造技术领域，具体涉及一种自对准双重图形成像的修正方法及修正图形结构。
背景技术
近年来，随着半导体器件小型化和集成化的发展，要求电子元器件的分辨率不断提升。当光刻图形的特征尺寸接近于光学系统的理论分辨极限时，光刻成像就会发生严重的畸变，使得器件特征结构的关键尺寸(Critical Dimension，CD)和形貌(Profile)质量严重下降，从而影响器件的电学性能。自对准双重图形(Self-aligned Double Patterning，SADP)技术的应用，可以大大减小光学临近效应的影响，缩小图形的周期，实现更小的图形关键尺寸。
然而当集成电路芯片进入到16nm及以下技术节点后，应用自对准双重图形技术在目标刻蚀层上获得的图形关键尺寸的均匀性(Critical Dimension Uniformity，CDU)不佳，图形尺寸与设计图形尺寸之间存在误差，严重影响了半导体器件的性能和良率，给高精度、高性能芯片的关键结构制备带来了严峻挑战。
发明内容
(一)要解决的技术问题
针对上述问题，本公开提供了一种自对准双重图形成像的修正方法及修正图形结构，用于解决传统方法制造半导体器件的关键尺寸均匀性差、图形尺寸存在误差等技术问题。
(二)技术方案
本公开一方面提供了一种自对准双重图形成像的修正方法，包括：S1，制备超分辨光刻结构，超分辨光刻结构自下而上依次包括衬底、阻挡层、含碳硬掩模层、含硅抗反射层和感光膜层；S2，对感光膜层进行曝光显影，得到光刻图形结构；S3，将光刻图形结构依次传递刻蚀至含硅抗反射层和含碳硬掩模层，除去含碳硬掩模层的上层材料，得到轴芯图形结构；S4，利用自对准双重图形成像方法在轴芯图形结构的侧壁、表面以及阻挡层的表面形成间隔层，刻蚀去除轴芯图形结构表面和阻挡层表面的间隔层，并去除轴芯图形结构，得到周期减半的间隔层图形结构；S5，利用区域选择性原子层沉积方法只在间隔层的侧壁和表面上沉积修正材料，在原子尺度调整间隔层图形结构的特征尺寸，完成修正过程。
根据本公开的实施例，S5包括：S51，利用高纯载气将第一前驱体通入反应腔内，利用前驱体的优先吸附性，使第一前驱体只吸附于间隔层的侧壁和表面上而不吸附于阻挡层的表面；S52，利用高纯气体除去未吸附的第一前驱体；S53，利用高纯载气将第二前驱体通入反应腔内，在射频电源或加热条件下，使第二前驱体与第一前驱体反应生成一层沉积的分子膜；S54，利用高纯气体吹扫除去未反应的前驱体；S55，重复步骤S51～S54，直至在间隔层的侧壁和表面上获得所需厚度的膜层，在原子尺度调整间隔层图形结构的特征尺寸，完成修正过程。
根据本公开的实施例，修正材料为SiO2或TiO2中的一种；修正材料为SiO2时，第一前驱体为双硅烷、二异丙胺硅烷、三硅烷、三甲硅烷基胺中的任意一种；第二前驱体为O2等离子体、H2O、O3中的一种；修正材料为TiO2时，第一前驱体为四钛、四氯化钛、四钛中的任意一种；第二前驱体为O2等离子体、H2O中的一种。
根据本公开的实施例，S51、S53中高纯载气的气体流量为30～100sccm；S52、S54中高纯气体的气体流量为100～200sccm；S51中第一前驱体的通入时间为80～200ms；S53中第二前驱体的通入时间为1～6s；S54中高纯气体吹扫的时间为1～10s。
根据本公开的实施例，S4中间隔层的材料与阻挡层的材料、修正材料相匹配；间隔层的材料的反应化学能显著小于阻挡层的材料的反应化学能；间隔层的厚度为5nm～1/4图形周期。
根据本公开的实施例，修正材料为SiO2或TiO2中的一种；修正材料为SiO2时，间隔层的材料/阻挡层的材料包括SiO2/Si3N4、Si3N4/TiO2、Si3N4/Al2O3、SiO2/TiO2、SiO2/Al2O3中的任意一种组合；修正材料为TiO2时，间隔层的材料/阻挡层的材料包括SiO2/PMMA、Si3N4/a-C、SiO2/Poly-Si、TiN/SiO2、TiN/Si3N4中的任意一种组合。
根据本公开的实施例，阻挡层的材料为Si3N4和Poly-Si时，S5还包括：S50，去除阻挡层表面的氧化物。
根据本公开的实施例，S4包括：S41，采用原子层沉积或化学气相沉积在轴芯图形结构的侧壁、表面以及阻挡层的表面形成间隔层；S42，采用反应离子刻蚀或电感耦合等离子体刻蚀去除轴芯图形结构表面和阻挡层表面的间隔层，轴芯图形结构侧壁上的间隔层被保留；S43，在含O2的等离子体气体环境下，利用反应离子刻蚀或电感耦合等离子体刻蚀去除轴芯图形结构，得到周期减半的间隔层图形结构。
根据本公开的实施例，S2中光刻图形结构的形成方法包括投影式光刻、接近接触式光刻、干涉光刻、表面等离激元超分辨光刻中的任意一种；当光刻图形结构的形成方法采用表面等离激元超分辨光刻时，S1中超分辨光刻结构还包括位于含硅抗反射层上面的金属层；S3中还包括将光刻图形结构依次传递刻蚀至金属层，以及除去金属层；衬底与阻挡层之间还包括功能层，S5之后还包括：S6，依次刻蚀所述阻挡层、功能层，将修正后的所述间隔层图形结构传递至所述功能层。
本公开还有一方面提供了一种自对准双重图形成像的修正图形结构，该修正图形结构为根据前述的自对准双重图形成像的修正方法制备得到。
(三)有益效果
本公开的自对准双重图形成像的修正方法及修正图形结构，利用自对准双重图形成像方法得到周期减半的图形结构，实现更小的图形关键尺寸；并进一步利用区域选择性原子层沉积方法对自对准双重图形结构进行修正，该方法只在特定区域生长修正材料而在其它区域维持原状，实现原子尺度的高精度沉积，从而解决了自对准双重图形技术引起的特征尺寸小、占空比低等问题，具有改善半导体器件特征尺寸、增大图形结构占空比的效果。
附图说明
图1示意性示出了根据本公开实施例中自对准双重图形成像的修正方法的流程图；
图2示意性示出了根据本公开实施例中自对准双重图形成像的修正方法的流程结构图；
图3中(a)示意性示出了根据本公开实施例1中光刻图形刻蚀传递到SOC层的扫描电镜图；
图3中(b)示意性示出了根据本公开实施例1中利用SADP工艺实现光栅周期缩小一半的光栅扫描电镜图；
图3中(c)示意性示出了根据本公开实施例1中沉积修正材料后的光栅扫描电镜图；
附图标记说明：
1，衬底；2，阻挡层；3，含碳硬掩模层；4，含硅抗反射层；5，金属层；6，感光膜层；7，间隔层；8，修正材料。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
针对自对准双重图形技术制造半导体器件存在的关键尺寸均匀性差、图形尺寸存在误差等问题，本公开旨在提供一种自对准双重图形成像的修正方法及修正图形结构，以在高技术节点下实现改善半导体器件特征尺寸、增大占空比的效果。
本公开一方面提供了一种自对准双重图形成像的修正方法，请参见图1～图2，包括：S1，制备超分辨光刻结构，超分辨光刻结构自下而上依次包括衬底1、阻挡层2、含碳硬掩模层3、含硅抗反射层4和感光膜层6；S2，对感光膜层6进行曝光显影，得到光刻图形结构；S3，将光刻图形结构依次刻蚀传递至含硅抗反射层4和含碳硬掩模层3，除去含碳硬掩模层3的上层材料，得到轴芯图形结构；S4，利用自对准双重图形成像方法在轴芯图形结构的侧壁、表面以及阻挡层2的表面形成间隔层7，刻蚀去除轴芯图形结构表面和阻挡层2表面的间隔层7，并去除轴芯图形结构，得到周期减半的间隔层图形结构；S5，利用区域选择性原子层沉积方法只在间隔层7的侧壁和表面上沉积修正材料8，在原子尺度调整间隔层图形结构的特征尺寸，完成修正过程。
步骤S1具体包括以下步骤S11～S14：
S11，通过热氧化、电子束蒸镀、磁控溅射沉积、化学气相沉积或涂覆的方法在衬底1上制备阻挡层2。阻挡层2的材料为SiO2、Si3N4、poly-Si、TiO2、无定形碳(a-C)、PMMA、Al2O3中的一种或几种，阻挡层2的厚度为10～500nm。
S12，利用旋涂法、喷涂法、旋涂喷涂相结合、印刷等方法在阻挡层2上沉积含碳硬掩模层3，含碳硬掩模层3可以为SOC等材料，并在100℃至300℃的温度下烘烤10分钟～5小时。
S13，利用旋涂法、喷涂法、旋涂喷涂相结合、印刷等方法在含碳硬掩模层3上形成含硅抗反射层4，并在100℃至300℃的温度下烘烤3分钟～2小时。
S14，利用涂覆的方法在上述含硅抗反射层4上形成感光膜层6。
步骤S2具体包括：
在感光膜层6上形成光刻图形结构，该光刻图形结构作为后续图形传递的基础。
步骤S3具体包括以下步骤S31～S32：
S31，采用IBE、反应离子刻蚀(Reactive Ion Etching，RIE)或电感耦合等离子体刻蚀(Inductive Coupled Plasma，ICP)刻蚀含硅抗反射层4，将金属层5的图形结构传递到含硅抗反射层4。刻蚀气体可以是SF6、CHF3或Ar中的一种或几种。
S32，在含O2的等离子体气体下，利用RIE、ICP刻蚀含碳硬掩模层3，将含硅抗反射层4的图形结构传递到含碳硬掩模层3，形成后续自对准双重图形技术所需的轴芯图形结构。
步骤S4具体包括：
在轴芯图形结构的基础上，采用自对准双重图形技术，得到周期减半的图形结构，实现更小的图形关键尺寸。
与传统双重图形技术相比，自对准双重图形技术(SADP)少使用一次光刻工艺，具有一定的成本优势，因此已经被广泛用于半导体制造工艺，尤其在集成电路芯片工艺进入到16nm及以下节点之后。
然而，随着半导体器件图形小型化的要求越来越高，目标图形之间的间距和尺寸误差也要求越来越小，这对SADP工艺提出了很高的挑战。SADP技术虽然仅需光刻一次，但是却增加了薄膜沉积和刻蚀工艺，在刻蚀间隔层表面时，侧壁的厚度不可避免地会有损耗，这降低了间隔层的关键尺寸CD，而如果选择沉积更宽的间隔层，则会导致相邻的间隔层部分连通，因此需要对此进行进一步的修正。
步骤S5具体包括：
选择反应化学能较大的材料作为阻挡层2、反应化学能较小的材料作为自对准双重图形技术的间隔层7，在步骤S5中，间隔层7为生长区域，而阻挡层2为非生长区域，然后利用生长区域和非生长区域之间固有的选择沉积特性，采用特定原子层沉积工艺实现区域选择性原子层沉积技术(Area-selection Atomic Layer Deposition，AS-ALD)在间隔层7的表面和侧壁沉积，在原子尺度调整间隔层图形结构的特征尺寸，完成修正过程。
本公开使用区域选择性原子层沉积作为自对准双重图形技术的修正方法，仅需一次光刻即可实现高制程图形的刻蚀传递，并且能够在原子尺度上精确控制器件图形结构的特征尺寸。
基于原子层沉积(Atomic Layer Deposition，ALD)、化学气相沉积(ChemicalVapor Deposition，CVD)等具有保形性的沉积工艺，结合刻蚀工艺能够实现自对准双重图形成像，即与光刻图形相比周期缩小一半，从而可以应用在16nm及以下技术节点的半导体集成器件。但是在SADP工艺中，沉积在侧壁的厚度略小于表面的厚度，而且在刻蚀表面沉积的膜层时，侧壁的膜层也会有一些损耗，此时本公开利用区域选择性沉积工艺仅在间隔层的表面和侧壁沉积，可在原子尺度调整图形的CD，从而提高器件的性能，具有改善半导体器件特征尺寸、增大图形结构占空比的效果。
在上述实施例的基础上，S5包括：S51，利用高纯载气将第一前驱体通入反应腔内，利用前驱体的优先吸附性，使第一前驱体只吸附于间隔层7的侧壁和表面上而不吸附于阻挡层2的表面；S52，利用高纯气体除去未吸附的第一前驱体；S53，利用高纯载气将第二前驱体通入反应腔内，在射频电源或加热条件下，使第二前驱体与第一前驱体反应生成一层沉积的分子膜；S54，利用高纯气体吹扫除去未反应的前驱体；S55，重复步骤S51～S54，直至在间隔层7的侧壁和表面上获得所需厚度的膜层，在原子尺度调整间隔层图形结构的特征尺寸，完成修正过程。
具体地，在沉积工艺之前，选择反应化学能较大的材料作为阻挡层2、反应化学能较小的材料作为自对准双重图形技术的间隔层7；对于阻挡层2是易自然氧化的材料，在沉积前先进行表面处理，去除其氧化层。
则AS-ALD沉积工艺包括：S51，利用高纯N2作为载气将第一前驱体通入反应腔内，第一前驱体仅吸附在间隔层7上；S52，利用高纯N2吹扫带走多余未吸附的第一前驱体；S53，再利用高纯N2作为载气将第二前驱体通入反应腔内，在射频电源或加热作用下，与吸附的第一前驱体发生化学反应，生成一层所沉积的分子膜；S54，利用高纯N2吹扫多余的前驱体和产生的副产物；此时完成一个沉积周期。S55，多次重复上述步骤S51～S54获得所需厚度的膜层。
在上述实施例的基础上，修正材料8为SiO2或TiO2中的一种；修正材料8为SiO2时，第一前驱体为双二乙氨基硅烷(BDEAS)、二异丙胺硅烷(DIPAS)、三二甲胺基硅烷(3DMAS)、三甲硅烷基胺(TSA)中的任意一种；第二前驱体为O2等离子体、H2O、O3中的一种；修正材料8为TiO2时，第一前驱体为四乙氨基钛(TDEAT)、四氯化钛(TiCl4)、四二甲氨基钛(TDMAT)中的任意一种；第二前驱体为O2等离子体、H2O中的一种。
AS-ALD技术是利用两种不同底层材料之间固有的选择性进行沉积。固有的选择性沉积是指在不使用表面抑制分子的情况下，生长过程所需的前驱体表现出依赖于底层材料的沉积选择性，其本质是由非生长区域的延迟吸附来实现的。
前驱体的物理吸附是ALD低温生长的关键因素，而固有的选择性沉积(AS-ALD)很大程度上取决于前驱体分子的化学选择性吸附。选择反应化学能差异较大的两种材料分别作为间隔层7和阻挡层2，利用前驱体的优先吸附性可实现生长区域(间隔层7)和非生长区域(阻挡层2)的选择性沉积。
AS-ALD聚焦于特定ALD工艺提高选择性，选择性(S)被用来描述区域选择性沉积的能力，定义为S＝(θGA-θNGA)/(θGA+θNGA)，其中θGA是生长区域修正材料的厚度，θNGA是非生长区域修正材料的厚度。因此，为了实现AS-ALD技术的选择性，本公开采用特定工艺延迟非生长区域开始沉积的时间，例如选择化学吸附能差异大的两种材料、沉积前对非生长区域材料进行表面处理、在沉积循环中引入校正步骤等。
在上述实施例的基础上，S51、S53中高纯载气的气体流量为30～100sccm；S52、S54中高纯气体的气体流量为100～200sccm。S51中第一前驱体的通入时间为80～200ms；S53中第二前驱体的通入时间为1～6s；S54中高纯气体吹扫的时间为1～10s。
第一前驱体的通入时间为毫秒级别，第二前驱体的通入时间为秒级别，这是因为第一种前驱体在毫秒级别时间内足够吸附在生长区域，若通入时间为秒级别，则腔体内存在大量过剩前驱体，不仅造成物料浪费而且需要更长的吹扫时间，降低工艺效率。第二种前驱体通入后与第一种前驱体发生反应，因此需要更长的时间使其反应完全。
在上述实施例的基础上，S4中间隔层7的材料与阻挡层2的材料、修正材料8相匹配；间隔层7的材料的反应化学能显著小于阻挡层2的材料的反应化学能；间隔层7的厚度为5nm～1/4图形周期。
采用化学吸附能差异大的两种材料，以及沉积前对非生长区域材料进行表面处理，使得修正材料能够固有地自对准沉积在特定表面，实现区域选择性生长，从而仅在间隔层的表面和侧壁沉积，达到原子尺度上精确控制器件关键尺寸。AS-ALD工艺的基板温度为100～300℃，随着工艺温度的增加，间隔层和阻挡层的沉积选择性增大，即选择性生长的厚度增大。间隔层7的厚度在上述范围内，有利于形成周期性的周期减半图形结构，并且图形结构不易发生倒塌。
在上述实施例的基础上，阻挡层2的材料为Si3N4和Poly-Si时，S5还包括：S50，去除阻挡层2表面的氧化物。
阻挡层2的材料为Si3N4和Poly-Si时，其膜层表面存在天然氧化物，为了进一步增大Si3N4和Poly-Si作为阻挡层的沉积选择性，当修正材料8为SiO2，间隔层和阻挡层分别为SiO2/Si3N4，以及修正材料8为TiO2，间隔层和阻挡层分别为SiO2/Poly-Si时，在AS-ALD沉积工艺前需进行膜层表面处理，去除Si3N4和Poly-Si表面的SiO2。例如，可以采用稀释HF溶液、稀释的氨水/过氧化氢溶液浸泡方法进行氧化物的处理。此时，处理后的SiO2表面端基团为-OH，而Si3N4和Poly-Si表面端基团分别为-NH2、-H。硅基和钛基的前驱体更易在-OH表面吸附，因此表面处理后能够增大SiO2/Si3N4和SiO2/Poly-Si的间隔层的选择性。
在上述实施例的基础上，S4包括：S41，采用原子层沉积或化学气相沉积在轴芯图形结构的侧壁、表面以及阻挡层2的表面形成间隔层7；S42，采用反应离子刻蚀或电感耦合等离子体刻蚀去除轴芯图形结构表面和阻挡层2表面的间隔层7，轴芯图形结构侧壁上的间隔层7被保留；S43，在含O2的等离子体气体环境下，利用反应离子刻蚀或电感耦合等离子体刻蚀去除轴芯图形结构，得到周期减半的间隔层图形结构。
S42中刻蚀气体可以是SF6、CF4、CHF3或Ar中的一种或几种，S42用于去除表面的间隔层7，仅留下轴芯结构侧壁上的间隔层7。进一步除轴芯图形结构后，即可得到周期减半的图形结构，实现更小的图形关键尺寸。
在上述实施例的基础上，S2中光刻图形结构的形成方法包括投影式光刻、接近接触式光刻、干涉光刻、表面等离激元(Surface Plasmon，SP)超分辨光刻中的任意一种；当光刻图形结构的形成方法采用表面等离激元超分辨光刻时，S1中超分辨光刻结构还包括位于含硅抗反射层4上面的金属层5；S3中还包括将光刻图形结构依次传递刻蚀至金属层5，以及除去金属层5。
当光刻图形结构的形成方法采用SP超分辨光刻时，S13之后还包括通过电子束蒸镀、磁控溅射沉积的方法在上述含硅抗反射层4上沉积金属层5。优选地，金属层5的材料为Ag、Al中的一种。S31之前还包括采用IBE刻蚀金属层5，将感光膜层6上的图形传递到金属层5。优选地，刻蚀气体采取Ar气。S31之后还包括采用湿法或机械剥离的方法将金属层5去除。
在上述实施例的基础上，衬底1与阻挡层2之间还可以包括功能层，S5之后还包括：S6，依次刻蚀阻挡层2、功能层，将修正后的间隔层图形结构传递至功能层。
利用IBE、RIE、ICP继续刻蚀阻挡层和功能层，将修正后的图形结构传递到器件功能层。刻蚀气体可以采用SF6、CF4、CHF3或Ar中的一种或几种来实现。
本公开还提供一种自对准双重图形成像的修正图形结构，该修正图形结构为根据前述的自对准双重图形成像的修正方法制备得到。
本公开采用区域选择性原子层沉积技术，依据材料自身表面化学性质的差异，只在特定区域生长而在其它区域维持原状，实现原子尺度的高精度沉积，从而改善自对准双重图形技术引起的特征尺寸小、占空比低等问题。该自对准双重图形成像的修正方法工艺简单、不会引入其它材料造成污染。本公开的自对准双重图形成像的修正方法及修正图形结构不仅可以应用在超分辨光刻的前沿逻辑芯片的制造，也可以应用在更高技术节点的CMOS工艺领域。
下面通过具体实施方式对本公开作进一步说明。在以下实施例中对上述自对准双重图形成像的修正方法及修正图形结构进行具体说明。但是，下述实施例仅用于对本公开进行例示，本公开的范围不限于此。
本公开的自对准双重图形成像的修正方法，如图1～图2所示，包括依次执行以下的步骤：
步骤1：在衬底1上逐层形成阻挡层2、含碳硬掩模层3、含硅抗反射层4、金属层5(可选)和感光膜层6；相当于上述步骤S1。
步骤2：对上述多层膜的感光膜层6进行曝光、显影，得到所需要的超分辨光栅结构；相当于上述步骤S2。
步骤3：将感光膜层6上的图形依次刻蚀传递到金属层5(可选)、含硅抗反射层4和含碳硬掩模层3，随后去除含碳硬掩模层3的上层材料，形成后续自对准双重图形技术工艺中所需的轴芯图形结构；相当于上述步骤S3。
步骤4：在轴芯图形结构的基础上，进行自对准双重图形技术，此时间隔层7的周期相比光刻图形的周期减小了一半。间隔层7的材料需与阻挡层2、修正方法中的修正材料8相匹配，间隔层7材料的反应化学能小于阻挡层2材料的化学反应能；相当于上述步骤S4。
步骤5：选择反应化学能较大的材料作为阻挡层2、反应化学能较小的材料作为自对准双重图形技术的间隔层7，间隔层7为生长区域，而阻挡层2为非生长区域，然后利用生长区域和非生长区域之间固有的选择沉积特性，采用特定ALD工艺实现AS-ALD技术在间隔层7的表面和侧壁沉积修正材料8，在原子尺度调整间隔层图形结构的特征尺寸，完成修正过程；相当于上述步骤S5。
根据上述步骤1～步骤5，以下提供了2个具体实施例，均采用SP光刻。
实施例1：
本实施例自对准双重图形成像的修正方法的实施步骤如下：
步骤1-1：如图2所示，利用磁控溅射的方法在衬底1上沉积阻挡层2，该阻挡层2是厚度为20nm的Si3N4。
步骤1-2：旋涂含碳硬掩模层3，该含碳硬掩模层3为SOC材料，转速为4000rmp，旋涂时长为30s，240℃下退火15分钟，形成厚度为80nm的SOC层。
步骤1-3：采用旋涂的工艺制备含硅抗反射层4，该含硅抗反射层4为SiBARC材料，转速为2000rmp，旋涂时长为30s，在210℃的热板上烘烤2分钟，形成厚度为30nm的SiBARC层。
步骤1-4：利用磁控溅射的方法沉积金属层5，金属层5的材料为Ag，厚度为40nm，其中直流功率为50W。
步骤1-5：采用旋涂的方式制备感光膜层6，感光膜层6的材料为光刻胶，转速为4000rmp，旋涂时长为40s，在100℃的热板上烘烤3分钟，形成光刻胶层的厚度为30nm。
步骤1-6：对感光膜层6进行曝光、显影，曝光计量为200mJ，得到半周期为64nm的光栅结构。
步骤1-7：利用IBE刻蚀将感光膜层6的光刻图形结构传递到Ag层，选择离子束流260mA，入射角度10°(基片的法线与离子束流的夹角)，采用14sccm的Ar气进行刻蚀。
步骤1-8：通过RIE刻蚀将光刻图形结构进一步传递到SiBARC层，采用20W的射频功率、20sccm的CHF3气体进行刻蚀。
步骤1-9：配备1∶1的HNO3：DI水溶液，将上述样品浸泡30s去除Ag层，然后冲洗干净并用N2吹干。
步骤1-10：利用ICP将光刻图形结构进一步传递到SOC层，形成SOC轴芯图形结构。采用50W的ICP射频功率和10W的下电极功率，20sccm的O2气体进行刻蚀。
步骤1-11：利用原子层沉积系统(ALD)在SOC光栅侧壁和表面、露出的Si3N4表面无差别地沉积一层厚度为33nm的SiO2。ALD工艺沉积SiO2工艺温度设置为100℃，采用双(二乙氨基)硅烷(BDEAS)作为Si前驱体，通过80sccm高纯N2作为载气通入反应腔内；200sccm的高纯N2吹扫带走多余的前驱体；O2等离子体作为第二种前驱体，通过80sccm高纯N2作为载气通入反应腔内，在200W射频电源作用下，与吸附的BDEAS发生化学反应，生成一层SiO2分子膜；200sccm的高纯N2吹扫多余的前驱体和产生的副产物。重复上述步骤250个循环，即可获得厚度为33nm的SiO2间隔层。
步骤1-12：利用ICP刻蚀除去SOC光栅表面和Si3N4表面的SiO2膜层，仅剩余SOC层侧壁上的SiO2，采用100W的ICP射频功率和20W的下电极功率，20sccm的CHF3气体进行刻蚀。
步骤1-13：利用ICP将SOC轴芯图形结构去除，此时光栅是在Si3N4层上半周期为32nm的SiO2光栅图形结构。
步骤1-14：将所得样品放置在稀释的HF溶液中，HF的浓度为0.3wt％，浸泡1分钟，去除Si3N4表面存在的天然氧化层，使得SiO2表面具有-OH基团，Si3N4表面具有-NH2基团。由于氨基硅烷前驱体优先吸附在Si-OH上形成Si-O-SiH3，而在-NH2基团上不易吸附，因此，根据SiO2固有选择特性，利用ALD工艺仅在端基团为-OH的SiO2表面沉积SiO2。
步骤1-15：AS-ALD工艺沉积SiO2工艺温度设置为100℃，采用双(二乙氨基)硅烷(BDEAS)作为Si前驱体，通过80sccm高纯N2作为载气通入反应腔内，吸附在Si-OH上形成Si-O-SiH3；200sccm的高纯N2吹扫带走多余的前驱体；O2等离子体作为第二种前驱体，通过80sccm高纯N2作为载气通入反应腔内，在200W射频电源作用下，与吸附的Si-O-SiH3发生化学反应，生成一层SiO2分子膜；200sccm的高纯N2吹扫多余的前驱体和产生的副产物。重复上述步骤15个循环即可获得侧壁厚度为2nm的SiO2膜层。
图3中(a)是将光刻图形刻蚀传递到SOC，光栅结构周期为128nm，对应步骤1-10；图3中(b)是利用SADP工艺实现光栅周期缩小一半，周期为64nm，光栅线宽为28nm，对应步骤1-13；为了改善SADP工艺后图形结构的占空比，对图3中(b)所示的光栅结构进行AS-ALD，光栅的线宽增大至32nm，对应步骤1-15，结果如图3中(c)所示。
本实施例提供的自对准双重图形技术的修正方法采用自对准双重技术将光刻图形周期减小一半，光栅线宽为28nm，经过区域选择性ALD沉积，线宽增大至32nm，从而增加了占空比。
实施例2：
本实施例自对准双重图形成像的修正方法的实施步骤如下：
步骤2-1：利用旋涂的方法在衬底1上沉积阻挡层2，该阻挡层2是厚度为200nm的PMMA。
步骤2-2：旋涂含碳硬掩模层3，该含碳硬掩模层3为SOC材料，转速为2000rmp，旋涂时长为30s，240℃下退火15分钟，形成厚度为130nm的SOC层。
步骤2-3：采用旋涂的工艺制备含硅抗反射层4，该含硅抗反射层4为SiBARC材料，转速为2000rmp，旋涂时长为30s，在210℃的热板上烘烤2分钟，形成厚度为30nm的SiBARC层。
步骤2-4：利用磁控溅射的方法沉积金属层5，金属层5的材料为Ag，厚度为40nm，其中直流功率为50W。
步骤2-5：采用旋涂的方式制备感光膜层6，感光膜层6的材料为光刻胶，转速为4000rmp，旋涂时长为40s，在100℃的热板上烘烤3分钟，形成光刻胶层的厚度为30nm。
步骤2-6：对感光膜层6进行曝光、显影，曝光计量为120mJ，得到半周期为200nm的光栅结构。
步骤2-7：利用IBE刻蚀将感光膜层6的光刻图形结构传递到Ag层，选择离子束流260mA，入射角度10°(基片的法线与离子束流的夹角)，采用14sccm的Ar气进行刻蚀。
步骤2-8：通过RIE刻蚀将光刻图形结构进一步传递到SiBARC层，采用20W的射频功率、20sccm的CHF3气体进行刻蚀。
步骤2-9：配备1∶1的HNO3：DI水溶液，将上述样品浸泡30s去除Ag层，然后冲洗干净并用N2吹干。
步骤2-10：利用ICP将光刻图形结构进一步传递到SOC层，形成SOC轴芯图形结构。采用50W的ICP射频功率和10W的下电极功率，20sccm的O2气体进行刻蚀。
步骤2-11：利用原子层沉积系统(ALD)在SOC光栅侧壁和表面、露出的PMMA表面无差别地沉积一层厚度为75nm的SiO2。ALD工艺沉积SiO2工艺温度设置为100℃，采用双(二乙氨基)硅烷(BDEAS)作为Si前驱体，通过80sccm高纯N2作为载气通入反应腔内；200sccm的高纯N2吹扫带走多余的前驱体；O2等离子体作为第二种前驱体，通过80sccm高纯N2作为载气通入反应腔内，在200W射频电源作用下，与吸附的BDEAS发生化学反应，生成一层SiO2分子膜；200sccm的高纯N2吹扫多余的前驱体和产生的副产物。重复上述步骤560个循环即可获得厚度为75nm的SiO2膜层。
步骤2-12：利用ICP刻蚀除去SOC光栅表面和PMMA表面的SiO2膜层，仅剩余SOC层侧壁上的SiO2，采用100W的ICP射频功率和20W的下电极功率，20sccm的Ar、CF4、CHF3气体进行刻蚀。
步骤2-13：利用ICP将SOC轴芯图形结构去除，此时光栅是在PMMA层上半周期为100nm的SiO2光栅图形结构。
步骤2-14：由于SiO2和PMMA的反应活化能差异大，分别为18.5kJ/mol和65kJ/mol，TiCl4在SiO2上具有较强的热力学化学吸附，因此，利用ALD工艺沉积TiO2膜层，根据TiO2固有选择特性，TiO2在前70个ALD循环中仅沉积在SiO2表面，可改善光栅线宽、提高图形占空比。
ALD工艺沉积TiO2的工艺温度设置为120℃，采用四氯化钛(TiCl4)作为Ti前驱体，通过80sccm高纯N2作为载气通入反应腔内，吸附在具有-OH基团的SiO2表面；200sccm的高纯N2吹扫带走多余的前驱体；O2等离子体作为第二种前驱体，通过80sccm高纯N2作为载气通入反应腔内，在200W射频电源作用下，与吸附的TiCl4发生化学反应，生成一层TiO2分子膜；200sccm的高纯N2吹扫多余的前驱体和产生的副产物。重复上述步骤50个循环即可获得厚度为5nm的TiO2膜层，即光栅的线宽增大10nm。
本实施例提供的自对准双重图形技术的修正方法采用自对准双重技术将光刻图形周期减小一半，光栅线宽为65nm，经过区域选择性ALD沉积，线宽增大至75nm，从而增加了占空比。
本公开提供了一种区域选择性原子层沉积作为自对准双重图形技术的修正方法，基于ALD、CVD等具有保形性的沉积工艺实现周期缩小一半，能够实现16nm及以下技术节点的半导体集成器件，并利用区域选择性沉积工艺在原子尺度调整图形的CD，从而提高器件的性能。与ALD和ALE结合的工艺相比较，区域选择性沉积工艺具有设备单一、工艺时间短、可控性高的优点。
本公开提供的区域选择性原子层沉积不仅能成功地将增大过刻损耗的图形CD，而且明显改善了光刻图形的线边缘粗糙度，避免了由于器件结构CD偏小、形貌轮廓粗糙等问题使器件性能恶化。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种自对准双重图形成像的修正方法，其特征在于，包括：
S1，制备超分辨光刻结构，所述超分辨光刻结构自下而上依次包括衬底(1)、阻挡层(2)、含碳硬掩模层(3)、含硅抗反射层(4)和感光膜层(6)；
S2，对所述感光膜层(6)进行曝光显影，得到光刻图形结构；
S3，将所述光刻图形结构依次刻蚀传递至所述含硅抗反射层(4)和含碳硬掩模层(3)，除去所述含碳硬掩模层(3)的上层材料，得到轴芯图形结构；
S4，利用自对准双重图形成像方法在所述轴芯图形结构的侧壁、表面以及所述阻挡层(2)的表面形成间隔层(7)，刻蚀去除所述轴芯图形结构表面和所述阻挡层(2)表面的间隔层(7)，并去除所述轴芯图形结构，得到周期减半的间隔层图形结构；
S5，利用区域选择性原子层沉积方法只在所述间隔层(7)的侧壁和表面上沉积修正材料(8)，在原子尺度调整所述间隔层图形结构的特征尺寸，完成修正过程。
2.根据权利要求1所述的自对准双重图形成像的修正方法，其特征在于，所述S5包括：
S51，利用高纯载气将第一前驱体通入反应腔内，利用前驱体的优先吸附性，使所述第一前驱体只吸附于所述间隔层(7)的侧壁和表面上而不吸附于所述阻挡层(2)的表面；
S52，利用高纯气体除去未吸附的所述第一前驱体；
S53，利用所述高纯载气将第二前驱体通入反应腔内，在射频电源或加热条件下，使所述第二前驱体与所述第一前驱体反应生成一层沉积的分子膜；
S54，利用所述高纯气体吹扫除去未反应的前驱体；
S55，重复步骤S51～S54，直至在所述间隔层(7)的侧壁和表面上获得所需厚度的膜层，在原子尺度调整所述间隔层图形结构的特征尺寸，完成修正过程。
3.根据权利要求2所述的自对准双重图形成像的修正方法，其特征在于，所述修正材料(8)为SiO2或TiO2中的一种；
所述修正材料(8)为SiO2时，所述第一前驱体为双(二乙氨基)硅烷、二异丙胺硅烷、三(二甲胺基)硅烷、三甲硅烷基胺中的任意一种；所述第二前驱体为O2等离子体、H2O、O3中的一种；
所述修正材料(8)为TiO2时，所述第一前驱体为四(乙氨基)钛、四氯化钛、四(二甲氨基)钛中的任意一种；所述第二前驱体为O2等离子体、H2O中的一种。
4.根据权利要求2所述的自对准双重图形成像的修正方法，其特征在于，S51、S53中所述高纯载气的气体流量为30～100sccm，S52、S54中所述高纯气体的气体流量为100～200sccm；
S51中所述第一前驱体的通入时间为80～200ms，S53中所述第二前驱体的通入时间为1～6s；
S54中所述高纯气体吹扫的时间为1～10s。
5.根据权利要求1所述的自对准双重图形成像的修正方法，其特征在于，S4中所述间隔层(7)的材料与所述阻挡层(2)的材料、修正材料(8)相匹配；所述间隔层(7)的材料的反应化学能显著小于所述阻挡层(2)的材料的反应化学能；
所述间隔层(7)的厚度为5nm～1/4图形周期。
6.根据权利要求5所述的自对准双重图形成像的修正方法，其特征在于，所述修正材料(8)为SiO2或TiO2中的一种；
所述修正材料(8)为SiO2时，所述间隔层(7)的材料/所述阻挡层(2)的材料包括SiO2/Si3N4、Si3N4/TiO2、Si3N4/Al2O3、SiO2/TiO2、SiO2/Al2O3中的任意一种组合；
所述修正材料(8)为TiO2时，所述间隔层(7)的材料/所述阻挡层(2)的材料包括SiO2/PMMA、Si3N4/a-C、SiO2/Poly-Si、TiN/SiO2、TiN/Si3N4中的任意一种组合。
7.根据权利要求6所述的自对准双重图形成像的修正方法，其特征在于，所述阻挡层(2)的材料为Si3N4和Poly-Si时，所述S5还包括：
S50，去除所述阻挡层(2)表面的氧化物。
8.根据权利要求1所述的自对准双重图形成像的修正方法，其特征在于，所述S4包括：
S41，采用原子层沉积或化学气相沉积在所述轴芯图形结构的侧壁、表面以及所述阻挡层(2)的表面形成间隔层(7)；
S42，采用反应离子刻蚀或电感耦合等离子体刻蚀去除所述轴芯图形结构表面和所述阻挡层(2)表面的间隔层(7)，所述轴芯图形结构侧壁上的间隔层(7)被保留；
S43，在含O2的等离子体气体环境下，利用反应离子刻蚀或电感耦合等离子体刻蚀去除所述轴芯图形结构，得到周期减半的间隔层图形结构。
9.根据权利要求1所述的自对准双重图形成像的修正方法，其特征在于，S2中所述光刻图形结构的形成方法包括投影式光刻、接近接触式光刻、干涉光刻、表面等离激元超分辨光刻中的任意一种；
当所述光刻图形结构的形成方法采用表面等离激元超分辨光刻时，S1中所述超分辨光刻结构还包括位于所述含硅抗反射层(4)上面的金属层(5)；S3中还包括将光刻图形结构依次传递刻蚀至所述金属层(5)，以及除去所述金属层(5)；
衬底(1)与所述阻挡层(2)之间还包括功能层，S5之后还包括：
S6，依次刻蚀所述阻挡层(2)、功能层，将修正后的所述间隔层图形结构传递至所述功能层。
10.一种自对准双重图形成像的修正图形结构，其特征在于，所述修正图形结构为根据权利要求1～9中任意一项所述的自对准双重图形成像的修正方法制备得到。
CN202311043873.6A 2023-08-18 2023-08-18 自对准双重图形成像的修正方法及修正图形结构 Pending CN117075441A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311043873.6A CN117075441A (zh) 2023-08-18 2023-08-18 自对准双重图形成像的修正方法及修正图形结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311043873.6A CN117075441A (zh) 2023-08-18 2023-08-18 自对准双重图形成像的修正方法及修正图形结构

Publications (1)

Publication Number Publication Date
CN117075441A true CN117075441A (zh) 2023-11-17

Family

ID=88707469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311043873.6A Pending CN117075441A (zh) 2023-08-18 2023-08-18 自对准双重图形成像的修正方法及修正图形结构

Country Status (1)

Country Link
CN (1) CN117075441A (zh)

Similar Documents

Publication Publication Date Title
TWI845559B (zh) 可用於次世代微影法中的硬遮罩製作方法
US8536068B2 (en) Atomic layer deposition of photoresist materials and hard mask precursors
JP3334911B2 (ja) パターン形成方法
US9472414B2 (en) Self-aligned multiple spacer patterning process
JP5726693B2 (ja) 半導体装置の製造方法
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
JP4756063B2 (ja) 半導体装置の製造方法
TW201923834A (zh) 半導體結構的形成方法
CN111863621B (zh) 一种自对准四重图形的制作方法
CN117075441A (zh) 自对准双重图形成像的修正方法及修正图形结构
KR102676539B1 (ko) 마스크 응력 관리를 통한 향상된 패턴 형성 및 이에 따른 구조체
CN101169600A (zh) 半导体制造中去除钛或氮化钛层上的光刻胶的方法
KR100983724B1 (ko) 반도체 소자의 형성 방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
CN115472492A (zh) 超分辨光刻结构、制备方法及图形传递的方法
KR100668875B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100800165B1 (ko) 반도체 소자의 제조방법
KR20090067607A (ko) 반도체 소자의 미세패턴 형성방법
KR101175267B1 (ko) 반도체소자의 메탈라인 패터닝 방법
CN118553602A (zh) 降低膜表面粗糙度的方法及器件
CN110890376A (zh) 半导体器件的制备方法
TW202414595A (zh) 硬遮罩結構以及半導體結構的製備方法
CN117471863A (zh) 利用超分辨孔光刻加工纳米柱的方法及其纳米柱结构
CN117832064A (zh) 半导体结构的形成方法
JPH11176807A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination