CN116997996A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN116997996A
CN116997996A CN202280019970.9A CN202280019970A CN116997996A CN 116997996 A CN116997996 A CN 116997996A CN 202280019970 A CN202280019970 A CN 202280019970A CN 116997996 A CN116997996 A CN 116997996A
Authority
CN
China
Prior art keywords
plasma
substrate processing
film
etched
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280019970.9A
Other languages
English (en)
Inventor
黄德荣
小川秀平
塞德里克·汤玛士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN116997996A publication Critical patent/CN116997996A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

基板处理方法是基板处理装置中的基板处理方法，包括以下工序：工序a)，向配置有载置台的处理容器供给工艺气体，所述载置台用于载置具有被蚀刻膜的被处理体，所述工艺气体包含含有除氟以外的卤素的气体和含有氧的气体；工序b)，利用在第一等离子体生成条件下生成的工艺气体的第一等离子体对被处理体进行等离子体处理；工序c)，利用在第二等离子体生成条件下生成的工艺气体的第二等离子体对被处理体进行等离子体处理，所述第二等离子体生成条件是高频电力的条件及处理时间与第一等离子体生成条件中的高频电力的条件及处理时间不同、其它条件与第一等离子体生成条件相同的等离子体生成条件；以及工序d)，重复进行工序b)和工序c)。

Description

基板处理方法和基板处理装置
技术领域
本公开涉及一种基板处理方法和基板处理装置。
背景技术
近年来，随着半导体的微小化取得进展，要求提高对干式蚀刻工艺中的孔部的形状的控制性。例如，提出了一种在硅的蚀刻加工中通过使用包含Cl2气体和O2气体的混合气体来防止微沟槽的产生并实现形状的垂直加工性的提高、掩模选择比(以下也简称为“选择比”。)的提高的方案(专利文献1)。另外，提出了一种降低对被处理体的损伤并使用蚀刻量的控制性优异的ALE(Atomic Layer Etching：原子层蚀刻)法来进行蚀刻的方案(专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2010-080846号公报
专利文献2：日本特开2013-235912号公报
发明内容
发明要解决的问题
本公开提供一种能够进行比气体切换方式更快且能够兼顾选择比和矩形形状的改善的蚀刻的基板处理方法和基板处理装置。
用于解决问题的方案
本公开的一个方式的基板处理方法是基板处理装置中的基板处理方法，所述基板处理方法包括以下工序：工序a)，向配置有载置台的处理容器供给工艺气体，所述载置台用于载置具有被蚀刻膜的被处理体，所述工艺气体包含含有除氟以外的卤素的气体和含有氧的气体；工序b)，利用在第一等离子体生成条件下生成的工艺气体的第一等离子体对被处理体进行等离子体处理；工序c)，利用在第二等离子体生成条件下生成的工艺气体的第二等离子体对被处理体进行等离子体处理，所述第二等离子体生成条件是高频电力的条件及处理时间与第一等离子体生成条件中的高频电力的条件及处理时间不同、其它条件与第一等离子体生成条件相同的等离子体生成条件；以及工序d)，重复进行工序b)和工序c)。
发明的效果
根据本公开，能够进行比气体切换方式更快且能够兼顾选择比和矩形形状的改善的蚀刻。
附图说明
图1是示出本公开的一个实施方式中的等离子体处理装置的一例的图。
图2是示出本实施方式中的高频电力的施加模式与蚀刻之间的关系的一例的图。
图3是示出ALE中的高频电力的施加模式与蚀刻之间的关系的一例的图。
图4是示出高频电力与解离截面积之间的关系的一例的图。
图5是示意性地示出阶段1中的晶圆的状态的一例的图。
图6是示意性地示出阶段2中的晶圆的状态的一例的图。
图7是示出本实施方式中的蚀刻处理的一例的流程图。
图8是示出底部的形状部分的一例的图。
图9是示出同高频电力与硅的凹陷及形状部分之间的关系有关的实验结果的一例的图。
具体实施方式
下面，基于附图来详细地说明本公开的基板处理方法和基板处理装置的实施方式。此外，不通过以下的实施方式来限定本公开的技术。
在通过掩模对硅膜进行的蚀刻中，要求在蚀刻后的凹部中底部为矩形形状且掩模的残膜变多的、垂直且选择比高的蚀刻。然而，底部的矩形形状与选择比具有折衷关系，如上所述，通过向Cl2气体中添加O2气体来提高选择比，但是底部容易变为锥形。另外，在蚀刻处理中，在重复进行使保护膜沉积的步骤和蚀刻步骤的情况下，对所使用的工艺气体进行切换，因此处理容器内的工艺气体的置换需要时间。因此，工艺处理时间也变长，生产率下降。因此，期待进行比气体切换方式更快且能够兼顾选择比和矩形形状的改善的蚀刻。
[等离子体处理装置100的结构]
图1是示出本公开的一个实施方式中的等离子体处理装置的一例的图。等离子体处理装置100具有主体10和控制部20。本实施方式中的等离子体处理装置100使用电感耦合型等离子体(ICP：Inductively Coupled Plasma)对形成于作为被处理体的一例的半导体晶圆(以下，也称为晶圆。)W上的被蚀刻膜进行蚀刻处理。在本实施方式中，在半导体晶圆W形成有例如被蚀刻膜以及被蚀刻膜上的掩模。
主体10具有例如内壁面由被进行了阳极氧化处理的铝形成的大致圆筒形状的气密性的腔室101。腔室101接地。腔室101被上部顶板102在上下方向上进行了划分。上部顶板102的上表面侧成为用于收容天线113的天线室103。另外，上部顶板102的下表面侧成为用于生成等离子体的处理室104。在本实施方式中，上部顶板102由石英形成，构成处理室104的顶壁。此外，上部顶板102也可以由Al2O3等陶瓷构成。
在处理室104的侧壁104a设置有气体供给管124，该气体供给管124的一端与处理室104内的空间S连通，另一端与气体供给机构120连通。从气体供给机构120供给的气体经由气体供给管124供给到空间S内。气体供给机构120具有气体供给源121a～121c、MFC(MassFlow Controller：质量流量控制器)122a～122c以及阀123a～123c。气体供给机构120是气体供给部的一例。
MFC 122a与供给含氧气体的气体供给源121a连接，用于控制从气体供给源121a供给的含氧气体的流量。在本实施方式中，气体供给源121a例如供给O2气体。阀123a控制通过MFC 122a被控制流量后的含氧气体的向气体供给管124的供给和供给停止。
MFC 122b与供给含卤素气体的气体供给源121b连接，用于控制从气体供给源121b供给的含卤素的气体的流量。在本实施方式中，作为含有除氟以外的卤素的气体，气体供给源121b例如供给Cl2气体、HCl气体、HBr气体或HI气体等。阀123b控制通过MFC 122b被控制流量后的含卤素的气体的向气体供给管124的供给和供给停止。
MFC 122c与供给稀有气体的气体供给源121c连接，用于控制从气体供给源121c供给的稀有气体的流量。在本实施方式中，气体供给源121c例如供给Ar气体。阀123c控制通过MFC 122c被控制流量后的稀有气体的向气体供给管124的供给和供给停止。
在天线室103内配设有天线113。天线113具有由铜、铝等导电性高的金属形成的天线引线113a。天线引线113a形成为环状、旋涡状等任意的形状。通过由绝缘构件构成的间隔件117将天线113与上部顶板102隔离。
在天线引线113a的端子118连接有向天线室103的上方延伸的供电构件116的一端。在供电构件116的另一端连接有供电线119的一端，在供电线119的另一端经由匹配器114连接有高频电源115。高频电源115经由匹配器114、供电线119、供电构件116以及端子118向天线113供给10MHz以上(例如27MHz。)的频率的高频电力。由此，在处于天线113的下方的处理室104内的空间S形成感应电场，通过该感应电场使从气体供给管124供给的气体等离子体化，来在空间S内生成电感耦合型等离子体。天线113是等离子体生成部的一例。此外，在以下的说明中。有时将从高频电源115供给的高频电力表示为第二高频电力、源或Source。
在处理室104的底壁设置有圆板形状的基座126，该基座126由铝等导电性的材料构成，用于载置作为处理对象的晶圆W。基座126也作为用于吸引所生成的等离子体中的离子(偏压用)的电极发挥功能。基座126被由绝缘体构成的圆筒形状的基座支承部127支承。
另外，在基座126经由供电棒130及匹配器129连接有偏压用高频电源128。从高频电源128向基座126供给10MHz以上(例如13MHz。)的频率的高频电力。此外，在以下的说明中，有时将从高频电源128供给的高频电力表示为第一高频电力、偏压或Bias。另外，高频电源128有时作为等离子体激励用来发挥作用，来在空间S内生成等离子体。此时的等离子体是电容耦合型等离子体(CCP：Capacitively Coupled Plasma)。
在基座126的上表面设置有用于通过静电吸附力来保持晶圆W的静电保持盘(chuck)131，在静电保持盘131的外周侧以包围晶圆W的周围的方式设置有边缘环132。边缘环132有时也被称为聚焦环。
另外，在基座126的内部例如形成有用于流通冷却水等制冷剂的流路133。流路133经由配管134而与未图示的冷却单元连接，从该冷却单元经由配管134向流路133内供给被进行温度调节后的制冷剂。
在基座126的内部设置有气体供给管135，该气体供给管135用于向静电保持盘131与晶圆W之间供给例如He气体等传热气体。气体供给管135贯穿静电保持盘131，气体供给管135内的空间同静电保持盘131与晶圆W之间的空间连通。并且，在基座126以能够相对于静电保持盘131的上表面突出和退回的方式设置有用于进行晶圆W的交接的多个升降销(未图示)。
在处理室104的侧壁104a设置有搬入搬出口140，该搬入搬出口140用于向处理室104内搬入晶圆W、从处理室104内搬出晶圆W，搬入搬出口140能够通过闸阀G进行开闭。通过将闸阀G控制为打开状态，能够经由搬入搬出口140进行晶圆W的搬入和搬出。另外，在基座支承部127的外侧壁与处理室104的侧壁104a之间设置有形成有大量贯通孔的环状的隔板141。
在处理室104的底壁形成有排气口142，在排气口142设置有排气机构143。排气机构143具有与排气口142连接的排气管144、通过调整排气管144的开度来控制处理室104内的压力的APC(Auto Pressure Controller：自动压力控制器)阀145、以及用于经由排气管144对处理室104内进行排气的真空泵146。在利用真空泵146对处理室104内进行排气并利用等离子体进行的蚀刻处理中，通过调整APC阀145的开度来使处理室104内维持为规定的真空度。
控制部20具有ROM(Read Only Memory：只读存储器)、RAM(Random AccessMemory：随机存取存储器)等存储器、以及CPU(Central Processing Unit：中央处理器)等处理器。控制部20内的处理器通过读出并执行控制部20内的存储器中保存的程序，来控制主体10的各部。在后文中叙述由控制部20进行的具体处理。
[高频电力的施加模式]
在此，使用图2和图3来说明本实施方式和ALE中的高频电力的施加模式与蚀刻之间的关系。此外，图3所示的ALE中的高频电力的施加模式是用于与本实施方式的高频电力的施加模式进行比较的模式。图2是示出本实施方式中的高频电力的施加模式与蚀刻之间的关系的一例的图。在图2中示出了施加模式200、与施加模式200的阶段1～3分别对应的示意图201、以及蚀刻量的曲线202。另外，在图2中，作为晶圆W上的被蚀刻膜203使用了硅膜，作为掩模204使用了氮化硅膜。此外，在图2中，工艺气体使用了规定流量的Cl2、O2及Ar的混合气体。
施加模式200是在各阶段1～3中变更第一高频电力(Bias)和第二高频电力(Source)的输出的模式。此外，在图2中，将阶段1～3表示为PhaseI～III。在阶段1中，例如将Bias设为30W、将Source设为100W来生成第一等离子体。在阶段2中，例如将Bias设为300W、将Source设为300W来生成第二等离子体。在阶段3中，例如将Bias和Source设为0W来停止生成等离子体。通过将施加模式200的阶段1～阶段3作为单位循环进行重复，能够将被蚀刻膜203(硅膜)蚀刻至所期望的深度。此外，施加模式200的单位循环是μs～ms的数量级。
阶段1是利用第一等离子体使Cl的离子、自由基(活性种)吸附于被蚀刻膜203的表面来进行改性的阶段。如示意图201所示，在阶段1中，在掩模204的开口部的被蚀刻膜203的表面形成吸附了Cl离子、自由基的改性区域205。阶段2是利用第二等离子体对形成于被蚀刻膜203的表面的改性区域205进行蚀刻的阶段。如示意图201所示，在阶段2中，对改性区域205进行蚀刻，并生成反应产物(副产物)206。反应产物206例如是SiOCl等。阶段3是停止生成等离子体并对在阶段2生成的反应产物206进行排气的阶段。如示意图201所示，在阶段3中，被从被蚀刻膜203分离出反应产物206并进行排气。此外，反应产物206的一部分作为沉积物附着于被蚀刻膜203、掩模204的凹部的侧壁。
曲线202表示阶段1～阶段3中的蚀刻量。在阶段1中，施加了30W的第一高频电力(Bias)，因此利用Cl离子、自由基进行些许蚀刻。在阶段2中，第一高频电力(Bias)变大并成为300W，因此Cl和O的离子、自由基等被吸引到晶圆W侧，改性区域205的蚀刻有进展。在定时207，改性区域205全部被蚀刻，此后对被蚀刻膜203进行直接蚀刻，因此蚀刻量的斜率变缓。在阶段3中，停止等离子体生成，因此蚀刻没有进展。像这样，在本实施方式中，通过重复施加模式200来进行被蚀刻膜203的蚀刻。
图3是示出ALE中的高频电力的施加模式与蚀刻之间的关系的一例的图。在图3中示出了施加模式210、与施加模式210的“步骤1、2”分别对应的示意图211、以及蚀刻量的曲线212。另外，在图3中，与图2同样地，作为晶圆213上的被蚀刻膜214使用了硅膜，作为掩模215使用了氮化硅膜。此外，在图3中，在“步骤1”和“步骤2”之间切换工艺气体，分别使用规定流量的Cl2与O2的混合气体、以及Ar气体。
施加模式210是通过在“步骤1”中供给第二高频电力(Source)、在“步骤2”中供给第一高频电力(Bias)来进行ALE的模式。此外，在图3中，将“步骤1、2”表示为“Step1、2”。在“步骤1”中，例如使Source的输出变大(高)并将Bias设为0W，来生成用于进行被蚀刻膜214的改性的等离子体。在“步骤2”中，例如使Bias的输出变小(低)并将Source设为0W，来生成用于对改性区域进行蚀刻的等离子体。通过将施加模式210的“步骤1、2”作为单位循环进行重复，能够将被蚀刻膜214(硅膜)蚀刻至所期望的深度。此外，由于在“步骤1、2”之间切换工艺气体，因此施加模式210的单位循环为几十秒～几分钟的数量级。也就是说，与本实施方式相比较，ALE中的蚀刻处理的时间变长。
“步骤1”是利用基于Source产生的等离子体使Cl和O的离子、自由基吸附于被蚀刻膜214的表面来进行改性的步骤。如示意图211所示，在“步骤1”中，Cl和O的离子、自由基等蚀刻剂216吸附在掩模215的开口部的被蚀刻膜214的表面以及掩模215的侧面。此时，通过蚀刻剂216使被蚀刻膜214的表面改性。“步骤2”是利用基于Bias产生的等离子体通过Ar离子对吸附于被蚀刻膜214的表面的蚀刻剂216进行蚀刻的步骤。
曲线212表示“步骤1、2”中的蚀刻量。在“步骤1”中，仅进行蚀刻剂216的吸附，因此不进行蚀刻。在“步骤2”中，Ar离子被吸引到晶圆W侧，并与所吸附的蚀刻剂216一起使被蚀刻膜214的蚀刻有进展。在定时217，当所吸附的蚀刻剂216消失时，蚀刻不会再有进展。像这样，在ALE中，通过重复施加模式210来进行被蚀刻膜214的蚀刻。
[反应机制]
接着，使用图4至图6来说明本实施方式中的施加模式200的阶段1、2中的反应机制。图4是示出高频电力与解离截面积之间的关系的一例的图。图4所示的曲线220表示Cl2气体和O2气体中的Source的电力与解离截面积之间的关系。如曲线220所示，在Source为100W的情况下、也就是施加模式200的阶段1的情况下，Cl2气体解离而成为自由基Cl*，但O2气体不解离。另一方面，在Source为300W的情况下、也就是说施加模式200的阶段2的情况下，Cl2气体和O2气体均解离而成为自由基Cl*和O*。在阶段2中，在Cl2气体解离而O2气体不解离的情况下，被蚀刻膜203的硅与掩模204的氮化硅膜之间无法获得选择比。另一方面，在O2气体大部分发生了解离的情况下，被蚀刻膜203的凹部会成为锥形。因此，在阶段2中，进行调整以使自由基O*的量不变多。另外，在施加模式200中，通过在阶段1和阶段2中改变高频电力，来改变各阶段中的自由基Cl*和O*的量，从而在改性与蚀刻之间进行切换。
图5是示意性地示出阶段1中的晶圆的状态的一例的图。如图5所示，在阶段1中，通过Bias将自由基Cl*吸引到晶圆W上的掩模204的开口部的被蚀刻膜203的表面。此时，在形成于被蚀刻膜203的凹部的底面221，Cl与Si结合，表面成为以卤素(Cl)封端，并形成SiCl的混合层(改性层)。也就是说，成为自限性的，以抑制卤素(Cl)以外的附着。
图6是示意性地示出阶段2中的晶圆的状态的一例的图。在阶段2中考虑同时进行图6的a)～图6的c)所示的反应。如图6的a)所示，在阶段2中，通过Bias将自由基Cl*和O*吸引到晶圆W的表面，但由于底面221的表面以Cl封端，因此能抑制O向底面221的附着，从而抑制底面221的表面的氧化。另外，如图6的b)所示，在阶段2中，通过Bias将作为蚀刻剂的离子、自由基吸引到晶圆W的表面来对底面221的表面进行蚀刻，并且作为反应产物生成SiCl。另外，如图6的c)所示，在阶段2中，所生成的SiCl与O*反应而成为SiOCl，并作为沉积物222附着于掩模204、被蚀刻膜203的凹部的侧壁。沉积物222由于保护凹部的侧壁，因此有助于提高选择比、改善弯曲，并且沉积物222由于难以附着于凹部的底面221附近，因此也有助于凹部的底面221的形状矩形化。
[蚀刻方法]
接着，说明本实施方式所涉及的蚀刻方法。图7是示出本实施方式中的蚀刻处理的一例的流程图。
在本实施方式所涉及的蚀刻方法中，控制部20使搬入搬出口140的闸阀G打开，将在被蚀刻膜203上形成有掩模204的晶圆W搬入到处理室104内并载置于基座126的静电保持盘131。通过向静电保持盘131施加直流电压，来将晶圆W保持于静电保持盘131。此后，控制部20通过使闸阀G关闭并控制排气机构143来从空间S排出气体，以使空间S的气氛成为规定的真空度。另外，控制部20通过控制未图示的温度调整模块来进行温度调整，以使晶圆W的温度成为规定的温度(步骤S1)。
接着，控制部20开始进行工艺气体的供给(步骤S2)。作为包含含有除氟以外的卤素的气体、含氧气体以及稀有气体的工艺气体，控制部20将Cl2、O2以及Ar的混合气体经由气体供给管124供给到处理室104。所供给的混合气体被填充到处理室104内的空间S。此外，含有除氟以外的卤素的气体也可以是HCl、HBr、HI等化合物。此外，在本实施方式中，使工艺气体的条件相同，直到蚀刻处理完成为止。
控制部20通过控制高频电源128和高频电源115，来向基座126供给偏压用的第一高频电力(偏压)，向天线113供给等离子体激励用的第二高频电力(源)。通过形成于空间S的感应电场，来产生混合气体的等离子体。也就是说，在空间S中，通过将利用在第一等离子体生成条件下生成的第一等离子体生成的卤素(Cl)的自由基供给到被蚀刻膜203的表面，来使被蚀刻膜203的表面改性。即，控制部20利用在第一等离子体生成条件下生成的工艺气体的第一等离子体对晶圆W进行等离子体处理(步骤S3)。晶圆W暴露在第一等离子体中，主要是被蚀刻膜203的凹部的底面221被改性。
控制部20通过控制高频电源128和高频电源115，来对基座126供给偏压用的第一高频电力(偏压)，并向天线113供给等离子体激励用的第二高频电力(源)。通过形成于空间S的感应电场，来产生混合气体的等离子体。也就是说，在空间S中，通过利用在第二等离子体生成条件下生成的第二等离子体生成的蚀刻剂来对被蚀刻膜203进行蚀刻，该第二等离子体生成条件是高频电力的条件及处理时间与第一等离子体生成条件中的高频电力的条件及处理时间不同、其它条件与第一等离子体生成条件相同的等离子体生成条件。即，控制部20利用在第二等离子体生成条件下生成的工艺气体的第二等离子体对晶圆W进行等离子体处理，该第二等离子体生成条件是高频电力的条件及处理时间与第一等离子体生成条件中的高频电力的条件及处理时间不同、其它条件与第一等离子体生成条件相同的等离子体生成条件(步骤S4)。使晶圆W暴露在第二等离子体中，并且通过偏压电位将作为蚀刻剂的离子、自由基吸引到晶圆W侧，来使未被掩模204覆盖的被蚀刻膜203的蚀刻有进展。此外，利用步骤S4的第二等离子体进行蚀刻的时间设为使通过步骤S3被改性后的改性区域205全部被蚀刻且被蚀刻膜203也被些许进行蚀刻的程度的时间。
控制部20判定通过步骤S3、步骤S4是否得到了规定的形状(步骤S5)。控制部20在判定为未得到规定的形状的情况下(步骤S5：“否”)，使处理返回步骤S3。另一方面，控制部20在判定为得到了规定的形状的情况下(步骤S5：“是”)，结束处理。此外，控制部20也可以在步骤S4与步骤S5之间包括与施加模式200的阶段3相对应的以下步骤：停止供给第一高频电力和第二高频电力，以使等离子体的生成停止规定时间。
控制部20在结束处理的情况下，停止供给工艺气体。另外，控制部20对静电保持盘131施加正负相反的直流电压来进行除电，并将晶圆W从静电保持盘131剥离。控制部20使闸阀G打开。经由搬入搬出口140从处理室104的空间S搬出晶圆W。像这样，在等离子体处理装置100中，能够进行比气体切换方式更快且能够兼顾选择比和矩形形状的改善的蚀刻。
[实验结果]
接下来，使用图8和图9来说明与被蚀刻膜203的凹部的底部的矩形形状有关的实验结果。图8是示出底部的形状部分的一例的图。图9是示出同高频电力与硅的凹陷(recess)及形状部分之间的关系有关的实验结果的一例的图。如图8所示，在被蚀刻膜203的底面221与凹部的侧壁之间形成有形状部分230。形状部分230的高度231越低，则被蚀刻膜203的凹部越接近矩形形状。
图9是将在使施加模式200的阶段1中的第一高频电力(Bias)和第二高频电力(Source)变化的情况下的、对被蚀刻膜203的凹部的蚀刻量(硅的凹陷)、以及形状部分230的高度231的影响总结为表240的图。此外，在表240中，在上半部分示出了使第二高频电力(Source)变化了的情况下，在下半部分示出了使第一高频电力(Bias)变化了的情况。另外，在图9中，将被蚀刻膜203的凹部的蚀刻量(硅的凹陷)表示为“Si recess”，将形状部分230的高度231表示为“Shape”。
首先，当观察上半部分的使第二高频电力(Source)变化了的情况时，即使使高频电力从100W变化到600W，凹部的蚀刻量的近似直线(y＝-0.0107x+71.017)的斜率也为-0.011，凹部的蚀刻量也为60nm左右，几乎未变化。因而，可知阶段1的第二高频电力(Source)即使为100W也能够供给充足的量的自由基。另一方面，形状部分230的高度231的近似直线(y＝0.0059x+4.3881)的斜率为0.006，但是由于高度231的变化的范围小，因此影响不大，高频电力越小，则高度231变得越小。也就是说，如用框241表示的那样，可知在第二高频电力(Source)为100W的情况下最接近矩形形状。
接着，当观察下半部分的使第一高频电力(Bias)变化了的情况时，即使使高频电力从30W变化到300W，凹部的蚀刻量的近似直线(y＝0.0564x+42.246)的斜率也为0.056，凹部的蚀刻量也为40～60nm左右，变化不大。因而，可知阶段1的第一高频电力(Bias)对凹部的蚀刻量几乎没有影响。另一方面，形状部分230的高度231的近似直线(y＝0.0088x+8.0988)的斜率为0.009，但是由于高度231的变化的范围小，因此影响大，高频电力越小，则高度231变得越小。也就是说，如用框242表示的那样，可知在第一高频电力(Bias)为30W的情况下最接近矩形形状。
像这样，根据表240的实验结果可知，阶段1的第二高频电力(Source)为100W就足够，即使将高频电力提高到100W以上，凹部的底部也会成为锥形。另外，可知阶段1的第一高频电力(Bias)越低则凹部的底部越接近矩形形状，因此可以为30W。因而，在图2所示的施加模式200的阶段1中，将第二高频电力(Source)设为100W，将第一高频电力(Bias)设为30W。
[变形例]
在上述的实施方式中，将第一等离子体和第二等离子体设为了电感耦合型等离子体(ICP)，但是不限于此。作为等离子体生成方法，也可以将第一等离子体和第二等离子体设为电容耦合型等离子体(CCP)。另外，关于高频电力的输出，也可以使第二等离子体生成条件中的高频电力的施加电力比第一等离子体生成条件中的高频电力的施加电力高。另外，关于高频电力的频率，也可以使第二等离子体生成条件中的高频电力的频率比第一等离子体生成条件中的高频电力的频率高。另外，也可以根据被蚀刻后的被蚀刻膜203的深度来调整第一等离子体生成条件和第二等离子体生成条件中的高频电力的条件及处理时间。
另外，在上述的实施方式中，对在被蚀刻膜203上形成有掩模204的晶圆W进行了蚀刻处理，但是不限于此。例如，也可以对形成有被氮化硅膜(SiN)包围的硅(Si)的晶圆进行对硅进行蚀刻的蚀刻处理。
另外，在上述的实施方式中，作为被蚀刻膜203列举了硅膜，但是不限于此。例如，被蚀刻膜203也可以是至少包含硅或锗的膜。另外，被蚀刻膜203也可以是硅、锗及硅锗中的任一方的单层膜或者两方以上的层叠膜。
另外，在上述的实施方式中，作为掩模204列举了氮化硅膜，但是不限于此。例如，关于掩模204，作为硅化合物也可以使用氧化硅(SiO2)、氮氧化硅(SiON)。
以上，根据本实施方式，控制部20执行工序a)，在工序a)中，向配置有载置台(基座126)的处理容器(腔室101、处理室104)供给工艺气体，该载置台(基座126)用于载置具有被蚀刻膜的被处理体(晶圆W)，该工艺气体包含含有除氟以外的卤素的气体和含有氧的气体。控制部20执行工序b)，在工序b)中，利用在第一等离子体生成条件下生成的工艺气体的第一等离子体对被处理体进行等离子体处理。控制部20执行工序c)，在工序c)中，利用在第二等离子体生成条件下生成的工艺气体的第二等离子体对被处理体进行等离子体处理，该第二等离子体生成条件是高频电力的条件及处理时间与第一等离子体生成条件中的高频电力的条件及处理时间不同、其它条件与第一等离子体生成条件相同的等离子体生成条件。控制部20执行工序d)，在工序d)中，重复进行工序b)和工序c)。其结果，能够进行比气体切换方式更快且能够兼顾选择比和矩形形状的改善的蚀刻。
另外，根据本实施方式，在工序b)中，向被蚀刻膜的表面供给利用第一等离子体生成的卤素的自由基。另外，在工序c)中，通过利用第二等离子体生成的蚀刻剂来对被蚀刻膜进行蚀刻。其结果，能够进行比气体切换方式更快且能够兼顾选择比和矩形形状的改善的蚀刻。
另外，根据本实施方式，第二等离子体生成条件是使被处理体上产生偏压电位的条件。其结果，能够对被蚀刻膜进行蚀刻。
另外，根据本实施方式，在工序b)中利用第一等离子体生成的氧的自由基的生成量比在工序c)中利用第二等离子体生成的氧的自由基的生成量少。其结果，能够抑制在被蚀刻膜的凹部处底面成为锥形。
另外，根据本实施方式，控制部20执行工序e)，在工序e)中，不生成等离子体。另外，在工序d)中，按工序b)、工序c)、工序e)的顺序重复进行工序b)、工序c)以及工序e)。其结果，能够将所生成的反应产物排出。
另外，根据本实施方式，在工序e)中导入的工艺气体的条件是与在工序b)和工序c)中导入的工艺气体的条件相同的条件。其结果，能够抑制由于工艺气体的切换引起的生产率的下降。
另外，根据本实施方式，被蚀刻膜是至少包含硅或锗的膜。其结果，能够兼顾选择比和矩形形状的改善地对这些膜进行蚀刻。
另外，根据本实施方式，被蚀刻膜是硅、锗及硅锗中的任一方的单层膜或者两方以上的层叠膜。其结果，能够兼顾选择比和矩形形状的改善地对这些膜进行蚀刻。
另外，根据本实施方式，被处理体在被蚀刻膜上还具有由硅化合物构成的掩模。另外，被蚀刻膜被通过掩模的开口部进行蚀刻。其结果，能够根据与掩模的开口部相应地兼顾选择比和矩形形状的改善地对被蚀刻膜进行蚀刻。
另外，根据本实施方式，被处理体具有由被蚀刻膜构成的第一区域以及由硅化合物构成的第二区域，第一区域被相对于第二区域选择性地进行蚀刻。其结果，能够兼顾选择比和矩形形状的改善地对第一区域进行蚀刻。
另外，根据本实施方式，硅化合物是氧化硅、氮化硅以及氮氧化硅中的至少一方。其结果，能够兼顾选择比和矩形形状的改善地对第一区域进行蚀刻。
另外，根据本实施方式，根据被蚀刻后的被蚀刻膜的深度来调整第一等离子体生成条件和第二等离子体生成条件中的高频电力的条件及处理时间。其结果，能够控制由反应产物(沉积物)构成的保护膜的范围。
另外，根据本实施方式，第二等离子体生成条件中的高频电力的施加电力比第一等离子体生成条件中的高频电力的施加电力高。其结果，能够重复进行改性(吸附)步骤和蚀刻步骤。
另外，根据本实施方式，第二等离子体生成条件中的高频电力的频率比第一等离子体生成条件中的高频电力的频率高。其结果，能够重复进行改性(吸附)步骤和蚀刻步骤。
另外，根据本实施方式，第一等离子体和第二等离子体是电感耦合型等离子体或电容耦合型等离子体。其结果，能够重复进行改性(吸附)步骤和蚀刻步骤。
应该认为本公开的实施方式在所有方面均为例示，而非限制性的。上述的实施方式也可以不脱离所附权利要求书及其主旨地以各种方式进行省略、置换、变更。
另外，在上述的实施方式中，作为等离子体源，列举电感耦合型等离子体(ICP)来进行了说明，但是不限于此。例如，作为等离子体源，也可以使用电容耦合型等离子体(CCP)、微波等离子体以及磁控等离子体等任意的等离子体源。
另外，在上述的实施方式中，作为被蚀刻膜列举了硅膜，但是不限于此。例如，也能够应用于将氧化硅膜、氮化硅膜等各种含硅膜等设为被蚀刻膜并且将与被蚀刻膜之间获得选择比且与被蚀刻膜不同的含硅膜设为掩模的蚀刻中。
附图标记说明
10：主体；20：控制部；100：等离子体处理装置；101：腔室；103：天线室；104：处理室；115、128：高频电源；120：气体供给机构；124：气体供给管；126：基座；131：静电保持盘；S：空间；W：晶圆。

Claims (16)

1.一种基板处理方法，是基板处理装置中的基板处理方法，所述基板处理方法包括以下工序：
工序a)，向配置有载置台的处理容器供给工艺气体，所述载置台用于载置具有被蚀刻膜的被处理体，所述工艺气体包含含有除氟以外的卤素的气体和含有氧的气体；
工序b)，利用在第一等离子体生成条件下生成的所述工艺气体的第一等离子体对所述被处理体进行等离子体处理；
工序c)，利用在第二等离子体生成条件下生成的所述工艺气体的第二等离子体对所述被处理体进行等离子体处理，所述第二等离子体生成条件是高频电力的条件及处理时间与所述第一等离子体生成条件中的高频电力的条件及处理时间不同、其它条件与所述第一等离子体生成条件相同的等离子体生成条件；以及
工序d)，重复进行所述工序b)和所述工序c)。
2.根据权利要求1所述的基板处理方法，其中，
在所述工序b)中，向所述被蚀刻膜的表面供给利用所述第一等离子体生成的所述卤素的自由基，
在所述工序c)中，通过利用所述第二等离子体生成的蚀刻剂来对所述被蚀刻膜进行蚀刻。
3.根据权利要求1或2所述的基板处理方法，其中，
所述第二等离子体生成条件是使所述被处理体上产生偏压电位的条件。
4.根据权利要求1～3中的任一项所述的基板处理方法，其中，
在所述工序b)中利用所述第一等离子体生成的所述氧的自由基的生成量比在所述工序c)中利用所述第二等离子体生成的所述氧的自由基的生成量少。
5.根据权利要求1～4中的任一项所述的基板处理方法，其中，
还包括工序e)，在所述工序e)中，不生成等离子体，
在所述工序d)中，按所述工序b)、所述工序c)、所述工序e)的顺序重复进行所述工序b)、所述工序c)以及所述工序e)。
6.根据权利要求5所述的基板处理方法，其中，
在所述工序e)中导入的所述工艺气体的条件是与在所述工序b)和所述工序c)中导入的所述工艺气体的条件相同的条件。
7.根据权利要求1～6中的任一项所述的基板处理方法，其中，
所述被蚀刻膜是至少包含硅或锗的膜。
8.根据权利要求7所述的基板处理方法，其中，
所述被蚀刻膜是硅、锗以及硅锗中的任一方的单层膜或者两方以上的层叠膜。
9.根据权利要求1～8中的任一项所述的基板处理方法，其中，
所述被处理体在所述被蚀刻膜上还具有由硅化合物构成的掩模，
所述被蚀刻膜被通过所述掩模的开口部进行蚀刻。
10.根据权利要求1～8中的任一项所述的基板处理方法，其中，
所述被处理体具有由被蚀刻膜构成的第一区域以及由硅化合物构成的第二区域，所述第一区域被相对于所述第二区域选择性地进行蚀刻。
11.根据权利要求9或10所述的基板处理方法，其中，
所述硅化合物是氧化硅、氮化硅以及氮氧化硅中的至少一方。
12.根据权利要求1～11中的任一项所述的基板处理方法，其中，
根据被蚀刻后的所述被蚀刻膜的深度来调整所述第一等离子体生成条件和所述第二等离子体生成条件中的高频电力的条件及处理时间。
13.根据权利要求1～12中的任一项所述的基板处理方法，其中，
所述第二等离子体生成条件中的高频电力的施加电力比所述第一等离子体生成条件中的高频电力的施加电力高。
14.根据权利要求1～12中的任一项所述的基板处理方法，其中，
所述第二等离子体生成条件中的高频电力的频率比所述第一等离子体生成条件中的高频电力的频率高。
15.根据权利要求1～14中的任一项所述的基板处理方法，其中，
所述第一等离子体和所述第二等离子体是电感耦合型等离子体或电容耦合型等离子体。
16.一种基板处理装置，具备：
处理容器；
载置台，其配置于所述处理容器内，用于载置具有被蚀刻膜的被处理体；以及
控制部，
其中，所述控制部构成为进行以下控制：
a)控制所述基板处理装置，以向所述处理容器供给工艺气体，所述工艺气体包含含有除氟以外的卤素的气体和含有氧的气体；
b)控制所述基板处理装置，以利用在第一等离子体生成条件下生成的所述工艺气体的第一等离子体对所述被处理体进行等离子体处理；
c)控制所述基板处理装置，以利用在第二等离子体生成条件下生成的所述工艺气体的第二等离子体对所述被处理体进行等离子体处理，所述第二等离子体生成条件是高频电力的条件及处理时间与所述第一等离子体生成条件中的高频电力的条件及处理时间不同、其它条件与所述第一等离子体生成条件相同的等离子体生成条件；以及
d)控制所述基板处理装置，以重复进行所述b)和所述c)。
CN202280019970.9A 2021-03-15 2022-03-03 基板处理方法和基板处理装置 Pending CN116997996A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-041001 2021-03-15
JP2021041001A JP2022140924A (ja) 2021-03-15 2021-03-15 基板処理方法および基板処理装置
PCT/JP2022/009066 WO2022196369A1 (ja) 2021-03-15 2022-03-03 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
CN116997996A true CN116997996A (zh) 2023-11-03

Family

ID=83322307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280019970.9A Pending CN116997996A (zh) 2021-03-15 2022-03-03 基板处理方法和基板处理装置

Country Status (6)

Country Link
US (1) US20230420225A1 (zh)
JP (1) JP2022140924A (zh)
KR (1) KR20230156092A (zh)
CN (1) CN116997996A (zh)
TW (1) TW202301463A (zh)
WO (1) WO2022196369A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091321A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 表面処理方法および装置
JP2010080846A (ja) 2008-09-29 2010-04-08 Tokyo Electron Ltd ドライエッチング方法
JP5607881B2 (ja) * 2008-12-26 2014-10-15 東京エレクトロン株式会社 基板処理方法
JP2012142495A (ja) * 2011-01-05 2012-07-26 Ulvac Japan Ltd プラズマエッチング方法及びプラズマエッチング装置
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
JP2013235912A (ja) 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
KR20140013201A (ko) * 2012-07-20 2014-02-05 삼성전자주식회사 반도체 소자의 제조 방법
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level

Also Published As

Publication number Publication date
KR20230156092A (ko) 2023-11-13
US20230420225A1 (en) 2023-12-28
JP2022140924A (ja) 2022-09-29
WO2022196369A1 (ja) 2022-09-22
TW202301463A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US11380551B2 (en) Method of processing target object
KR20190026589A (ko) 에칭 방법
KR102223704B1 (ko) 저 k 유전체 필름들 및 다른 유전체 필름들을 식각하기 위한 프로세스 챔버
KR102617192B1 (ko) 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
US11594422B2 (en) Film etching method for etching film
US11462412B2 (en) Etching method
US11133192B2 (en) Workpiece processing method
US20210025060A1 (en) Apparatus for processing substrate
CN114512398A (zh) 基板处理方法和基板处理系统
CN110391140B (zh) 蚀刻方法和等离子体处理装置
US20210327719A1 (en) Method for processing workpiece
CN115881531A (zh) 蚀刻方法和蚀刻装置
CN116997996A (zh) 基板处理方法和基板处理装置
KR20210146792A (ko) 보잉을 억제하기 위한 보호 측벽층을 형성하는 방법 및 장치
JP2022067033A (ja) 基板処理方法および基板処理装置
CN112420508A (zh) 蚀刻方法及基板处理装置
EP4231785A1 (en) Substrate processing method and substrate processing device
JP7573501B2 (ja) 基板上の保護膜の膜厚を制御する方法及び装置
CN112786442A (zh) 等离子体处理方法及等离子体处理装置
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
CN113471047A (zh) 边缘环及等离子体处理装置
CN117276067A (zh) 蚀刻方法和等离子体处理装置
CN117790360A (zh) 衬底处理装置、衬底处理方法以及制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination