CN117790360A - 衬底处理装置、衬底处理方法以及制造半导体器件的方法 - Google Patents

衬底处理装置、衬底处理方法以及制造半导体器件的方法 Download PDF

Info

Publication number
CN117790360A
CN117790360A CN202311149424.XA CN202311149424A CN117790360A CN 117790360 A CN117790360 A CN 117790360A CN 202311149424 A CN202311149424 A CN 202311149424A CN 117790360 A CN117790360 A CN 117790360A
Authority
CN
China
Prior art keywords
etchant
substrate
gas
preliminary
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311149424.XA
Other languages
English (en)
Inventor
李雨林
徐明材
郑印惠
姜姓佶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117790360A publication Critical patent/CN117790360A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

提供了衬底处理装置、衬底处理方法以及制造半导体器件的方法。衬底处理方法包括：提供工艺气体；通过等离子体点火从工艺气体中生成包括第一蚀刻剂和第二蚀刻剂的初步蚀刻剂；通过控制初步蚀刻剂的成分比来生成工艺蚀刻剂；以及用工艺蚀刻剂执行衬底的选择性蚀刻。

Description

衬底处理装置、衬底处理方法以及制造半导体器件的方法
相关申请的交叉引用
本申请要求2022年9月28日在韩国知识产权局递交的韩国专利申请No.10-2022-0123550的优先权，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及衬底处理装置、衬底处理方法以及制造半导体器件的方法，并且更具体地，涉及使用等离子体的衬底处理装置、使用等离子体的衬底处理方法以及使用等离子体的制造半导体器件的方法。
背景技术
半导体器件可以通过用于制造半导体器件的各种工艺(诸如蚀刻、沉积、灰化和冲洗)来形成。能够用等离子体加速任何所需化学反应(例如沉积或蚀刻)的等离子体工艺已被广泛使用。
随着制造半导体器件的工艺的进步，正在研究有效控制蚀刻选择性并且由此通过蚀刻实现期望图案的方法。例如，在形成多桥沟道的工艺中广泛用作牺牲膜材料的硅锗(SiGe)需要具有比硅(Si)更高的蚀刻选择性。然而，取决于每个工艺的目的(诸如控制蚀刻速度)，可能需要相对低的蚀刻选择性，并且相对较小的关键尺寸的工艺变化可能需要以各种方式来控制蚀刻选择性。
发明内容
本公开的方面提供一种使用能够动态控制蚀刻选择性的衬底处理方法来制造半导体器件的方法。
本公开的方面还提供一种能够动态控制蚀刻选择性的衬底处理方法。
本公开的方面还提供一种能够动态控制蚀刻选择性的衬底处理装置。
然而，本公开的方面不限于本文所阐述的那些。通过参照下面给出的本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更加清楚。
根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：将衬底装载到衬底处理装置中；以及用衬底处理装置处理衬底，其中，处理衬底包括：提供工艺气体；通过等离子体点火从工艺气体中生成包括第一蚀刻剂和第二蚀刻剂的初步蚀刻剂；通过控制初步蚀刻剂的成分比来生成工艺蚀刻剂；以及用工艺蚀刻剂处理衬底。
根据本公开的一个方面，提供了一种衬底处理方法，包括：提供工艺气体；通过等离子体点火从工艺气体中生成包括第一蚀刻剂和第二蚀刻剂的初步蚀刻剂；通过控制初步蚀刻剂的成分比来生成工艺蚀刻剂；以及用工艺蚀刻剂执行衬底的选择性蚀刻。
根据本公开的一个方面，提供了一种衬底处理方法，包括：提供含氟(F)气体；通过等离子体点火从含F气体中生成包括第一F自由基的初步蚀刻剂；在处理腔室中提供包括预定材料的虚设衬底；将初步蚀刻剂提供到虚设衬底上；将衬底装载到处理腔室中；通过在处理腔室中提供第二F自由基，生成具有预定的F自由基与F2的比率的工艺蚀刻剂；用工艺蚀刻剂处理衬底；以及从处理腔室中卸载衬底。
根据本公开的一个方面，提供了一种衬底处理装置，包括：腔室主体；衬底支撑部，在腔室主体中；气体供应器，将工艺气体供应到腔室主体中；等离子体生成器，从工艺气体中生成等离子体；以及喷头，将由等离子体生成的第一蚀刻剂和第二蚀刻剂供应到衬底上，其中，将第一蚀刻剂与第二蚀刻剂的比率控制为预定值以生成工艺蚀刻剂，并且用工艺蚀刻剂来处理衬底。
应当注意，本公开的效果不限于上述那些，并且本公开的其他效果将从以下描述中显而易见。
附图说明
通过参照附图详细描述本公开的示例实施例，本公开的以上和其他方面和特征将变得更清楚，在附图中：
图1是示出了根据本公开的一些实施例的衬底处理装置的概念图。
图2是根据本公开的一些实施例的衬底处理方法的流程图。
图3是示出了根据本公开的一些实施例的衬底处理方法的流程图。图4和图5示出了图3的衬底处理方法的中间步骤。图6是示出了F*/F2随处理腔室100的表面条件的变化的曲线图。
图7是示出了根据本公开的一些实施例的衬底处理方法的流程图。图8和图9示出了衬底处理方法的中间步骤。图10是示出了F*/F2随虚设衬底的类型的变化的曲线图。
图11是示出了根据本公开的一些实施例的衬底处理方法的流程图。
图12和图13示出了根据本公开的一些实施例的衬底处理装置。
图14是示出了根据本公开的一些实施例的制造半导体器件的方法的流程图。
图15至图22示出了根据本公开的一些实施例的制造半导体器件的方法的中间步骤。
具体实施方式
下面将参照图1描述根据本公开的一些实施例的衬底处理装置。
图1是示出了根据本公开的一些实施例的衬底处理装置的概念图。
参照图1，衬底处理装置可以包括处理腔室100、第一气体供应器112、第二气体供应器114、第一泵170、第二泵180和气体分析器190。
处理腔室100可以提供在其中通过等离子体工艺处理衬底W的空间。作为在处理腔室100中要被执行工艺的对象的衬底W可以包括晶片和/或晶片上的至少一层材料膜。衬底W所经历的工艺可以包括多种工艺，诸如蚀刻、沉积、灰化和冲洗，但本公开不限于此。在一些实施例中，蚀刻和冲洗可以例如在处理腔室100中原位(in-situ)执行。
第一气体供应器112可以将第一工艺气体G1提供到处理腔室100中。第一工艺气体G1可以是用于生成等离子体P的源气体。在一些实施例中，第一工艺气体G1可以包括含氟(F)气体。例如，第一工艺气体G1可以包括NF3、SiF6、CF4和HF中的至少一种，但本公开不限于此。在一些实施例中，第一工艺气体G1还可以包括诸如氦(He)的惰性气体。
第二气体供应器114可以将第二工艺气体G2供应到处理腔室100中。第二工艺气体G2可以是被混合以形成蚀刻剂E的源气体。在一些实施例中，第二工艺气体G2可以包括F2气体。在一些实施例中，第二工艺气体G2可以包括含氢(H)气体。例如，第二工艺气体G2可以包括NH3，但本公开不限于此。在其他实施例中，可以不设置第二气体供应器114。
处理腔室100可以包括用于处理等离子体工艺的各种区域。在一些实施例中，处理腔室100可以包括用于均匀地供应第一工艺气体G1的气体供应区域GSR、用于从第一工艺气体G1中生成等离子体P的等离子体生成区域PGR、用于混合等离子体P和第二工艺气体G2的气体混合区域GMR、以及用于布置和处理衬底W的处理区域PR。
在一些实施例中，处理腔室100可以包括腔室主体110、衬底支撑部120、聚焦环125、衬层130、气体供应板140、上电极板152、下电极板154和喷头160。
腔室主体110可以提供用于处理衬底W的内部空间，并且可以将衬底处理装置的内部空间与外部分离。腔室主体110可以是能够精确控制压力和温度的洁净室设备。腔室主体110可以具有各种形状，诸如圆柱形、椭圆柱形或多棱柱形，但本公开不限于此。腔室主体110例如可以包括诸如铝(Al)的金属材料，但本公开不限于此。腔室主体110可以保持接地以阻挡在等离子体工艺期间可能产生的外部噪声。
衬底支撑部120可以设置在腔室主体110中。衬底W可以安装在衬底支撑部120上，因此可以由衬底支撑部120支撑。衬底支撑部120可以包括例如静电卡盘(ESC)，但本公开不限于此。
聚焦环125可以设置在衬底支撑部120上。聚焦环125可以是在衬底支撑部120上围绕衬底W的环的形式。聚焦环125可以将衬底W固定在衬底支撑部120上。此外，聚焦环125可以通过将蚀刻剂E(或等离子体P)聚焦到衬底W的表面上来提高等离子体工艺的效率。聚焦环125可以包括例如Si，但本公开不限于此。
衬层130可以设置在腔室主体110中。衬层130可以限定处理区域PR，在该处理区域PR中处理衬底W。例如，衬层130可以从衬底支撑部120的下部延伸，因此可以围绕衬底支撑部120的侧表面并且限定处理区域PR的底表面和侧表面。衬层130可以保护腔室主体110，并且可以通过覆盖从腔室主体110突出的金属结构来防止可能由电弧引起的金属污染。衬层130可以包括诸如Al的金属材料或陶瓷材料，但本公开不限于此。
气体供应板140可以设置在上电极板152上方。气体供应板140和上电极板152可以在其间限定气体供应区域GSR。气体供应板140可以将由第一气体供应器112提供的第一工艺气体G1提供到气体供应区域GSR。例如，气体供应板140可以包括多个第一孔140H。第一工艺气体G1可以通过第一孔140H提供到气体供应区域GSR。
上电极板152可以设置在下电极板154上方。上电极板152和下电极板154可以在其间限定等离子体生成区域PGR。上电极板152可以将从气体供应区域GSR提供的第一工艺气体G1提供到等离子体生成区域PGR。例如，上电极板152可以包括多个第二孔152H。第一工艺气体G1可以通过第二孔152H提供到等离子体生成区域PGR。
为了在等离子体生成区域PGR中生成等离子体P，可以设置等离子体生成器。在一些实施例中，上电极板152可以被设置为等离子体生成器的上电极，并且下电极板154可以被设置为等离子体生成器的下电极。例如，电源单元153可以连接到上电极板152，使得射频(RF)功率可以施加到上电极板152，并且下电极板154可以接地。绝缘环156可以介于上电极板152与下电极板154之间，并且可以将上电极板152和下电极板154电隔离。当第一工艺气体G1被供应到等离子体生成区域PGR时，RF功率可以被施加到上电极板152，使得可以在等离子体生成区域PGR中生成等离子体P。
在一些实施例中，从第一工艺气体G1中生成的等离子体P可以包括自由基。例如，在第一工艺气体G1包括含F气体的情况下，等离子体P可以包括F自由基。
在一些实施例中，从第一工艺气体G1中生成的等离子体P还可以包括诸如离子、电子或紫外光的成分。这些成分中的至少一种可以在蚀刻工艺、沉积工艺和/或冲洗工艺中使用。特别地，自由基是电中性的并且因此可以在冲洗工艺或各向同性蚀刻工艺中使用。备选地，自由基可以用于干扰或抑制沉积工艺期间特定成分的沉积。离子具有电极性，因此可以在各向异性蚀刻工艺中使用。
图1示出了通过电容耦合等离子体(CCP)方法生成等离子体P，但本公开不限于此。或者，在一些实施例中，可以通过感应耦合等离子体(ICP)方法或者通过CCP方法和ICP方法的组合来生成等离子体P。
下电极板154可以设置在喷头160上方。下电极板154和喷头160可以在其间限定气体混合区域GMR。下电极板154可以将在等离子体生成区域PGR中生成的等离子体P提供到气体混合区域GMR。例如，下电极板154可以包括多个第三孔154H。由等离子体生成区域PGR生成的等离子体P可以通过第三孔154H提供到气体混合区域GMR。在一些实施例中，提供到气体混合区域GMR的等离子体P可以生成用于处理衬底W的蚀刻剂E。
在一些实施例中，由等离子体生成区域PGR生成的等离子体P可以在基于自由基的等离子体工艺中使用。例如，下电极板154可以选择性地使来自等离子体P的自由基通过。以这种方式，从第一工艺气体G1中生成的自由基可以被提供到气体混合区域GMR并且可以生成包括自由基的蚀刻剂E。等离子体P的其他成分(例如离子、电子或UV光)不能穿过下电极板154，而是可以被下电极板154阻挡。
第二气体供应器114可以将第二工艺气体G2提供到气体混合区域GMR。在一些实施例中，第二工艺气体G2可以在气体混合区域GRM中与自由基混合，因此可以形成蚀刻剂E。
喷头160可以设置在衬底支撑部120上方。喷头160可以与衬层130一起限定处理区域PR。例如，衬层130可以限定处理区域PR的底表面和侧表面，并且喷头160可以限定处理区域PR的顶表面。喷头160可以将蚀刻剂E(或等离子体P)从气体混合区域GMR提供到处理区域PR。例如，喷头160可以包括多个第四孔160H。蚀刻剂E(或等离子体P)可以通过第四孔160H提供到处理区域PR。
气体供应板140、上电极板152、下电极板154和喷头160可以具有各种形状，诸如圆板形状、椭圆板形状或多边形板形状，但本公开不限于此。气体供应板140、上电极板152、下电极板154和喷头160可以包括抗等离子体的材料，诸如金属材料或陶瓷材料，但本公开不限于此。
在一些实施例中，处理腔室100的表面的至少一部分可以涂覆有抗等离子体的材料膜。例如，聚焦环125的表面可以涂覆有第一涂覆膜125C，衬层130的表面可以涂覆有第二涂覆膜130C，并且喷头160的表面可以涂覆有第三涂覆膜160C。第一涂覆膜125C、第二涂覆膜130C和第三涂覆膜160C可以包括Y2O3、YOF、YF3、Ni、Al2O3、AlOF、AlN、Al、石英(SiO2)、ZrO2和陶瓷中的至少一种，但本公开不限于此。第一涂覆膜125C、第二涂覆膜130C和第三涂覆膜160C可以包括相同的材料或不同的材料。
第一泵170和第二泵180可以连接到腔室主体110。第一泵170和第二泵180可以由与其连接的阀门控制，因此可以控制处理腔室100内部的压力。
在一些实施例中，第一泵170可以包括干泵。与油扩散泵不同，干泵可以不包含用于密封和润滑的油以维持处理腔室100内的真空。干泵可以提供约10-2mbar的真空压力，并且具有真空清洁度高的优点。干泵可以是例如爪泵、多级罗茨泵、罗茨爪组合泵、涡旋泵、螺杆泵、隔膜泵和分子拖曳泵中的一种，但本公开不限于此。
在一些实施例中，第二泵180可以包括涡轮分子泵(TMP)。TMP是一种类似于涡轮泵的真空泵，可以确保并维持真空。TMP可以包括例如快速旋转的风扇转子。TMP可以通过用风扇转子控制气体分子动量的大小和方向来提供高真空压力。在一些实施例中，第二泵180可以设置在处理腔室100与第一泵170之间。
气体分析器190可以连接到腔室主体110。气体分析器190可以分析腔室主体110中的任何气体。例如，气体分析器190可以连接到处理区域PR以测量和分析在处理区域PR中生成的任何气体。例如，气体分析器190可以测量第一蚀刻剂与第二蚀刻剂的比率。
在一些实施例中，气体分析器190可以包括残余气体分析器(RGA)。RGA可以是基于质谱法测量真空系统中任何残留气体的设备，并且可以实时监测真空系统中的气体量或任何化学反应。在一些实施例中，气体分析器190可以设置在处理腔室100与第一泵170之间。在这种情况下，可以改善通过气体分析器190的气体的流动。
下面将参照图1至图11描述根据本公开的一些实施例的衬底处理方法。图3至图11示出了使用基于F自由基的蚀刻剂的等离子体工艺，但本公开所属领域的普通技术人员将理解，本公开的技术概念也适用于使用其他蚀刻剂的等离子体工艺。
图2是根据本公开的一些实施例的衬底处理方法的流程图。
参照图1和图2，提供工艺气体(S10)。
例如，第一工艺气体G1可以由气体供应器112提供到处理腔室100中。在一些实施例中，工艺气体可以包括含F气体。例如，工艺气体可以包括NF3、SiF6、CF4和HF中的至少一种，但本公开不限于此。在一些实施例中，工艺气体还可以包括惰性气体，诸如He。
此后，通过等离子体点火从工艺气体中生成初步蚀刻剂(S20)。
例如，当第一工艺气体G1被提供到等离子体生成区域PGR时，RF功率可以被施加到上电极板152，使得可以生成等离子体P。等离子体P可以被提供到气体混合区域GMR，因此可以生成初步蚀刻剂。在一些实施例中，初步蚀刻剂可以包括自由基。例如，在工艺气体包括含F气体的情况下，初步蚀刻剂可以包括F自由基。
初步蚀刻剂可以包括不同类型的蚀刻剂。例如，初步蚀刻剂可以包括相对于蚀刻目标(例如，衬底W)具有不同蚀刻选择性的第一蚀刻剂和第二蚀刻剂。例如，在工艺气体包括含F气体的情况下，第一蚀刻剂可以包括F自由基(“F*”)，并且第二蚀刻剂可以包括F2。第二蚀刻剂的F2可以是F2气体或F2自由基(“F2*”)。第二蚀刻剂的F2可以通过结合例如F自由基形成，或者可以由第二气体供应器114提供作为第二工艺气体G2。
此后，通过控制初步蚀刻剂的成分比来生成工艺蚀刻剂(S30)。
例如，可以将第一蚀刻剂与第二蚀刻剂的比率控制为预定值以生成工艺蚀刻剂。由于第一蚀刻剂和第二蚀刻剂相对于蚀刻目标具有不同的选择性，因此工艺蚀刻剂可以具有根据第一蚀刻剂与第二蚀刻剂的比率而控制的蚀刻选择性。稍后将参照图3至图9描述如何控制第一蚀刻剂与第二蚀刻剂的比率。
此后，用工艺蚀刻剂处理衬底W(S40)。
例如，可以在处理区域PR中用工艺蚀刻剂来蚀刻衬底W。由于工艺蚀刻剂具有根据第一蚀刻剂与第二蚀刻剂的比率而控制的蚀刻选择性，因此可以对各种膜类型执行选择性蚀刻工艺。
图3是示出了根据本公开的一些实施例的衬底处理方法的流程图。图4和图5示出了图3的衬底处理方法的中间步骤。图6是示出了F*/F2随处理腔室100的表面条件的变化的曲线图。
参照图1至图6，S30包括使用处理腔室100的表面条件。
具体地，提供含F气体(S110)。
例如，含F气体可以由第一气体供应器112提供到处理腔室100作为第一工艺气体G1。含F气体可以包括例如NF3、SiF6、CF4和HF中的至少一种。在一些实施例中，含F气体还可以包括惰性气体，诸如He。
此后，从含F气体中生成包括第一F自由基的等离子体P(S120)。
例如，当含F气体被提供到等离子体生成区域PGR时，RF功率可以被施加到上电极板152，由此可以生成包括第一F自由基的等离子体P。
此后，将第一F自由基提供到处理腔室100的表面上(S130)。
例如，可以将包括第一F自由基的等离子体P提供到气体混合区域GMR和/或处理区域PR。由此，可以生成包括作为第一蚀刻剂的F自由基(“F*”)和作为第二蚀刻剂的F2的初步蚀刻剂。第二蚀刻剂的F2可以通过例如F自由基的组合生成，或者可以由第二气体供应器114提供作为第二工艺气体G2。
第一F自由基中的一些可以被吸附到处理腔室100的表面上(例如，聚焦环125的表面、衬层130的表面和/或喷头160的表面上)。例如，参照图4，第一F自由基中的至少一些(“11”)可以被吸附到喷头160的表面(和/或第三涂覆膜160C的表面)上。
在一些实施例中，在将第一F自由基提供到处理腔室100的表面上之后，可以使用第一泵170和/或第二泵180来执行泵送。由于泵送，可以控制处理腔室100内部的压力，并且可以释放未吸附在处理腔室100的表面上的成分(例如，F*和/或F2)。
在一些实施例中，S110、S120和S130可以并入原位冲洗工艺中并作为原位冲洗工艺来执行，该原位冲洗工艺在对衬底W的蚀刻工艺之前执行。
此后，将衬底W装载到处理腔室100中(S140)。
衬底W可以安装在衬底支撑部100上并且可以设置在处理区域PR中。在一些实施例中，衬底W可以包括不同的材料膜。例如，衬底W可以包括一个或多个包含Si的第一材料膜和/或一个或多个包含SiGe的第二材料膜。
此后，通过在处理腔室100中提供第二F自由基来生成第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)被控制的工艺蚀刻剂(S150)。
第二F自由基可以以与第一F自由基类似的方式生成。例如，在将衬底W装载到处理腔室100中之后，可以通过第一气体供应器112将含F气体提供到处理腔室100中作为第一工艺气体Gl。当含F气体被提供到等离子体生成区域PGR时，RF功率可以被提供到上电极板152，由此可以生成包括第二F自由基的等离子体P。
参照图5，当在处理腔室100中提供第二F自由基时，至少一些第二F自由基12(“F*”)可以与吸附在处理腔室100的表面上的第一F自由基11(“F*”)重新结合，从而生成F220(“F2”)。这里，F220可以是F2气体(“F2(g)”)或F2自由基(“F2*”)。
F2的生成速率(或F自由基(“F*”)的结合速率)可以根据处理腔室100的表面条件来控制。这里，处理腔室100的表面条件可以指处理腔室100的表面材料、以及处理腔室100的表面上的涂覆膜(例如，第一涂覆膜125C、第二涂覆膜130C、第三涂覆膜160C)的有无及其种类。以这种方式，可以生成第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)被控制的工艺蚀刻剂。
图6示出了实验示例1至5的第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)的变化。
[表1]
第一涂覆膜 第二涂覆膜
实验示例1 - -
实验示例2 Ni -
实验示例3 Y2O3 -
实验示例4 Ni Ni
实验示例5 Y2O3 Y2O3
参见表1和图6，与不使用涂覆膜的情况(即，实验示例1)相比，使用涂覆膜的情况(即，实验示例2至5)具有更大的第一蚀刻剂与第二蚀刻剂的比率。另外，与使用Y2O3作为涂覆膜的情况(即，实验示例3和5)相比，使用Ni作为涂覆膜的情况(即，实验示例2和4)具有更大的第一蚀刻剂与第二蚀刻剂的比率。
此后，再次参照图3，用工艺蚀刻剂处理衬底W(S160)。
例如，可以在处理区域PR中用工艺蚀刻剂来蚀刻衬底W。如上所述，由于工艺蚀刻剂具有根据F*/F2而控制的蚀刻选择性，因此可以对各种膜类型执行选择性蚀刻工艺。
此后，从处理腔室100中卸载衬底W(S170)。此后，可以重复执行S110、S120、S130、S140、S150、S160和S170，以对另一衬底W执行等离子体工艺。以这种方式，可以提供能够动态控制蚀刻选择性的衬底处理方法。
图7是示出了根据本公开的一些实施例的衬底处理方法的流程图。图8和图9示出了衬底处理方法的中间步骤。图10是示出了F*/F2随虚设衬底的类型的变化的曲线图。
参照图1、图2以及图7至图10，S30包括使用虚设衬底。
具体地，提供含F气体(S210)。
例如，含F气体可以由第一气体供应器112提供到处理腔室100中作为第一工艺气体G1。含F气体可以包括NF3、SiF6、CF4和HF中的至少一种。在一些实施例中，含F气体还可以包括惰性气体，诸如He。
此后，从含F气体中生成包括F自由基(F*)的等离子体P(S220)。
例如，当含F气体被提供到等离子体生成区域PGR时，RF功率可以被施加到上电极板152，由此可以生成包括F自由基的等离子体P。
此后，从等离子体P中生成初步蚀刻剂(S230)。
例如，可以将包括F自由基的等离子体P提供到气体混合区域GMR和/或处理区域PR。由此，可以生成包括作为第一蚀刻剂的F自由基和作为第二蚀刻剂的F2的初步蚀刻剂。第二蚀刻剂的F2可以通过例如F自由基的结合生成，或者可以由第二气体供应器114提供作为第二工艺气体G2。
此后，生成第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)被控制的工艺蚀刻剂(S240)。
例如，虚设衬底可以被装载在处理腔室100中作为衬底W。虚设衬底可以包括预定材料。虚设衬底可以包括晶片和/或晶片上的至少一层材料膜。例如，虚设衬底可以是Si衬底或SiGe衬底，但本公开不限于此。
当将初步蚀刻剂提供到虚设衬底上时，可以根据暴露于初步蚀刻剂的虚设衬底的材料来控制初步蚀刻剂的成分比。
例如，参照图8，可以将包括F自由基(“F*”)和F2的初步蚀刻剂提供到包括Si的虚设衬底DW上。由于F自由基相对于Si的反应性比F2更强，因此初步蚀刻剂的F自由基可以被虚设衬底DW选择性地消耗。由此，可以生成具有减小的第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)的工艺蚀刻剂。
在另一示例中，参照图9，可以将包括F自由基(“F*”)和F2的初步蚀刻剂提供到包括SiGe的虚设衬底DW上。由于F2相对于SiGe的反应性比F自由基更强，因此初步蚀刻剂的F2可以被虚设衬底DW选择性地消耗。由此，可以生成具有增加的第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)的工艺蚀刻剂。
图10示出了实验示例6至8的第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)的变化。
[表2]
虚设衬底
实验示例6 SiGe晶片
实验示例7 SiO2晶片
实验示例8 Si晶片
参照表2和图10，使用SiO2晶片的实验示例7比使用SiGe晶片的实验示例6具有更低的第一蚀刻剂与第二蚀刻剂的比率，并且使用Si晶片的实验示例8比使用SiO2晶片的实验示例7具有更低的第一蚀刻剂与第二蚀刻剂的比率。
在一些实施例中，S210、S220、S230和S240可以并入虚设工艺中并且作为虚设工艺来执行，在装载衬底W之前为了工艺稳定性而执行该虚设工艺。
此后，将衬底W装载到处理腔室100中(S250)。
作为在处理腔室100中要被执行工艺的对象的衬底W可以包括晶片和/或晶片上的至少一层材料膜。衬底W可以安装在衬底支撑部120上并且可以设置在处理区域PR中。在一些实施例中，衬底W可以包括不同的材料膜。例如，衬底W可以包括一个或多个包含Si的第一材料膜和/或一个或多个包含SiGe的第二材料膜。
在一些实施例中，可以在装载衬底W之前从处理腔室100中卸载虚设衬底。
此后，用工艺蚀刻剂处理衬底W(S260)。
例如，可以在处理区域PR中用工艺蚀刻剂来蚀刻衬底W。如上所述，由于工艺蚀刻剂具有根据第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)而被控制的蚀刻选择性，因此可以对各种膜类型执行选择性蚀刻工艺。
此后，从处理腔室100中卸载衬底W(S270)。此后，可以重复执行S210、S220、S230、S240、S250、S260和S270，以对另一衬底W执行等离子体工艺。以这种方式，可以提供能够动态控制蚀刻选择性的衬底处理方法。
图11是示出了根据本公开的一些实施例的衬底处理方法的流程图。为了方便起见，下面将主要关注与图1至图10的实施例的差异来描述图11的实施例。
参照图11，该衬底处理方法包括：提供含F气体(310)；从含F气体中生成包括第一F自由基的等离子体P(320)；从等离子体P中生成初步蚀刻剂(S330)；将初步蚀刻剂提供到处理腔室100中的虚设衬底上(S340)；将衬底W装载到处理腔室100中(S350)；通过在处理腔室100中提供第二F自由基来生成第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)被控制的工艺蚀刻剂(S360)；用工艺蚀刻剂处理衬底W(S370)；以及从处理腔室100中卸载衬底W(S380)。
如上面参照图3至图6已经提到的，当将初步蚀刻剂提供到处理腔室100中的虚设衬底上时(S340)，至少一些第一F自由基可以被吸附到处理腔室100的表面(例如，聚焦环125的表面、衬层130的表面和/或喷头160的表面)上。另外，如上面参照图7至图10已经提到的，可以根据暴露于初步蚀刻剂的虚设衬底的类型来控制初步蚀刻剂的成分比。
此后，如上面参照图3至图6已经提到的，当第二F自由基被提供在处理腔室100中时(S360)，至少一些第二F自由基可以与吸附在处理腔室100的表面上的第一F自由基重新结合，从而生成F2(图5的“20”)。以这种方式，可以生成第一蚀刻剂与第二蚀刻剂的比率(即，F*/F2)被控制的工艺蚀刻剂。
当从处理腔室100中卸载衬底W时(S370)，可以重复执行S310、S320、S330、S340、S350、S360和S370，以对另一衬底W执行等离子体工艺。以此方式，可以提供能够动态地控制蚀刻选择性的衬底处理方法。
图12和图13示出了根据本公开的一些实施例的衬底处理装置。为了方便起见，下文将主要关注与图1至图11的实施例的差异来描述图12和图13的实施例。
参照图12，衬底处理装置还包括第一温度控制器135和155。
例如，第一温度控制器135可以设置在衬层130中。第一温度控制器135可以是沿衬层130的顶部延伸的环的形式，但本公开不限于此。第一温度控制器135可以与喷头160相邻地设置。例如，第一温度控制器135可以在喷头160的侧壁上。因此，第一温度控制器135可以控制喷头160的温度。在一些实施例中，第一温度控制器135可以将喷头160均匀地维持在预定温度。例如，第一温度控制器135可以将喷头160的温度控制在约50℃至约200℃的范围内。
例如，第二温度控制器155可以设置在下电极板154中。第二温度控制器155可以是沿下电极板154的外围表面延伸的环的形式，但本公开不限于此。在一些实施例中，第二温度控制器155可以控制下电极板154的温度。在一些实施例中，第二温度控制器155可以将下电极板154均匀地维持在预定温度。例如，第二温度控制器155可以将下电极板154的温度控制在约50℃至约200℃的范围内。
第一温度控制器135和第二温度控制器155可以是加热器，但本公开不限于此。
由于处理腔室100的表面上的F自由基(“F*”)的重新结合速率而导致的F2的生成速率可以根据温度而变化。例如，在处理腔室100的表面涂覆有Ni的情况下，F2的生成速率可以在约90℃至约110℃的温度下达到其最大值。衬底处理装置可以通过使用第一温度控制器135和第二温度控制器155来有效地控制蚀刻选择性。
参照图13，衬底处理装置包括气体供应器210和远程等离子体源(RPS)生成器220。
气体供应器210可以将第一工艺气体G1供应到RPS生成器220。第一工艺气体G1可以是用于生成等离子体P的源气体。在一些实施例中，第一工艺气体G1可以包括含F气体。例如，第一工艺气体G1可以包括NF3、SiF6、CF4和HF中的至少一种，但本公开不限于此。在一些实施例中，第一工艺气体G1还可以包括诸如He的惰性气体。
RPS生成器220可以将在处理腔室100外部生成的RPS提供到处理腔室100。例如，RPS生成器220可以从气体供应器210接收第一工艺气体G1，可以将第一工艺气体G1转变成等离子体，并且可以将生成的等离子体提供到处理腔室100。
下面将参照图1至图22描述根据本公开的一些实施例的制造半导体器件的方法。图15至图22示出了制造包括多桥沟道的多桥沟道场效应晶体管的方法，但本领域普通技术人员将理解，本公开的技术构思也适用于各种其他半导体器件。
图14是示出了根据本公开的一些实施例的制造半导体器件的方法的流程图。为了方便起见，下面将主要关注与图1至图13的实施例的差异来描述图14的实施例。
参照图14，将衬底W装载到衬底处理装置中(S1100)。
衬底W可以包括例如Si。或者，衬底W可以包括诸如锗(Ge)的半导体元素或诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物半导体。在一些实施例中，衬底W可以包括导电区域，诸如掺杂有杂质的阱。衬底W可以具有作为有源表面的第一表面以及与第一表面相反并且作为无源表面的第二表面。衬底W可以设置在衬底支撑部120上，使得第二表面可以面向衬底支撑部120。
衬底W可以是已经经过一系列工艺的晶片。这些工艺的示例可以包括：i)用于形成氧化膜的氧化工艺；ii)光刻工艺，包括旋涂、曝光和显影步骤；iii)薄膜沉积工艺；iv)干法或湿法蚀刻工艺；和/或v)金属布线工艺。
氧化工艺是在800℃至1200℃的高温下通过使氧气或水蒸气与Si衬底表面发生化学反应而形成薄而均匀的氧化硅膜的工艺。氧化工艺可以包括干法氧化工艺或湿法氧化工艺。干法氧化工艺可以通过引起与氧气的反应来形成氧化物膜，并且湿法氧化工艺可以通过引起与氧气和水蒸气的反应来形成氧化物膜。
在一些实施例中，可以通过氧化工艺在衬底W上形成绝缘体上硅(SoI)结构。衬底W可以包括掩埋氧化物层。在一些实施例中，衬底W可以具有各种隔离结构，诸如浅沟槽隔离(STI)结构。
光刻工艺是通过曝光将用光刻掩模预先形成的电路图案转印到衬底W上的工艺。光刻工艺可以按照旋涂、曝光和显影步骤的顺序执行。
薄膜沉积工艺可以是例如原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、物理气相沉积(PVD)、反应脉冲激光沉积、分子束外延、以及直流(DC)磁控溅射中的一种。
干法蚀刻工艺可以是例如反应离子蚀刻(RIE)、深RIE(DRIE)、离子束蚀刻(IBE)和氩(Ar)铣削中的一种。备选地，干法蚀刻工艺可以是原子层蚀刻(ALE)。湿法蚀刻工艺可以是使用Cl2、HCl、CHF3、CH2F2、CH3F、H2、BCl3、SiCl4、Br2、HBr、NF3、CF4、C2F6、C4F8、SF6、O2、SO2和COS中的至少一种作为蚀刻剂气体的蚀刻工艺。
金属布线工艺可以是形成导电布线(或金属布线)的工艺，该导电布线(或金属布线)用来实现用于待形成的半导体器件的操作的电路图案。传输用于操作半导体器件的接地、电源和信号的路径可以通过金属布线工艺形成。这里，金属布线可以包括金(Au)、铂(Pt)、银(Ag)、Al和/或钨(W)。
在一些实施例中，还可以在半导体器件的制造期间执行平坦化工艺(例如，化学机械抛光(CMP))、离子注入工艺等。
衬底W可以通过包括复杂的洁净室传送系统在内的传送设备来传送。传送设备可以包括传送器系统等。传送设备可以将衬底W装载到衬底处理装置中。在一些实施例中，传送设备可以将衬底W装载到与衬底处理装置相邻的装载端口中，然后可以通过单独的机械臂将衬底W从装载端口装载到衬底处理装置中。
此后，处理衬底W(S1200)。
可以通过上面参照图1至图13描述的任何一种衬底处理方法来执行衬底W的处理。
此后，将衬底W从衬底处理装置中卸载(S1300)。
此后，执行后续工艺(S1400)。
例如，可以将衬底W放入用于执行后续工艺的设备中。后续工艺可以包括上面已经描述的氧化工艺、光刻工艺、薄膜沉积工艺、干法或湿法蚀刻工艺、和/或金属布线工艺，还可以包括电管芯分类(EDS)工艺、封装工艺和封装测试工艺。
EDS工艺可以指向形成在衬底W上的半导体器件施加电信号并且基于响应于所施加的电信号从半导体器件输出的信号来确定半导体器件是否有错误的工艺。
封装工艺可以包括晶片背面研磨工艺、晶片锯切工艺、管芯附着工艺、布线接合工艺、模制工艺、标记工艺、焊球安装工艺、个体化工艺等。
封装测试工艺可以包括装配测试、DC测试、老化测试、监控老化测试、后老化测试、最终测试等。
图15至图22示出了根据本公开的一些实施例的制造半导体器件的方法的中间步骤。为方便起见，下文将主要关注与图1至图14的实施例的差异来描述图15至图22的实施例。
参照图15，在衬底300上形成多个片状图案，即第一片状图案311至第四片状图案314。
例如，可以在衬底300上形成交替堆叠的第一材料膜和第二材料膜。此后，可以在第一材料膜和第二材料膜上形成沿第一方向延伸的第一掩模图案400。此后，可以执行通过使用第一掩模图案400作为蚀刻掩模对第一材料膜和第二材料膜进行图案化的图案化工艺。图案化的第一材料膜可以形成多个牺牲图案410，并且图案化的第二材料膜可以形成与牺牲图案410交替堆叠的多个片状图案，即第一片状图案311至第四片状图案314。
第一片状图案311至第四片状图案314和牺牲图案410相对于上面参照图1至图13描述的工艺蚀刻剂可以具有不同的蚀刻选择性。例如，第一片状图案311至第四片状图案314可以包括Si，并且牺牲图案410可以包括SiGe。
在一些实施例中，在第一材料膜和第二材料膜的图案化期间，可以蚀刻衬底300的一部分，从而可以形成鳍形图案310F。此后，可以在衬底300上形成场绝缘膜305。场绝缘膜305可以覆盖鳍形图案310F的侧表面的至少一部分。
参照图16，在衬底300上形成虚设栅极结构(420和430)和栅极间隔物340。
虚设栅极结构(420和430)可以形成在衬底300和场绝缘膜305上。虚设栅极结构(420和430)可以与第一片状图案311至第四片状图案314和牺牲图案410交叉。例如，虚设栅极结构(420和430)可以沿与第一方向不同的第二方向延伸。第一片状图案311至第四片状图案314和牺牲图案410可以沿第一方向延伸以穿透虚设栅极结构(420和430)。
在一些实施例中，虚设栅极结构(420和430)可以包括顺序堆叠在衬底300和场绝缘膜305上的虚设栅极介电膜420和虚设栅电极430。例如，可以在衬底300和场绝缘膜305上形成顺序堆叠的介电膜和电极膜。此后，可以在电极膜上形成沿第二方向延伸的第二掩模图案450。此后，可以执行通过使用第二掩模图案450作为蚀刻掩模来将介电膜和电极膜图案化的图案化工艺。图案化的介电膜可以形成虚设栅极介电膜420，并且图案化的电极膜可以形成虚设栅电极430。
虚设栅极结构(420和430)可以具有与第一片状图案311至第四片状图案314和牺牲图案410不同的蚀刻选择性。例如，虚设栅电极430可以包括多晶硅。
栅极间隔物340可以形成在衬底300和场绝缘膜305上。栅极间隔物340可以沿虚设栅极结构(420和430)的侧表面延伸。
参照图17，可以对第一片状图案311至第四片状图案314和牺牲图案410执行第一凹陷工艺。
当执行第一凹陷工艺时，可以去除在虚设栅极结构(420和430)外侧上的第一片状图案311至第四片状图案314的部分和牺牲图案410的部分。由此，可以形成凹陷310r，并且可以形成包括第一片状图案311至第四片状图案314的有源图案310。在形成凹陷310r期间，可以去除鳍形图案310F的上部。
参照图18，内部间隔物345可以形成在有源图案310之间的虚设栅电极430的侧表面上。
例如，可以对由凹陷310r暴露的牺牲图案410执行第二凹陷工艺。当执行第二凹陷工艺时，由凹陷310r暴露的每个牺牲图案410的侧表面可以凹陷。此后，可以形成内部间隔物345以替换牺牲图案410的凹陷部分。
在其他实施例中，可以不设置内部间隔物345。
参照图19，在虚设栅极结构(420和430)的侧表面上形成源/漏区360。
源/漏区360可以填充图18的凹陷310r。例如，可以使用鳍形图案310F和有源图案310作为种子层通过外延生长方法来形成源/漏区360。以这种方式，可以形成连接到有源图案310的源/漏区360。
参照图19和图20，去除虚设栅极结构(420和430)。
例如，可以在衬底300和场绝缘膜305上形成层间绝缘膜390。层间绝缘膜390可以形成为填充栅极间隔物340的外侧表面上的空间。此后，可以执行暴露虚设栅极结构(420和430)的平坦化工艺。平坦化工艺可以包括例如CMP艺，但本公开不限于此。此后，可以去除由层间绝缘膜390和栅极间隔物340暴露的虚设栅极结构(420和430)。
如上所述，由于虚设栅极结构(420和430)具有与第一片状图案311至第四片状图案314和牺牲图案410不同的蚀刻选择性，因此可以选择性地去除虚设栅极结构(420和430)。当虚设栅极结构(420和430)被去除时，可以暴露设置在栅极间隔物340内部的有源图案310和牺牲图案410。
参照图20和图21，去除牺牲图案410。
可以通过上面参照图1至图13描述的衬底处理方法之一来执行牺牲图案410的去除。可以相对于有源图案310选择性地去除牺牲图案410。当牺牲图案410被去除时，彼此间隔开的有源图案310可以保留在衬底300上方。
参照图22，形成栅极介电膜320和栅电极330。
栅极介电膜320和栅电极330可以堆叠在有源图案310上。栅电极330可以填充有源图案310之间的间隙。以这种方式，可以形成穿透栅电极330的有源图案310。
在一些实施例中，栅电极330可以包括功函数控制膜332和填充导电膜334，填充导电膜334填充由功函数控制膜332形成的空间。功函数控制膜332和填充导电膜334可以顺序堆叠在每个有源图案310上。功函数控制膜332可以包括例如TiN、TaN、TiC、TaC、TiON、TiAlC、TiAlN及其组合中的至少一种，但本公开不限于此。填充导电膜334可以包括例如W或Al，但本公开不限于此。
在一些实施例中，可以在栅电极330上形成栅极封盖图案350。栅极封盖图案350可以覆盖栅电极330的顶表面。栅极间隔物340的顶表面被示出为设置在与栅极封盖图案350的顶表面相同的平面上，但本公开不限于此。备选地，栅极封盖图案350可以形成为覆盖栅极间隔物340的顶表面。
尽管已经参照本公开的示例实施例具体示出并描述了本公开，但本领域普通技术人员将理解，在不脱离如由所附的权利要求所限定的本公开的精神和范围的前提下，可以进行形式和细节的各种改变。

Claims (20)

1.一种制造半导体器件的方法，包括：
将衬底装载到衬底处理装置中；以及
用所述衬底处理装置处理所述衬底，
其中，处理所述衬底包括：
提供工艺气体；
通过等离子体点火从所述工艺气体中生成包括第一蚀刻剂和第二蚀刻剂的初步蚀刻剂；
通过控制所述初步蚀刻剂的成分比来生成工艺蚀刻剂；以及
用所述工艺蚀刻剂处理所述衬底。
2.根据权利要求1所述的方法，其中，所述工艺气体包括含氟F气体，
其中，所述第一蚀刻剂包括F自由基，并且
其中，所述第二蚀刻剂包括F2。
3.根据权利要求2所述的方法，其中，所述衬底包括第一材料膜和第二材料膜，所述第一材料膜包括硅Si，所述第二材料膜包括硅锗SiGe，并且
其中，用所述工艺蚀刻剂处理所述衬底包括相对于所述第一材料膜执行所述第二材料膜的选择性蚀刻。
4.根据权利要求3所述的方法，其中，所述第一材料膜和所述第二材料膜交替堆叠。
5.根据权利要求1所述的方法，其中，控制所述初步蚀刻剂的所述成分比包括：
将所述初步蚀刻剂提供到处理腔室的表面上；以及
使用所述处理腔室的表面条件控制所述第一蚀刻剂与所述第二蚀刻剂的比率。
6.根据权利要求5所述的方法，其中，所述处理腔室包括涂覆在所述处理腔室的所述表面上的涂覆膜，并且
其中，根据所述涂覆膜来控制所述初步蚀刻剂的所述成分比。
7.根据权利要求1所述的方法，其中，控制所述初步蚀刻剂的所述成分比包括：
将所述初步蚀刻剂提供到包括预定材料的虚设衬底上；以及
考虑对所述虚设衬底的反应性来控制所述第一蚀刻剂与所述第二蚀刻剂的比率。
8.一种衬底处理方法，包括：
提供工艺气体；
通过等离子体点火从所述工艺气体中生成包括第一蚀刻剂和第二蚀刻剂的初步蚀刻剂；
通过控制所述初步蚀刻剂的成分比来生成工艺蚀刻剂；以及
用所述工艺蚀刻剂执行衬底的选择性蚀刻。
9.根据权利要求8所述的衬底处理方法，其中，所述工艺气体包括含氟F气体，
其中，所述第一蚀刻剂包括F自由基，并且
其中，所述第二蚀刻剂包括F2。
10.根据权利要求9所述的衬底处理方法，其中，所述衬底的选择性蚀刻包括相对于硅Si选择性地蚀刻硅锗SiGe。
11.根据权利要求9所述的衬底处理方法，其中，控制所述初步蚀刻剂的所述成分比包括：
将第一F自由基提供到具有预定表面条件的处理腔室的表面上；
将所述衬底装载到所述处理腔室中；以及
将第二F自由基提供到所述处理腔室的所述表面上。
12.根据权利要求11所述的衬底处理方法，其中，所述处理腔室包括涂覆在所述处理腔室的所述表面上的涂覆膜，并且
其中，所述涂覆膜包括Y2O3、YOF、YF3、Ni、Al2O3、AlOF、AlN、Al、石英SiO2、ZrO2和陶瓷中的至少一种。
13.根据权利要求8所述的衬底处理方法，其中，控制所述初步蚀刻剂的所述成分比包括：
在处理腔室中提供包括预定材料的虚设衬底；以及
将所述初步蚀刻剂提供到所述虚设衬底上。
14.根据权利要求13所述的衬底处理方法，其中，所述工艺气体包括含F气体，
其中，所述第一蚀刻剂包括F自由基，
其中，所述第二蚀刻剂包括F2，并且
其中，所述虚设衬底包括Si晶片、SiO2晶片和SiGe晶片中的一种。
15.根据权利要求13所述的衬底处理方法，还包括在控制所述初步蚀刻剂的所述成分比之后将所述衬底装载到所述处理腔室中。
16.一种衬底处理方法，包括：
提供含氟F气体；
通过等离子体点火从所述含F气体中生成包括第一F自由基的初步蚀刻剂；
在处理腔室中提供包括预定材料的虚设衬底；
将所述初步蚀刻剂提供到所述虚设衬底上；
将所述衬底装载到所述处理腔室中；
通过在所述处理腔室中提供第二F自由基，生成具有预定的F自由基与F2的比率的工艺蚀刻剂；
用所述工艺蚀刻剂处理所述衬底；以及
从所述处理腔室中卸载所述衬底。
17.根据权利要求16所述的衬底处理方法，其中，所述含F气体包括NF3、SiF6、CF4和HF中的至少一种。
18.根据权利要求16所述的衬底处理方法，其中，所述处理腔室包括涂覆在所述处理腔室的表面上的涂覆膜，
其中，所述涂覆膜包括Y2O3、YOF、YF3、Ni、Al2O3、AlOF、AlN、Al、石英SiO2、ZrO2和陶瓷中的至少一种。
19.根据权利要求16所述的衬底处理方法，其中，所述衬底包括第一材料膜和第二材料膜，所述第一材料膜包括硅Si，所述第二材料膜包括硅锗SiGe，并且
其中，用所述工艺蚀刻剂处理所述衬底包括相对于所述第一材料膜执行所述第二材料膜的选择性蚀刻。
20.根据权利要求19所述的衬底处理方法，其中，所述虚设衬底包括Si晶片、SiO2晶片和SiGe晶片中的一种。
CN202311149424.XA 2022-09-28 2023-09-06 衬底处理装置、衬底处理方法以及制造半导体器件的方法 Pending CN117790360A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220123550A KR20240044141A (ko) 2022-09-28 2022-09-28 기판 처리 장치, 기판 처리 방법 및 반도체 소자의 제조 방법
KR10-2022-0123550 2022-09-28

Publications (1)

Publication Number Publication Date
CN117790360A true CN117790360A (zh) 2024-03-29

Family

ID=90359733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311149424.XA Pending CN117790360A (zh) 2022-09-28 2023-09-06 衬底处理装置、衬底处理方法以及制造半导体器件的方法

Country Status (3)

Country Link
US (1) US20240105457A1 (zh)
KR (1) KR20240044141A (zh)
CN (1) CN117790360A (zh)

Also Published As

Publication number Publication date
US20240105457A1 (en) 2024-03-28
KR20240044141A (ko) 2024-04-04

Similar Documents

Publication Publication Date Title
JP7250857B2 (ja) 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
KR102652921B1 (ko) GaN 및 다른 III-V 족 재료들의 원자층 에칭
KR102627546B1 (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US9570317B2 (en) Microelectronic method for etching a layer
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
KR102434563B1 (ko) 처리 방법
US9640385B2 (en) Gate electrode material residual removal process
TWI773850B (zh) 用於形成鰭式場效電晶體的單電漿室中之原子層沉積及蝕刻
KR20210158862A (ko) 인-시튜 원자층 증착 프로세스
JP2015057854A (ja) プラズマ処理方法
JP6169666B2 (ja) プラズマ処理方法
JP3950446B2 (ja) 異方性エッチング方法
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
US20240105457A1 (en) Substrate processing apparatus, substrate processing method, and method of fabricating semiconductor device
US20240120213A1 (en) Substrate processing apparatus, substrate processing method and method of fabricating semiconductor device
KR20240049131A (ko) 기판 처리 장치, 기판 처리 방법 및 반도체 소자의 제조 방법
US11990348B2 (en) Wafer processing apparatus and wafer processing method using the same
US20240112887A1 (en) In-Situ Adsorbate Formation for Plasma Etch Process
US20240112888A1 (en) In-Situ Adsorbate Formation for Dielectric Etch
CN116997996A (zh) 基板处理方法和基板处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication