CN116997215A - 显示面板及显示装置 - Google Patents

Abstract

本申请提供的一种显示面板及显示装置，本申请通过在衬底基板位于透光显示区在第二方向上至少一侧的第二显示区内设置多条补偿走线，以通过这些补偿走线与第二显示区内的第一像素电路及第二像素电路进行耦合的方式，使第二显示区内设置有补偿走线的位置处的耦合环境与第一显示区内设置有导电线的位置处的耦合环境相近似，解决第一显示区和第二显示区显示差异问题，有效改善了第一显示区和第二显示区的显示不均的缺陷，提升了显示画质。

Description

显示面板及显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着OLED(Organic Light-Emitting Diode)行业快速，用户对于极致画面的追求，全面屏技术应运而生。而全面屏的设计必然需要考虑前置摄像区域的显示效果，相关技术会在前置摄像区域所在的屏下摄像区(FDC区，Full Display with Camera)及旁边设置多条ITO(氧化铟锡)走线的方式提升前置摄像区域内的透光效果。

但是，由于在FDC区及旁边增加了多条ITO走线，这些ITO走线增加了与下层像素电路走线的耦合现象，导致FDC区域显示不均缺陷(Mura)非常严重。

发明内容

有鉴于此，本申请提出一种显示面板及显示装置，以解决或部分解决上述问题。

基于上述目的，本申请提供了一种显示面板，所述显示面板包括显示区和围绕所述显示区的周边区，所述显示区包括透光显示区，以及沿第一方向位于所述透光显示区至少一侧的第一显示区和沿第二方向位于所述透光显示区至少一侧的第二显示区，所述第一方向和所述第二方向交叉，所述透光显示区的光透过率大于所述显示区的光透过率；所述显示面板还包括：

衬底基板；

多个第一发光元件和多个第一像素电路，位于所述衬底基板的一侧且位于所述第一显示区和所述第二显示区，所述多个第一像素电路被配置为驱动所述多个第一发光元件发光，且所述多个第一像素电路在所述衬底基板的正投影与所述多个第一发光元件在所述衬底基板的正投影至少部分交叠；

多个第二像素电路，位于所述衬底基板的所述一侧，且位于所述第一显示区；

多个第二发光元件，位于所述衬底基板的所述一侧，且位于所述透光显示区，所述多个第二像素电路被配置为驱动所述多个第二发光元件发光；

多条导电线，位于所述衬底基板的所述一侧且位于所述第一显示区，所述多条导电线连接所述多个第二像素电路和所述多个第二发光元件；

多条补偿走线，位于所述衬底基板的所述一侧且位于所述第二显示区，所述多条补偿走线在所述衬底基板的正投影与所述多个第一像素电路在所述衬底基板的正投影交叠。

在一些实施方式中，所述多条补偿走线在所述第一方向上的长度沿远离所述透光显示区的所述第二方向依次递减。

在一些实施方式中，所述多条补偿走线中相邻所述补偿走线之间的长度差相等。

在一些实施方式中，所述多条补偿走线在所述第一方向上的长度相同。

在一些实施方式中，所述显示面板包括位于所述第一像素电路和所述第二像素电路远离所述衬底基板一侧的至少一层平坦层；

所述多条补偿走线位于所述至少一层平坦层远离所述衬底基板的一侧；

所述第一发光元件和所述第二发光元件位于所述多条补偿走线远离所述衬底基板的一侧。

在一些实施方式中，所述至少一层平坦层的数量为三层，所述三层平坦层包括第一平坦层，第二平坦层和第三平坦层，所述第一平坦层、所述第二平坦层和所述第三平坦层沿远离所述衬底基板的方向层叠设置；

所述多条补偿走线分别位于所述第一平坦层远离所述衬底基板的一侧，所述第二平坦层远离所述衬底基板的一侧和所述第三平坦层远离所述衬底基板的一侧。

在一些实施方式中，其中，位于所述第一平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影、位于所述第二平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影和位于所述第三平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影距离所述透光显示区的最短距离依次减小；或

位于所述第一平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影、位于所述第二平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影和位于所述第三平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影距离所述透光显示区的最短距离依次增大。

在一些实施方式中，位于所述第一平坦层远离所述衬底基板一侧的补偿走线、位于所述第二平坦层远离所述衬底基板一侧的补偿走线和位于所述第三平坦层远离所述衬底基板一侧的补偿走线的数量相同。

在一些实施方式中，设置于相同所述平坦层的远离所述衬底基板一侧的所述补偿走线在所述第一方向上的长度相同；

设置于不同所述平坦层的远离所述衬底基板一侧的所述补偿走线在所述第一方向上的长度沿远离所述透光显示区的所述第二方向依次递减。

在一些实施方式中，所述多条补偿走线中的相邻两条补偿走线的间距沿远离所述透光显示区的所述第二方向逐渐增大。

在一些实施方式中，所述多条补偿走线中的每条所述补偿走线包括多条线段走线，同一条所述补偿走线中的任意相邻两段所述线段走线之间的间距相同。

在一些实施方式中，所述多条补偿走线在所述衬底基板的正投影位于所述多个第一发光元件在所述衬底基板的正投影之间；或

所述多条补偿走线在所述衬底基板的正投影与所述多个第一发光元件在所述衬底基板的正投影交叠。

在一些实施方式中，所述多条补偿走线在所述第一方向上平行设置。

在一些实施方式中，所述补偿走线为透明氧化铟锡。

在一些实施方式中，所述第一显示区沿所述第一方向位于所述透光显示区的两侧，所述第二显示区沿所述第二方向位于所述透光显示区的两侧；

所述多条补偿走线位于所述透光显示区的两侧的所述第二显示区。

在一些实施方式中，位于所述透光显示区的任一侧所述第二显示区中的所述补偿走线，在所述第一方向上的长度沿远离所述透光显示区的所述第二方向依次递减。

在一些实施方式中，所述多条导电线位于所述透光显示区的两侧的所述第一显示区。

在一些实施方式中，所述透光显示区沿所述第一方向具有对称轴，沿所述第二方向分别位于所述透光显示区两侧的所述多条补偿走线相对所述对称轴对称设置。

基于同一构思，本申请还提供了一种显示装置，包括：包括如上任一项所述的显示面板。

在一些实施方式中，所述显示装置还包括：位于所述显示面板的非显示面一侧的传感器，所述传感器在所述显示面板的正投影与所述显示面板的透光显示区在所述显示面板的正投影存在交叠。

从上面所述可以看出，本申请提供的一种显示面板及显示装置，通过在衬底基板位于透光显示区在第二方向上至少一侧的第二显示区内设置多条补偿走线，以通过这些补偿走线与第二显示区内的第一像素电路及第二像素电路进行耦合的方式，使第二显示区内设置有补偿走线的位置处的耦合环境与第一显示区内设置有导电线的位置处的耦合环境相近似，解决第一显示区和第二显示区显示差异问题，有效改善了第一显示区和第二显示区的显示不均的缺陷，提升了显示画质。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的相关技术中显示面板的结构示意图；

图2为本申请实施例提供的相关技术中显示面板的局部结构示意图；

图3为本申请实施例提供的相关技术中显示面板的像素电路排列的示意图；

图4为本申请实施例提供的相关技术中显示面板的FDC区域出现显示不均缺陷的示意图；

图5A为本申请实施例提供的第一种示例性显示面板的透光显示区位于第一位置的局部结构示意图；

图5B为本申请实施例提供的第一种示例性显示面板的透光显示区位于第二位置的局部结构示意图；

图5C为本申请实施例提供的第一种示例性显示面板的透光显示区位于第二位置的局部具体结构示意图；

图6A为本申请实施例提供的第二种示例性显示面板的局部结构示意图；

图6B为本申请实施例提供的第二种示例性显示面板的局部具体结构示意图；

图7A为本申请实施例提供的第三种示例性显示面板的局部结构示意图；

图7B为本申请实施例提供的第三种示例性显示面板的局部具体结构示意图；

图8为本申请实施例提供的示例性显示面板的局部截面结构示意图；

图9A为本申请实施例提供的第四种示例性显示面板的局部结构示意图；

图9B为图9A沿剖面线H的局部截面结构示意图；

图10A为本申请实施例提供的第五种示例性显示面板的局部结构示意图；

图10B为图10A沿剖面线H的局部截面结构示意图；

图11A为本申请实施例提供的第六种示例性显示面板的局部结构示意图；

图11B为本申请实施例提供的第六种示例性显示面板的局部具体结构示意图；

图12A为本申请实施例提供的第七种示例性显示面板的局部结构示意图；

图12B为本申请实施例提供的第七种示例性显示面板的局部具体结构示意图；

图13为本申请实施例提供的示例性显示面板的导电走线在发光层的投影的局部结构示意图；

图14A为本申请实施例提供的第八种示例性显示面板的局部结构示意图；

图14B为本申请实施例提供的第八种示例性显示面板的局部具体结构示意图；

图14C为图14A沿剖面线H的局部截面结构示意图；

图15为本申请实施例提供的像素电路的等效电路示意图；

图16为图15提供的像素电路的工作时序示意图；

图17A为本申请实施例提供的透光显示区110的电路结构层中形成半导体层后的显示面板的俯视结构示意图；

图17B为本申请实施例提供的透光显示区110的电路结构层中形成第一栅金属层后的显示面板的俯视结构示意图；

图17C为本申请实施例提供的透光显示区110的电路结构层中形成第二栅金属层后的显示面板的俯视结构示意图；

图17D为本申请实施例提供的透光显示区110的电路结构层中形成第三绝缘层后的显示面板的俯视结构示意图；

图17E为本申请实施例提供的透光显示区110的电路结构层中形成第一源漏金属层后的显示面板的俯视结构示意图；

图18为本申请实施例提供的显示装置的结构示意图。

具体实施方式

为使本说明书的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本说明书进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件、物件或者方法步骤涵盖出现在该词后面列举的元件、物件或者方法步骤及其等同，而不排除其他元件、物件或者方法步骤。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在相关技术中，OLED(Organic Light-Emitting Diode)显示屏是利用有机电自发光二极管制成的显示屏，由于具备自发光有机电激发光二极管，不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异之特性。随着用户对画面要求的提高，全面屏技术应运而生。相应的屏下摄像技术及屏下摄像区域的透光显示成为了全面屏技术的核心技术。

如图1所示，显示面板100包括显示区AA及围绕显示区AA的周边区BB，在显示区AA内可以包含透光显示区110(即FDC区)，在显示区AA内透光显示区110沿第一方向X的至少一侧为第一显示区120，而沿第二方向Y的至少一侧为第二显示区130。其中第一显示区120和第二显示区130至少部分围绕透光显示区110(即FDC区)，而第二显示区130则为显示区AA内除去第一显示区120和透光显示区110以外的显示区。如图1所示，以矩形显示面板，且透光显示区110在显示区AA中上部为例。第一显示区120及第二显示区130沿显示面板100横向延伸，并且第二显示区130被第一显示区120在显示面板100纵向方向上分割为上下两个部分。之后，在第一显示区120内通过搭载多层、多条的导电线(ITO走线)101，实现透光显示区110内的透光显示。

如图2所示，示出了部分透光显示区110、第一显示区120及第二显示区130的像素电路及发光元件的示意图，其中包括设置于衬底基板140的，位于第一显示区120的第一发光元件102及用于在透光显示区110的第二发光元件103，由于发光元件需要通过像素电路进行控制，进而第一发光元件102通过第一像素电路104驱动，第二发光元件103通过第二像素电路105驱动。如图2所示，透光显示区110只存在第二发光元件103，而其对应的第二像素电路105被设置于第一显示区120中，进而通过导电线(例如：ITO走线)101连接第二发光元件103与第二像素电路105，从而在第一显示区120中设置了多条导电线101。其中，每个像素电路通过连接元件CE0与发光组件相连。一条导电线101通过像素单元的像素电路所在的区域以分别连接该像素单元两侧的第二像素电路105和第二发光元件103。例如，像素单元的像素电路所在的区域与多条通过该区域的导电线101交叠。如图2所示，一个第一像素电路104最多与两条导电线101交叠为例，在其他的实施例中，一个第一像素电路104还可以与更多条导电线101交叠。例如，在一些实施例中，一个第一像素电路104可以与10-15条导电线101交叠。

之后，如图3所示，在第一显示区120和第二显示区130中，每隔设定列第一像素电路104设置一列第二像素电路105。例如，相邻两列第二像素电路105之间的第一像素电路104的列数可根据需要而定。但是在第一显示区120增加导电线101，这些导电线101增加了与下层第一像素电路104和第二像素电路105的耦合现象，导致第一显示区120与旁边的第二显示区130有明显的显示差异，导致第一显示区120的Mura严重，如图4所示，因此迫切需要解决该问题，以提升产品的显示效果。

结合上述实际情况，本申请实施例提供了一种显示面板。本申请通过在衬底基板第一显示区的两侧的第二显示区内设置多条补偿走线，从而有效改善FDC区域的HoleMura，提升产品的画质。

如图5A至图5C所示，为本申请实施例的一种显示面板100的局部结构示意图。本申请实施例的显示面板100，包括显示区AA和围绕所述显示区AA的周边区BB，所述显示区AA包括透光显示区110，以及沿第一方向X位于所述透光显示区110至少一侧的第一显示区120和沿第二方向Y位于所述透光显示区110至少一侧的第二显示区130，所述第一方向X和所述第二方向Y交叉，所述透光显示区110的光透过率大于所述显示区AA的光透过率；所述显示面板100还包括：衬底基板140；多个第一发光元件102和多个第一像素电路104，位于所述衬底基板140的一侧且位于所述第一显示区120和所述第二显示区130，所述多个第一像素电路104被配置为驱动所述多个第一发光元件102发光，且所述多个第一像素电路104在所述衬底基板140的正投影与所述多个第一发光元件102在所述衬底基板140的正投影至少部分交叠；多个第二像素电路105，位于所述衬底基板140的所述一侧，且位于所述第一显示区120；多个第二发光元件103，位于所述衬底基板140的所述一侧，且位于所述透光显示区110，所述多个第二像素电路105被配置为驱动所述多个第二发光元件103发光；多条导电线101，位于所述衬底基板140的所述一侧且位于所述第一显示区120，所述多条导电线101连接所述多个第二像素电路105和所述多个第二发光元件103；多条补偿走线150，位于所述衬底基板140的所述一侧且位于所述第二显示区130，所述多条补偿走线150在所述衬底基板140的正投影与所述多个第一像素电路104在所述衬底基板140的正投影交叠。

在一些实施例中，如图5A及图5B所示，透光显示区110可以位于显示区AA的任意位置，如图5A所示，位于显示区AA的一个角落，或与显示区AA的一个边相交等；也可以如图5B所示，位于显示区AA的中间部位。同时，在一些实施例中，透光显示区110的形状可以是规则的圆形区域、方形区域等，也可以是根据具体显示面板结构设计的特定形状区域等，其主要目的是使显示面板中的其他结构能够通过该透光显示区110获取到外界的光线或图像，同时还不影响整个显示区AA的显示效果，在具体应用场景中，只要符合上述目的的显示区域都可以认为是透光显示区110。

之后，第一显示区120位于透光显示区110沿第一方向X的至少一侧，而第二显示区130位于透光显示区110沿第二方向Y的至少一侧。例如图5B所示，显示面板100的整个显示区AA划分为五部分，即透光显示区110，位于透光显示区110左右两侧的第一显示区120，位于透光显示区110上下两侧的第二显示区130。之后，由于显示面板100一般可以是矩形结构，第一方向X在一些实施例中可以是显示面板100的横向方向，第二方向Y可以是显示面板100的纵向方向，第一方向X与第二方向Y相交，第一方向X与第一显示区120内的导电线101的走线方向一致。

如图5C所示，为以透光显示区110位于显示区AA的中部为例的显示面板100具体结构示意图。其中，衬底基板140为用于承载显示面板100多种功能结构层的承载结构。由于衬底基板140属于显示面板100，其上也会进行第一显示区120和第二显示区130的划分，此时由于透光显示区110位于显示区AA的中部，则第一显示区120和第二显示区130都有两个。

如图5C所示，在衬底基板140上分别设置有多个第一发光元件102和多个第一像素电路104，以及多个第二发光元件103和多个第二像素电路105。其中，多个第一像素电路104被配置为驱动多个第一发光元件102发光，多个第二像素电路105被配置为驱动多个第二发光元件103发光，而由于第二像素电路105与第二发光元件103是分开设置的，故而设置多条导电线101用于连接第二像素电路105与第二发光元件103。此时，由于设置的多条导电线101会与第一像素电路104和第二像素电路105发生耦合现象，从而可以在第一显示区120两侧的第二显示区130上分别设置多条补偿走线150。此处通过补偿走线150与第一像素电路104和/或第二像素电路105发生耦合，使第二显示区130内设置补偿走线150处的耦合环境与第一显示区120内设置导电线101处的耦合环境相一致或近似，以此来解决第一显示区120和第二显示区130的显示差异问题，有效改善第一显示区120和第二显示区130显示不均的缺陷，提升显示画质。

在一些实施例中，补偿走线150可以与位于第二显示区130内的第一像素电路104交叠设置，一个第一像素电路104可以交叠多条补偿走线150，也可以仅与一条补偿走线150交叠。之后，这些补偿走线150之间可以相互平行设置，也可以并不全部相互平行，其可以根据具体的应用场景，或显示面板、衬底基板的具体结构进行适当的调整，例如将一条或几条补偿走线150设置成弯曲的或与其他补偿走线150成一定角度。并且如若第一显示区120两侧都有补偿走线150，这些补偿走线150并不一定需要相互之间存在对应关系，例如两侧的补偿走线150并不一定对称设置等，其同样可以根据具体的应用场景，或显示面板、衬底基板的具体结构进行适当的调整。

从上面所述可以看出，本申请提供的一种显示面板，通过在衬底基板位于透光显示区在第二方向上至少一侧的第二显示区内设置多条补偿走线，以通过这些补偿走线与第二显示区内的第一像素电路及第二像素电路进行耦合的方式，使第二显示区内设置有补偿走线的位置处的耦合环境与第一显示区内设置有导电线的位置处的耦合环境相近似，解决第一显示区和第二显示区显示差异问题，有效改善了第一显示区和第二显示区的显示不均的缺陷，提升了显示画质。

在一些实施例中，通过补偿走线150与第二显示区130内的第一像素电路104及第二像素电路105进行的耦合，来使其与第一显示区120中的导电线101与第一像素电路104及第二像素电路105的耦合的耦合现象相同或近似，使第二显示区130与第一显示区120的耦合环境相同或接近，以此来解决第一显示区120和第二显示区130显示差异问题，有效改善了第一显示区120和第二显示区130显示不均的缺陷(Hole Mura)问题，提升了显示画质。即，在第二显示区130的相应位置处设置了多条补偿走线150，使得第二显示区130与第一显示区120的耦合环境相同或接近，能解决相关技术中Hole Mura的问题。从而，对于补偿走线150的其他属性，例如每条补偿走线150的长度、补偿走线150之间的间距、补偿走线150设置的层级等等并没有较为严格的限制。

进而，多条补偿走线150沿第一方向X的长度可以如图5A及图5B所示，补偿走线150在第一方向X上的长度是相同的，即在一些实施例中，所述多条补偿走线150在所述第一方向X上的长度相同。

而在另一些实施例中，也可以是如图6A及图7A所示，多条补偿走线150在第一方向X上的长度沿远离透光显示区110的第二方向Y依次递减，即，距离越远的补偿走线150的长度越短。在本实施例中，通过将补偿走线150的长度设置成越来越短的形式，可以使耦合量逐渐递减，以此可以有效的平滑耦合的边界，对第一显示区120和第二显示区130明显的显示差异起到平滑过渡的作用，提升第二显示区130的显示效果。如图6B及图7B所示，为补偿走线150与位于第二显示区130内的第一像素电路104交叠设置的示意图。即在一些实施例中，多条所述补偿走线150在所述第一方向X上的长度，沿远离透光显示区110的第二方向Y，所述补偿走线150的长度逐渐缩短。

其中，在不同实施例中，每条补偿走线150变短的程度可以根据具体的应用场景进行具体的设置，如图6A及图6B所示，每条补偿走线150变短的程度可以是符合某种指数函数，也可以是其他任意变化规律。而为了使耦合边界的平滑效果更为明显，如图7A及图7B所示，可以使多条补偿走线150成梯形的形式进行长度递减，即，相邻的补偿走线150之间的长度递减程度相同。即，在一些实施例中，所述多条补偿走线150中相邻所述补偿走线150之间的长度差相等。

在一些实施例中，如图8所示，所述显示面板100包括位于所述第一像素电路104和所述第二像素电路105远离所述衬底基板140一侧的至少一层平坦层(PLN层，Planarization)141；所述多条补偿走线150位于所述至少一层平坦层141远离所述衬底基板140的一侧；所述第一发光元件102和所述第二发光元件103位于所述多条补偿走线150远离所述衬底基板140的一侧。

在一些实施例中，补偿走线150可以仅设置于同一层平坦层141上，以此可以解决第一显示区120和第二显示区130明显的显示差异问题，改善第一显示区120和第二显示区130显示不均的缺陷，提升显示画质。但是，以此设置，在第二显示区130中可能会存在较为明显的耦合边界，进而在一些实施例中，可以进一步的平滑和/或模糊这些耦合边界。例如，可以将补偿走线150设置于不同的平坦层141上，使耦合效果成梯度变化，以此来对耦合边界进行平滑过渡处理。如图9A及9B所示，所述至少一层平坦层141的数量为三层，所述三层平坦层141包括第一平坦层141A，第二平坦层141B和第三平坦层141C，所述第一平坦层141A、所述第二平坦层141B和所述第三平坦层141C沿远离所述衬底基板140的方向层叠设置；所述多条补偿走线150分别位于所述第一平坦层141A远离所述衬底基板140的一侧，所述第二平坦层141B远离所述衬底基板140的一侧和所述第三平坦层141C远离所述衬底基板140的一侧。

如图9A及9B所示，在一些实施例中，位于所述第一平坦层141A远离所述衬底基板140一侧的补偿走线150在所述衬底基板140的正投影、位于所述第二平坦层141B远离所述衬底基板140一侧的补偿走线150在所述衬底基板140的正投影和位于所述第三平坦层141C远离所述衬底基板140一侧的补偿走线150在所述衬底基板140的正投影距离所述透光显示区110的最短距离依次减小；或位于所述第一平坦层141A远离所述衬底基板140一侧的补偿走线150在所述衬底基板140的正投影、位于所述第二平坦层141B远离所述衬底基板140一侧的补偿走线150在所述衬底基板140的正投影和位于所述第三平坦层141C远离所述衬底基板140一侧的补偿走线150在所述衬底基板140的正投影距离所述透光显示区110的最短距离依次增大。

之后，对于每一层平坦层141上的补偿走线150的条数可以根据具体的应用场景进行调整，例如不同平坦层141上的补偿走线150设置数量不同，空间大的平坦层141上的补偿走线150的数量多，空间小的平坦层141上的补偿走线150数量少。同时，也可以将每一层平坦层141上的补偿走线150的数量设置成相同的。即，在一些实施例中，位于所述第一平坦层141A远离所述衬底基板140一侧的补偿走线150、位于所述第二平坦层141B远离所述衬底基板140一侧的补偿走线150和位于所述第三平坦层141C远离所述衬底基板140一侧的补偿走线150的数量相同。

在一些实施例中，根据前述补偿走线150长度变化会平滑耦合边界的效果，可以在此基础上以同一层平坦层141上的补偿走线150为一组的形式进行统一的长度变化，以此起到平滑耦合边界的效果。即，在一些实施例中，如图10A及图10B所示，设置于相同所述平坦层141的远离所述衬底基板140一侧的所述补偿走线150在所述第一方向X上的长度相同；设置于不同所述平坦层141的远离所述衬底基板140一侧的所述补偿走线150在所述第一方向X上的长度沿远离所述透光显示区110的所述第二方向Y依次递减。

其中，由于同一层平坦层141上的补偿走线150中可能为多条，从而以每一层中最接近透光显示区110的补偿走线150到透光显示区110的距离为基准，确定这一层平坦层141中补偿走线150的长度，最小距离越大的平坦层141中补偿走线150的长度越短。之后，每一层补偿走线150之间的长度变化规律和前述实施例中，每条补偿走线150的长度变化规律相同或类似，在此不再赘述。其中，由于耦合边界会随着补偿走线150的增多慢慢向外扩散，从而如若在进行平坦层的分配时，将距离远的补偿走线150设置于下层的平坦层141，将距离近的补偿走线150设置于上方的平坦层141，这样可以更好的使补偿走线150与第一像素电路104和/或第二像素电路105的耦合量逐渐递减，并呈梯度变化，最终使第一显示区120和第二显示区130显示差异平滑过渡，进一步提升了显示画质。

在一些实施例中，多条补偿走线150之间的间距可以根据具体的应用场景进行具体的设定。例如图11A及图11B所示，在一些实施例中，可以将靠近透光显示区110的补偿走线150间距设置的小一些，而将远离透光显示区110的补偿走线150的间距设置的大一些，即补偿走线150越靠近透光显示区110越密集，越远离透光显示区110越稀疏，其具体可以等比例或成指数形式的进行增加。即，在一些实施例中，所述多条补偿走线150中的相邻两条补偿走线150的间距沿远离所述透光显示区110的所述第二方向Y逐渐增大。当然，在一些实施例中，任意相邻两条补偿走线150之间的间距也可以是相同的。

在一些实施例中，根据前述，进行耦合时会产生耦合边界，对位于透光显示区110第二方向Y上的第二显示区130造成影响，因此除了考虑对耦合边界进行平滑处理之外，还可以考虑对耦合边界进行模糊处理。而处理的方式可以是如图12A及图12B所示，将每条补偿走线150从一整段长的走线变为较短的线段走线151，以此通过打断耦合的线性现象，来对第一显示区120和第二显示区130的耦合边界进行模糊处理，进一步提升了显示画质。同时可以进一步限定，同一条所述补偿走线150分割成的任意相邻两段所述线段走线151之间的间距相同。即，在一些实施例中，所述多条补偿走线150中的每条所述补偿走线150包括多条线段走线151，同一条所述补偿走线150中的任意相邻两段所述线段走线151之间的间距相同。其中，补偿走线150可以根据预设规则进行线段走线151的分割，预设规则可以是规定每个线段走线151的长度以此来进行分割，还可以通过规定对补偿走线150分割成多少段来进行分割，更可以根据显示面板100的设置去规避某些结构来进行分割。当然，在一些实施例中，根据具体的实际情况，相邻线段走线151之间的间距也可以是变化的。

在一些实施例中，第一发光元件102及第二发光元件103通常都是间隔设置，每一行或每一列发光元件之间会有空隙。进而补偿走线150和补偿走线150分割而成的线段走线151可以设置于这些空隙之中，以此来防止同一位置纵向设置过多层结构而造成的工艺、制作成本增加，以及可能造成的相互之间的影响。因此，在一些实施例中，如图13所示，在补偿走线150所在的第二显示区130内，可以将补偿走线150设置于第一发光元件102之间的空隙位置。在一些具体实施例中，如图13所示，相邻两行第一发光元件102之间空隙可以设置一条补偿走线150，而如若补偿走线150被分割成线段走线151，则可以将每一段线段走线151设置于相邻两列第一发光元件102之间。即，在一些实施例中，所述多条补偿走线150在所述衬底基板140的正投影位于所述多个第一发光元件102在所述衬底基板140的正投影之间；或所述多条补偿走线150在所述衬底基板140的正投影与所述多个第一发光元件102在所述衬底基板140的正投影交叠。

在一些实施例中，为了解决了第一显示区120和第二显示区130显示差异问题，使补偿走线150与第一像素电路104和/或第二像素电路105之间的耦合效果更接近导电线101与第一像素电路104和/或第二像素电路105之间的耦合效果，如图5A至图5C所示，所述多条补偿走线150在所述第一方向X上平行设置。即，使补偿走线150与导电线101相互平行。

在一些实施例中，由于补偿走线150是用于显示面板100的结构，进而为了不影响显示效果，同时能够有较好的耦合效果，所述补偿走线150具体为透明氧化铟锡(ITO)。其在具体的显示面板100的设计中可以是虚设ITO走线(Dummy ITO走线)，即虚设ITO走线不接任何电位，或者补偿走线150接恒压电位。

在一些实施例中，由于透光显示区110可以设置于显示区AA的中部，透光显示区110的上下左右都被显示区AA围绕。进而，在一些实施例中，如图5B及图5C所示，所述第一显示区120沿所述第一方向X位于所述透光显示区110的两侧，所述第二显示区130沿所述第二方向Y位于所述透光显示区110的两侧；所述多条补偿走线150位于所述透光显示区110的两侧的所述第二显示区130。之后，为了提升对耦合边界的平滑、模糊效果，与前述实施例相类似的，如图7A及图7B所示，位于所述透光显示区110的任一侧所述第二显示区130中的所述补偿走线150，在所述第一方向X上的长度沿远离所述透光显示区110的所述第二方向Y依次递减。

而在另一些实施例中，可以将两侧的补偿走线150以透光显示区110的中轴线A为对称轴对称设置。即，在一些实施例中，如图5B所示，所述透光显示区110沿所述第一方向X具有对称轴A，沿所述第二方向Y分别位于所述透光显示区110两侧的所述多条补偿走线150相对所述对称轴A对称设置。其中，中轴线A是透光显示区110在第一方向X方向上的中心轴线，在一些实施例中由于透光显示区110可以是较为规则的形状，例如圆形或方形，从而其中轴线A可以根据具体的透光显示区110的相关参数确定出来。

在一些实施例中，如图5A至图12B所示，所述多条导电线101位于所述透光显示区110的两侧的所述第一显示区120。

根据前述实施例，分别从不同角度对补偿走线150进行了说明。进而在具体实施时，可以根据具体的场景要求和效果要求，进行不同实施例之间的组合。例如，在一个具体实施例中，如图14A至图14C所示，在透光显示区110的两侧将补偿走线150设计成对称的梯形走线结构。其中，如图14C所示，同一侧最靠近第一显示区120、且最长的两条补偿走线150位于第三平坦层141C上(如PLN4层)；第三平坦层141C下侧的第二平坦层141B(如PLN3层)设置短一些的两条补偿走线150；最下层的第一平坦层141A(如PLN2层)设置最短的两条补偿走线150。如图14A或图14B所示，同一侧的补偿走线150随着与透光显示区110在第二方向Y上的距离越来越远，其长度越来越短，同一侧的相邻补偿走线150之间的间距相同。并且，每条补偿走线150被分割成多条线段走线151，同一条补偿走线150的线段走线151避开同一行的第一发光元件102进行设置。最终，在具体实施例中，越靠近第一显示区120的补偿走线150最长，然后逐渐递减(即补偿走线150越远越短)，使补偿走线150与第一像素电路104和/或第二像素电路105的耦合量逐渐递减，并呈梯度变化，最终使第一显示区120和第二显示区130显示差异平滑过渡，进一步提升了显示画质。且利用短程的线段走线151打断耦合的线性现象，模糊第一显示区120和第二显示区130的耦合边界，进一步提升了显示画质。

下面对显示面板100的显示区域的像素电路和膜层结构进行示例性说明。

图15为本申请实施例提供的像素电路的等效电路示意图。图16为图15提供的像素电路的工作时序示意图。本示例性实施例的像素电路以7T1C(即7个晶体管和1个电容)结构为例进行说明。然而，本实施例对此并不限定，例如像素电路还可以为3T1C(即3个晶体管和1个电容)结构、5T1C(即5个晶体管和1个电容)结构、8T1C(即8个晶体管和1个电容)结构或者8T2C(即8个晶体管和2个电容)结构等。

在一些示例性实施方式中，如图15所示，本示例的像素电路可以包括六个开关晶体管(T1、T2、T4至T7)、一个驱动晶体管T3和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、以及第二复位晶体管T7。发光元件EL可以包括阳极、阴极和设置在阳极和阴极之间的有机发光层。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少衬底基板的工艺难度，提高产品的良率。在一些可能的实现方式中，驱动晶体管和六个开关晶体管可以包括P型晶体管和N型晶体管。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low TemperaturePoly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个衬底基板上，形成低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)衬底基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，如图15所示，衬底基板可以包括扫描线GL、数据线DL、第一电源线PL1、第二电源线PL2、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第一复位控制线RST1和第二复位控制线RST2。在一些示例中，第一电源线PL1可以配置为向像素电路提供恒定的第一电压信号VDD，第二电源线PL2可以配置为向像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。扫描线GL可以配置为向像素电路提供扫描信号SCAN，数据线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM，第一复位控制线RST1可以配置为向像素电路提供第一复位控制信号RESET1，第二复位控制线RST2可以配置为向像素电路提供第二复位控制信号RESET2。在一些示例中，在第n行像素电路中，第一复位控制线RST1可以与第n-1行像素电路的扫描线GL电连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)相同。第二复位控制线RST2可以与第n行像素电路的扫描线GL电连接，以被输入扫描信号SCAN(n)，即第二复位控制信号RESET2(n)与扫描信号SCAN(n)相同。在一些示例中，第n行像素电路所电连接的第二复位控制线RST2与第n+1行像素电路所电连接的第一复位控制线RST1可以为一体结构。其中，n为大于0的整数。如此，可以减少衬底基板的信号线，实现衬底基板的窄边框设计。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一初始信号线INIT1可以配置为向像素电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。

在一些示例性实施方式中，如图15所示，驱动晶体管T3与发光元件EL电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件EL发光。数据写入晶体管T4的栅极与扫描线GL电连接，数据写入晶体管T4的第一极与数据线DL电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。阈值补偿晶体管T2的栅极与扫描线GL电连接，阈值补偿晶体管T2的第一极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接。第一发光控制晶体管T5的栅极与发光控制线EML电连接，第一发光控制晶体管T5的第一极与第一电源线PL1电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。第二发光控制晶体管T6的栅极与发光控制线EML电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的阳极电连接。第一复位晶体管T1与驱动晶体管T3的栅极电连接，并配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一复位晶体管T1的栅极与第一复位控制线RST1电连接，第一复位晶体管T1的第一极与第一初始信号线INIT1电连接，第一复位晶体管T1的第二极与驱动晶体管T3的栅极电连接。第二复位晶体管T7的栅极与第二复位控制线RST2电连接，第二复位晶体管T7的第一极与第二初始信号线INIT2电连接，第二复位晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一电容极板与驱动晶体管T3的栅极电连接，存储电容Cst的第二电容极板与第一电源线PL1电连接。

在本示例中，第一节点N1为存储电容Cst、第一复位晶体管T1、驱动晶体管T3和阈值补偿晶体管T2的连接点，第二节点N2为第一发光控制晶体管T5、数据写入晶体管T4和驱动晶体管T3的连接点，第三节点N3为驱动晶体管T3、阈值补偿晶体管T2和第二发光控制晶体管T6的连接点，第四节点N4为第二发光控制晶体管T6、第二复位晶体管T7和发光元件EL的连接点。

下面参照图16对图15示意的像素电路的工作过程进行说明。以图14所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。

在一些示例性实施方式中，如图16所示，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段S1、第二阶段S2和第三阶段S3。

第一阶段S1，称为复位阶段。第一复位控制线RST1提供的第一复位控制信号RESET1为低电平信号，使第一复位晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7断开。此阶段发光元件EL不发光。

第二阶段S2，称为数据写入阶段或者阈值补偿阶段。扫描线GL提供的扫描信号SCAN为低电平信号，第一复位控制线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第一电容极板为低电平，因此，驱动晶体管T3导通。扫描信号SCAN为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4和第二复位晶体管T7导通。阈值补偿晶体管T2和数据写入晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N1，并将数据线DL输出的数据电压Vdata与驱动晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第一电容极板(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为驱动晶体管T3的阈值电压。第二复位晶体管T7导通，使得第二初始信号线INIT2提供的第二初始信号提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号，使第一复位晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。

第三阶段S3，称为发光阶段。发光控制信号线EML提供的发光控制信号EM为低电平信号，扫描线GL提供的扫描信号SCAN和第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制信号线EML提供的发光控制信号EM为低电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线PL1输出的第一电压信号VDD通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。

在像素电路驱动过程中，流过驱动晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：

I＝K×(Vgs-Vth)2＝K×[(VDD-Vdata+|Vth|)-Vth]2＝K×[VDD-Vdata]2。

其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，VDD为第一电源线PL1输出的第一电压信号。

由上式中可以看到流经发光元件EL的电流与驱动晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿驱动晶体管T3的阈值电压。

图17A至图17E为本申请实施例提供的屏下摄像区域111的电路结构层的俯视结构示意图。图17A为形成半导体层后的显示面板的俯视结构示意图。图17B为形成第一栅金属层后的显示面板的俯视结构示意图。图17C为形成第二栅金属层后的显示面板的俯视结构示意图。图17D为形成第三绝缘层后的显示面板的俯视结构示意图。图17E为形成第一源漏金属层后的显示面板的俯视结构示意图。

在一些示例性实施方式中，显示面板的制备过程可以包括如下操作。其中，以一个像素电路为例进行说明。该像素电路的电路结构可以如图14所示。

(1)、提供衬底基板140。

在一些示例性实施方式中，衬底基板140可以为刚性基板，例如玻璃基板。然而，本实施例对此并不限定。例如，衬底基板140可以为柔性基板。

(2)、形成半导体层200。

在一些示例性实施方式中，在衬底基板140上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成半导体层200。如图17A所示，半导体层200可以包括：像素电路的多个晶体管的有源层(例如包括：第一复位晶体管T1的有源层T10、阈值补偿晶体管T2的有源层T20、驱动晶体管T3的有源层T30、数据写入晶体管T4的有源层T40、第一发光控制晶体管T5的有源层T50、第二发光控制晶体管T6的有源层T60以及第二复位晶体管T7的有源层T70)。一个像素电路的七个晶体管的有源层可以为相互连接的一体结构。

在一些示例性实施方式中，半导体层200的材料例如可以包括多晶硅。有源层可以包括至少一个沟道区和多个掺杂区。沟道区可以不掺杂杂质，并具有半导体特性。多个掺杂区可以在沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可以根据晶体管的类型而变化。在一些示例中，有源层的掺杂区可以被解释为晶体管的源电极或漏电极。晶体管之间的有源层的部分可以被解释为掺杂有杂质的布线，可以用于电连接晶体管。

(3)、形成第一栅金属层。

在一些示例性实施方式中，在形成前述结构的衬底基板140上，依次沉积第一绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层200的第一绝缘层，以及设置在第一绝缘层上的第一栅金属层201。如图17B所示，第一栅金属层201可以包括：像素电路的多个晶体管的栅极、以及存储电容Cst的第一电容极板Cst-1、第一复位控制线RST1、第二复位控制线RST2、扫描线GL以及发光控制线EML。第一复位控制线RST1与第一复位晶体管T1的栅极T11可以为一体结构。扫描线GL与数据写入晶体管T4的栅极T41和阈值补偿晶体管T2的栅极T21可以为一体结构。驱动晶体管T3的栅极T31和存储电容Cst的第一电容极板Cst-1可以为一体结构。发光控制线EML、第一发光控制晶体管T5的栅极T51以及第二发光控制晶体管T61的栅极T61可以为一体结构。第二复位控制线RST2与第二复位晶体管T7的栅极T71可以为一体结构。

(4)、形成第二栅金属层。

在一些示例性实施方式中，在形成前述结构的衬底基板140上，依次沉积第二绝缘薄膜和第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成覆盖第一栅金属层201的第二绝缘层，以及设置在第二绝缘层上的第二栅金属层202。如图17C所示，第二栅金属层202可以包括：像素电路的存储电容Cst的第二电容极板Cst-2、屏蔽电极BK、第一初始信号线INIT1以及第二初始信号线INIT2。屏蔽电极BK可以配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素电路的关键节点的电位，提高显示效果。

(5)、形成第三绝缘层和第一源漏金属层。

在一些示例性实施方式中，在形成前述结构的衬底基板140上，沉积第三绝缘薄膜，通过图案化工艺形成第三绝缘层。第三绝缘层开设有多个像素过孔。随后，沉积第三金属薄膜，通过图案化工艺对第三金属薄膜进行图案化，形成设置在第三绝缘层上的第一源漏金属层203。

在一些示例中，如图17D所示，第三绝缘层可以开设有多个像素过孔，例如可以包括第一像素过孔V1至第十五像素过孔V15。第一像素过孔V1至第八像素过孔V8内的第三绝缘层、第二绝缘层和第一绝缘层被去掉，暴露出半导体层200的表面。第九像素过孔V9内的第三绝缘层和第二绝缘层被去掉，暴露出第一栅金属层201的表面。第十像素过孔V10至第十五像素过孔V15内的第三绝缘层被去掉，暴露出第二栅金属层202的表面。

在一些示例中，如图17E所示，第一源漏金属层203可以包括：数据线DL、第一电源线PL1、以及多个连接电极(例如，第一连接电极CP1至第六连接电极CP6)。第一连接电极CP1可以通过第一像素过孔V1与第一复位晶体管T1的有源层T10的第一掺杂区电连接，还可以通过第十像素过孔V10与第一初始信号线INIT1电连接。第二连接电极CP2可以通过第八像素过孔V8与上一行像素电路的第二复位晶体管的有源层的第一掺杂区电连接，还可以通过第十一像素过孔V11与第二初始信号线INIT2电连接。第三连接电极CP3可以通过第九像素过孔V9与驱动晶体管T3的栅极T31电连接，还可以通过第二像素过孔V2与阈值补偿晶体管T2的有源层T20的第一掺杂区电连接。第四连接电极CP4可以通过第五像素过孔V5与第二发光控制晶体管T6的有源层T60的第二掺杂区电连接。第五连接电极CP5可以通过第六像素过孔V6与第二复位晶体管T7的有源层T70的第一掺杂区电连接，还可以通过第十五像素过孔V15与另一条第二初始信号线INIT2电连接。第六连接电极CP6可以通过第七像素过孔V7与下一行像素电路的第一复位晶体管的有源层的第一掺杂区电连接，还可以通过第十四过孔V14与另一条第一初始信号线INIT1电连接。数据线DL可以通过第三像素过孔V3与数据写入晶体管T4的有源层T40的第一掺杂区电连接。第一电源线PL1可以通过第十二像素过孔V12与屏蔽电极BK电连接，还可以通过第四像素过孔V4与第一发光控制晶体管T5的有源层T50的第一掺杂区电连接，还可以通过竖排设置的两个第十三像素过孔V13与存储电容Cst的第二电容极板Cst-2电连接。

在一些示例性实施方式中，在形成前述结构的衬底基板140上，沉积第四绝缘薄膜，通过图案化工艺形成第四绝缘层。第四绝缘层开设有暴露出第一源漏金属层203表面的多个过孔(例如包括：第一过孔K1和第二过孔K2)。

至此，制备完成第一显示区120及第二显示区130的电路结构层。透光显示区110可以包括衬底基板140以及叠设在衬底基板140上的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。

(6)、形成多个透明导电层。

在一些示例性实施方式中，在形成前述结构的衬底基板140上，涂覆第一平坦薄膜，通过图案化工艺形成第一平坦层。随后，沉积第一透明导电薄膜，通过图案化工艺对第一透明导电薄膜进行图案化，形成设置在第一平坦层上的第一透明导电层。随后，在形成前述结构的衬底基板140上，涂覆第二平坦薄膜，通过图案化工艺形成第二平坦层；随后，沉积第二透明导电薄膜，通过图案化工艺对第二透明导电薄膜进行图案化，形成设置在第二平坦层上的第二透明导电层。随后，在形成前述结构的衬底基板140上，涂覆第三平坦薄膜，通过图案化工艺形成第三平坦层。随后，沉积第三透明导电薄膜，通过图案化工艺对第三透明导电薄膜进行图案化，形成设置在第三平坦层上的第三透明导电层。第一透明导电层、第二透明导电层和第三透明导电层可以均包括多条透明导电线。然而，本实施例对于透明导电层的数目并不限定。

(7)、形成发光结构层。

在一些示例性实施方式中，在形成前述结构的衬底基板140上，涂覆第四平坦薄膜，通过图案化工艺形成第四平坦层。随后，沉积阳极导电薄膜，通过图案化工艺对阳极导电薄膜进行图案化，形成设置在第四平坦层上的阳极层。随后，在形成前述图案的衬底基底上涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层(PDL，Pixel DefineLayer)。像素定义层形成有暴露出阳极层的多个像素开口。在前述形成的像素开口内形成有机发光层，有机发光层与阳极连接。随后，沉积阴极薄膜，通过图案化工艺对阴极薄膜进行图案化，形成阴极图案，阴极分别与有机发光层和第二电源线电连接。随后，在阴极上形成封装层，封装层可以包括无机材料/有机材料/无机材料的叠层结构。

在一些示例性实施方式中，第一栅金属层201、第二栅金属层202、第一源漏金属层203、第二源漏金属层以及电容补偿层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一透明导电层至第三透明导电层可以采用透明导电材料，例如氧化铟锡(ITO)。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一平坦层至第四平坦层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。阳极层可以采用金属等反射材料，阴极可以采用透明导电材料。然而，本实施例对此并不限定。

本实施例的显示面板100的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

基于同一构思，本申请还提供了一种显示装置，包括如前述任一实施例所述的显示面板100。

图18为本申请实施例提供的显示装置的结构示意图。如图18所示，本实施例提供一种显示装置，包括：位于所述显示面板100的非显示面一侧的传感器300，所述传感器300在所述显示面板100的正投影与所述显示面板100的透光显示区110在所述显示面板100的正投影存在交叠。其中，传感器300的正投影可以全部位于透光显示区110在所述显示面板100的正投影内，还可以仅部分存在交叠。传感器300可以为摄像头。

在一些示例性实施方式中，显示面板100可以为柔性OLED显示面板、QLED显示面板、Micro-LED显示面板、或者Mini-LED显示面板等。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本申请实施例并不以此为限。

上述实施例的显示装置用于应用前述实施例中相应的显示面板，并且具有相应的显示面板的实施例的有益效果，在此不再赘述。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (20)

1.一种显示面板，其特征在于，所述显示面板包括显示区和围绕所述显示区的周边区，所述显示区包括透光显示区，以及沿第一方向位于所述透光显示区至少一侧的第一显示区和沿第二方向位于所述透光显示区至少一侧的第二显示区，所述第一方向和所述第二方向交叉，所述透光显示区的光透过率大于所述显示区的光透过率；所述显示面板还包括：

衬底基板；

多个第一发光元件和多个第一像素电路，位于所述衬底基板的一侧且位于所述第一显示区和所述第二显示区，所述多个第一像素电路被配置为驱动所述多个第一发光元件发光，且所述多个第一像素电路在所述衬底基板的正投影与所述多个第一发光元件在所述衬底基板的正投影至少部分交叠；

多个第二像素电路，位于所述衬底基板的所述一侧，且位于所述第一显示区；

多个第二发光元件，位于所述衬底基板的所述一侧，且位于所述透光显示区，所述多个第二像素电路被配置为驱动所述多个第二发光元件发光；

多条导电线，位于所述衬底基板的所述一侧且位于所述第一显示区，所述多条导电线连接所述多个第二像素电路和所述多个第二发光元件；

多条补偿走线，位于所述衬底基板的所述一侧且位于所述第二显示区，所述多条补偿走线在所述衬底基板的正投影与所述多个第一像素电路在所述衬底基板的正投影交叠。

2.根据权利要求1所述的显示面板，其特征在于，所述多条补偿走线在所述第一方向上的长度沿远离所述透光显示区的所述第二方向依次递减。

3.根据权利要求2所述的显示面板，其特征在于，所述多条补偿走线中相邻所述补偿走线之间的长度差相等。

4.根据权利要求1所述的显示面板，其特征在于，所述多条补偿走线在所述第一方向上的长度相同。

5.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括位于所述第一像素电路和所述第二像素电路远离所述衬底基板一侧的至少一层平坦层；

所述多条补偿走线位于所述至少一层平坦层远离所述衬底基板的一侧；

所述第一发光元件和所述第二发光元件位于所述多条补偿走线远离所述衬底基板的一侧。

6.根据权利要求5所述的显示面板，其特征在于，所述至少一层平坦层的数量为三层，所述三层平坦层包括第一平坦层，第二平坦层和第三平坦层，所述第一平坦层、所述第二平坦层和所述第三平坦层沿远离所述衬底基板的方向层叠设置；

所述多条补偿走线分别位于所述第一平坦层远离所述衬底基板的一侧，所述第二平坦层远离所述衬底基板的一侧和所述第三平坦层远离所述衬底基板的一侧。

7.根据权利要求6所述的显示面板，其特征在于，其中，位于所述第一平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影、位于所述第二平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影和位于所述第三平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影距离所述透光显示区的最短距离依次减小；或

位于所述第一平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影、位于所述第二平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影和位于所述第三平坦层远离所述衬底基板一侧的补偿走线在所述衬底基板的正投影距离所述透光显示区的最短距离依次增大。

8.根据权利要求7所述的显示面板，其特征在于，位于所述第一平坦层远离所述衬底基板一侧的补偿走线、位于所述第二平坦层远离所述衬底基板一侧的补偿走线和位于所述第三平坦层远离所述衬底基板一侧的补偿走线的数量相同。

9.根据权利要求6所述的显示面板，其特征在于，设置于相同所述平坦层的远离所述衬底基板一侧的所述补偿走线在所述第一方向上的长度相同；

设置于不同所述平坦层的远离所述衬底基板一侧的所述补偿走线在所述第一方向上的长度沿远离所述透光显示区的所述第二方向依次递减。

10.根据权利要求1所述的显示面板，其特征在于，所述多条补偿走线中的相邻两条补偿走线的间距沿远离所述透光显示区的所述第二方向逐渐增大。

11.根据权利要求1所述的显示面板，其特征在于，所述多条补偿走线中的每条所述补偿走线包括多条线段走线，同一条所述补偿走线中的任意相邻两段所述线段走线之间的间距相同。

12.根据权利要求1所述的显示面板，其特征在于，所述多条补偿走线在所述衬底基板的正投影位于所述多个第一发光元件在所述衬底基板的正投影之间；或

所述多条补偿走线在所述衬底基板的正投影与所述多个第一发光元件在所述衬底基板的正投影交叠。

13.根据权利要求1所述的显示面板，其特征在于，所述多条补偿走线在所述第一方向上平行设置。

14.根据权利要求1所述的显示面板，其特征在于，所述补偿走线为透明氧化铟锡。

15.根据权利要求1至14任一项所述的显示面板，其特征在于，所述第一显示区沿所述第一方向位于所述透光显示区的两侧，所述第二显示区沿所述第二方向位于所述透光显示区的两侧；

所述多条补偿走线位于所述透光显示区的两侧的所述第二显示区。

16.根据权利要求15所述的显示面板，其特征在于，位于所述透光显示区的任一侧所述第二显示区中的所述补偿走线，在所述第一方向上的长度沿远离所述透光显示区的所述第二方向依次递减。

17.根据权利要求16所述的显示面板，其特征在于，所述多条导电线位于所述透光显示区的两侧的所述第一显示区。

18.根据权利要求16所述的显示面板，其特征在于，所述透光显示区沿所述第一方向具有对称轴，沿所述第二方向分别位于所述透光显示区两侧的所述多条补偿走线相对所述对称轴对称设置。

19.一种显示装置，其特征在于，包括：如权利要求1至18任一项所述的显示面板。

20.根据权利要求19所述的显示装置，还包括：位于所述显示面板的非显示面一侧的传感器，所述传感器在所述显示面板的正投影与所述显示面板的透光显示区在所述显示面板的正投影存在交叠。